SU1193663A1

SU1193663A1 - Сумматор уплотненных кодов

Info

Publication number: SU1193663A1
Application number: SU833655169A
Authority: SU
Inventors: Яков Ильич Фет
Original assignee: Новосибирский государственный университет им.Ленинского комсомола
Priority date: 1983-10-21
Filing date: 1983-10-21
Publication date: 1985-11-23

Abstract

СУММАТОР УПЛОТНЕННЫХ КОДОВ, содержащий две группы элементов И, группу элементов ИЛИ и элемент НЕ, 6 тлич ающийс тем, что, с целью повышени быстродействи , он содержит преобразователь двоичного кода в уплотненный код, причем входы преобразовател двоичного кода в уплотненный код с первого по (с1-1)-й, где eJ - основание системы счислени , подключены к разр дам входа первого слагаемого сумматора, входы с d по ()-й подключены к разр дам входа второго слагаемого сумматора, а

Description

1

Изобретение относитс к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, например дл измерительных систем.

Целью изобретени вл етс повышение быстродействи сумматора.

На фиг. 1 представлена;структурна схема сумматора уплотненных кодов; на фиг. 2 - пример реализации структурной схемы преобразовател двоичного кода в уплотненный код. ,

Сумматор уплотненных кодов содержит преобразователь 1 двоичного кодаВ уплотненньш код, группы элементов И 2 и 3, группу элеметов ИЛИ А, элемент НЕ 5, вход 6 первого слагаемого, вход 7 второго слагаемого, вход 8 переноса, выход 9 суммы и выход 10 переноса.

Преобразователь 1, представл ет собой треугольную матрицу, состо щую из одинаковых чеек 1I, кажда из которых содержит элемент И 12, и элемент ШШ 13. Первые входы элементов И 12 и 1-1ПИ 13 соединены первым входом 14, а вторые - с вторым входом 15 чейки 11. Выход элемента И 12 подключен к первому выходу 16 чейки 11, соединенному с первым входом 14 соседней справа чейки матрицы, а выход элемента ИДИ 13 - к второму выходу 17 чейки 1 1 , соединенному с вторым входо 15 соседней снизу чейки матрицы. .На входы 15 верхних чеек всех столбцов матрицы подаютс константы О.

Описание работы предлагаемого сумматора будет пон тнее, если предварительно описать работу преоразовател 1 двоичного кода в уплотненный код.

Под уплотненным кодом понимаетс такое представление числа N по основанию d, при котором из (d-l)разр да числа N разр дов занимают единицы, расположенные слитной группой. Например, при d 10 число 6 выгл дит как 111111000, а число 3 как 111000000. Преобразователь 1 осуществл ет уплотнение единиц , расположенных на входе в произвольных разр дах. Ячейка 11 реализует логические функции z v-z v V + z, где z и V - логические переменные на входах 14 и 15 соответственно , а z и v - двоичные

93663 ,2

функции, вырабатываемые на выходах 16 и 17 соответственно.

Исходный произвольньй код поступает на входы 14 чеек 11 первого (левого) столбца преобразовател 1. Пусть этот код содержит w единиц,

расположенных в ,-M, -м,..., разр дах. Перва (верхн ) единица поступает на вход 14 t., -и чейки первого столбца. Следовательно, на выходе 17 этой. чейки вырабатываете сигнал v 1, который далее передаетс без изменений по цепи элементов ИЛИ 13 на вход 17 нижней чейки

15 первого столбца. Так как в t -и чейке первого столбца v О, то z z«V 0. Значит, перва единица исходного кода гаситс в этой чейке . Все остальные его единицы передаютс на входы 14 второго столбца преобразовател , так как во всех чейках первогостолбца, расположенных ниже t -и, V 1 и z z-v

t- единица исходного кода гаZ ,

5 ситс аналогично в соответствующей чейке второго столбца, вырабатыва на выходе 17 его нижней чейки сигнал v 1, и т.д.

Следовательно, сигналы v 1,

- вырабатываютс на выходах 17

1-го, 2-го,...,w-ro столбцов преобразовател , а на выходах 17 (w+1)-ro, (w+2)-ro и т.д. столбцов сохран ютс сигналы v 0. Таким образом, рассмотрИваемый преобразователь 1.

преобразует произвольный двоичный код в уплотнённый код, причем количество единиц получаемого уплотненного кода равно общему числу единиц, поступающих на входы преобразовател .

Сумматор работает следующим образом .

На входы 6 и 7 поступают слагаемые в уплотненном коде по основанию d, а на вход 8 - значение входного переноса. Коды слагаемых поступают соответственно на вход в 1-(d-1), d-(2d-2) и (2d-1)-й разр ды преобразовател 1.

Преобразователь 1 вырабатывает на своем выходе уплотненньпЧ код, соответствующий общему количеству единиц, поступающих на его входы, т.е. сумме обеих цифр слагаемых и

5 переноса. При этом возможны два случа : сумма меньше d и сумма больше или равна d. Ррли сумма меньше d, то на выход сумматора через группы

элементов И 2 и ИЛИ А передаетс значение суммы, сформированное преобразователем 1. Перенос в следукици d-ичный разр д равен нулю.

Если сумма больше d, в этом случае на выход передаетс величина X-d гд« Z. - значение суммы на выходе преобразовател 1. Перенос в следун ций разр д равен единице. Признаком того, что , вл етс наличие единичного сигнала в d-м разр де выхода преобразовател 1.

Этот сигнал вызывает закрьшание элементов И 2, открьшание элементов И 3, передачу через них кода с (d+1)-ro по (2d-1)-1 разр д выхода преобразовател на выход сумматора и вьздачу сигнала переноса на выход 10.

Если 5 d, то в разр дах (d+1 ) (2d-1) выхода преобразовател 1 нет ни одной единицы, что соответствует выдаче на выход 9 через группы элементов И 3 и ИЛИ 4 нулевого кода.

6 .хЧ

о

i 1 J/ J/

7 /ч.

f/г. /

«jT

/ff

/«

fid-f)

//

/5

/7

.

4

19

/

IS

/«

/

//

n

I

.

/fX

/

/4.

/5

16

i-

//

4

r/;/ ;

«e. 2

13

17 Ч

J/

16

//

(2d-1)

Claims

СУММАТОР УПЛОТНЕННЫХ КОДОВ, содержащий две группы элементов И, группу элементов ИЛИ и элемент НЕ, о т л и ч ающийс я тем, что, с целью повышения быстродействия, он содержит преобразователь двоичного кода в уплотненный код, причем входы преобразователя двоичного кода в уплотненный код с первого по (Ц-1)~й, где d — основание системы счисления, подключены к разрядам входа первого слагаемого сумматора, входы с d по (2d-2)-:4 подключены к разрядам входа второго слагаемого сумматора, а (2с(-1)-й вход соединен с входом переноса сумматора, выходы преобразователя двоичного кода в уплотненный код с первого по (с1-1)-й соединены с первыми входами соответствующих элементов И первой группы, d-й выход соединен с выходом переноса сумматора, входом элемента НЕ и первыми входами элементов И второй группы, выходы с (d + 1)-ro по (2с1-1)-й соединены с вторыми входами в соответствующих элементов И второй группы, вторые входы элементов И первой группы подключены к выходу .элемента НЕ, выходы элементов И первой и второй групп соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых подключены к выходам разрядов суммы сумматора.

S и „ Н 93663 >