CN104852733A - 动态元件匹配编码器 - Google Patents
动态元件匹配编码器 Download PDFInfo
- Publication number
- CN104852733A CN104852733A CN201510250374.3A CN201510250374A CN104852733A CN 104852733 A CN104852733 A CN 104852733A CN 201510250374 A CN201510250374 A CN 201510250374A CN 104852733 A CN104852733 A CN 104852733A
- Authority
- CN
- China
- Prior art keywords
- bit
- encoder
- random
- level
- random selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提出一种动态元件匹配编码器,其特征在于,包括:输入模块,提供1个n位二进制数B,其中,B=BnBn-1…B2B1,且0≤B≤2n-1;n级编码器,n级编码器用于对二进制数B进行编码,其中,n级编码器的每一级包括一个数据复制器和一个随机选择器,第k级编码器包括1个2k-1位数据复制器和1个2k-1位随机选择器,其中,2k-1位数据复制器用于将1个1位二进制数的各位复制得到1个2k-1位二进制数输出,2k-1位随机选择器用于将2个2k-1位二进制数的各位随机选择并重新组合得到1个2k位二进制数输出,编码器经过n级数据复制和随机选择得到2n个1位二进制数输出,其中,k=1,2,…,n。本发明具有结构简单、复杂度低、随机化程度高优点。
Description
技术领域
本发明涉及数模转换电路技术领域,特别涉及一种动态元件匹配编码器。
背景技术
随着信号处理技术和通信技术的不断发展,数字信号和模拟信号之间的接口技术成为制约数模混合系统的瓶颈。为了满足高速高精度的数据转换要求,数模转换器和模数转换器需要达到尽可能高的速度和精度。在现代高速数模转换器中,电流型数模转换器成为广大工程师的首选结构,因为它可以直接驱动阻性负载,并且具有较快的工作速度。
常见的电流型数模转换器结构如附图1所示,主要包括以下几个部分:输入数字信号译码和缓冲模块、电流源开关阵列。其中,译码缓冲模块用于将输入的二进制数字信号进行编码和再处理,得到的输出作为电流源开关阵列中开关的控制信号。电流源开关阵列中包括多个电流源开关单元,每个电流源开关单元包括电流源和开关,开关在控制信号的作用下将电流源输出的电流送往数模转换器的正输出端或负输出端。数模转换器的正输出端和负输出端中的任意一个输出都可以作为数模转换器的输出,也可以使用这两个输出端的差值作为数模转换器的输出。
在电流型数模转换器工作过程中,由于信号不完全同步、控制信号直接耦合等非理想因素的存在,当输入的数字码变化时,其模拟输出信号在幅度变化过程中存在与输入数字信号相关的毛刺。这些毛刺中包含与输入相关的大量高次谐波分量,带来严重的非线性失真,这也成为限制数模转换器性能的瓶颈因素之一。
目前出现的一种通过控制信号去进行相关操作的动态元件匹配(Dynamic ElementMatching,DEM)方法可以有效地减少开关切换的毛刺带来的非线性失真。通过引入DEM编码器,在不改变DAC(Digital to Analog Converter,数模转换器)全部输出支路电流之和的前提下,改变开关控制信号和各电流输出支路之间的对应关系,将原先的固定对应改变为随机对应,使得每一个电流输出支路的控制信号与DAC的输入数字码不相关,从而将与输入相关的谐波打散为噪声,有效减小开关切换造成的非线性失真。
一个DAC的编码器应当满足如下条件:输入为n位二进制数B,0≤B≤2n-1,输出为2n-1个1-bit数D1,D2,…,D2 n -1,其中有且仅有B个数为1,其余为零。如果这2n-1个输出中,为1的B个数每次均随机选定,那么这个编码器就是一个理想n位DEM编码器。当DAC的精度较高,即n较大时,理想DEM编码器的实现复杂度随着精度呈指数增长,并由此带来了严重的功耗、面积和设计复杂度的问题。
为此,Galton等人提出了分段DEM的方法(发表于2008年JSSC上的Dynamic ElementMatching to Prevent NonlinearDistortion From Pulse-Shape Mismatches inHigh-ResolutionDACs),可以一定程度减少DEM编码器的复杂度,但是其数学推导和具体实现仍然比较复杂。Wei-Te Lin等人提出了基于“随机位数的循环位移”的动态元件匹配方法(发表于2012年JSSC上的A Compact DynamicPerformanceImprovedCurrent-Steering DAC With RandomRotationBasedBinaryWeighted Selection),通过控制信号平移随机位数实现编码器的随机化,这种方式实现相对简单,但不是完全的随机编码,因此性能会受到影响。
发明内容
本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。
为此,本发明的目的在于提出一种动态元件匹配编码器,其具有结构简单、复杂度低、随机化程度高的优点。
为了实现上述目的,本发明的实施例提出了一种动态元件匹配编码器,包括:输入模块,提供1个n位二进制数B,其中,B=BnBn-1…B2B1,且0≤B≤2n-1;n级编码器,所述n级编码器用于对所述二进制数B进行编码,其中,所述n级编码器的每一级包括一个数据复制器和一个随机选择器,第k级编码器包括1个2k-1位数据复制器和1个2k-1位随机选择器,其中,所述2k-1位数据复制器用于将1个1位二进制数的各位复制得到1个2k-1位二进制数输出,所述2k-1位随机选择器用于将2个2k-1位二进制数的各位随机选择并重新组合得到1个2k位二进制数输出,所述编码器经过n级数据复制和随机选择得到2n个1位二进制数输出,其中,k=1,2,…,n。
另外,根据本发明上述实施例的动态元件匹配编码器还可以具有如下附加的技术特征:
在一些示例中,其中,第k级的数据复制器的接收n位二进制数B从低到高的第k位Bk,输出1个2k-1位二进制数,且该2k-1位二进制数的每一位均等于Bk,其中,k=1,2,…,n。
在一些示例中,其中,第k级的随机选择器接收第k-1级随机选择器输出的2k-1位二进制数和第k级数据复制器输出的2k-1位二进制数,并将所述第k-1级随机选择器输出的2k-1位二进制数和第k级数据复制器输出的2k-1位二进制数的各位进行随机选择以重新组合,得到一个2k位输出二进制数,其中,k=2,…,n。
在一些示例中,其中,当k=1时,所述随机选择器的输入为n位二进制数B的最低位B1和常数0。
在一些示例中,其中,所述随机选择器为n位随机选择器,所述n位随机选择器的输入为2个n位二进制数A、B和1个n位二进制随机数R,输出为1个2n位二进制数P,并且,所述n位随机选择器的的输入和输出满足如下逻辑关系:
在一些示例中,所述n位随机二进制数R由伪随机数生成器生成。
在一些示例中,所述伪随机数生成器为线性反馈移位寄存器。
根据本发明实施例的动态元件匹配编码器,通过随机选择器的应用,将2个n位二进制输入通过随机组合,得到1个2n位随机的二进制输出,并通过多级随机选择器的组合,最终得到整个编码器输出的随机控制信号。该编码器以较简单的方式实现了编码的随机化,在降低编码器复杂度的情况下实现了输出编码的动态元件匹配,并且具有结构简单、随机化程度高的优点。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是现有技术中电流型数模转换器的典型结构示意图;
图2是根据本发明一个实施例的动态元件匹配编码器的结构框图;
图3是根据本发明一个实施例的n位随机选择器的结构示意图;
图4是根据本发明一个实施例的n位数据复制器的结构示意图;
图5是根据本发明一个实施例的n位动态元件匹配编码器(n=3)结构示意图;以及
图6是根据本发明一个实施例的n位动态元件匹配编码器(n=3)的工作示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
以下结合附图描述根据本发明实施例的动态元件匹配编码器。
图2是根据本发明一个实施例的动态元件匹配编码器的结构框图。如图2所示,该动态元件匹配(Dynamic Element Matching,DEM)编码器100包括:输入模块110和n级编码器120。其中,在该示例中,该DEM编码器100为n位DEM编码器,n为自然数。
如图2所示,输入模块110用于提供1个n位二进制数B,其中,B=BnBn-1…B2B1,且0≤B≤2n-1。
n级编码器120用于对n位二进制数B进行编码,其中,n级编码器120的每一级包括一个数据复制器(Data Replicator,DR)和一个随机选择器(Random Selector,RS),第k级编码器包括1个2k-1位数据复制器(k=1,2,…,n)和1个2k-1(k=1,2,…,n)位随机选择器,其中,2k-1位数据复制器用于将1个1位二进制数的各位复制得到1个2k-1位二进制数输出,2k-1位随机选择器用于将2个2k-1位二进制数的各位随机选择并重新组合得到1个2k位二进制数输出,编码器经过n级数据复制和随机选择得到2n个1位二进制数输出。
其中,在该示例中,第k(k=1,2,…,n)级的数据复制器接收n位二进制数B从低到高的第k位Bk,输出1个2k-1位二进制数,且该2k-1位二进制数的每一位均等于Bk,特别地,当k=1时,数据复制器直接输出1位二进制数B1,即不进行数据复制。如图4所示,对于一个n位数据复制器,其输入为1位二进制信号,输出为n位二进制信号,输出各位均与输入相同。
第k(k=1,2,…,n)级的随机选择器接收第k-1级随机选择器输出的2k-1位二进制数和第k级数据复制器输出的2k-1位二进制数,并将第k级随机选择器输出的2k-1位二进制数和第k级数据复制器输出的2k-1位二进制数的各位进行随机选择以重新组合,得到一个2k位输出二进制数。其中,在该示例中,当k=1,即第1级的随机选择器,此时,第1级的随机选择器的输入为n位二进制数B的最低位B1和常数0。
在该示例中,优选地,随机选择器为n位随机选择器。如图3所示,该n位随机选择器的输入为2个n位二进制数A、B和1个n位二进制随机数R,输出为1个2n位二进制数P,并且,n位随机选择器的的输入和输出满足如下逻辑关系:
换言之,即当Ri=1时,Pi=Ai,Pn+i=Bi,i=1,2,…,n;当Ri=0时,Pi=Bi,Pn+i=Ai,i=1,2,…,n。此逻辑关系可以保证P的各位之和与A、B各位之和相等,即经过随机选择前后编码数值总和不变,并且随机选择方式随输入随机数R的变化而变化,以实现输出编码的随机化。
其中,在上述示例中,例如,n位随机二进制数R由伪随机数生成器生成。更为具体地,伪随机数生成器为线性反馈移位寄存器。
作为具体地示例,对于本发明的DEM编码器100,其输入数字信号为1个n位二进制数B,满足0≤B≤2n-1,记B=BnBn-1…B2B1。输入的n位二进制数B通过n级编码器进行编码,每一级包括一个数据复制器(Data Replicator,DR)和一个随机选择器(Random Selector,RS),以n=3为例,则结构例如图5所示。其中,n级编码器110的第1级有1个1位数据复制器和1个1位随机选择器,数据复制器输入和输出均为B1,随机选择器输入为B1和一个常数0。编码器的第k级有1个2k-1位数据复制器和1个2k-1位随机选择器(k=2,3,…,n),数据复制器输入为Bk,随机选择器输入为第k-1级RS和第k级DR的输出。整个编码器经过n级DR数据复制和RS随机选择得到2n个1位二进制数输出,即为此动态元件匹配编码器100需要产生的随机化编码。
作为具体的示例,本发明实施例的动态元件匹配编码器100通过多级数据复制器(DR)和随机选择器(RS)对输入二进制数的各位进行随机选择和重新组合,最终得到随机化的编码输出。其中,输入的n位数字信号根据高位和低位的不同权重,将分别通过不同位数的数据复制器,输入二进制数从低到高的第k位通过位数为2k-1的DR,从而得到未随机化的编码结果。此编码结果通过n级随机选择器进行编码的随机化,对于一个n位随机选择器,其输入为2个n位的二进制数A、B和1个n位的随机二进制数R,输出为1个2n位二进制数P。“随机选择”的目的在于,在不影响输入或输出各位之和的前提下,随机分配输出各位中“1”的分布,以实现输出编码的随机化。为此,通过输入的随机二进制数R来决定A和B每一位的分布:如果Ri的值为1(i=1,2,…,n),则将Ai的值赋给Pi,Bi的值赋给Pn+i;如果Ri的值为0,则将Ai的值赋给Pn+i,Bi的值赋给Pi,换言之,即满足如下逻辑关系:
进一步地,通过n级随机选择器的随机选择和重新分配,实现了在不改变编码结果的前提下编码方式的随机化。可以证明,随机选择之前的每一位被分配到最终输出各位的概率是一样的,因此这一DEM编码器实现了编码的理论随机化,是完全的动态元件匹配。
如图6所示,展示了n=3时,本发明实施例的DEM编码器110的具体工作方式。其中,输入二进制数为011,三个随机选择器的输入随机数分别为0,00和0101。最低位1和一个常数0送入第一级1位RS,得到输出为01;次高位1经过2位DR得到11,与第一级RS的输出一并送入第二级2位RS,得到输出为0111;最高位0经过4位DR得到0000,与第二级RS的输出一并送入第三级4位RS,得到输出为00011001,即为对应此随机数R输入下的随机化编码结果。不同随机数R输入会得到不同的编码结果,从而实现动态元件匹配编码。
综上,根据本发明实施例的动态元件匹配编码器,通过随机选择器的应用,将2个n位二进制输入通过随机组合,得到1个2n位随机的二进制输出,并通过多级随机选择器的组合,最终得到整个编码器输出的随机控制信号。因此,该编码器以较简单的方式实现了编码的随机化,在降低编码器复杂度的情况下实现了输出编码的动态元件匹配,并且具有结构简单、随机化程度高的优点。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (7)
1.一种动态元件匹配编码器,其特征在于,包括:
输入模块,提供1个n位二进制数B,其中,B=BnBn-1…B2B1,且0≤B≤2n-1;
n级编码器,所述n级编码器用于对所述二进制数B进行编码,其中,所述n级编码器的每一级包括一个数据复制器和一个随机选择器,第k级编码器包括1个2k-1位数据复制器和1个2k-1位随机选择器,其中,所述2k-1位数据复制器用于将1个1位二进制数的各位复制得到1个2k-1位二进制数输出,所述2k-1位随机选择器用于将2个2k-1位二进制数的各位随机选择并重新组合得到1个2k位二进制数输出,所述编码器经过n级数据复制和随机选择得到2n个1位二进制数输出,其中,k=1,2,…,n。
2.根据权利要求1所述的动态元件匹配编码器,其特征在于,其中,
第k级的数据复制器接收n位二进制数B从低到高的第k位Bk,输出1个2k-1位二进制数,且该2k-1位二进制数的每一位均等于Bk,其中,k=1,2,…,n。
3.根据权利要求1所述的动态元件匹配编码器,其特征在于,其中,
第k级的随机选择器接收第k-1级随机选择器输出的2k-1位二进制数和第k级数据复制器输出的2k-1位二进制数,并将所述第k-1级随机选择器输出的2k-1位二进制数和第k级数据复制器输出的2k-1位二进制数的各位进行随机选择以重新组合,得到一个2k位输出二进制数,其中,k=2,…,n。
4.根据权利要求3所述的动态元件匹配编码器,其特征在于,其中,
当k=1时,所述随机选择器的输入为n位二进制数B的最低位B1和常数0。
5.根据权利要求1所述的动态元件匹配编码器,其特征在于,其中,
所述随机选择器为n位随机选择器,所述n位随机选择器的输入为2个n位二进制数A、B和1个n位二进制随机数R,输出为1个2n位二进制数P,并且,所述n位随机选择器的的输入和输出满足如下逻辑关系:
6.根据权利要求5所述的动态元件匹配编码器,其特征在于,其中,
所述n位随机二进制数R由伪随机数生成器生成。
7.根据权利要求6所述的动态元件匹配编码器,其特征在于,其特征在于,所述伪随机数生成器为线性反馈移位寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510250374.3A CN104852733B (zh) | 2015-05-15 | 2015-05-15 | 动态元件匹配编码器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510250374.3A CN104852733B (zh) | 2015-05-15 | 2015-05-15 | 动态元件匹配编码器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104852733A true CN104852733A (zh) | 2015-08-19 |
CN104852733B CN104852733B (zh) | 2018-04-20 |
Family
ID=53852115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510250374.3A Active CN104852733B (zh) | 2015-05-15 | 2015-05-15 | 动态元件匹配编码器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104852733B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105207675A (zh) * | 2015-10-21 | 2015-12-30 | 昆腾微电子股份有限公司 | 用于数模转换器的编码、译码装置及方法 |
CN111245439A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 一种应用于数模转换器的动态元件匹配电路和方法 |
CN111256849A (zh) * | 2020-02-24 | 2020-06-09 | 苏州迅芯微电子有限公司 | 一种应用于高速dac电路的温度计译码结构 |
WO2024000791A1 (zh) * | 2022-06-30 | 2024-01-04 | 中国科学技术大学 | 极低温下提升dac动态性能的dem结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070279268A1 (en) * | 2004-12-23 | 2007-12-06 | Jianzhong Chen | Digital-to-analog converter |
CN101567692A (zh) * | 2009-03-30 | 2009-10-28 | 东南大学 | 一种并行的高速动态元件匹配方法 |
CN102292916A (zh) * | 2008-12-12 | 2011-12-21 | 美国亚德诺半导体公司 | 面积高效的动态元件匹配系统和方法 |
CN103138763A (zh) * | 2013-02-01 | 2013-06-05 | 苏州云芯微电子科技有限公司 | 一种新型动态器件匹配算法及运用该算法的电路 |
CN103701465A (zh) * | 2013-12-02 | 2014-04-02 | 苏州上声电子有限公司 | 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置 |
-
2015
- 2015-05-15 CN CN201510250374.3A patent/CN104852733B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070279268A1 (en) * | 2004-12-23 | 2007-12-06 | Jianzhong Chen | Digital-to-analog converter |
CN102292916A (zh) * | 2008-12-12 | 2011-12-21 | 美国亚德诺半导体公司 | 面积高效的动态元件匹配系统和方法 |
CN101567692A (zh) * | 2009-03-30 | 2009-10-28 | 东南大学 | 一种并行的高速动态元件匹配方法 |
CN103138763A (zh) * | 2013-02-01 | 2013-06-05 | 苏州云芯微电子科技有限公司 | 一种新型动态器件匹配算法及运用该算法的电路 |
CN103701465A (zh) * | 2013-12-02 | 2014-04-02 | 苏州上声电子有限公司 | 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105207675A (zh) * | 2015-10-21 | 2015-12-30 | 昆腾微电子股份有限公司 | 用于数模转换器的编码、译码装置及方法 |
CN105207675B (zh) * | 2015-10-21 | 2018-10-02 | 昆腾微电子股份有限公司 | 用于数模转换器的编码、译码装置及方法 |
CN111256849A (zh) * | 2020-02-24 | 2020-06-09 | 苏州迅芯微电子有限公司 | 一种应用于高速dac电路的温度计译码结构 |
CN111256849B (zh) * | 2020-02-24 | 2021-11-23 | 苏州迅芯微电子有限公司 | 一种应用于高速dac电路的温度计译码结构 |
CN111245439A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 一种应用于数模转换器的动态元件匹配电路和方法 |
WO2024000791A1 (zh) * | 2022-06-30 | 2024-01-04 | 中国科学技术大学 | 极低温下提升dac动态性能的dem结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104852733B (zh) | 2018-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104852733A (zh) | 动态元件匹配编码器 | |
JPH07193509A (ja) | サーモメータ・バイナリ・エンコード方法 | |
KR101927228B1 (ko) | 누산기 및 이를 포함하는 데이터 가중 평균화 장치 | |
CN104113343B (zh) | 一种分组伪随机旋转温度计译码电路 | |
Becher et al. | Normal numbers and finite automata | |
WO2018134179A1 (en) | Methods of converting or reconverting a data signal and method and system for data transmission and/or data reception | |
US8872687B1 (en) | Digital to analog converting method and converter insensitive to code-dependent distortions | |
CN104852734A (zh) | 时间松弛交织的归零动态元件匹配编码器 | |
US7205913B2 (en) | Efficient data-directed scrambler for noise-shaping mixed-signal converters | |
CN104579352B (zh) | 基于fpga的温度计码到二进制码的编码转换装置和方法 | |
US20030095547A1 (en) | 2n-1 Shuffling network | |
KR20010054849A (ko) | 조건 선택 인코더 및 그 인코딩 방법 | |
CN102025375A (zh) | 模数转换器及其数字校准电路 | |
CN111245439A (zh) | 一种应用于数模转换器的动态元件匹配电路和方法 | |
CN104716963A (zh) | 随机拆分编码方法、随机拆分单元及动态元件匹配编码器 | |
CN107277553A (zh) | 一种二元算术编码器 | |
CN103428502B (zh) | 一种解码方法及解码系统 | |
CN102006066A (zh) | 一种ROM-less DDS电路结构 | |
US20130222159A1 (en) | Entropy method of binary-ternary lossless data coding | |
CN110190855B (zh) | 一种σδ调制器的动态元件匹配系统及方法 | |
CN108880752B (zh) | 一种针对于信息位固定情形的极化码穿刺通信方法 | |
US6510538B1 (en) | Method and apparatus for Viterbi decoding of punctured codes | |
JPH07120267B2 (ja) | カウンタ回路 | |
CN103024380A (zh) | 一种数据的熵编码方法和装置 | |
KR0121945B1 (ko) | 근사산술나눗셈을 실행하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |