CN104716963A - 随机拆分编码方法、随机拆分单元及动态元件匹配编码器 - Google Patents

Abstract

本发明提出一种随机拆分编码方法，包括以下步骤：输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；根据二进制数B和随机二进制数R，将二进制数B拆分成两个n位二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。本发明的随机拆分编码方法，随机性程度高，结构简单且易于实现。本发明还提出一种随机拆分单元及动态元件匹配编码器。

Description

随机拆分编码方法、随机拆分单元及动态元件匹配编码器

技术领域

本发明涉及数模转换电路技术领域，尤其涉及一种随机拆分编码方法、随机拆分单元及动态元件匹配编码器。

背景技术

随着信号处理技术和通信技术的不断发展，数字信号和模拟信号之间的接口技术成为制约数模混合系统发展的瓶颈。为了满足高速高精度的数据转换要求，数模转换器(Digitalto Analog Converter，DAC)和模数转换器需要达到尽可能高的速度和精度。在现代高速数模转换器中，电流型数模转换器由于具有可以直接驱动阻性负载，且工作速度快的优点，成为广大工程师的首选。

常见的电流型数模转换器结构主要包括以下几个部分：输入数字信号译码和缓冲模块、电流源开关阵列。其中，译码缓冲模块用于将输入的二进制数字信号进行编码和再处理，得到的输出作为电流源开关阵列中开关的控制信号；电流源开关阵列中包括多个电流源开关单元，每个电流源开关单元包括电流源和开关，开关在控制信号的作用下将电流源输出的电流送往数模转换器的正输出端或负输出端。数模转换器的正输出端和负输出端中的任一个输出都可以作为数模转换器的输出，也可以使用这两个输出端的差值作为数模转换器的输出。在电流型数模转换器工作过程中，由于信号不完全同步、控制信号直接耦合等非理想因素的存在，当输入的数字码变化时，其模拟输出信号在幅度变化过程中存在与输入数字信号相关的毛刺。这些毛刺中包含与输入相关的大量高次谐波分量，带来严重的非线性失真，这成为限制数模转换器性能的瓶颈因素之一。

一个DAC的编码器应当满足如下条件：输入为n位二进制数B，0≤B≤2ⁿ-1，输出为2ⁿ-1个1-bit数D₁，D₂，…，其中有且仅有B个数为1，其余为零。如果这2ⁿ-1个输出中，为1的B个数每次均随机选定，那么这个编码器就是一个理想n位DEM编码器。当DAC的精度较高，即n较大时，理想DEM编码器的实现复杂度随着精度呈指数增长，并由此带来了严重的功耗、面积和设计复杂度的问题。

为此，Galton等人提出了分段DEM的方法，可以一定程度减少DEM编码器的复杂度，但是其数学推导和具体实现仍然比较复杂。Wei-Te Lin等人提出了基于“随机位数的循环位移”的动态元件匹配方法，通过控制信号平移随机位数实现编码器的随机化，这种方式实现相对简单，但不是完全的随机编码，因此性能会受到影响。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一方面的目的在于提出一种随机化程度高的随机拆分编码方法。

本发明第二方面目的在于提出一种随机拆分单元。

本发明第三方面目的在于提出一种动态元件匹配编码器。

为了实现上述目的，本发明第一方面是实施例的随机拆分编码方法，包括以下步骤：输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；根据所述二进制数B和所述随机二进制数R，将所述二进制数B拆分成两个二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

根据本发明实施例的随机拆分编码方法，基于随机拆分的原理将二进制数B拆分成两个较小的二进制数，在保持较高编码随机化程度的情况下，明显降低了编码的复杂度。

在一些示例中，所述二进制数P和Q满足如下逻辑关系：

其中，n为自然数，j＝1,2，...，n-1。

在一些示例中，所述随机二进制数R由伪随机信号生成器生成。

在一些示例中，所述伪随机信号生成器为线性反馈移位寄存器。

本发明第二方面实施例提出一种随机拆分单元，包括：输入模块和拆分模块。输入模块用于输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数。拆分模块用于根据所述二进制数B和所述随机二进制数R，将所述二进制数B拆分成两个n位二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

根据本发明实施例的随机拆分单元，基于随机拆分的原理将二进制数B拆分成两个较小的二进制数，在保持较高编码随机化程度的情况下，明显降低了编码的复杂度。

在一些示例中，所述二进制数P和Q满足如下逻辑关系：

其中，n为自然数，j＝1,2，...，n-1。

本发明第三方面实施例提出一种动态元件匹配编码器，包括：n级随机拆分单元，n+1位的二进制数经过所述n级随机拆分单元拆分得到2ⁿ个1位二进制数，其中，第k级有2^k-1个所述随机拆分单元，第k级的每个所述随机拆分单元将一个输入的n-k+2位的二进制数拆分成两个n-k+1位的二进制数，其中，k＝1，2，…，n。

根据本发明实施例的动态元件匹配编码器，基于随机拆分单元实现编码，在保持较高编码随机化程度的情况下，明显降低了编码器的设计复杂度。

在一些示例中，所述随机拆分单元包括：输入模块，用于输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；以及拆分模块，用于根据所述二进制数B和所述随机二进制数R，将所述二进制数B拆分成两个n位二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

在一些示例中，所述二进制数P和Q满足如下逻辑关系：

其中，n为自然数，j＝1,2，...，n-1。

在一些示例中，所述动态元件匹配编码器采用分段的形式，将一个n位动态元件匹配编码器替换为一个r位动态元件匹配编码器和一个s位动态元件匹配编码器，且满足n＝r+s；

对于所述n位动态元件匹配编码器的输入n+1位二进制数B，取所述二进制数B高位的r+1位作为所述r位动态元件匹配编码器的输入，取所述二进制数B低位的s位并在所述s位前面补0，得到的s+1位作为所述s位动态元件匹配的输入。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是根据本发明一个实施例的随机拆分编码方法流程图；

图2是根据本发明一个实施例的随机拆分单元的结构框图；

图3是本发明一个实施例的随机拆分单元的示意图；

图4是根据本发明一个实施例的动态元件匹配编码器结构框图；

图5是本发明一个示例的n位动态元件匹配编码器结构示意图；

图6是本发明另一个示例的n位动态元件匹配编码器结构示意图；和

图7是本发明的n位分段动态元件匹配编码器的结构图示意。

具体实施方式

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

参见图1，本发明第一方面实施例的随机拆分编码方法，包括以下步骤：

输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；

根据二进制数B和随机二进制数R，将二进制数B拆分成两个二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

具体的实现过程如下：

步骤S1，输入一个n+1位的二进制数B和一个n位的随机二进制数R。

随机拆分编码的输入为一个n+1位的二进制数B，B＝B_n+1B_n...B₂B₁和一个n位的随机二进制数R，R＝R_nR_n-1...R₂R₁，满足0≤B≤2ⁿ，n为自然数。

在本发明的一个实施例中，随机二进制数R由伪随机信号生成器生成。伪随机数是指用数学递推公式所产生的随机数。伪随机信号生成器会输出一个均匀分布在0到2ⁿ-1之间的伪随机二进制变量的值。

进一步地，伪随机信号生成器为线性反馈移位寄存器。

步骤S2，根据二进制数B和随机二进制数R，将二进制数B拆分成两个二进制数P和Q。

具体的拆分过程为：对输入的二进制数B，

(1)判断B的最高位B_n+1是否为1：

如果B_n+1＝1，则根据B的取值范围，即0≤B≤2ⁿ，只能有B＝2ⁿ。根据P和Q的取值范围，则P＝Q＝2^n-1，此时拆分已经完成。

如果B_n+1≠1，则利用随机数R的最高位R_n进行B_n的拆分：

即R_n＝1时将B_n这一位分配给P_n，R_n＝0时将B_n这一位分配给Q_n。

(2)进行B的后n-1位B_n-1B_n-2...B₂B₁的拆分，这时需要先判断P和Q的最高位P_n和Q_n是否为1：

如果P_n＝1，则根据P的取值范围，则P＝2^n-1，则无论输入随机数R如何变化，B_n-1B_n-2...B₂B₁的各位都将分配给Q；

如果Q_n＝1，则根据Q的取值范围，则Q＝2^n-1，则无论输入随机数R如何变化，B_n-1B_n-2...B₂B₁的各位都将分配给P；

如果P_n＝Q_n＝0，则根据输入的随机二进制数R对B_n-1B_n-2...B₂B₁各位按照如下逻辑进行拆分：

其中，n为自然数，j＝1,2,...,n-1。即R_i＝1时将B_i这一位分配给P_i，R_i＝0时将B_i这一位分配给Q_i，i＝n-1,n-2,...,1。

经过上述拆分后，输出为两个n位二进制数P＝P_nP_n-1...P₂P₁和Q＝Q_nQ_n-1...Q₂Q₁，满足P+Q＝B，且0≤P≤2^n-1，0≤Q≤2^n-1。

根据本发明实施例的随机拆分编码方法，基于随机拆分的原理将二进制数B拆分成两个较小的二进制数，在保持较高编码随机化程度的情况下，明显降低了编码的复杂度。

如图2所示，本发明第二方面实施例的随机拆分单元(random dividing cell，RDC)100，包括输入模块102和拆分模块104。

输入模块102用于输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，0≤B≤2ⁿ，n为自然数。拆分模块104用于根据二进制数B和随机二进制数R，将二进制数B拆分成两个二进制数P和Q，其中，0≤P≤2^n-1，0≤Q≤2^n-1，且P+Q＝B。

具体的，结合图3，RDC 100的输入模块102的输入为一个n+1位的二进制数B，B＝B_n+1B_n...B₂B₁和一个n位的随机二进制数R，R＝R_nR_n-1...R₂R₁，满足0≤B≤2ⁿ，n为自然数。

在本发明的一个实施例中，随机二进制数R由伪随机信号生成器生成。伪随机数是指用数学递推公式所产生的随机数。伪随机信号生成器会输出一个均匀分布在0到2ⁿ-1之间的伪随机二进制变量的值。

进一步地，伪随机信号生成器为线性反馈移位寄存器。

拆分模块104用于根据二进制数B和随机二进制数R，将二进制数B拆分成两个二进制数P和Q，其中，R＝R_nR_n-1...R₂R₁，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

具体的拆分过程为：对输入的二进制数B，

(1)判断B的最高位B_n+1是否为1。

如果B_n+1＝1，则根据B的取值范围，即0≤B≤2ⁿ，只能有B＝2ⁿ。根据P和Q的取值范围，则P＝Q＝2^n-1，此时拆分已经完成。

如果B_n+1≠1，则利用随机数R的最高位R_n进行B_n的拆分：

即R_n＝1时将B_n这一位分配给P_n，R_n＝0时将B_n这一位分配给Q_n。

(2)进行B的后n-1位B_n-1B_n-2...B₂B₁的拆分，这时需要先判断P和Q的最高位P_n和Q_n是否为1。

如果P_n＝1，则根据P的取值范围，则P＝2^n-1，则无论输入随机数R如何变化，B_n-1B_n-2...B₂B₁的各位都将分配给Q；

如果Q_n＝1，则根据Q的取值范围，则Q＝2^n-1，则无论输入随机数R如何变化，B_n-1B_n-2...B₂B₁的各位都将分配给P；

如果P_n＝Q_n＝0，则根据输入的随机二进制数R对B_n-1B_n-2...B₂B₁各位按照如下逻辑进行拆分：

其中，n为自然数，j＝1,2,…,n-1。即R_i＝1时将B_i这一位分配给P_i，R_i＝0时将B_i这一位分配给Q_i，i＝n-1,n-2,...,1。

经过上述拆分后，输出为两个n位二进制数P＝P_nP_n-1...P₂P₁和Q＝Q_nQ_n-1...Q₂Q₁，满足P+Q＝B，且0≤P≤2^n-1，0≤Q≤2^n-1。

根据本发明实施例的随机拆分单元，基于随机拆分的原理将二进制数B拆分成两个较小的二进制数，在保持较高编码随机化程度的情况下，明显降低了编码的复杂度。

如图4所示，本发明第三方面实施例的动态元件匹配(dynamic element matching，DEM)编码器10包括n级随机拆分单元100，n+1位的二进制数经过n级RDC 100拆分得到2ⁿ个1位二进制数，第k级有2^k-1个RDC 100，第k级的每个RDC 100将一个输入的n-k+2位的二进制数拆分成两个n-k+1位的二进制数，其中，k＝1，2，…，n。

本发明实施例的DEM编码器10，其输入信号为1个n+1位二进制数B，B＝B_n+1B_n...B₂B₁且满足0≤B≤2ⁿ。通过多级RDC，对此输入进行逐级拆分：

第一级采用1个n位RDC，将B拆分成两个数B₁₁和B₁₂，且满足0≤B₁₁≤2^n-1，0≤B₁₂≤2^n-1；

第二级采用2个n-1位RDC，将B₁₁拆分为两个数B₂₁和B₂₂，将B₁₂拆分为两个数B₂₃和B₂₄，且满足0≤B₂₁≤2^n-2，0≤B₂₂≤2^n-2，0≤B₂₃≤2^n-2，0≤B₂₄≤2^n-2；

第三级采用4个n-2位RDC，将B₂₁，B₂₂，B₂₃和B₂₄分别拆分成两个0～2^n-3的数；

依次逐级拆分，直到第n级，将整个DEM编码器10的输入B拆分成了2ⁿ个1位二进制数，从而得到了输出编码。以n＝6为例的结构如图5所示。

由于拆分过程前后各二进制数之和不变，因此该拆分过程能够正确实现编码器的功能。随着各RDC输入随机数的不同，拆分方式也各不相同，因此得到的编码具有随机化的特性，从而实现了动态元件匹配(DEM)的要求。

图6给出了n＝3时，对于本发明实施例的DEM编码器10，由于输入的随机二进数R的不同导致的不同拆分方式。三种情况的输入均为0101，

第一种拆分方式中，各RDC输入的随机二进数均为全0，此时拆分结果为00011111；

第二种拆分方式中，各RDC输入的随机二进数均为全1，此时拆分结果为11111000；

第三种拆分方式中，各3b RDC输入的随机二进数为全1，各2b RDC和1b RDC输入随机二进数为全0，此时拆分结果为11110001。

当输入的随机二进数为其他形式时，最终拆分结果将随之改变。

此外，在本发明的一个实施例中，动态元件匹配编码器10采用分段的形式，将一个n位动态元件匹配编码器替换为一个r位动态元件匹配编码器和一个s位动态元件匹配编码器，且满足n＝r+s。

对于n位动态元件匹配编码器的输入n+1位二进制数B，取二进制数B高位的r+1位作为r位动态元件匹配编码器的输入，取二进制数B低位的s位并在s位前面补0，得到的s+1位作为s位动态元件匹配的输入。此分段DEM编码器可以应用于分段电流型数模转换器。以n＝6，r＝4，s＝2为例的结构如图7所示。

需要说明的是本发明实施例的RDC 100的具体实现方式与第二方面实施例的随机拆分单元100部分的具体实现方式类似，请参见第二方面实施例部分的描述，为了减少冗余，此处不做赘述。

根据本发明实施例的动态元件匹配编码器，基于随机拆分单元实现编码，在保持较高编码随机化程度的情况下，明显降低了编码器的设计复杂度。本发明实施例的动态元件匹配编码器具有结构简单、易于实现的优点。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种随机拆分编码方法，其特征在于，包括以下步骤：

输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁，且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；以及

根据所述二进制数B和所述随机二进制数R，将所述二进制数B拆分成两个n位二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

2.如权利要求1所述的方法，其特征在于，所述二进制数P和Q满足如下逻辑关系：

其中，n为自然数，j＝1,2，...，n-1。

3.如权利要求1所述的方法，其特征在于，所述随机二进制数R由伪随机信号生成器生成。

4.如权利要求3所述的方法，其特征在于，所述伪随机信号生成器为线性反馈移位寄存器。

5.一种随机拆分单元，其特征在于，包括：

输入模块，用于输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；以及

拆分模块，用于根据所述二进制数B和所述随机二进制数R，将所述二进制数B拆分成两个n位二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

6.如权利要求5所述的随机拆分单元，其特征在于，所述二进制数P和Q满足如下逻辑关系：

其中，n为自然数，j＝1,2，...，n-1。

7.一种动态元件匹配编码器，其特征在于，包括：

n级随机拆分单元，n+1位的二进制数经过所述n级随机拆分单元拆分得到2ⁿ个1位二进制数，其中，第k级有2^k-1个所述随机拆分单元，第k级的每个所述随机拆分单元将一个输入的n-k+2位的二进制数拆分成两个n-k+1位的二进制数，其中，n为自然数，k＝1，2，…，n。

8.如权利要求7所述的动态元件匹配编码器，其特征在于，所述随机拆分单元包括：

输入模块，用于输入一个n+1位的二进制数B和一个n位的随机二进制数R，其中，B＝B_n+1B_n...B₂B₁且0≤B≤2ⁿ，R＝R_nR_n-1...R₂R₁，n为自然数；以及

拆分模块，用于根据所述二进制数B和所述随机二进制数R，将所述二进制数B拆分成两个n位二进制数P和Q，其中，P＝P_nP_n-1...P₁，0≤P≤2^n-1，Q＝Q_nQ_n-1...Q₁，0≤Q≤2^n-1，且P+Q＝B。

9.如权利要求8所述的动态元件匹配编码器，其特征在于，所述二进制数P和Q满足如下逻辑关系：

其中，n为自然数，j＝1,2，...，n-1。

10.如权利要求7所述的动态元件匹配编码器，其特征在于，所述动态元件匹配编码器采用分段的形式，将一个n位动态元件匹配编码器替换为一个r位动态元件匹配编码器和一个s位动态元件匹配编码器，且满足n＝r+s；

对于所述n位动态元件匹配编码器的输入n+1位二进制数B，取所述二进制数B高位的r+1位作为所述r位动态元件匹配编码器的输入，取所述二进制数B低位的s位并在所述s位前面补0，得到的s+1位作为所述s位动态元件匹配的输入。