KR950024439A - Da변환기 및 그것을 사용한 주파수신디사이저 - Google Patents

Da변환기 및 그것을 사용한 주파수신디사이저 Download PDF

Info

Publication number
KR950024439A
KR950024439A KR1019950001189A KR19950001189A KR950024439A KR 950024439 A KR950024439 A KR 950024439A KR 1019950001189 A KR1019950001189 A KR 1019950001189A KR 19950001189 A KR19950001189 A KR 19950001189A KR 950024439 A KR950024439 A KR 950024439A
Authority
KR
South Korea
Prior art keywords
current source
source cell
output
bits
cell array
Prior art date
Application number
KR1019950001189A
Other languages
English (en)
Inventor
가즈유끼 호리
마사루 고꾸보
Original Assignee
가나이 쯔또무
가부시끼가이샤 하다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 하다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950024439A publication Critical patent/KR950024439A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

디지탈 신호를 아날로그신호로 변환하기 위한 DA변환기에 관한 것으로써, 글리치의 발생을 감소시켜 정밀도가 높은 출력신호를 얻으러 수 있는 DA변환기 및 그 변환기를 사용하는 주파수신디사이저를 제공하기 위해서 DA변환기는 델타시그마변조에 의해 입력디지날신호의 하위n비트를 변환하는 델타시그마변조기, 입력디지탈신호의 상위비트 및 상위비트+1LSB에 따라서 전류원셀어레이의 전류원셀을 선택하기 위해서 사용되는 제1 및 제2신호를 출력하는 제1 및 제2신호출력기 및 델타시그마변조기의 출력의 변화에 따라서 제1 및 제2신호중 어느 하나를 선택하는 선택기를 포함하고, 필터는 신호선택기에 의해서 선택되는 제1 및 제2신호에 대응하는 출력상태에서의 전류원셀로 부터 출력된 전류의 합을 평탄화하기 위해 마련된다. 이와같은 DA변환기를 사용하는 것에 의해 출력신호의 분해능을 향상시킴과 동시에 DA변환기를 사용하는 주파수신디사이저의 출력주파수의 변화를 감소시킬 수 있으므로 주파수 신디사이저의 성능이 향상된다.

Description

DA변환기 및 그것을 사용한 주파수신디사이저
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 제2도에 도시한 필터의 구조의 1예를 도시한 회로도.
제10도는 제2도에 도시한 본 발명의 DA변환기의 제2동작예를 도시한 설명도.
제12도는 본 발명의 DA변환기에 사용하는 주파수신디사이저의 1예를 도시한 블럭도.

Claims (78)

  1. 매트릭스로 배치된 정전류원 및 입력디지탈신호에 따라서 상기 정전류원으로부터 전류를 충력하는 스위치를 갖는 다수의 전류원셀을 구비한 전류원셀어레이를 갖고, 상기 전류원셀로 부터의 출력전류의 합을 아날로그 신호로써 출력하는 전류원셀매트릭스형의 상기 DA변환기로써, 델타시그마변조에 의해서 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하고, 1비트신호계열을 출력하는 델타시그마변조기, 제1 전류원셀의 상기 정전류원에서 전류를 출력하도록 상기 인력디지탈신호의 상위 (N-n)비트에 대응하는 상기 제1 전류원셀의 스위치에 사용되는 제1 신호를 출력하는 제1신호출력기, 제2 전류원셀의 상기 정전류원에서 전류를 출력하도록 상기 상위 (N-n)비트와 다른 상기 입력디지탈 신호 부분에 대응하는 상기 제2 전류원셀의 스위치에 사용되는 제2신호를 출력하는 제2 신호출력기, 상기 델타시그마변조기에서의 출력에 따라 상기 제1 및 제2 신호출력기에서 각각 출력된 상기 제1 또는 제2신호중의 어느 하나를 선택하고, 전류원셀의 상기 스위치에 선택된 신호를 공급하는 신호선택기 및 상기 전류원셀 어레이의 전류원셀의 출력전류의 합을 평탄하게 하는 필터를 포함하는 것을 특징으로 하는 DA변환기.
  2. 매트릭스로 배치된 정전류원 및 입력디지탈신호에 따라서 상기 정전류원으로부터 전류를 출력하는 스위치를 갖는 다수의 전류원셀을 구비한 전류원셀 어레이를 갖고, 상기 전류원셀이 출력상태일때, 상기 전류원셀로부터의 출력전류의 합을 아날로그신호로써 출력하는 전류원셀 매트릭스형의 DA변환기로써, 델타시그마변조에 의해 N비트의 입력디지탈, 신호의 하위 n비트를 1비트신호계열로 변환하고, 1비트신호계열을 출력하는 델타시그마변조기, 입력디지탈신호의 상기 상위(N-n)비트중 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수에 대응하는 상기 전류원셀 어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 제1열디코더, 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀 어레이에 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태정신호를 출력하는 제2열디코더, 입력디지탈신호의 상위(N-n)비트중 하위 (N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수에 대응하는 상기 전류원셀어레이의 하나의 항을 선택하는 행선택신호를 출력하고, 상기 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제1행디코더, 하위 (N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든행의 전류원셀을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제2행디코더, 상기 델타시그마변조기로 부터의 출력에 따라 상기 제1행디코더에서의 행선택신호출력을 상기 전류원셀어레이로 출력하거나 또는 상기 제1 및 제2행디코더에서 행선택신호의 합을 상기 전류원셀어레이로 출력하는 선택기 및 출력상태에서 상기 전류원셀 어레이의 전류원셀의 출력전류의 합을 평탄하게 하는 필터를 포함하는 것을 특징으로 하는 DA변환기.
  3. 제2항에 있어서, 상기 제1 및 제2열디코더와 상기 제1 및 제2행디코더의 출력신호를 상기 전류원셀어레이로 공급하는 타이밍에 동기시키는 동기제어기를 또 포함하는 것을 특징으로 하는 DA변환기.
  4. 제1항에 있어서, 상기 델타시그마변조기에서의 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 또 포함하는 것을 특징으로 하는 DA변환기.
  5. 제2항에 있어서, 상기 델타시그마변조기에서의 입력디지탈신호의 하위n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 지연회로를 또 포함하는 것을 특징으로 하는 DA변환기.
  6. 제3항에 있어서, 상기 델타시그마변조기에서 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 또 포함하는 것을 특징으로 하는 DA변환기.
  7. 제1항에 있어서, 상기 필터는 상기 전류원셀 어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  8. 제2항에 있어서, 상기 필터는 상기 전류원셀 어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  9. 제3항에 있어서, 상기 필터는 상기 전류원셀 어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  10. 제4항에 있어서, 상기 필터는 상기 전류원셀 어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  11. 제5항에 있어서, 상기 필터는 상기 전류원셀 어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  12. 제6항에 있어서, 상기 필터는 상기 전류원셀 어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  13. 입력아날로그전압의 값에 대응하는 주파수에서 발진출력을 공급하는 전압제어 발진기, 상기 전압 제어 발진기의 발진출력을 분주하는 분주기, 상기 분주기의 출력과 기준신호 사이의 위상차에 대응한 디지탈신호를 출력하는 위상비교기, 상기 위상비교기의 출력에 포함되는 불필요한 고주파성분을 제거하는 디지탈 필터 및 상기 디지탈필터의 출력을 아날로그전압으로 변환하여 상기 전압제어 발진기를 구동하는 DA변환기를 포함하고, 상기 DA변환기는 매트릭스로 배치된 정전류원 및 입력디지탈신호에 따라서 상기 정전류원으로 부터 전류를 출력하는 스위치를 갖는 다수의 전류원셀을 구비한 전류원셀 어레이를 갖는 전류원셀 매트릭스형이고, 상기 전류원셀로 부터의 출력전류의 합이 아날로그신호로써 출력되고, 상기 DA변환기는 델타시그마변조에 의해 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하고, 1비트신호계열을 출력하는 델타시그마변조기, 제1전류원셀의 상기 정전류원에서 전류를 출력하도록, 상기 입력디지탈신호의 상위(N-n)비트에 대응하는 상기 제1전류원셀의 스위치에 사용되는 제1신호를 출력하는 제1신호출력기, 제2전류원셀의 상기 정전류원에서 전류를 출력하도록 상기 상위(N-n)비트와 다른 상기 입력디지탈신호 부분에 대응하는 상기 제2전류원셀의 스위치에 사용되는 제2신호를 추력하는 제2신호출력기, 상기 델타시그마변조기에서의 출력에 따라 상기 제1 및 제2신호출력기에서 각각 출력된 상기 제1 또는 제2신호중의 어느 하나를 선택하고, 전류원셀의 상기 스위치에 선택된 신호를 공급하는 신호선택기 및 상기 전류원셀 어레이의 전류원셀의 출력전류의 합을 평탄하게 하는 필터를 포함하는 것을 특징으로 하는 주파수신디사이저.
  14. 입력아날로그전압의 값에 대응하는 주파수에서 발진출력을 공급하는 전압제어 발진기, 상기 전압 제어 발진기의 발진출력을 분주하는 분주기, 상기 분주기의 출력과 기준신호 사이의 위상차에 대응하는 디지탈 신호를 출력하는 위상비교기, 상기 위상비교기의 출력에 포함되는 불필요한 고주파성분을 제거하는 디지탈필터 및 상기 디지탈필터의 출력을 아날로그전압으로 변환하여 상기 전압제어 발진기를 구동하는 DA변환기를 포함하고, 상기 DA변환기는 매트릭스로 배치된 정전류원 및 입력디지탈신호에 따라서 상기 정전류원으로부터 전류를 출력하는 스위치를 갖는 다수의 전류원셀을 구비한 전류원셀 어레이를 갖는 전류원셀 매트릭스형이고, 상기 전류원셀이 출력상태일때, 상기 전류원셀로 부터의 출력전류의 합이 아날로그신호로써 출력되고, 상기 DA변환기는 델타시그마변조에 의해 N비트의 입력디지탈 신호의 하위 n비트를 1비트신호계열로 변환하고, 1비트신호계열을 출력하는 델타시그마변조기, 입력디지탈신호의 상기 상위(N-n)비트의 m비트를 디코드하고, 상기 상위m비트로 표시된 수에 대응하는 상기 전류원셀 어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 제1열디코더, 상기 상위 m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀 어레이의 모든 열에서의 전류원셀이 출력상태로 되도록, 열출력상태설정신호를 출력하는 제2열디코더, 입력디지탈신호의 상위(N-n)비트중 하위 (N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수에 대응하는 상기 전류원셀 어레이의 하나의 행을 선택하는 행선택신호를 출력하고, 상기행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제1 행디코더, 하위(N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀 어레이의 모든 행의 전류원셀을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제2 행디코더, 상기 델타시그마변조기로 부터의 출력값에 따라서 상기 제1행디코더에서의 행선택신호출력을 상기 전류원셀어레이로 출력하거나 또는 상기 제1 및 제2행디코더에서의 행선택신호의 행을 상기 전류원셀어레이로 출력하는 셀렉터 및 출력상태에서, 상기 전류원셀 어레이의 전류원셀의 출력전류의 합을 평탄하게 하는 필터를 포함하는 것을 특징으로 하는 신디사이저.
  15. 제14항에 있어서, 상기 DA변환기는 또 상기 제1 및 제2열디코더와 상기 제1 및 제2행디코더의 출력신호를 상기 전류원셀 어레이로 공급하는 타이밍에 동기시키는 동기제어기를 포함하는 것을 특징으로 하는 주파수신디사이저.
  16. 제13항에 있어서, 상기 DA변환기는 또 상기 델타시그마변조기에서 입력디지탈신호의 하위 n비트의 입려과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈선호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 포함하는 것을 특징으로 하는 주파수신디사이저.
  17. 제14항에 있어서, 상기 DA변환기는 또 상기 델타시그마변조기에서 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 포함하는 것을 특징으로 하는 주파수신디사이저.
  18. 제15항에 있어서,상기 DA변환기는 또 상기 델타시그마변조기에서 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈선호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 포함하는 것을 특징으로 하는 주파수신디사이저.
  19. 제13항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  20. 제14항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  21. 제15항에 있어서, 상기 필터는 상기 전류원셀어레이에서 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  22. 제16항에 있어서, 상기 필터는 상기 전류원셀어레이에서 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  23. 제17항에 있어서, 상기 필터는 상기 전류원셀어레이에서 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  24. 제18항에 있어서, 상기 필터는 상기 전류원셀어레이에서 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  25. 매트릭스로 배치된 정전류원 및 입력디지탈신호에 따라서 상기 정전류원으로부터 전류를 출력하는 스위치를 갖는 다수의 전류원셀을 구비한 전류원셀어레이를 갖고, 상기 전류원셀이 출력상태일때 상기 전류원셀로 부터의 출력전류의 합을 아날로그신호로써 출력하는 전류원셀매트릭스형의 DA변환기로써, 델타시그마변조에 의해 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하고, 1비트 신호계열을 출력하는 델타시그마변조기, 입력디지탈신호의 상기 상위(N-n)비트중 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수에 대응하는 상기 전류원셀어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 제1 열디코더, 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태설정신호를 출력하는 제2열디코더, 입력디지탈신호의 상위(N-N)비트중 하위(N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수에 대응하는 상기전류원셀어레이의 모든 행을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 역상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제1행디코더, 하위(N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 행의 전류원셀을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제2행디코더, 상기 델타시그마변조기로 부터의 출력에 따라 상기 제1의 행디코더에서의 모든 행선택 신호출력을 상기 전류원셀어레이로 출력하거나 또는 상기 제2행디코더에서의 모든 행선택신호를 상기 전류원셀어레이로 출력하는 선택기 및 출력상태에서 상기 전류원셀 어레이의 전류원셀의 출력전류의 합을 평탄하게 하는 필터를 포함하는 것을 특징으로 하는 DA변환기.
  26. 제25항에 있어서, 상기 제1 및 제2열디코더와 상기 제1 및 제2행디코더의 출력신호를 상기 전류 원셀어레이로 공급하는 타이밍에 동기시키는 동기제어기를 또 포함하는 것을 특징으로 하는 DA변환기.
  27. 제25항에 있어서, 상기 델타시그마변조기에서의 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 또 포함하는 것을 특징으로 하는 DA변환기.
  28. 제26항에 있어서, 상기 델타시그마변조기에서의 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위(N-n)비트의 입력을 지연시키는 지연회로를 또 포함하는 것을 특징으로 하는 DA변환기.
  29. 제25항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  30. 제26항에 있어서 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  31. 제27항에 있어서 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  32. 제28항에 있어서 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 DA변환기.
  33. 입력아날로그전압의 값에 대응하는 주파수에서 발진출력을 공급하는 전압제어 발진기, 상기 전압제어 발진기의 발진출력울 분주하는 분주기, 상기 분주기익 출력과 기준신호 사이의 위상차에 대응하는 디지탈 신호를 출력하는 위상비교가, 상기 위상비교기의 출력에 포함되는 불필요한 고주파성분을 제거하는 디지탈필터 및 상기 디지탈필터의 출력을 아날로그전압으로 변환하여 상기 전압제어발진기를 구동하는 DA변환기를 포함하고, 상기 DA변환기는 매트릭스로 배치된 정전류원 및 입력디지탈신호에 따라서 상기 정전류원으로부터 전류를 출력하는 스위치를 갖는 다수의 전류원셀을 구비한 전류원셀어레이를 갖는 전류원셀매트릭스형이고, 상기 전류원셀이 출력상태일때, 상기 전류원셀로 부터의 출력전류의 합이 아날로그신호로써 출력되고, 상기 DA변환기는 하위 N비트를 델타시그마변조에 의해 M비트의 입력디지탈신호의 1비트신호계열로 변환하고, 1비트신호계열을 출력하는 델타시그마변조기, 입력디지탈 신호의 1비트신호계열로 변환하고, 1비트신호계열을 출력하는 델타시그마변조기, 입력디지탈 신호의 상기 전류원셀어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 제1열디코더, 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태설정신호를 출력하는 제2열디코더, 입력디지탈신호와 상위(N-n)비트중 하위(N-n--m)비트를 디코드하고, 상기 하위(N-n-m)비트중 표시된 수에 대응하는 상기 전류원셀어레이의 모든 행을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제1행디코더, 하위(N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 행의 전류원셀을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 제2행디코더, 상기 델타시그마변조기로 부터의 출력에 따라 상기 제1의 행디코더에서의 모든 행선택신호출력을 상기 전류원셀어레이로 출력하거나 또는 상기 제2행디코더에서의 모든 행선택신호를 상기 전류원셀어레이로 출력하는 셀렉터 및 출력상내에서, 상기 전류원셀어레이의 전류원셀의 출력전류의 합을 평탄하게 하는 필터를 포함하는 것을 특징으로 하는 주파수신디사이저.
  34. 제33항에 있어서, 상기 DA변환기는 또 상기 제1 및 제2열디코더와 상기 제1 및 제2행디코더의 출력신호를 상기 전류원셀어레이로 공급하는 타이밍에 동기시키는 동기제어기를 포함하는 것을 특징으로 하는 주파사신디사이저.
  35. 제33항에 있어서, 상기 DA벼놘기는 또 상기 델타시그마변조기에서의 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 지연회롤 포함하는 것을 특징으로 하는 DA변환기.
  36. 제34항에 있어서, 상기 DA변환기는 또 상기 델타시그마변조기에서의 입력디지탈신호의 하위 n비트의 입력과 상기 델타시그마변조기에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 지연회로를 포함하는 것을 특징으로 하는 주파수신디사이저.
  37. 제33항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  38. 제34항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  39. 제35항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  40. 제36항에 있어서, 상기 필터는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 것을 특징으로 하는 주파수신디사이저.
  41. N비트의 입력디지탈신호의 하위 n비트를 델타시그마변조에 의해 1비트 신호계열로 변환하는 스텝, 상기 입력디지탈신호의 상위 (N-n)비트에 대응하는 상기 제1 전류원셀의 정전류원애서 전류를 출력하도록 스위치에 사용되는 제1 신호를 출력하는 스텝, 제2전류원셀의 상기 정전류원에서 전류를 출력하도록, 상기 상위 (N-n)비트와 다른 상기 입력디지탈신호부분에 대응하는 상기 저2전류원셀의 스위치에 사용되는 제2신호를 출력하는 스텝, 상기 변환스텝에 의해서 얻어진 상기 1비트신호계열에 따라서 상기 제1 또는 제2신호중의 하나를 선택하고, 상기 전류원셀의 상기 스위치에 선택된 신호를 공급하는 스텝 및 상기 전류원셀어레이의 상기 전류원셀의 출력전류의 합을 평탄화하는 스텝을 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  42. (a) N비트의 입력디지탈신호의 하위 n비트를 델타시그마변조에 의해 1비트신호계열로 변환하는 스텝, (b) 입력디지탈신호의 상기 상위(N-n)비트중 상위 m비트를 디코드하고, 상기 상위m비트로 표시된 수에 대응하는 전류원셀어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 스탭, (c) 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작믄 수에 대응하는 상기 전류원셀어레이의 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태설정신호를 출력하는 스텝, (d) 입력디지탈신호의 상위 (N-n)비트중 하위 (N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수에 대응하는 상기 전류원셀어레이중 하나의 행을 선택하는 행선택신호를 출력하고 상기 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, (e) 상기 하위 (N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 행의 전류원셀을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, (f) 스텝 (a)에서 얻더진 상기 1비트신호계열에 따라 제1 행디코더에서의 행선택신호출력을 상기 전류원셀어레이로 출력하거나 또는 제1 및 제2행디코더에서의 행선택신호출력의 행을 상기 전류원셀어레이로 출력하는 스텝 및 (g) 출력상태에서 상기 전류원셀어레이의 상기 전류원셀의 출력전류의 합을 평탄화하는 스텝을 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  43. 제42항에 있어서, 스텝 (b) 및 (c)와 스텝 (d) 및 (e)의 출력신호를 상기 전류원셀어레이로 공급하는 타이밍에 동기시키는 스텝을 또 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  44. 제41항에 있어서, 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위(N-n)비트의 입력을 지연시키는 스텝을 또 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  45. 제42항에 있어서, 스텝(a)에서의 이력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 스텝을 또 포함하느 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  46. 제41항에 있어서, 상기 평탄화스텝은 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 입력디지탈신호를 아날로그 신호로 변환하는 방법.
  47. 제42항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 입력디지탈신호을 아날로그신호로 변환하는 방법.
  48. 제43항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 입력디지탈신호을 아날로그신호로 변환하는 방법.
  49. 제44항에 있어서, 상기 평탄화스탭은 상기 전류원셀어에이에서의 출력전류의 합을 전압으로 변환하는 전류전압 변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 입력디지탈신호를 아날로그 신호로 변환하는 방법.
  50. 제45항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  51. 전압제어 발진기에 의해 입력아날로그전압값에 대응하는 주파수에서 발진출력을 마련하는 스텝, 발진출력을 분주하는 스텝, 분주된 주파수와 기준신호 사이의 위상차에 대응하는 디지탈신호를 출력하는 스텝, 상기 디지탈신호에 포함되는 불필요한 고주파성분을 제거하기 위해 상기 디지탈신호를 필터링하는 스텝과 필터링된 디지탈신호를 아날로그전압으로 변환하는 스텝을 포함하고, 상기 변환스텝은 델타시그마변조에 의해 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하는 스텝, 제1 전류원셀의 정전류원에서 전류를 출력하도록 상기 입력디지탈신호의 상위 (N-n)비트에 대응하는 상기 제1 전류원셀의 스위치에 사용되는 제1신호를 출력하는 스텝, 제2전류원셀의 정전류원에서 전류를 출력하도록, 상기 상위 (N-n)비트와 다른 상기 입력디지탈신호부분에 대응하는 상기 제2전류원셀의 스위치에서 사용되는 제2신호를 출력하는 스텝, 상기 변환스텝에 의해서 얻어진 상기 1비트신호계열에 따라서 상기 제1 또는 제2신호중의 하나를 선택하고, 상기 전류원셀의 상기 스위치에 선택된 신호를 공급하는 스텝 및 상기 전류원셀어레이의 전류원셀의 출력전류의 합을 평탄화하는 스텝을 포함하는 것을 특징으로 하느 주파수를 신디사이저하는 방법.
  52. 전압제어발진기에 의해 입력아날로그전압값에 대응하는 주파수에서 발진출력을 마련하는 스텝, 상기 전압제어발진기의 발진출력을 분주하는 스텝, 분주된 주파수와 기준신호 사이의 위상차에 대응하는 디지탈신호를 출력하는 스텝, 상기 디지탈신호에 포함되는 불필요한 고주파성분을 제거하기 위해 상기 디지탈신호를 필터링하는 스텝 및 필터링스텝에서 입력된 필터링된 디지탈신호를 상기 전압제어발진기를 구동하기 위해 사용되는 아날로그전압으로 변환하는 스텝을 포함하고, 상기 변환스텝은 (a) 델타시그마변조에 의해 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하는 스텝, (b) 입력디지탈신호의 상기 상위 (N-n)비트중 상위 m비트를 디코드하고, 상기 상위m비트로 표시된 수에 대응하는 상기 전류원셀어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 스템, (c) 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태설정신호를 출력하는 스텝, (d) 입력디지탈 신호의 상위 (N-n)비트중 하위 (N-n-m)비트를 디코드하고, 상기 하위(N-n-m)비트로 표시된 수에 대응하는 상기 전류원셀어레이중 하나의 행을 선택하는 행선택신호를 출력하고 상기 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, (e) 상기 하위 (N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 행의 전류원셀을 선택하는 모든 행선택신호를 출력하고 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 위해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, (f) 상기 스탭 (a)에서 얻어진 상기 1비트신호계열에 따라서 제1행디코더로에서의 행선택신호출력을 상기 전류원셀어레이로 출력하거나 또는 제1 및 제2 행디코더로에서의 행선택신호출력의 합을 상기 전류원셀어레이로 출력하는 스텝 및 (g) 출력상태에서, 상기 전류원셀어레이의 상기 전류원셀의 출력전류의 합을 평탄화하는 스텝을 포함하는 것을 특징으로 하는 신다사이저하는 방법.
  53. 제52항에 있어서, 상기 변환스텝은 스텝(b) 및 (c)와 스텝(d) 및 (e)의 출력신호를 상기전류원셀어레이로 공급하는 타이밍에 동기시키는 스텝을 또 구비하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  54. 제51항에 있어서, 상기 변횐스텝은 상기 변환스텝에서의 압력디지탈신호의 하위 n비트의 입력과 상기 변환스텝에서의 1비트신호계열의 출력 사이에 지연을 동일하게 하기위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 스텝을 또 포함하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  55. 제52항에 있어서, 상기 변환스텝은 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이에 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 스텝을 또 포함하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  56. 제53항에 있어서, 상기 변환스텝은 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 스텝을 또 포함하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  57. 제51항에 있어서, 상기 평탄화스텝은 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  58. 제52항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실해되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  59. 제53항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 주파수를 신다사이저하는 방법.
  60. 제53항에 있어서, 상기 평탄화공정은 상기전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  61. 제55항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이세서의 출력전류의 합을 전압으로 변환하는 전류전압 변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  62. 제56항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압 변환기를 구비한 필터에 의해 실행되는 것을 특징으로 하는 주파수를 신디사이저하는 방버.
  63. (a) 델타시그마변조기에 의해 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하는 스텝, (b) 입력디지탈신호의 상기 상위(N-n)비트중 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수에 대응하는 전류원셀어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 스텝, (c) 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태설정신호를 출력하는 스텝, (d) 입력디지탈신호의 상위 (N-n)비트중 하위 (N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수에 대응하는 상기 전류원셀어레이의 모든 행을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, (e) 하위 (N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 행의 전류원셀을 선택하는 모든 행 선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 상기 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, (f)상기 스텝(a)에서 얻어진 상기 1비트 신호계열에 따라서 상기 제1행디코더에서의 모든 행선택신호출력을 상기 전류원셀어레이로 출력하거나 또는 제2행디코더에서의 모든 행선택신호룰 상기 전류원셀어레이로 출력하는 스텝 및 (g) 출력상테에서, 상기 전류원셀어레이의 상기 전류원셀의 출력전류의 합을 평탄화하는 스텝을 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  64. 제63항에 있어서, 스텝(b) 및 (c)와 스텝(d) 및 (e)의 출력신호를 상기전류원셀어레이로 공급하는 타이밍에 동기시키는 스텝을 또 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  65. 제63항에 있어서, 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 공정을 또 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  66. 제64항에 있어서, 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이의 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 스탭을 또 포함하는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  67. 제63항에 있어서 상기스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해서 실행되는것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  68. 제64항에 있어서, 상기 스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해서 실행되는것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  69. 제65항에 있어서, 상기스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해서 실행되는 것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  70. 제66항에 있어서, 상기스텝(g)는 상기 전류원셀어레이에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해서 실행되는것을 특징으로 하는 입력디지탈신호를 아날로그신호로 변환하는 방법.
  71. 전압제어 발진기에 의해 입력아날로그전압값에 대응하는 주파수에서 발진출력을 마련하는 스텝, 상기 전압제어 발진기의 발진출력을 분주하는 스텝, 분주된 주파수와 기준신호 사이의 위상차에 대응하는 디지탈신호를 출력하는 스텝, 상기 디지탈신호의 입력에 포함되는 불필요한 고주파성분을 게거하기 위해 상기 디지탈신호를 필터링하는 스텝 및 필터링 스텝에서 입력된 필터링된 디지탈신호를 상기 전압제어발진기를 구동하기 위해 사용되는 아날로그전압으로 변환하는 스텝을 포함하고, 상기 변환스텝은 (a) 델타시그마변조기에 의해 N비트의 입력디지탈신호의 하위 n비트를 1비트신호계열로 변환하는 스텝, (b) 입력디지탈신호의 상기 상위 (N-n)비트중 상위 m비트를 디코드하고, 상기 상위 m비트로 표시된 수에 대응하는 상기 전류원셀어레이에서의 하나의 열을 선택하기 위해 열선택신호를 출력하는 스텝 (c) 상기 상위m비트를 디코드하고, 상기 상위m비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 열에서의 전류원셀이 출력상태로 되도록 열출력상태설정신호를 출력하는 스텝, (d) 입력디지탈신호의 상위 (N-n)비트중 하위 (N-n-m)비트를 디코드하고, 상기 하위 (N-n-m)비트로 표시되는 수에 대응하는 상기 전류원셀어레이의 모든 행을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로하는 스텝, (e) 상기 하위 (N-n-m)비트들 디코드하고, 상기 하위 (N-n-m)비트로 표시된 수보다 작은 수에 대응하는 상기 전류원셀어레이의 모든 행의 전류원셀을 선택하는 모든 행선택신호를 출력하고, 상기 모든 행선택신호에 의해 선택된 행 및 열선택신호에 의해 선택된 열상의 상기 전류원셀어레이의 전류원셀을 출력상태로 하는 스텝, 상기 전류원셀어레이로 제1 행디코더에서의 모든 행선택신호를 출력하거나, 또는 제1 및 제2디코더로 부터 출력된 행선택신호의 합을 출력하는 스텝 및 (f) 상기 스텝 (a)에서 얻어진 상기 1비트신호계열에 따라서 (g)출력상태에서 상기 전류원셀어레이의 상기 전류원셀로의 출력전류의 합을 평탄하게 하는 스텝을 포함하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  72. 제71항에 있어서, 상기 변환스텝은 스텝(b) 및 (c)와 스텝(d) 및 (e)의 출력신호를 상기전류원셀어레이로 공급하는 타이밍에 동기시키는 스텝(h)를 또 포함하는 것을 특징으로 하는 주파수를 신디사이저 하는 방법.
  73. 제71항에 있어서, 상기 변환스텝은 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이에 지연을 동일하게 하기 위해 상기 입력디지신호의 상위 (N-n)비트의 입력을 지연시키는 스텝을 또 포함하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  74. 제72항에 있어서, 상기 변환스텝은 스텝(a)에서의 입력디지탈신호의 하위 n비트의 입력과 스텝(a)에서의 1비트신호계열의 출력 사이에 지연을 동일하게 하기 위해 상기 입력디지탈신호의 상위 (N-n)비트의 입력을 지연시키는 스텝을 또 포함하는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  75. 제71항에 있어서, 상기 스텝(g)는 상기 전류 원셀에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해서 실행되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  76. 제72항에 있어서, 상기 스탭(g)는 상기 전류원셀에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실현되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  77. 제73항에 있어서, 상기 스탭(g)는 상기 전류원셀에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실현되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
  78. 제74항에 있어서, 상기 스탭(g)는 상기 전류원셀에서의 출력전류의 합을 전압으로 변환하는 전류전압변환기를 구비한 필터에 의해 실현되는 것을 특징으로 하는 주파수를 신디사이저하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950001189A 1994-01-25 1995-01-24 Da변환기 및 그것을 사용한 주파수신디사이저 KR950024439A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-006130 1994-01-25
JP6006130A JPH07212234A (ja) 1994-01-25 1994-01-25 Ｄａ変換器およびそれを用いた周波数シンセサイザ

Publications (1)

Publication Number Publication Date
KR950024439A true KR950024439A (ko) 1995-08-21

Family

ID=11629923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001189A KR950024439A (ko) 1994-01-25 1995-01-24 Da변환기 및 그것을 사용한 주파수신디사이저

Country Status (3)

Country Link
US (1) US5574455A (ko)
JP (1) JPH07212234A (ko)
KR (1) KR950024439A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449921B2 (en) 2006-02-25 2008-11-11 Samsung Electronics Co., Ltd. Apparatus and method reducing glitch in switching device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784019A (en) * 1997-01-30 1998-07-21 National Semiconductor Corporation Digital to analog converter for generating distributive analog control signals utilizing digital signal generator and control signal generator
FR2765419B1 (fr) * 1997-06-27 1999-09-17 Thomson Csf Dispositif de generation de signaux analogiques a partir de convertisseurs analogique-numerique, notamment pour la synthese numerique directe
CA2233831A1 (en) 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
JP2000068835A (ja) * 1998-08-25 2000-03-03 Sony Corp デジタル−アナログ変換装置
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
JP2001077692A (ja) 1999-09-02 2001-03-23 Nec Ic Microcomput Syst Ltd Ｄ／ａ変換回路
US6181168B1 (en) 1999-09-24 2001-01-30 Motorola, Inc. High speed phase detector and a method for detecting phase difference
US6570947B1 (en) 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof
US6208211B1 (en) 1999-09-24 2001-03-27 Motorola Inc. Low jitter phase locked loop having a sigma delta modulator and a method thereof
SE519578C2 (sv) * 1999-09-28 2003-03-18 Ericsson Telefon Ab L M D/A-omvandlingsförfarande och D/A-omvandlare
US6549157B1 (en) * 2001-12-18 2003-04-15 Silicon Integrated Systems Corp. Digital-to-analog converting device and method used in home networking system with compensation mechanism to reduce clock jitter
JP2003298424A (ja) * 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 信号処理装置およびｄ／ａ変換器
JP3647441B2 (ja) * 2003-04-22 2005-05-11 沖電気工業株式会社 電流セル型デジタル／アナログ変換器
US6831581B1 (en) * 2003-05-23 2004-12-14 Infineon Technologies, Ag Digital-to-analog converter arrangement with an array of unary digital-to-analog converting elements usable for different signal types
US7130327B2 (en) * 2003-06-27 2006-10-31 Northrop Grumman Corporation Digital frequency synthesis
JP3718706B2 (ja) * 2003-10-28 2005-11-24 松下電器産業株式会社 デルタ・シグマ変調装置
JP4459674B2 (ja) 2004-03-23 2010-04-28 本田技研工業株式会社 変調アルゴリズムを用いたプラントの制御装置
US6950047B1 (en) * 2004-03-31 2005-09-27 Silicon Labs Cp, Inc. Method and apparatus for combining outputs of multiple DACs for increased bit resolution
EP1601113A1 (en) * 2004-05-25 2005-11-30 STMicroelectronics S.r.l. Transmission system, particularly for wcdma cellular telephony
DE102005035705A1 (de) 2005-07-27 2007-02-01 Boehringer Ingelheim Pharma Gmbh & Co. Kg Arzneimittelblister
JP4397868B2 (ja) * 2005-09-13 2010-01-13 本田技研工業株式会社 Ｐｗｍアルゴリズムを用いたプラントの制御装置
JP5359336B2 (ja) * 2009-02-10 2013-12-04 横河電機株式会社 Ｄ／ａ変換器
US9160379B2 (en) 2012-03-22 2015-10-13 Nec Corporation Transmitter and transmitting method
US8847807B2 (en) * 2012-11-26 2014-09-30 Analog Devices, Inc. Switching scheme for ISI mitigation in data converters
US8872686B2 (en) * 2013-03-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low glitch current digital-to-analog converter
US9065477B2 (en) 2013-09-03 2015-06-23 Analog Devices Global Linear and DC-accurate frontend DAC and input structure
US9065463B2 (en) 2013-10-11 2015-06-23 Analog Devices Global Method and apparatus for reducing capacitor induced ISI in DACS
KR20160001052A (ko) * 2014-06-26 2016-01-06 삼성전기주식회사 피에조 구동 장치 및 방법
KR101875464B1 (ko) * 2016-09-08 2018-07-06 포항공과대학교 산학협력단 전력 소모량 및 동적범위가 개선된 전류 판독 회로
JP2021089157A (ja) * 2019-12-02 2021-06-10 アズビル株式会社 信号処理装置、測定装置、信号処理方法および信号処理プログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153832A (en) * 1980-04-30 1981-11-28 Nec Corp Digital to analog converter
JPS6188619A (ja) * 1984-09-28 1986-05-06 シーメンス、アクチエンゲゼルシヤフト Ｄ‐ａ変換器
US4958159A (en) * 1989-11-06 1990-09-18 Honeywell Inc. Digital-to-analog converter
JP2865752B2 (ja) * 1989-12-20 1999-03-08 株式会社アドバンテスト 交流信号発生装置
JP2619961B2 (ja) * 1990-01-08 1997-06-11 松下電器産業株式会社 Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置
JPH04162830A (ja) * 1990-10-26 1992-06-08 Nec Corp Ｄ／ａコンバータ
JPH04329025A (ja) * 1991-04-30 1992-11-17 Toshiba Corp Ｄ／ａコンバータ
KR930009431B1 (ko) * 1991-12-31 1993-10-04 현대전자산업주식회사 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기
US5243347A (en) * 1992-09-28 1993-09-07 Motorola, Inc. Monotonic current/resistor digital-to-analog converter and method of operation
US5446457A (en) * 1994-02-16 1995-08-29 Sgs-Thomson Microelectronics, Inc. Current-summing digital-to-analog converter with binarily weighted current sources

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449921B2 (en) 2006-02-25 2008-11-11 Samsung Electronics Co., Ltd. Apparatus and method reducing glitch in switching device

Also Published As

Publication number Publication date
JPH07212234A (ja) 1995-08-11
US5574455A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
KR950024439A (ko) Da변환기 및 그것을 사용한 주파수신디사이저
EP0322965B1 (en) Digital-to-analog converter
US20100149012A1 (en) System and method for area-efficient three-level dynamic element matching
EP0401245B1 (en) Digital to analogue converter
CN106341134B (zh) 具有局部交错和重采样的数模转换器
KR101670440B1 (ko) 저전력 고속 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
US6476748B1 (en) Method and apparatus for cyclic return to zero techniques for digital to analog convertors
EP3599722A1 (en) High linearity digital-to-analog converter with isi-suppressing method
US8872687B1 (en) Digital to analog converting method and converter insensitive to code-dependent distortions
JP2007019801A (ja) ディジタル・アナログ変換器
EP1179889B1 (en) Digital-to-analog conversion circuit
JP3918046B2 (ja) ディジタルプログラマブル移相器及びこのような移相器を用いるａ／ｄ変換器
CN115549679A (zh) 应用于电流舵的电流源控制电路和数模转换电路
EP0681372B1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
CN109358485B (zh) 数字时间转换器控制方法、装置、电子设备和存储介质
JP3142747B2 (ja) オーバーサンプリングｄａ変換器
WO1996037962A1 (en) Monolithic analog-to-digital converter
JP2001077692A (ja) Ｄ／ａ変換回路
CN117176154B (zh) 数模转换器及芯片
JPS6112123A (ja) 逐次比較型アナログ・デジタル変換器
WO2020112291A1 (en) A concept for converting a thermometer-coded input signal
US6963299B2 (en) AD conversion method
CN116667827A (zh) 时钟产生电路与时钟信号产生方法
CN115412062A (zh) 一种斜坡信号产生电路
SU886190A1 (ru) Цифровой двухфазный генератор синусоидальных сигналов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application