CN115412062A - 一种斜坡信号产生电路 - Google Patents
一种斜坡信号产生电路 Download PDFInfo
- Publication number
- CN115412062A CN115412062A CN202110587089.6A CN202110587089A CN115412062A CN 115412062 A CN115412062 A CN 115412062A CN 202110587089 A CN202110587089 A CN 202110587089A CN 115412062 A CN115412062 A CN 115412062A
- Authority
- CN
- China
- Prior art keywords
- signal
- weight
- low
- order
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
Abstract
本发明提供一种斜坡信号产生电路。该斜坡信号产生电路包括:高位权重编码器,适于接收主时钟信号、并且基于主时钟信号而产生驱动信号;级联电平触发器,适于接收驱动信号、并且在驱动信号及其反相信号的驱动下产生至少二个高位权重开关信号;高位权重电流舵单元,包括至少二个依次并联的高位权重电流舵,各个高位权重电流舵适于依次接收至少二个高位权重开关信号中的一个高位权重开关信号、并且基于所接收的一个高位权重开关信号导通或者断开,以使高位权重电流舵单元输出递增或者递减的电流而产生斜坡信号。采用本发明,不但降低了码间干扰,而且避免了复杂的电路设计,节省了占用面积,降低了功耗,有利于节约成本。
Description
技术领域
本发明涉及图像传感器技术领域,尤其涉及一种可用于图像传感器的斜坡信号产生电路。
背景技术
在图像传感器进行模拟信号到数字信号的转变过程中,需要采用斜坡信号作为比较器的比较电平。
现有技术中,通常利用分段式的电流舵型数模转换器来产生斜坡信号,以实现电路面积、功耗、性能之间的平衡。但是,N Bit精度的斜坡信号就需要数字输入N Bit的二进制码,并且还需要对高位输入进行二进制码到温度码的译码处理,使得电路容易出现码间干扰、译码电路复杂、电路时序难以约束、斜坡输出毛刺严重等问题。
发明内容
本发明的一个目的在于,提供一种改进的斜坡信号产生电路,以降低码间干扰、降低电路设计的难度、降低电路时序约束的难度以及减小输出信号的毛刺等。
本发明实施例提供的一种斜坡信号产生电路,包括:高位权重编码器,适于接收主时钟信号、并且基于主时钟信号而产生驱动信号;级联电平触发器,适于接收驱动信号、并且在驱动信号及其反相信号的驱动下产生至少二个高位权重开关信号;高位权重电流舵单元,包括至少二个依次并联的高位权重电流舵,各个高位权重电流舵适于依次接收至少二个高位权重开关信号中的一个高位权重开关信号、并且基于所接收的一个高位权重开关信号导通或者断开,以使高位权重电流舵单元输出递增或者递减的电流而产生斜坡信号。
可选地,高位权重编码器适于将主时钟信号作为驱动信号。
可选地,斜坡信号产生电路还包括:低位权重编码器,适于接收输入信号、并且基于输入信号而产生M个低位权重开关信号,M为大于或者等于1的正整数;与高位权重电流舵单元并联、并且位于高位权重电流舵单元低位的低位权重电流舵单元;其中,低位权重电流舵单元包括M个低位权重电流舵,M个低位权重电流舵适于分别接收M个低位权重开关信号中的一个低位权重开关信号、并且基于所接收的一个低位权重开关信号导通或者断开。
可选地,斜坡信号产生电路的精度为N比特位,高位权重电流舵单元包括2N-M-1个高位权重电流舵,2N-M-1个高位权重电流舵的电流权重均为2M,其中,N为大于M的正整数。
可选地,M大于或者等于2,M个低位权重电流舵的电流权重自低位向高位依次呈二进制加权递增,M个低位权重电流舵中位于最低位的低位权重电流舵的电流权重为20。
可选地,输入信号包括主时钟信号;低位权重编码器适于对主时钟信号分别进行M次分频而产生M个低位分频信号作为M个低位权重开关信号;M个低位权重电流舵适于分别接收M个低位分频信号中的一个低位分频信号、并且基于所接收的一个低位分频信号导通或者断开,以使低位权重电流舵单元输出递增或者递减的电流而产生斜坡信号。
可选地,低位权重编码器包括2m-1分频器,2m-1分频器适于对主时钟信号进行分频而产生M个低位分频信号,其中,m分别取1至M。
可选地,高位权重编码器包括2M-1分频器或者2M-2分频器,2M-1分频器或者2M-2分频器适于对主时钟信号进行分频而产生高位分频信号作为驱动信号。
可选地,高位权重编码器适于接收控制信号、并且在控制信号为第一控制信号时对主时钟信号进行分频而产生高位分频信号;输入信号包括控制信号;低位权重编码器适于在控制信号为第一控制信号时对主时钟信号分别进行M次分频而产生M个低位分频信号。
可选地,高位权重编码器适于接收控制信号、并且在控制信号为第二控制信号时将主时钟信号作为驱动信号;输入信号包括控制信号;低位权重编码器适于在控制信号为第二控制信号时使M个低位权重开关信号均为关断信号;M个低位权重电流舵适于分别接收关断信号、并且基于关断信号全部断开,以使低位权重电流舵单元不输出电流。
可选地,级联电平触发器包括至少二个依次级联的触发器,以分别输出至少二个高位权重开关信号,每一个触发器适于输出至少二个高位权重开关信号中的一个高位权重开关信号。
可选地,相邻二个触发器中的一者以驱动信号作为时钟信号,其中的另一者以驱动信号的反相信号作为时钟信号。
可选地,级联电平触发器包括反相器,反相器适于接收驱动信号并且将其翻转为反相信号输出至另一者。
可选地,位于第一级的触发器以电源电平或者地电平为输入。
可选地,位于后一级的触发器均以其前一级的触发器的输出为输入。
可选地,触发器包括D触发器。
与现有技术相比,本发明实施例的技术方案具有有益效果。
例如,本发明实施例提供的斜坡信号产生电路,仅基于主时钟信号就可以产生多个开关信号,以使相应的多个电流源从低位到高位依次导通或断开,从而产生上升或者下降的斜坡信号。不但,降低了码间干扰,在应用于图像传感器时有助于提高其图像质量,而且,避免了复杂的电路设计,节省了占用面积,降低了功耗,有利于节约成本。
又例如,本发明实施例提供的斜坡信号产生电路,还可以结合高位权重电流舵单元和低位权重电流舵单元而产生斜坡信号。在此情形下,该斜坡信号产生电路还可以作为分段式的电流舵型数模转换器,其中,第一电流舵单元作为分段式的电流舵型数模转换器的温度码单元,第二电流舵单元作为分段式的电流舵型数模转换器的二进制码单元。
又例如,相较于传统的分段式的电流舵型数模转换器,本发明实施例提供的斜坡信号产生电路,对于N bit精度的斜坡信号,仅以主时钟信号为输入数据(传统的分段式的电流舵型数模转换器需要输入NBit数据),这样有效减少了数据输入线的使用、降低了码间干扰,从而可以节约成本、提高图像传感器的图像质量。
又例如,相较于传统的分段式的电流舵型数模转换器中温度码单元通过译码电路产生温度码的情形,本发明实施例采用级联电平触发器产生高位权重开关信号,并且每一个高位权重开关信号都具有相同的通路和延时,不但使得在约束高位权重电流舵单元与低位权重电流舵单元的时序时更加简单,而且使得电路可以在更高的时钟频率下工作,同时由于不用译码还可以使得斜坡信号的毛刺减少,从而提高图像传感器的图像质量。
又例如,本发明实施例提供的斜坡信号产生电路还可以基于控制信号来确定仅由高位权重电流舵单元产生斜坡信号,还是结合高位权重电流舵单元和低位权重电流舵单元而产生斜坡信号,使用方便灵活。
又例如,仅由高位权重电流舵单元产生斜坡信号时可以大大缩短斜坡信号的产生时间,以便应用于需要快速产生斜坡信号的场景。
附图说明
图1是本发明实施例中斜坡信号产生电路的示意图;
图2是本发明实施例中低位权重编码器的示意图;
图3是本发明实施例中级联电平触发器的示意图;
图4是本发明实施例中级联电平触发器产生高位权重开关信号的时序图,其中,RST(即RESET)信号为级联电平触发器中触发器的复位信号,TCLK信号为级联电平触发器的驱动信号(即时钟信号),QT<1>信号、QT<2>信号……QT<i>信号、QT<i+1>、QT<i+2>……QT<2N-M-2>和QT<2N-M-1>信号分别为第一个高位权重开关信号、第二个高位权重开关信号……第i个高位权重开关信号、第i+1个高位权重开关信号、第i+2个高位权重开关信号……第2N -M-2个高位权重开关信号和第2N-M-1个高位权重开关信号;
图5为本发明实施例中斜坡信号产生电路产生的斜坡信号的示意图,其中,RST(即RESET)信号为级联电平触发器中触发器的复位信号,MCLK为主时钟信号,vramp为斜坡信号产生电路产生的斜坡电压信号,state为控制信号。
具体实施方式
为使本发明实施例的目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例进行详细说明。可以理解的是,以下所描述的具体实施例仅仅用于解释本发明,而非是对本发明的限定。此外,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例中斜坡信号产生电路的示意图。
具体而言,本发明实施例提供的斜坡信号产生电路10可以包括高位权重编码器100、级联电平触发器200和高位权重电流舵单元300。
在具体实施中,高位权重编码器100适于接收主时钟信号MCLK、并且基于主时钟信号MCLK而产生驱动信号TCLK。
在具体实施中,主时钟信号MCLK可以由锁相环(phase locked loop,简称PLL)产生,或者由数字电路给出。
在具体实施中,级联电平触发器200适于接收驱动信号TCLK、并且在驱动信号TCLK及其反相信号的驱动下产生至少二个高位权重开关信号。
在具体实施中,高位权重电流舵单元300包括至少二个依次并联的高位权重电流舵310,各个高位权重电流舵310适于依次接收至少二个高位权重开关信号中的一个高位权重开关信号、并且基于所接收的一个高位权重开关信号导通或者断开,以使高位权重电流舵单元300输出递增或者递减的电流而产生斜坡信号。
具体而言,每一个高位权重电流舵310均包括一个高位权重电流源311和一个高位权重电流源开关312。每一个高位权重电流舵310中的高位权重电流源开关312分别与级联电平触发器200以及该高位权重电流舵310中的高位权重电流源311连接,其适于从级联电平触发器200接收一个高位权重开关信号、并且基于所接收的一个高位权重开关信号而使该高位权重电流舵310中的高位权重电流源311导通或者断开,以使高位权重电流舵单元300输出递增或者递减的电流而产生斜坡信号。
在一些实施例中,高位权重电流舵单元300中的至少二个高位权重电流舵310的电流权重相同。即,至少二个高位权重电流舵310中的至少二个高位权重电流源311的电流权重相同(其中,每一个高位权重电流舵310分别包括一个高位权重电流源311)。
参照图1,在一些实施例中,斜坡信号产生电路10还可以包括低位权重编码器400和低位权重电流舵单元500。其中,低位权重电流舵单元500与高位权重电流舵单元300并联、并且位于高位权重电流舵单元300的低位。
具体而言,低位权重编码器400适于接收输入信号、并且基于输入信号而产生至少一个低位权重开关信号。低位权重电流舵单元500包括至少一个低位权重电流舵510,至少一个低位权重电流舵510适于分别接收至少一个低位权重开关信号中的一个低位权重开关信号、并且基于所接收的一个低位权重开关信号导通或者断开。
在具体实施中,低位权重编码器400可以基于输入信号而产生M个低位权重开关信号。低位权重电流舵单元500可以包括M个低位权重电流舵510。每一个低位权重电流舵510适于分别接收M个低位权重开关信号中的一个低位权重开关信号、并且基于所接收的一个低位权重开关信号导通或者断开。其中,M为大于或者等于1的正整数。
在一些实施例中,低位权重电流舵单元500可以包括至少二个低位权重电流舵510,并且至少二个低位权重电流舵510依次并联。即,低位权重电流舵单元500包括M个低位权重电流舵510,并且M个低位权重电流舵510依次并联,其中,M大于或者等于2。
在具体实施中,每一个低位权重电流舵510均包括一个低位权重电流源511和一个低位权重电流源开关512。每一个低位权重电流舵510中的低位权重电流源开关512适于分别接收一个低位权重开关信号、并且基于所接收的一个低位权重开关信号而使该低位权重电流舵510中的低位权重电流源511导通或者断开。
在一些实施例中,至少二个低位权重电流舵510的电流权重自低位向高位依次呈二进制加权递增。即,至少二个低位权重电流舵510中的至少二个低位权重电流源511(一个低位权重电流舵510包括一个低位权重电流源511)的电流权重自低位向高位依次呈二进制加权递增。
在具体实施中,可以使至少二个低位权重电流源511中位于最低位的低位权重电流源511的电流权重为20,则低位权重电流舵单元510中的至少二个低位权重电流源511的电流权重,按照自低位到高位的顺序,可以依次表示为20、21、22……2M-1,其中,M大于或者等于2。
在具体实施中,可以将最低位的低位权重电流源511的电流源值表示为I0,则低位权重电流舵单元510中的至少二个低位权重电流源511的电流源值,按照自低位到高位的顺序,可以依次表示为20I0、21I0、22I0……2M-1I0。
如前所述,每一个低位权重电流舵510中的低位权重电流源开关512适于分别接收一个低位权重开关信号、并且基于所接收的一个低位权重开关信号而使该低位权重电流舵510中的低位权重电流源511导通或者断开。对应于低位权重电流舵单元500包括至少二个低位权重电流舵510的情形,低位权重编码器400可以基于输入信号而产生至少二个低位权重开关信号,以分别输出至至少二个低位权重电流舵510中的至少二个低位权重电流源开关512,其中,一个低位权重电流舵510包括一个低位权重电流源开关512。
在一些实施例中,输入信号可以包括主时钟信号MCLK。
相应地,低位权重编码器400适于对主时钟信号MCLK分别进行至少二次分频而产生至少二个低位分频信号以作为至少二个低位权重开关信号,其中,低位权重开关信号和低位分频信号一一对应。每一个低位权重电流舵510适于分别接收至少二个低位分频信号中的一个低位分频信号、并且基于所接收的一个低位分频信号导通或者断开,以使低位权重电流舵单元500输出递增或者递减的电流而产生斜坡信号。
在一些实施例中,低位权重编码器400可以包括2m-1分频器。2m-1分频器适于对主时钟信号MCLK进行至少二次分频而产生至少二个低位分频信号。即,2m-1分频器适于对主时钟信号MCLK进行M次分频而分别产生M个低位分频信号,其中,m分别取1至M,并且M大于或者等于2。
图2是本发明实施例中低位权重编码器的示意图。
参照图2,低位权重编码器400可以基于2m-1分频器实现对输入信号,例如主时钟信号MCLK,进行0分频、2分频、4分频……以及2M-1分频,以分别得到M个低位分频信号QB<0>、QB<1>、QB<2>……以及QB<M-1>。
在具体实施中,M个低位分频信号QB<0>、QB<1>、QB<2>……以及QB<M-1>适于分别输出至M个低位权重电流源开关512。其中,低位权重电流源开关512与低位分频信号一一对应。
具体而言,按照自低位到高位的顺序,M个低位权重电流源511可以分别称为第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511……以及第M低位权重电流源511。
相应地,与第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511……以及第M低位权重电流源511相对应的M个低位权重电流源开关512可以分别称为第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512……以及第M低位权重电流源开关512。
相应地,M个低位分频信号QB<0>、QB<1>、QB<2>……以及QB<M-1>可以分别称为第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>……以及第M低位分频信号QB<M-1>。
在具体实施中,第一低位分频信号QB<0>适于输出至第一低位权重电流源开关512,第二低位分频信号QB<1>适于输出至第二低位权重电流源开关512,第三低位分频信号QB<2>适于输出至第三低位权重电流源开关512,以此类推,第M低位分频信号QB<M-1>适于输出至第M低位权重电流源开关512。
在具体实施中,每一个低位权重电流源开关512均适于基于其所接收的一个低位分频信号而控制与其对应的低位权重电流源512导通或者断开。
如前所述,M个低位分频信号可以基于对主时钟信号MCLK进行0分频、2分频、4分频……以及2M-1分频而产生。
具体而言,第一低位分频信号QB<0>基于对主时钟信号MCLK进行0分频而产生,第二低位分频信号QB<1>基于对主时钟信号MCLK进行2分频而产生,第三低位分频信号QB<2>基于对主时钟信号MCLK进行4分频而产生以此类推,第M低位分频信号QB<M-1>基于对主时钟信号MCLK进行2M-1分频而产生。
假设,按照自低位到高位的顺序,低位权重电流舵单元500包括依次并联的第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511,以及分别与第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511对应的第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512。
相应地,低位权重编码器400可以基于对主时钟信号MCLK进行0分频、2分频、4分频和8分频而分别产生第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>。
在一些实施例中,主时钟信号MCLK可以为1010101010101010……。
相应地,第一低位分频信号QB<0>为1010101010101010……,第二低位分频信号QB<1>为1100110011001100……,第三低位分频信号QB<2>为1111000011110000……,第四低位分频信号QB<3>为1111111100000000……。
由此,按照时间先后顺序,在第一时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为1111;在第二时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为0111;在第三时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为1011;在第四时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为0011;以此类推,可以分别得到各个时刻的第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>。
在一些实施例中,各个低位权重电流源开关512可以在其接收的低位分频信号为1时控制相应的低位权重电流源511导通,以及在其接收的低位分频信号为0时控制相应的低位权重电流源511断开。
由此,在第一时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号1111而控制第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511全部导通。
在第二时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号0111而控制第一低位权重电流源511断开、以及控制第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511导通。
在第三时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号1011而控制第一低位权重电流源511导通、控制第二低位权重电流源511断开、以及控制第三低位权重电流源511和第四低位权重电流源511导通。
在第四时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号0011而控制第一低位权重电流源511和第二低位权重电流源511断开、以及控制第三低位权重电流源511和第四低位权重电流源511导通。
以此类推,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于各个时刻的信号而分别控制第一低位权重电流源511、第二低位权重电流源511、控制第三低位权重电流源511和第四低位权重电流源511导通或者断开。
当第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511在各个时刻的状态(包括导通或者断开)确定的情形下,可以基于第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511的电流源值计算出各个时刻低位权重电流舵单元500输出的电流值。
具体而言,在第一时刻,低位权重电流舵单元500输出的电流值I1=20*I0+21*I0+22*I0+23*I0=15I0;在第二时刻,低位权重电流舵单元500输出的电流值I2=21*I0+22*I0+23*I0=14I0;在第三时刻,低位权重电流舵单元500输出的电流值I3=20*I0+22*I0+23*I0=13I0;在第四时刻,低位权重电流舵单元500输出的电流值I4=22*I0+23*I0=12I0。
以此类推,低位权重电流舵单元500在第五时刻、第六时刻、第七时刻、第八时刻……输出的电流值分别为11I0、10I0、9I0、8I0……,直至输出的电流值为0(在此情形下,第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511全部断开)。
由此可知,低位权重电流舵单元500可以输出连续递减的电流,以产生下降的斜坡信号。
在另一些实施例中,主时钟信号MCLK还可以为0101010101010101……。
相应地,第一低位分频信号QB<0>为0101010101010101……,第二低位分频信号QB<1>为0011001100110011……,第三低位分频信号QB<2>为0000111100001111……,第四低位分频信号QB<3>为0000000011111111……。
由此,按照时间先后顺序,在第一时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为0000;在第二时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为1000;在第三时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为0100;在第四时刻,第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>分别为1100;以此类推,可以分别得到各个时刻的第一低位分频信号QB<0>、第二低位分频信号QB<1>、第三低位分频信号QB<2>和第四低位分频信号QB<3>。
在一些实施例中,各个低位权重电流源开关512可以在其接收的低位分频信号为1时控制相应的低位权重电流源511导通,以及在其接收的低位分频信号为0时控制相应的低位权重电流源511断开。
由此,在第一时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号0000而控制第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511全部断开。
在第二时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号1000而控制第一低位权重电流源511导通、以及控制第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511断开。
在第三时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号0100而控制第一低位权重电流源511断开、控制第二低位权重电流源511导通、以及控制第三低位权重电流源511和第四低位权重电流源511断开。
在第四时刻,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于信号1100而控制第一低位权重电流源511和第二低位权重电流源511导通、以及控制第三低位权重电流源511和第四低位权重电流源511断开。
以此类推,第一低位权重电流源开关512、第二低位权重电流源开关512、第三低位权重电流源开关512和第四低位权重电流源开关512可以基于各个时刻的信号而分别控制第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511导通或者断开。
当第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511在各个时刻的状态(包括导通或者断开)确定的情形下,可以基于第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511的电流源值计算出各个时刻低位权重电流舵单元500输出的电流值。
具体而言,在第一时刻,低位权重电流舵单元500输出的电流值I1=0;在第二时刻,低位权重电流舵单元500输出的电流值I2=20*I0=I0;在第三时刻,低位权重电流舵单元500输出的电流值I3=21*I0=2I0;在第四时刻,低位权重电流舵单元500输出的电流值I4=20*I0+21*I0=3I0。
以此类推,低位权重电流舵单元500在第五时刻、第六时刻、第七时刻、第八时刻……输出的电流值分别为4I0、5I0、6I0、7I0……,直至输出的电流值为15I0(在此情形下,第一低位权重电流源511、第二低位权重电流源511、第三低位权重电流源511和第四低位权重电流源511全部导通)。
由此可知,低位权重电流舵单元500可以输出连续递增的电流,以产生上升的斜坡信号。
以上描述了低位权重电流舵单元500在包括四个(即M为4)低位权重电流舵510的情形下产生斜坡信号的实施方式。对于低位权重电流舵单元500在包括其他个数的低位权重电流舵510的情形下产生斜坡信号的实施方式可参照上述实施方式,本文不再赘述。
在具体实施中,可以将斜坡信号产生电路10的精度表示为NBit。并且,使斜坡信号产生电路10中的高位权重电流舵单元300包括2N-M-1个高位权重电流舵310。其中,N为大于M的正整数。
在具体实施中,高位权重电流舵单元300中的2N-M-1个高位权重电流舵310的电流权重相同。即,2N-M-1个高位权重电流舵310中的2N-M-1个高位权重电流源311的电流权重相同。
在具体实施中,可以使2N-M-1个高位权重电流源311的电流权重均为2M,并且使2N -M-1个高位权重电流源311的电流源值均为2MI0。
如前所述,每一个高位权重电流舵310中的高位权重电流源开关312适于从级联电平触发器200接收一个高位权重开关信号、并且基于所接收的一个高位权重开关信号而使该高位权重电流舵310中的高位权重电流源311导通或者断开,以使高位权重电流舵单元300输出递增或者递减的电流而产生斜坡信号。
由此,对应于2N-M-1个高位权重电流舵310,级联电平触发器200需要产生2N-M-1个高位权重开关信号。
图3是本发明实施例中级联电平触发器的示意图。
参照图3,级联电平触发器200可以包括2N-M-1个依次级联的触发器210。2N-M-1个依次级联的触发器210适于基于驱动信号TCLK而分别输出2N-M-1个高位权重开关信号。其中,每一个触发器210适于输出2N-M-1个高位权重开关信号中的一个高位权重开关信号。
具体而言,按照自前向后依次级联的顺序(其中,位于最前面的为第一级的触发器210,位于最后面的为第2N-M-1级的触发器210),级联电平触发器200中的各个触发器210适于依次输出第一个高位权重开关信号QT<1>、第二个高位权重开关信号QT<2>……第i个高位权重开关信号QT<i>……和第2N-M-1个高位权重开关信号QT<2N-M-1>。
在一些实施例中,触发器210可以包括D触发器。
在具体实施中,位于后一级的触发器210均以其前一级的触发器210的输出作为输入。并且,位于第一级的触发器210以电源电平VDD或者地电平为输入。
在本发明实施例中,以驱动信号TCLK及其反相信号分别作为级联电平触发器200中各个触发器210的时钟信号。
具体而言,相邻二个触发器210中的一者以驱动信号TCLK作为时钟信号,其中的另一者以驱动信号TCLK的反相信号作为时钟信号。
在一些实施例中,高位权重编码器100适于将主时钟信号MCLK作为驱动信号TCLK输出至级联电平触发器200作为时钟信号。
在另一些实施例中,高位权重编码器100还适于对主时钟信号MCLK进行分频,并且将所得分频信号作为驱动信号TCLK输出至级联电平触发器200作为时钟信号。
具体而言,高位权重编码器100可以包括2M-1分频器或者2M-2分频器。2M-1分频器或者2M-2分频器适于对主时钟信号MCLK进行分频而产生2M-1分频或者2M-2分频的高位分频信号以作为驱动信号TCLK。在此情形下,高位权重电流舵单元300和低位权重电流舵单元500可以联动,以使斜坡信号产生电路10输出稳定的斜坡信号。
在具体实施中,若驱动信号TCLK为高电平信号,则驱动信号TCLK的反相信号为低电平信号;若驱动信号TCLK为低电平信号,则驱动信号TCLK的反相信号为高电平信号。
例如,驱动信号TCLK为1,则其反相信号为0;或者,驱动信号TCLK为0,则其反相信号为1。
在具体实施中,级联电平触发器200还包括反相器220。
具体而言,反相器220分别与级联电平触发器200中的第奇数个或者第偶数个触发器210(即上述级联电平触发器200中相邻二个触发器210中的另一者)连接,并且适于接收驱动信号TCLK、以及将驱动信号TCLK翻转为驱动信号TCLK的反相信号输出至与其连接的第奇数个或者第偶数个触发器210(即上述级联电平触发器200中相邻二个触发器210中的另一者)。
参照图3,在一些实施例中,反相器220分别与级联电平触发器200中的第偶数个触发器210连接,并且适于接收驱动信号TCLK、以及将驱动信号TCLK翻转为驱动信号TCLK的反相信号输出至第偶数个触发器210。
图4是本发明实施例中级联电平触发器产生高位权重开关信号的时序图。
参照图4,在一些实施例中,当级联电平触发器200中所有的触发器210的复位信号RST均为低电平信号时,级联电平触发器200中的各个触发器210依次输出的第一个高位权重开关信号QT<1>、第二个高位权重开关信号QT<2>……第i个高位权重开关信号QT<i>……和第2N-M-1个高位权重开关信号QT<2N-M-1>可以均为0。
当级联电平触发器200中所有的触发器210的复位信号RST均为高电平信号时,级联电平触发器200开始工作。在此情形下,级联电平触发器200中所有的触发器210均为高电平有效触发器。并且,级联电平触发器200中的各个触发器210按时间先后顺序依次输出的第一个高位权重开关信号QT<1>、第二个高位权重开关信号QT<2>……第i个高位权重开关信号QT<i>……和第2N-M-1个高位权重开关信号QT<2N-M-1>可以均为1。
在具体实施中,复位信号RST为高电平信号的时长可以根据具体应用场景而确定。例如,复位信号RST为高电平信号的时长可以为斜坡信号产生电路10的时钟信号的2N-1倍。
如前所述,在本发明实施例中,以驱动信号TCLK作为级联电平触发器200中各个触发器210的时钟信号。
继续参照图3,在一些实施例中,级联电平触发器200中的第奇数个触发器210以驱动信号TCLK作为时钟信号,级联电平触发器200中的第偶数个触发器210以驱动信号TCLK的反相信号作为时钟信号。
通过使级联电平触发器200中相邻的二个触发器210的时钟反相,可以实现在驱动信号TCLK的上升沿和下降沿均能输出高位权重开关信号。
继续参照图4,在驱动信号TCLK的第一个翻转沿(上升沿)来临时,第一级的触发器210(参照图3,其输入为电源电平VDD)输出第一个高位权重开关信号QT<1>=1,并且以第一个高位权重开关信号QT<1>作为第二级的触发器210的输入。在驱动信号TCLK的第二个翻转沿(下降沿)来临时,第二级的触发器210输出第二个高位权重开关信号QT<2>=1,并且以第二个高位权重开关信号QT<2>作为第三级的触发器210的输入。依此类推,以第i-1级的触发器210输出的第i-1个高位权重开关信号QT<i-1>作为第i级的触发器210的输入,在驱动信号TCLK的第i个翻转沿来临时,第i级的触发器210输出第i个高位权重开关信号QT<i>=1,直至第2N-M-1级的触发器210输出第2N-M-1个高位权重开关信号QT<2N-M-1>=1。
在另一些实施例中,驱动信号TCLK的第一个翻转沿也可以是下降沿。相应地,驱动信号TCLK的第二个翻转沿可以是上升沿。依次类推。
在具体实施中,按照从低位到高位的顺序,可以依次将高位权重电流舵单元300中的2N-M-1个高位权重电流源311分别表示为第一高位权重电流源311、第二高位权重电流源311……第i高位权重电流源311……和第2N-M-1高位权重电流源311。
相应地,按照从低位到高位的顺序,可以依次将分别与2N-M-1个高位权重电流源311一一对应的2N-M-1个高位权重电流源开关312分别表示为第一高位权重电流源开关312、第二高位权重电流源开关312……第i高位权重电流源开关312……和第2N-M-1高位权重电流源开关312。
在驱动信号TCLK的第一个翻转沿来临时,第一级的触发器210输出第一个高位权重开关信号QT<1>=1,第一高位权重电流源开关312接收第一个高位权重开关信号QT<1>=1、并且基于所接收的第一个高位权重开关信号QT<1>=1而使第一高位权重电流源311导通直至复位信号RST的高电平信号结束。
在驱动信号TCLK的第二个翻转沿来临时,第二级的触发器210输出第二个高位权重开关信号QT<2>=1,第二高位权重电流源开关312接收第二个高位权重开关信号QT<2>=1、并且基于所接收的第二个高位权重开关信号QT<2>=1而使第二高位权重电流源311导通直至复位信号RST的高电平信号结束。
依此类推,在驱动信号TCLK的第i个翻转沿来临时,第i级的触发器210输出第i个高位权重开关信号QT<i>=1,第i高位权重电流源开关312接收第i个高位权重开关信号QT<i>=1、并且基于所接收的第i个高位权重开关信号QT<i>=1而使第i高位权重电流源311导通直至复位信号RST的高电平信号结束。
直至,在驱动信号TCLK的第2N-M-1个翻转沿来临时,第2N-M-1级的触发器210输出第2N-M-1个高位权重开关信号QT<2N-M-1>=1,第2N-M-1高位权重电流源开关312接收第2N-M-1个高位权重开关信号QT<2N-M-1>=1、并且基于所接收的第2N-M-1个高位权重开关信号QT<2N-M-1>=1而使第2N-M-1高位权重电流源311导通直至复位信号RST的高电平信号结束。
在一些实施例中,驱动信号TCLK的翻转周期可以为斜坡信号产生电路10的时钟信号的2M倍。
由此可知,高位权重电流舵单元300中的2N-M-1个高位权重电流源311可以自低位到高位依次导通。并且如前所述,高位权重电流舵单元300中的2N-M-1个高位权重电流源311的电流权重相同。因此,高位权重电流舵单元300可以输出递增的电流作为上升的斜坡信号。
在另一些实施例中,高位权重电流舵单元300中的2N-M-1个高位权重电流源311还可以自低位到高位依次断开。例如,初始状态下,可以使高位权重电流舵单元300中的2N-M-1个高位权重电流源311均导通,并且以地电平作为级联电平触发器200中位于第一级的触发器210的输入,以及使级联电平触发器200中所有的触发器210均为高电平有效触发器,则级联电平触发器200中的各个触发器210按时间先后顺序依次输出的第一个高位权重开关信号QT<1>、第二个高位权重开关信号QT<2>……第i个高位权重开关信号QT<i>=1……和第2N-M-1个高位权重开关信号QT<2N-M-1>可以均为0。由此,可以使高位权重电流舵单元300中的2N-M-1个高位权重电流源311可以自低位到高位依次断开。相应地,高位权重电流舵单元300可以输出递减的电流作为下降的斜坡信号。
在本发明实施例中,斜坡信号产生电路10可以基于高位权重电流舵单元300而产生斜坡信号。在此情形下,以主时钟信号MCLK作为驱动信号TCLK。
在本发明实施例中,斜坡信号产生电路10还可以结合高位权重电流舵单元300和低位权重电流舵单元500而产生斜坡信号。在此情形下,以对主时钟信号MCLK进行0分频至2M-1分频而得到的分频信号作为低位权重开关信号、并且以对主时钟信号MCLK进行2M-1分频或者2M-2分频而得到的分频信号作为驱动信号TCLK。
在斜坡信号产生电路10结合高位权重电流舵单元300和低位权重电流舵单元500而产生斜坡信号时,该斜坡信号产生电路10可以作为分段式的电流舵型数模转换器。其中,高位权重电流舵单元300作为分段式的电流舵型数模转换器的温度码单元,低位权重电流舵单元500作为分段式的电流舵型数模转换器的二进制码单元。
在本发明实施例中,斜坡信号产生电路10还可以基于控制信号来确定如何产生斜坡信号。
在具体实施中,控制信号可以包括第一控制信号和第二控制信号。
具体而言,第一控制信号可以为高电平信号1,第二控制信号可以为低电平信号0。
在一些实施例中,高位权重编码器100适于接收控制信号、并且在控制信号为第一控制信号时对主时钟信号MCLK进行分频(即对主时钟信号MCLK进行2M-1分频或者2M-2分频)而产生高位分频信号。级联电平触发器200以该高位分频信号作为驱动信号TCLK而产生至少二个高位权重开关信号。高位权重电流舵单元300基于至少二个高位权重开关信号而产生第一斜坡信号。
相应地,低位权重编码器400接收的输入信号可以包括控制信号。并且,低位权重编码器400适于在控制信号为第一控制信号时,对主时钟信号MCLK分别进行至少二次分频(即对主时钟信号MCLK进行2m-1分频,m取1至M)而产生至少二个低位分频信号。低位权重电流舵单元500基于至少二个低位权重开关信号而产生第二斜坡信号。
在此情形下,斜坡信号产生电路10可以基于第一斜坡信号和第二斜坡信号相加得到的信号作为输出的斜坡信号。
在具体实施中,第一斜坡信号和第二斜坡信号均为上升的斜坡信号,或者均为下降的斜坡信号。
在另一些实施例中,高位权重编码器100适于接收控制信号、并且在控制信号为第二控制信号时将主时钟信号MCLK作为驱动信号TCLK。级联电平触发器200以主时钟信号MCLK作为驱动信号TCLK而产生至少二个高位权重开关信号。高位权重电流舵单元300基于至少二个高位权重开关信号而产生第三斜坡信号。
相应地,低位权重编码器400接收的输入信号可以包括控制信号。并且,低位权重编码器400适于在控制信号为第二控制信号时,使低位权重开关信号均为关断信号。低位权重电流舵单元500基于关断信号而不输出电流。
在此情形下,斜坡信号产生电路10仅基于第三斜坡信号作为输出的斜坡信号。
继续参照图1,在一些实施例中,斜坡信号产生电路10还包括负载电阻R。
当斜坡信号产生电路10产生的递增或者递减的电流流经负载电阻R后,斜坡信号产生电路10可以产生递增或者递减的电压作为上升或者下降的斜坡电压信号而输出。
图5为本发明实施例中斜坡信号产生电路产生的斜坡信号的示意图。
参照图5,对于斜坡信号产生电路10输出的斜坡电压信号vramp的波形,其斜率在控制信号为第二控制信号(即state=0)时比在控制信号为第一控制信号(即state=1)时更大。
由此可知,斜坡信号产生电路10在控制信号为第二控制信号(即state=0)时输出斜坡信号的时间被大大缩短。这是由于,级联电平触发器200在控制信号为第二控制信号(即state=0)时的驱动信号TCLK的频率是在控制信号为第一控制信号(即state=1)时的驱动信号TCLK的频率的2M-1或者2M-2倍。其中,级联电平触发器200在控制信号为第一控制信号(即state=1)时的驱动信号TCLK为对主时钟信号MCLK进行分频而产生2M-1分频或者2M-2分频的高位分频信号,级联电平触发器200在控制信号为第二控制信号(即state=0)时的驱动信号TCLK为主时钟信号MCLK。
尽管上文已经描述了具体实施方案,但这些实施方案并非要限制本发明公开的范围,即使仅相对于特定特征描述单个实施方案的情况下也是如此。本发明公开中提供的特征示例意在进行例示,而非限制,除非做出不同表述。在具体实施中,可根据实际需求,在技术上可行的情况下,将一项或者多项从属权利要求的技术特征与独立权利要求的技术特征进行组合,并可通过任何适当的方式而不是仅通过权利要求书中所列举的特定组合来组合来自相应独立权利要求的技术特征。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种斜坡信号产生电路,其特征在于,包括:
高位权重编码器,适于接收主时钟信号、并且基于所述主时钟信号而产生驱动信号;
级联电平触发器,适于接收所述驱动信号、并且在所述驱动信号及其反相信号的驱动下产生至少二个高位权重开关信号;
高位权重电流舵单元,包括至少二个依次并联的高位权重电流舵,各个所述高位权重电流舵适于依次接收所述至少二个高位权重开关信号中的一个高位权重开关信号、并且基于所接收的所述一个高位权重开关信号导通或者断开,以使所述高位权重电流舵单元输出递增或者递减的电流而产生斜坡信号。
2.根据权利要求1所述的斜坡信号产生电路,其特征在于,所述高位权重编码器适于将所述主时钟信号作为所述驱动信号。
3.根据权利要求1所述的斜坡信号产生电路,其特征在于,包括:
低位权重编码器,适于接收输入信号、并且基于所述输入信号而产生M个低位权重开关信号,所述M为大于或者等于1的正整数;
与所述高位权重电流舵单元并联、并且位于所述高位权重电流舵单元低位的低位权重电流舵单元;
其中,所述低位权重电流舵单元包括M个低位权重电流舵,所述M个低位权重电流舵适于分别接收所述M个低位权重开关信号中的一个低位权重开关信号、并且基于所接收的所述一个低位权重开关信号导通或者断开。
4.根据权利要求3所述的斜坡信号产生电路,其特征在于,所述斜坡信号产生电路的精度为N比特位,所述高位权重电流舵单元包括2N-M-1个高位权重电流舵,所述2N-M-1个高位权重电流舵的电流权重均为2M,其中,所述N为大于M的正整数。
5.根据权利要求3所述的斜坡信号产生电路,其特征在于,所述M大于或者等于2,所述M个低位权重电流舵的电流权重自低位向高位依次呈二进制加权递增,所述M个低位权重电流舵中位于最低位的低位权重电流舵的电流权重为20。
6.根据权利要求4或5所述的斜坡信号产生电路,其特征在于,所述输入信号包括所述主时钟信号;所述低位权重编码器适于对所述主时钟信号分别进行M次分频而产生M个低位分频信号作为所述M个低位权重开关信号;所述M个低位权重电流舵适于分别接收所述M个低位分频信号中的一个低位分频信号、并且基于所接收的所述一个低位分频信号导通或者断开,以使所述低位权重电流舵单元输出递增或者递减的电流而产生斜坡信号。
7.根据权利要求6所述的斜坡信号产生电路,其特征在于,所述低位权重编码器包括2m -1分频器,所述2m-1分频器适于对所述主时钟信号进行分频而产生所述M个低位分频信号,其中,m分别取1至M。
8.根据权利要求7所述的斜坡信号产生电路,其特征在于,所述高位权重编码器包括2M -1分频器或者2M-2分频器,所述2M-1分频器或者所述2M-2分频器适于对所述主时钟信号进行分频而产生高位分频信号作为所述驱动信号。
9.根据权利要求8所述的斜坡信号产生电路,其特征在于,所述高位权重编码器适于接收控制信号、并且在所述控制信号为第一控制信号时对所述主时钟信号进行分频而产生所述高位分频信号;所述输入信号包括所述控制信号;所述低位权重编码器适于在所述控制信号为所述第一控制信号时对所述主时钟信号分别进行M次分频而产生所述M个低位分频信号。
10.根据权利要求4或5所述的斜坡信号产生电路,其特征在于,所述高位权重编码器适于接收控制信号、并且在所述控制信号为第二控制信号时将所述主时钟信号作为所述驱动信号;所述输入信号包括控制信号;所述低位权重编码器适于在所述控制信号为所述第二控制信号时使所述M个低位权重开关信号均为关断信号;所述M个低位权重电流舵适于分别接收所述关断信号、并且基于所述关断信号全部断开,以使所述低位权重电流舵单元不输出电流。
11.根据权利要求1所述的斜坡信号产生电路,其特征在于,所述级联电平触发器包括至少二个依次级联的触发器,以分别输出所述至少二个高位权重开关信号,每一个所述触发器适于输出所述至少二个高位权重开关信号中的一个高位权重开关信号。
12.根据权利要求11所述的斜坡信号产生电路,其特征在于,相邻二个所述触发器中的一者以所述驱动信号作为时钟信号,其中的另一者以所述驱动信号的反相信号作为时钟信号。
13.根据权利要求12所述的斜坡信号产生电路,其特征在于,所述级联电平触发器包括反相器,所述反相器适于接收所述驱动信号并且将其翻转为所述反相信号输出至所述另一者。
14.根据权利要求11至13中任一项所述的斜坡信号产生电路,其特征在于,位于第一级的所述触发器以电源电平或者地电平为输入。
15.根据权利要求14所述的斜坡信号产生电路,其特征在于,位于后一级的所述触发器均以其前一级的所述触发器的输出为输入。
16.根据权利要求15所述的斜坡信号产生电路,其特征在于,所述触发器包括D触发器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110587089.6A CN115412062A (zh) | 2021-05-27 | 2021-05-27 | 一种斜坡信号产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110587089.6A CN115412062A (zh) | 2021-05-27 | 2021-05-27 | 一种斜坡信号产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115412062A true CN115412062A (zh) | 2022-11-29 |
Family
ID=84156247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110587089.6A Pending CN115412062A (zh) | 2021-05-27 | 2021-05-27 | 一种斜坡信号产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115412062A (zh) |
-
2021
- 2021-05-27 CN CN202110587089.6A patent/CN115412062A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9571113B2 (en) | Integral A/D converter and CMOS image sensor | |
EP2383894B1 (en) | Current switch cell and digital/analog converter | |
US20110063147A1 (en) | Successive approximation register analog to digital converter (adc) and method of adjusting delay thereof | |
CN106341134B (zh) | 具有局部交错和重采样的数模转换器 | |
CN106685411B (zh) | 锁存器电路、双倍数据速率环形计数器及相关器件 | |
EP3644514B1 (en) | High-speed digital-to-analog converter | |
CN109672444B (zh) | 一种多通道时钟交织的超高速数模转换器 | |
US20130194051A1 (en) | Analog-digital pulse width modulator (adpwm) | |
JP4648779B2 (ja) | ディジタル・アナログ変換器 | |
US8198926B2 (en) | Loop type clock adjustment circuit and test device | |
US8339175B2 (en) | Phase generating apparatus and method thereof | |
JP2005204306A (ja) | デジタル/アナログコンバータ、ディスプレイドライバおよびディスプレイ | |
US10805126B2 (en) | Data generation circuit and transmission device | |
US8248131B2 (en) | Timing generating circuit and phase shift circuit | |
US7999716B2 (en) | Analog-digital conversion circuit, timing signal generating circuit, and control device | |
CN115412062A (zh) | 一种斜坡信号产生电路 | |
JP2003046388A (ja) | クロック同期装置 | |
JP2001251188A (ja) | A/dコンバータ及びチョッパ型コンパレータ | |
US6310913B1 (en) | Circuit and method for modulating pulse width | |
JP2841901B2 (ja) | Pwm信号演算回路 | |
US20080008282A1 (en) | Clock switching circuit | |
US9577658B1 (en) | Analog to digital converter and data conversion method | |
JP2012234088A (ja) | 駆動回路及びそれを備えた表示装置 | |
CN115412093A (zh) | 斜坡信号产生电路 | |
US7652612B2 (en) | Cyclic pipeline analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |