CN116667827A - 时钟产生电路与时钟信号产生方法 - Google Patents

Abstract

一种时钟产生电路，包括控制电路与相位内插器。控制电路转换输入信号以产生编码信号，并且根据指针调整编码信号的位排列，以产生包含多个控制位的控制信号。相位内插器包括第一驱动电路、第二驱动电路与用以输出内插的时钟信号的输出端。第一驱动电路接收第一时钟信号，并且响应于多个第一控制位开启或关闭多个第一驱动单元，以驱动第一时钟信号。第二驱动电路接收第二时钟信号，并且响应于多个第二控制位开启或关闭多个第二驱动单元，以驱动第二时钟信号。

Description

时钟产生电路与时钟信号产生方法

技术领域

本发明是关于一种时钟产生电路，特别是一种可有效减少因元件不匹配而产生的相位错误的时钟产生电路。

背景技术

相位内插器是利用两个频率相同的时钟源产生多相位时钟信号的电路。相位内插器通过内插两个输入时钟信号而产生内插的时钟信号。

相位内插器通常包含多个用以提供电流或电压的基础元件，并利用基础元件分别控制两个时钟信号的驱动能力，如此可对应的调整输出时钟信号的相位。

然而，基础元件之间难免存在特性误差，或者可视为元件的不匹配(mismatch)。元件的不匹配将导致相位内插器无法精准地控制输出时钟信号的相位。有鉴于此，需要一种新颖的时钟产生电路，其可减少因元件不匹配而产生的相位错误，有效解决上述问题。

发明内容

本发明的一个目的在于提供一种时钟产生电路及对应的时钟信号产生方法，以减少因元件不匹配而产生的相位错误，使输出时钟信号的相位可精准地被控制。

根据本发明的一个实施例，一种时钟产生电路包括控制电路与相位内插器。控制电路接收并转换输入信号以产生包含多个位的编码信号，并且根据指针调整这些位的排列，以产生包含多个控制位的控制信号。相位内插器接收第一时钟信号、第二时钟信号与控制信号，并且包括第一驱动电路、第二驱动电路与输出端。第一驱动电路接收第一时钟信号，并且包含多个第一驱动单元，第一驱动单元响应于控制位中的多个第一控制位被开启或关闭，以驱动第一时钟信号。第二驱动电路接收第二时钟信号，并且包含多个第二驱动单元，第二驱动单元响应于控制位中的多个第二控制位被开启或关闭，以驱动第二时钟信号。输出端耦接第一驱动电路与第二驱动电路，用以输出内插的时钟信号。

根据本发明的另一实施例，一种时钟信号产生方法包括：转换输入信号以产生包含多个位的编码信号；根据指针调整这些位的排列，以产生包含多个控制位的控制信号；以及根据第一时钟信号、第二时钟信号与控制信号产生内插的时钟信号，其中在根据第一时钟信号、第二时钟信号与控制信号产生内插的时钟信号的步骤中，相位内插器的多个第一驱动单元与多个第二驱动单元分别响应于控制位中的多个第一控制位与多个第二控制位被开启或关闭，以分别驱动第一时钟信号与第二时钟信号。

附图说明

图1显示根据本发明的一个实施例所述的相位内插器的示例性电路图。

图2显示根据本发明的一个实施例所述的信号波形图。

图3显示根据本发明的一个实施例所述的电流类型的驱动电路的示例性电路图。

图4显示根据本发明的一个实施例所述的时钟产生电路的示例性方块图。

图5显示根据本发明的一个实施例所述的控制电路的示例性方块图。

图6显示根据本发明的一个实施例所述的输入信号与控制信号的位值示意图。

图7显示根据本发明的另一实施例所述的相位内插器的另一示例性电路图。

图8显示根据本发明的另一实施例所述的电流类型的驱动电路的另一示例性电路图。

图9显示根据本发明的一个实施例所述的时钟信号产生方法的示例性流程图。

具体实施方式

图1显示根据本发明的一个实施例所述的相位内插器的示例性电路图。在此示例中，相位内插器为电流类型的相位内插器。相位内插器100可包括驱动电路110与120。驱动电路110与120耦接至电压源VCC，并且可分别包括用以接收对应的第一时钟信号CK_1与第二时钟信号CK_2的输入级，例如，晶体管，以及可调整的电流源，例如，电流源IDAC_1与IDAC_2。相位内插器100根据控制值α与(1-α)控制电流源的大小，以对应地控制第一时钟信号CK_1与第二时钟信号CK_2的驱动强度。在此实施例中，假设第一时钟信号CK_1所对应的控制值为α，第二时钟信号CK_2所对应的另一控制值为(1-α)，并假设电流源IDAC_1与IDAC_2可提供的最大电流量为I_MAX，则在驱动电路110内所导通的驱动电流量为α*I_MAX，在驱动电路120内所导通的驱动电流量为(1-α)*I_MAX。相位内插器100根据第一时钟信号CK_1与第二时钟信号CK_2的驱动结果在输出端产生内插的时钟信号。

图2显示根据本发明的一个实施例所述的信号波形图。第一时钟信号CK_1与第二时钟信号CK_2为频率相同但具有相位差的两个时钟信号，因此两个时钟信号具有相同波型，但其上升沿/下降沿不会对齐。假设第一时钟信号CK_1的上升沿发生于时间t1，第二时钟信号CK_2的上升沿发生于时间t2，第一时钟信号CK_1相对于第二时钟信号CK_2具有超前相位，两个时钟信号的上升沿/下降沿具有时间间隔Δ，则由相位内插器所产生的输出时钟信号CK_OUT与第一时钟信号CK_1可具有时间间隔Δ1，其中Δ1小于Δ，且Δ1与控制值α相关。例如，控制值α越大，Δ1越小。

根据本发明的一个实施例，相位内插器的驱动电路，例如，图1所示的驱动电路110与120，可分别包括多个驱动单元，并且驱动单元会响应于控制信号Ctrl_Sig中对应的控制位被开启或关闭，以驱动对应的时钟信号。当驱动电路内所导通的驱动电流量被改变，时钟信号的驱动强度便会随着变化。例如，当用以驱动第一时钟信号CK_1的电流量变大，第一时钟信号CK_1的驱动强度会增强，因此内插的时钟信号的相位会越接近第一时钟信号CK_1。

图3显示根据本发明的一个实施例所述的电流类型的驱动电路的一个示例性电路图。驱动电路300可包括多个驱动单元，各驱动单元可如图中所示包括至少一个电流源I_cell[0]、I_cell[1]、I_cell[2]…I_cell[N-1]以及对应的开关装置，其中N为正整数。在此实施例中，电流源I_cell[0]～I_cell[N-1]被设计为相同大小的电流源，因此，电流源I_cell[0]～I_cell[N-1]理论上可提供等量的电流。

在各驱动单元中的开关装置可响应于控制信号中的一个对应的控制位，例如图中所示的控制位SEL[0]、SEL[1]、SEL[2]…SEL[N-1]，切换其状态，由此控制由驱动电路300所导通的驱动电流Iout的大小，其中驱动电流Iout可对应于图1中由驱动电路110的电流源IDAC_1所产生的驱动电流α*I_MAX，或者由驱动电路120的电流源IDAC_2所产生的驱动电流(1-α)*I_MAX，或者在本发明的另一实施例中，电流源I_cell[0]～I_cell[N-1]的一部分的加总可等效于图1中的电流源IDAC_1，另一部分的加总可等效于图1中的电流源IDAC_2。即，两个时钟信号可共用同一驱动电路。

如图3所示，耦接电流源I_cell[0]的开关装置会响应于控制位SEL[0]目前的设定值而被接通或断开，当开关装置被接通时，相当于对应的驱动单元被开启，则驱动电流Iout将包含电流源I_cell[0]。反之，当开关装置被断开时，相当于对应的驱动单元被关闭，则驱动电流Iout将不包含电流源I_cell[0]。其余电流源的控制以此类推。

虽然各驱动单元的电流源理论上可提供相同的电流量，但由于电子元件之间难免存在特性误差或元件的不匹配，使得被设计为相同大小的电流源所产生的电流量未必相同，如此便难以精准地控制由驱动电路所导通的驱动电流的大小。

有鉴于此，本发明提供一种时钟产生电路，其可减少因元件不匹配所产生的相位错误，有效解决上述问题。

图4显示根据本发明的一个实施例所述的时钟产生电路的示例性方块图。时钟产生电路400可包括控制电路410与相位内插器420。控制电路410用以接收输入信号In_Sig，并且根据输入信号In_Sig产生包含多个控制位的控制信号Ctrl_Sig。相位内插器420耦接控制电路410，用以接收第一时钟信号CK_1、第二时钟信号CK_2与控制信号Ctrl_Sig，并且根据第一时钟信号CK_1、第二时钟信号CK_2与控制信号Ctrl_Sig产生输出时钟信号CK_OUT，其中输出时钟信号CK_OUT如上所述相当于通过内插第一时钟信号CK_1与第二时钟信号CK_2而产生的内插的时钟信号，因此也可被称为内插的时钟信号。

输入信号In_Sig可由外部逻辑电路提供，第一时钟信号CK_1与第二时钟信号CK_2可由外部的时钟源提供。输入信号In_Sig可指示第一时钟信号CK_1与第二时钟信号CK_2的至少一个的强度(驱动强度)，或者第一时钟信号CK_1与第二时钟信号CK_2的强度比值，其中强度比值也可被视为在根据第一时钟信号CK_1与第二时钟信号CK_2产生内插的时钟信号时，第一时钟信号CK_1与第二时钟信号CK_2所分别对应的权重的比值。在本发明的一个实施例中，输入信号In_Sig也可指示两个时钟信号其中的一个所对应的控制值，例如前述的控制值α，而另一个所对应的另一控制值可从输入信号In_Sig推导而得。例如，若输入信号In_Sig指示出第一时钟信号CK_1所对应的控制值为α，则第二时钟信号CK_2所对应的另一控制值(1-α)可直接从输入信号In_Sig推导而得，其中控制值α、(1-α)也可被视为时钟信号的强度(驱动强度)，而在此示例中，第一时钟信号CK_1与第二时钟信号CK_2的强度比值或权重的比值为α/(1-α)。

在本发明的实施例中，控制电路410可转换输入信号In_Sig以产生包含多个位的编码信号，并且根据指针调整这些位的排列，以产生包含多个控制位的控制信号Ctrl_Sig。在本发明的一个实施例中，控制信号Ctrl_Sig可以是编码信号的一个位移过的版本。此外，在本发明的一个实施例中，控制信号Ctrl_Sig的位(即，控制位)排列与编码信号的位排列不同。

图5显示根据本发明的一个实施例所述的控制电路的示例性方块图。控制电路500可包括转换电路510、累加器电路520与选择电路530。转换电路510用以将输入信号In_Sig转换为热码(thermocode)格式的编码信号En_Sig，其中输入信号In_Sig为用以控制由相位内插器的驱动电路所产生的驱动电流大小的控制信号，因此，在本发明的实施例，输入信号In_Sig可如上述指示第一时钟信号CK_1或第二时钟信号CK_2的至少一个的强度(驱动强度)，或第一时钟信号CK_1与第二时钟信号CK_2的强度比值或权重比值，或可指示各时钟信号所对应的控制值。输入信号In_Sig可以是特定格式的数字信号，例如，输入信号In_Sig可以是由二进制编码的信号，则转换电路510用以将输入信号In_Sig从二进制编码转换为热码格式。举例而言，假设由二进制编码的输入信号In_Sig为4位的数字信号，则经转换后，编码信号En_Sig为包含16位的热码格式的数字信号。

累加器电路520可接收输入信号In_Sig，并在每个驱动周期累加当前输入信号In_Sig所对应的数值，以产生指针Ptr。再次参考图3，假设N＝16，代表驱动电路300内可包含16个驱动单元，输入信号In_Sig可指示在下一个驱动周期要开启几个驱动单元，其中被开启的驱动单元的数量可反映出驱动电路的驱动能力，也反映出对应的时钟信号的强度。

假设当前由二进制编码的输入信号In_Sig所包含的多个位被设定为0010，代表于下一个驱动周期要开启2个驱动单元，因此，当前输入信号In_Sig所对应的数值为2。转换电路510可将二进制编码的0010转换为热码格式的编码信号En_Sig，此时编码信号En_Sig所包含的多个位会被设定为0000000000000011。累加器电路520累加当前输入信号In_Sig所对应的数值，例如前述的数值2，以产生指针Ptr。需注意的是，在本发明的其他实施例中，累加器电路520也可改为接收编码信号En_Sig，并累加编码信号En_Sig的多个位的设定值以产生指针Ptr，如此也可得到相当于累加数值2的结果。

选择电路530接收编码信号En_Sig与指针Ptr，并根据指针Ptr旋转编码信号En_Sig的多个位以产生控制信号Ctrl_Sig。如上所述，控制信号Ctrl_Sig可以是编码信号En_Sig的一个位移过的版本，而控制信号Ctrl_Sig的控制位相对于编码信号的位的位移量与指针Ptr的当前数值相关。

图6显示根据本发明的一个实施例所述的输入信号In_Sig与控制信号Ctrl_Sig的位值示意图。在图6中显示出输入信号In_Sig与控制信号Ctrl_Sig在四个连续的驱动周期的位值设定，其中一个驱动周期相当于时钟信号CK_1、CK_2或CK_OUT的一个时钟周期。在此示例中，输入信号In_Sig在四个连续的驱动周期都被设定为4’b0010，其中的标示4’b用以表示输入信号In_Sig包含4个位，16’b用以表示控制信号Ctrl_Sig包含16个位，而经由选择电路530的处理后，控制信号Ctrl_Sig的16个控制位在四个连续的驱动周期会分别被设定为16’b0000_0000_0000_0011、16’b0000_0000_0000_1100、16’b0000_0000_0011_0000、以及16’b0000_0000_1100_0000。

由以上示例可看出，在本发明的实施例中，由于当前输入信号In_Sig所对应的数值为2，选择电路530根据指针Ptr旋转编码信号En_Sig的16个位，使得编码信号En_Sig的16个位在每个驱动周期都向左位移2个位，相当于相邻两个驱动周期的位位移量为2，或者相对于第一个驱动周期或相对于编码信号的原始位，控制信号Ctrl_Sig自第二个驱动周期开始到第四个驱动周期的位位移量分别为2、4、6。

再次参考图5，选择电路530将控制信号Ctrl_Sig的多个控制位，例如，控制位SEL[0],SEL[1]…SEL[N-1]，分别提供给对应的驱动单元，使得各驱动单元可如图3的示例所示响应于控制位的设定值切换其导通状态。

在本发明的一个实施例中，假设控制信号Ctrl_Sig的多个控制位包含了用以控制第一时钟信号CK_1所对应的第一驱动单元的多个第一控制位，并且包含了用以控制第二时钟信号CK_2所对应的第二驱动单元的多个第二控制位，则第一驱动单元会响应于控制位中的第一控制位的设定值被开启或关闭，第二驱动单元会响应于控制位中的第二控制位的设定值被开启或关闭，并且经由选择电路530的处理后，编码信号En_Sig中被设起的位(例如，位值被设定为1的位)在每个驱动周期都会根据当前的指针Ptr被位移，以产生对应的控制信号Ctrl_Sig，如此一来，驱动电路内的第一驱动单元将会在连续的数个驱动周期轮流被开启。同样的，第二驱动单元也会在连续的数个驱动周期轮流被开启。

更具体的说，在本发明的一个实施例中，在控制信号Ctrl_Sig的控制下，在第一驱动周期中被开启的一个或多个第一驱动单元在随后的第二驱动周期中被关闭。同样的，在第一驱动周期中被开启的一个或多个第二驱动单元在随后的第二驱动周期中被关闭。此外，假设响应于由输入信号In_Sig所指示的既定强度，既定数量的第一驱动单元会被开启，则在此相同的既定强度的设定之下，在相邻的两个驱动周期中，响应于此既定强度而被开启的既定数量的第一驱动单元会是不同的第一驱动单元。同样的，在相同的既定强度的设定之下，在相邻的两个驱动周期中，响应于此既定强度而被开启的既定数量的第二驱动单元也会是不同的第二驱动单元。

由于驱动单元会轮流被开启，如此可达到数据加权平均(Data-WeightedAveraging，缩写DWA)的效果，使得因各元件的特性差异而产生的误差可被相互抵消或者被平均化，如此可有效减少相位错误的发生。

需注意的是，在本发明的实施例中，可配置于时钟产生电路内的相位内插器并不限于以上所介绍的电流类型的相位内插器，也可以是电压类型的相位内插器，或者是其他任何类型的相位内插器。

图7显示根据本发明的另一实施例所述的相位内插器的另一示例性电路图。在此示例中，相位内插器为电压类型的相位内插器。相位内插器700可包括驱动电路710与720。驱动电路710与720耦接至电压源VCC，并且可分别包括多个驱动单元711-0、711-1…711-(N-1)以及712-0、712-1…712-(N-1)。各驱动单元可以是由反相器组成的缓冲电路，并且可包括用以接收对应的第一时钟信号CK_1与第二时钟信号CK_2的输入级(例如，输入级可包含两个输入晶体管)以及反相器。各驱动单元可接收控制信号Ctrl_Sig的控制位。例如，各驱动单元的反相器可分别接收对应的控制位与反相的控制位(在图中由符号SEL与SELB表示)，其中假设控制信号Ctrl_Sig的多个控制位包含了用以控制第一时钟信号CK_1所对应的第一驱动单元的多个第一控制位，并且包含了用以控制第二时钟信号CK_2所对应的第二驱动单元的多个第二控制位，则驱动单元711-0可接收对应于第一时钟信号CK_1的第一个第一控制位、驱动单元711-1可接收对应于第一时钟信号CK_1的第二个第一控制位，并以此类推，且驱动单元712-0可接收对应于第二时钟信号CK_2的第一个第二控制位、驱动单元712-1可接收对应于第二时钟信号CK_2的第二个第二控制位，并以此类推。

在此示例中，各驱动单元会响应于对应的控制位被开启或关闭，以驱动对应的时钟信号。当被开启的驱动单元数量越多，时钟信号的驱动强度便会越强。通过控制驱动单元的开启数量分别控制时钟信号CK_1与CK_2的驱动能力，如此可对应的调整输出时钟信号CK_OUT的相位。

在此实施例中，各驱动单元可被设计为相同尺寸，因此，各驱动单元理论上可提供相同的驱动能力。需注意的是，本发明并不限于配置相同驱动能力的驱动单元，例如，配置相同尺寸的元件或相同大小的电流源。在本发明的另一些实施例中，相位内插器也可包含多组具有不同驱动能力的驱动单元。

图8显示根据本发明的另一实施例所述的电流类型的驱动电路的另一示例性电路图。驱动电路800可包括两组具有不同驱动能力的驱动单元，例如图中所示的第一组驱动单元810与第二组驱动单元820。各驱动单元可如图中所示包括至少一个电流源以及对应的开关装置，其中配置于第一组驱动单元810内与配置于第二组驱动单元820内的电流源可分别为相同大小的电流源，但配置于第一组驱动单元810的电流源与配置于第二组驱动单元820的电流源可为不同大小的电流源。例如，假设配置于第一组驱动单元810的各电流源所提供的电流量为Icell，配置于第二组驱动单元820的各电流源所提供的电流量可大于Icell，例如，可为其八倍，即8*Icell。各驱动单元内的开关装置同样可响应于控制信号中的一个对应的控制位切换其状态，由此控制由驱动电路800所导通的驱动电流Iout的大小。

在此示例中，利用配置不同大小的电流源，配合转换电路以多步骤的方式转换输入信号，则可有效减少控制位的数量以及选择电路所需的电路尺寸。

作为对照的说明，假设由二进制编码的输入信号In_Sig为6位的数字信号，由于将6位宽的输入信号In_Sig经直接热码转换后所得的编码信号En_Sig会是包含64位的热码格式的数字信号，因此在仅配置具有相同驱动能力的驱动单元的驱动电路实施例中，其将需要配置64个驱动单元，而选择电路所需的电路尺寸也会随着输入信号In_Sig的位宽度增加而增加。

而在此示例中，转换电路可以两步骤的方式转换输入信号，可有效减少控制位的数量以及选择电路所需的电路尺寸。更具体的说，转换电路可将输入信号In_Sig的6位切分为三个较高有效位以及三个较低有效位，例如，将输入信号In_Sig从最高有效位开始的前三个位选择为较高有效位，以及将末三个位选择为较低有效位。转换电路可分别对所得的较高有效位与较低有效位执行热码格式转换及位旋转，以产生两个控制信号，各控制信号可分别包括8个位，其中根据较低有效位所产生的控制信号可被提供给第一组驱动单元810，根据较高有效位所产生的控制信号可被提供给第二组驱动单元820。如此一来，相位内插器仅需两组8位宽的控制信号，以及配置两组分别最多包括8个电流源的驱动单元，便可有效控制时钟信号的驱动能力，且各组驱动单元内的驱动单元在连续的数个驱动周期同样会轮流被开启，达到数据加权平均(DWA)的效果。

基于相同的操作概念，相位内插器内也可配置多于两组具有不同驱动能力的驱动单元，配合转换电路以多步骤的方式转换，将输入信号转为热码格式的编码信号，再根据对应的指针旋转编码信号的位，以调整编码信号的位排列并产生对应的控制信号，使得各驱动电路或各组驱动单元内的驱动单元在连续的数个驱动周期将会轮流被开启，达到数据加权平均(DWA)的效果。

图9显示根据本发明的一个实施例所述的时钟信号产生方法的示例性流程图。时钟信号产生方法可包括由如图4所示的时钟产生电路执行的以下步骤：

步骤S902:转换输入信号以产生包含多个位的编码信号。

步骤S904:根据指针调整编码信号的位的排列，以产生包含多个控制位的控制信号。

步骤S906:根据第一时钟信号、第二时钟信号与控制信号产生内插的时钟信号。其中在步骤S906中，在相位内插器中，用以驱动各时钟信号的驱动电路或各组驱动单元内的驱动单元，在连续的数个驱动周期将会响应于对应的控制位而轮流被开启。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修改，皆应属于本发明的涵盖范围。

附图标记说明：

100,420,700:相位内插器

110,120,300,710,720,800:驱动电路

400:时钟产生电路

410,500:控制电路

510:转换电路

520:累加器电路

530:选择电路

711-0,711-1,711-(N-1),712-0,712-1,712-(N-1):驱动单元

810:第一组驱动单元

820:第二组驱动单元

CK_1:第一时钟信号

CK_2:第二时钟信号

CK_OUT:输出时钟信号

Ctrl_Sig:控制信号

En_Sig:编码信号

IDAC_1,IDAC_2,I_cell[0],I_cell[1],I_cell[2],I_cell[N-1]:电流源Iout:驱动电流

In_Sig:输入信号

Ptr:指针

SEL[0],SEL[1],SEL[2],SEL[N-1]:控制位

t1,t2:时间

VCC:电压源

Δ,Δ1:时间间隔

Claims (10)

1.一种时钟产生电路，包括：

控制电路，接收并转换输入信号以产生包含多个位的编码信号，并且根据指针调整所述多个位的排列，以产生包含多个控制位的控制信号；以及

相位内插器，接收第一时钟信号、第二时钟信号与所述控制信号，并且包括：

第一驱动电路，接收所述第一时钟信号，并且包含多个第一驱动单元，所述多个第一驱动单元响应于所述多个控制位中的多个第一控制位被开启或关闭，以驱动所述第一时钟信号；

第二驱动电路，接收所述第二时钟信号，并且包含多个第二驱动单元，所述多个第二驱动单元响应于所述多个控制位中的多个第二控制位被开启或关闭，以驱动所述第二时钟信号；以及

输出端，耦接所述第一驱动电路与所述第二驱动电路，用以输出内插的时钟信号。

2.如权利要求1所述的时钟产生电路，其中在第一驱动周期中被开启的一个或多个第一驱动单元在随后的第二驱动周期中被关闭。

3.如权利要求1所述的时钟产生电路，其中所述输入信号用以指示所述第一时钟信号的强度，响应于既定强度，第一既定数量的所述多个第一驱动单元会被开启，并且响应于所述既定强度，在相邻的第一驱动周期与第二驱动周期中被开启的所述第一既定数量的所述多个第一驱动单元为不同的第一驱动单元。

4.如权利要求1所述的时钟产生电路，其中所述多个第一驱动单元与所述多个第二驱动单元分别包含至少一个电流源。

5.如权利要求1所述的时钟产生电路，其中所述多个第一驱动单元与所述多个第二驱动单元分别为由反相器组成的缓冲电路。

6.如权利要求1所述的时钟产生电路，其中所述编码信号为热码格式的信号。

7.如权利要求1所述的时钟产生电路，其中所述控制电路累加所述输入信号以产生所述指针。

8.如权利要求1所述的时钟产生电路，其中所述控制电路根据所述指针旋转所述多个位以产生所述控制信号，并且所述编码信号的所述多个位与所述多个控制位的位移量与所述指针相关。

9.一种时钟信号产生方法，包括：

转换输入信号以产生包含多个位的编码信号；

根据指针调整所述多个位的排列，以产生包含多个控制位的控制信号；以及

根据第一时钟信号、第二时钟信号与所述控制信号产生内插的时钟信号，

其中在根据所述第一时钟信号、所述第二时钟信号与所述控制信号产生所述内插的时钟信号的步骤中，相位内插器的多个第一驱动单元与多个第二驱动单元分别响应于所述多个控制位中的多个第一控制位与多个第二控制位被开启或关闭，以分别驱动所述第一时钟信号与所述第二时钟信号。

10.如权利要求9所述的时钟信号产生方法，其中根据所述指针调整所述多个位的排列以产生包含所述多个控制位的所述控制信号的步骤还包括：

根据所述指针旋转所述多个位以产生所述控制信号，其中所述编码信号的所述多个位与所述多个控制位的位移量与所述指针相关。