CN115208406A - 混合型数字模拟转换电路、芯片及转换方法 - Google Patents
混合型数字模拟转换电路、芯片及转换方法 Download PDFInfo
- Publication number
- CN115208406A CN115208406A CN202210821304.9A CN202210821304A CN115208406A CN 115208406 A CN115208406 A CN 115208406A CN 202210821304 A CN202210821304 A CN 202210821304A CN 115208406 A CN115208406 A CN 115208406A
- Authority
- CN
- China
- Prior art keywords
- digital
- signal
- pwm
- current
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000010586 diagram Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请提供了混合型数字模拟转换电路、芯片及转换方法,涉及电子设备技术领域。本申请通过PWM调制器将数字输入信号中的第一数字输入信号转换为第一PWM信号;通过第一数字模拟转换器将所述第一PWM信号转换为第一电流信号;通过第二数字模拟转换器将所述数字输入信号中的第二数字输入信号转换为第二电流信号;通过输出模块对所述第一电流信号和所述第二电流信号进行转换以输出电压信号;通过将第一数字模拟转换器和第二数字模拟转换器相混合的方式,实现高精度的数字模拟转换,有利于降低数字模拟转换电路对高速、低抖动的时钟信号(CLK)的需求,并且有利于降低数字模拟转换电路的算法难度和设计难度。
Description
技术领域
本申请涉及电子设备技术领域,具体涉及一种混合型数字模拟转换电路、芯片及转换方法。
背景技术
目前常规的数字模拟转换电路(如电阻型DAC电路、电压型DAC电路和电流舵型DAC电路等)基本上不能单独实现高精度的数字模拟转换,如果要通过上述常规的数字模拟转换电路实现高精度的数字模拟转换,则需要对上述常规的数字模拟转换电路采用校准的算法,数字模拟转换的精度越高,则校准的复杂程度就越高,因此,单独采用常规的数字模拟转换电路来实现高精度的数字模拟转换时,其算法和设计难度比较大。
发明内容
本申请的目的在于提供一种混合型数字模拟转换电路、芯片及转换方法,以提高数字模拟转换的精度。
本申请的技术方案如下:一种混合型数字模拟转换电路,包括:
PWM调制器,用于将数字输入信号中的第一数字输入信号转换为第一PWM信号;
第一数字模拟转换器,用于将所述第一PWM信号转换为第一电流信号;
第二数字模拟转换器,用于将所述数字输入信号中的第二数字输入信号转换为第二电流信号;
以及,输出模块,用于对所述第一电流信号和所述第二电流信号进行转换以输出电压信号。
本申请的另一技术方案为:一种混合型数字模拟转换方法,包括:
将数字输入信号中的第一数字输入信号转换为第一PWM信号;
将所述第一PWM信号转换为第一电流信号;
将所述数字输入信号中的第二数字输入信号转换为第二电流信号;
对所述第一电流信号和所述第二电流信号进行转换以输出电压信号。
本申请的另一技术方案为:一种芯片,包括上述混合型数字模拟转换电路。
本申请的混合型数字模拟转换电路、芯片及转换方法,通过PWM调制器将数字输入信号中的第一数字输入信号转换为第一PWM信号;第一数字模拟转换器将所述第一PWM信号转换为第一电流信号;第二数字模拟转换器将所述数字输入信号中的第二数字输入信号转换为第二电流信号;输出模块对所述第一电流信号和所述第二电流信号进行转换以输出电压信号。通过将第一数字模拟转换器和第二数字模拟转换器相混合的方式,实现高精度的数字模拟转换,有利于降低数字模拟转换电路对高速、低抖动的时钟信号(Clock,CLK)的需求,并且有利于降低数字模拟转换电路的算法难度和设计难度。
附图说明
图1为本申请实施例的混合型数字模拟转换电路的结构框图;
图2为本申请另一实施例的混合型数字模拟转换电路的结构示意图;
图3为本申请另一实施例的混合型数字模拟转换电路的结构示意图;
图4为本申请一实施例的混合型数字模拟转换方法的流程示意图;
图5为本申请一实施例的芯片的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要指出的是,本申请实施例中“连接”可以理解为电连接,两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如,A与B连接,既可以是A与B直接连接,也可以是A与B之间通过一个或多个其它电学元件间接连接。
目前业界常用的能单独实现高精度数字模拟转换的电路主要有SD(Sigma Delta)型DAC转换电路和PWM(Pulse Width Modulation)型DAC转换电路,上述两种高精度的数字转换电路在实际应用过程中存在以下问题:
SD型DAC转换电路在实现高精度数字模拟转换时,由于其模拟设计比较简单,因此,SD型DAC转换电路的数字模块的算法和设计难度比较大(通常会包括Sigma-deltamodulator,DEM(dynamic element matching)算法等等)。
PWM型DAC转换电路的数字设计需求更大(其数字端通常包含Sigma-deta调制和PWM调制),且因为PWM型DAC转换电路最终输出只有一位数据,所以上述PWM型DAC转换电路在进行PWM调制时会使得数字的频率非常高,通常会达到几百兆(M)的频率,那样会极大增加数字功耗;同时,上述PWM型DAC转换电路对时钟信号(CLK)的抖动需求非常高,所以导致最终的数字模拟转换电路上须要设计一个高平、低抖动的锁相回路(Phase Locked Loop,PLL),而上述锁相回路的设计会引入额外工作量,让上述PWM型DAC转换电路的算法和设计难度进一步增加。
本申请实施例提供的混合型数字模拟转换电路如图1所示,其包括:PWM调制器2、第一数字模拟转换器4、第二数字模拟转换器5以及输出模块6;其中,PWM调制器2,用于将数字输入信号中的第一数字输入信号转换为第一PWM信号;第一数字模拟转换器4,用于将第一PWM信号转换为第一电流信号;第二数字模拟转换器5,用于将数字输入信号中的第二数字输入信号转换为第二电流信号;输出模块6,用于对第一电流信号和第二电流信号进行转换以输出电压信号。
本申请实施例通过将第一数字模拟转换器和第二数字模拟转换器相混合的方式,实现高精度的数字模拟转换,有利于降低数字模拟转换电路对高速、低抖动的时钟信号(CLK)的需求,并且有利于降低数字模拟转换电路的算法难度和设计难度。本申请的第一数字模拟转换器和第二数字模拟转换器均可以统称为数字模拟转换器(也即DAC电路),PWM调制器2可以为脉冲宽度调制器,PWM调制器2的主要作用是将多位的低位数字信号转换为脉冲信号,该PWM调制器2为本领域的现有技术,在此不做赘述。
作为一种实施方式,该数字输入信号包括N位数字位,第一数字输入信号对应的是数字输入信号的低K位数字位,第二数字输入信号对应的是数字输入信号的高M位数字位;其中,N=K+M,N、K和M为正整数。也就是说,第一数字输入信号为数字输入信号的低位数字信号,第二数字输入信号为数字输入信号的高位数字信号。
在一些实施方式中,请参阅图2和图3所示,该混合型数字模拟转换电路还包括数据发射器1,该数据发射器1分别连接于PWM调制器2和第二数字模拟转换器5,用于发送包括N位数字位的数字输入信号,其中,数据发射器1向PWM调制器2发送数字输入信号的低K位数字位,并向第二数字模拟转换器5发送数字输入信号的高M位数字位。本申请中数据发射器1的主要作用是用于发射数字信号,其为本领域的现有技术,在此不做赘述。
在一些实施方式中,本申请可以按照实际需要输出相应的信号,例如,如果数据发射器输出的是K位低位数字信号,M位高位数字信号,则本申请可以基于K位低位数字信号产生1位经PWM调制器处理后的移位电压信号,和与M位高位数字信号对应的M位常规DAC电压信号,其中,上述移位电压信号和DAC电压信号均可以称为输出的电压信号。
在一些实施方式中,如图3所示,数据发射器1发送的数字输入信号中,占空比高的数字信号为高位数字信号,占空比低的数字信号为低位数字信号,每位数字信号输出的数字均为0或1,其中,第一数字信号对应的低位数字可以有多位,第二数字信号对应的高位数字也可以有多位。作为一种示例,若数字输入信号包括16位数字位,则第一数字输入信号可以对应低6位数字位,第二数字信号可以对应高10位数字位;或者第一数字输入信号可以对应低4位数字位,第二数字信号可以对应高12位数字位。若数字输入信号包括10位数字位,则第一数字输入信号可以对应低4位数字位,第二数字信号可以对应高6位数字位。
作为一种实施方式,请参阅图2和图3所示,该混合型数字模拟转换电路还包括信号转换器3,该信号转换器3的输入端分别连接于PWM调制器2和数字发射器1,其输出端分别连接于第一数字模拟转换器4和第二数字模拟转换器5,用于将第一PWM信号转换为第二PWM信号,并向第一数字模拟转换器4输出第一PWM信号和第二PWM信号;还用于将第二数字输入信号转换为第二组码值,并向第二数字模拟转换器5输出与第二数字输入信号对应的第一组码值和第二组码值。在本实施方式中,信号转换器3的作用为对接收的第一PWM信号以及第二数字输入信号分别进行取反处理。具体地,PWM调制器2将输入至PWM调制器2中的第一数字输入信号进行转换后,向信号转换器3输入已经转换的第一PWM信号,信号转换器3会对第一PWM信号再进行转换,其中,经过PWM调制器2转换的第一PWM信号为只有一位带有脉冲宽度调制的信号。例如,若输入至PWM调制器2中的第一数字输入信号有6位数字位,则经过PWM调整器2转换后,输出的第一PWM信号为只有一位带有脉冲宽度调制的信号;若输入至PWM调制器2中的第一数字输入信号有4位数字位,则经过PWM调整器2转换后,输出的第一PWM信号仍然为只有一位带有脉冲宽度调制的信号。该第一PWM信号输入至信号转换器3中,信号转换器3再对其进行取反,取反后的信号即为第二PWM信号,即第二PWM信号为对第一PWM信号进行取反后获得的信号,随后信号转换器3会将第一PWM信号和第二PWM信号一同输入至第一数字模拟转换器4中。同样地,信号转换器3直接接收从数字发射器1中输出的第二数字输入信号,并对第二数字输入信号进行取反,将取反后的信号和取反前的信号一同输入至第二数字模拟转换器5中,其中,第二数字输入信号可以用第一组码值进行表征,第一组码值中各码值分别对应第二数字输入信号不同的数字位,信号转换器3对第二数字输入信号进行取反即为对第一组码值的所有数字位均进行取反,第二组码值中各码值分别为第一组码值中相同数字位的码值取反得到,随后信号转换器3将第一组码值和第二组码值输入至第二数字模拟转换器5中。
作为一种示例,请参见图3,数字输入信号具有16位数字位,其中第一数字输入信号为低6位数字位,第二数字输入信号为高10位数字位,即第一组码值为高10数字位,经PWM调制器2处理后的第一PWM信号记为BITB_PWM,由数字发射器直接输入到信号转换器3中的第二数字信对应的第一组码值记为BITB<15:6>;经信号转换器3取反后的第二PWM信号记为BITBB_PWM,第二组码值记为BITBB<15:6>。信号转换器3将第一PWM信号BITB_PWM和第二PWM信号BITBB_PWM一同输入至第一数字模拟转换器4中,并将第一组码值BITB<15:6>和第二组码值BITBB<15:6>一同输入至第二数字模拟转换器5中,以便第一数字模拟转换器4和第二数字模拟转换器5执行后续的数模转换功能。
作为一种实施方式,第一数字模拟转换器4包括PWM数字模拟转换器;PWM数字模拟转换器用于根据第一PWM信号和第二PWM信号,将第一PWM信号转换为第一电流信号;其中,第二PWM信号为对第一PWM信号进行取反所得。PWM数字模拟转换器在接收到第一PWM信号和第二PWM信号后,根据第一PWM信号和第二PWM信号对第一PWM信号进行数模转换,以输出第一电流信号。
进一步地,请参见图3,PWM数字模拟转换器包括第一电流源41、第二电流源42和第一开关单元43;第一开关单元43分别连接于第一电流源41和第二电流源42的一端,第二电流源42的另一端接地;PWM数字模拟转换器根据第一PWM信号和第二PWM信号控制第一开关单元43的状态,以使PWM数字模拟转换器输出第一电流信号。
在一些实施方式中,第一开关单元43包括第一开关支路和第二开关支路;PWM数字模拟转换器根据第一PWM信号和第二PWM信号控制第一开关支路导通、第二开关支路断开,以使PWM数字模拟转换器根据第一PWM信号输出第一电流信号。因第二PWM信号为对第一PWM信号取反所得,所以第一PWM信号和第二PWM信号正好是反向的,例如,第一PWM信号对应的电平为高电平,则相应地,第二PWM信号对应的电平为低电平,反之亦然。因此,由第一PWM信号控制的开关所处的状态和由第二PWM信号控制的开关所处的状态也是相反的,即由第一PWM信号控制的开关处于导通状态时,则由第二PWM信号控制的开关会处于断开状态。
作为一种示例,请参见图3,第一开关支路包括第一开关431和第四开关434,第二开关支路包括第二开关432和第三开关433,其中,第一开关431的一端连接于第一电流源41、另一端连接于第三开关433的一端,第三开关433的另一端连接于第二电流源42,输出模块的输入端连接于第一开关431和第三开关433之间;第二开关432的一端连接于第一电流源41、另一端连接于第四开关434的一端,第四开关434的另一端连接于第二电流源42;第一PWM信号控制第一开关431和第四开关434的导通或断开,第二PWM信号控制第二开关432和第三开关433的导通或断开。当第一开关431和第四开关434导通时,第二开关432和第三开关433断开,此时,通过PWM数字模拟转换器数模转换所得的第一电流信号通过输出模块的输入端输入至输出模块。
在本实施方式中,根据第一PWM信号及其取反所得第二PWM信号分别控制第一开关单元43中两个开关支路的导通或断开从而输出第一电流信号,有利于提高第一电流信号的输出精度。
作为一种实施方式,第二数字模拟转换器5包括电流型数字模拟转换器;电流型数字模拟转换器用于根据第一组码值和第二组码值,将第二数字输入信号转换为第二电流信号;其中,第二组码值为对第一组码值进行取反所得。
进一步地,电流型数字模拟转换器包括与第一组码值的数量相对应的多个电流舵单元50并且,每个电流舵单元50与第一组码值的各个位数一一对应,例如,第一组码值包括6位数字位,则电流舵单元50的数量相应的也为6个,并且第一组码值的每一个数字位均对应有一个电流舵单元50;其中,每个电流舵单元50包括第三电流源51、第四电流源52和第二开关单元53;第二开关单元53分别连接于第三电流源51和第四电流源52的一端,第四电流源52的另一端接地;电流舵单元50可以根据第一组码值中与电流舵单元对应位数的第一码值和第二组码值中相同位数的第二码值控制第二开关单元的状态,以使电流型数字模拟转换器输出第二电流信号。第一组码值中包括多个数字位,而每个数字位均对应有一个电流舵单元50,则每个电流舵单元50中第二开关单元的状态均与该电流舵单元50对应位数上的码值来决定。
在一些实施方式中,每个第二开关单元53包括第三开关支路和第四开关支路;电流舵单元50根据第一组码值中与该电流舵单元50对应位数的第一码值和第二组码值中相同位数的第二码值分别控制第三开关支路导通或断开、第四开关支路断开或导通,以使电流型数字模拟转换器根据第二数字输入信号输出第二电流信号。因第二组码值为对第一组码值的所有数字位取反所得,所以第一组码值和第二组码值中的每一数字位对应的码值都是反向的,例如,第一组码值中的第一码值对应的电平为高电平,则相应地,第二组码值中与第一码值所在位数相同的第二码值对应的电平为低电平,反之亦然。因此,由第一组码值控制的开关所处的状态和由第二组码值控制的开关所处的状态也是相反的,例如由第一码值控制的开关处于导通状态时,则由第二码值控制的开关会处于断开状态。
作为一种示例,如图3所示,第三开关支路包括第五开关531和第八开关534,第四开关支路包括第六开关532和第七开关533,其中,第五开关531的一端连接于第三电流源51、另一端连接于第七开关533的一端,第七开关533的另一端连接于第四电流源52,输出模块的输入端连接于第五开关531和第七开关533之间;第六开关532的一端连接于第三电流源51、另一端连接于第八开关534的一端,第八开关534的另一端连接于第四电流源52;第一码值控制第五开关531和第八开关534的导通或断开,第二码值控制第六开关532和第七开关533的导通或断开,当第五开关531和第八开关534导通时,第六开关532和第七开关533断开。当第五开关531和第八开关534断开时,第六开关532和第七开关533导通,此时,通过第二数字模拟转换器数模转换所得的第二电流信号通过输出模块的输入端输入至输出模块。
在本实施方式中,根据各第一码值及其取反所得第二码值分别控制不同电流舵单元50中两个开关支路的导通或断开,从而输出第二电流信号,有利于提高第二电流信号的输出精度。
作为一种实施方式,由于芯片中模拟电路与数字电路的电压域可能不同,需要将第一数字输入信号或第二数字输入信号所处的数字电路的电压域转换为第一数字模拟转换器4或第二数字模拟转换器5所处的模拟电路的电压域,上述电压域的转换过程仅仅涉及工作电压域的转换,不涉及信号的转换。在本实施方式中,可以利用信号转换器3的电平转换功能实现上述工作电压域的转换。信号转换器3还用于将与PWM调制器2对应的第一电压域调整至与第一数字模拟转换器4或第二数字模拟转换器5对应的第二电压域。
在一些实施方式中,PWM调制器2可以先将占空比较低的多位数字信号转换为只有一位的脉冲信号,而信号转换器3则将上述脉冲信号和第二数字输入信号所在的电压域转换为数字模拟转换器所需要的电压域,从而让本申请的一数字模拟转换器(如PWM型DAC转换电路)和第二数字模拟转换器(如电流舵型DAC转换电路)能够正常工作,以实现高精度的数字模拟转换。
在一些实施方式中,本申请的第一数字模拟转换器4可以为PWM型DAC转换电路,且本申请的PWM型DAC转换电路有且仅有一个,电流舵单元可以为DAC转换电路。
在一些实施方式中,第二数字模拟转换器5可以为电流舵型DAC转换电路,本申请的电流舵型DAC转换电路可以有多个电流舵单元且它们相互之间呈并联布置。
作为一种实施方式,输出模块6包括第一运算放大器61和电阻62,第一运算放大器61的第一输入端611和输出端613分别连接于电阻62的两端;第一运算放大器61的第一输入端611还用于连接第一数字模拟转换器4和第二数字模拟转换器5,以将第一电流信号和第二电流信号转换为电压信号,并从输出端613输出电压信号。
在一些实施方式中,第一运算放大器61的第一输入端611可以为反相输入端,用于接收第一电流信号和第二电流信号。输出模块61将第一电流信号和第二电流信号通过电阻62转换为电压信号,将电压信号从输出端613输出。
作为一种示例,第一运算放大器61的反相输入端连接于第一数字模拟转换器4中的第一开关431和第三开关433之间;第一数字模拟转换器4通过第一开关431,和连接于第一开关431和第四开关434之间的第一运算放大器61的反相输入端将第一电流信号传输至第一运算放大器61中。第一运算放大器61的反向输入端也均连接于第二数字模拟转换器5中每个电流舵单元的第五开关531和第七开关533之间,第二数字模拟转换器5通过每个电流舵单元中的第五开关531和连接于第五开关531和第七开关533之间的第一运算放大器61的反相输入端输出该电流舵单元对应的电流信号至第一运算放大器61中,每个电流舵单元对应的电流信号之和即为第二数字模拟转换器5输出的第二电流信号。
作为一种实施方式,混合型数字模拟转换电路还包括稳压电路7,稳压电路7包括第二运算放大器,第二运算放大器的第一输入端71反馈至第二运算放大器的输出端73,第二运算放大器的输出端73分别连接于第一数字模拟转换器4和第二数字模拟转换器5。
作为一种示例,在第一模拟数字转换器4中,在第一开关431和第四开关434导通,第二开关432和第三开关433断开时,因第二运算放大器的输入端连接于第二开关432和第四开关434之间,故可由第二运算放大器的输入端通过第一模拟数字转换器4的第四开关434输出电流至第一模拟数字转换器4;同样地,在第二模拟数字转换器5中,在各电流舵单元50的第五开关531和第八开关534导通,以及第六开关532和第七开关533断开时,因第二运算放大器的输入端分别连接于第六开关532和第八开关534之间,故可由第二运算放大器的输入端通过第二模拟数字转换器5的第八开关534输出电流至第二模拟数字转换器5。
在一些实施方式中,第一运算放大器61的第二输入端612用于接收一共模电压(Voltage Common Mode)信号VCM,第二运算放大器的第二输入端72用于接收一共模电压信号VCM。通过稳压电路7的设置,使第一电流信号和第二电流信号的共模点确定不动。
在一些实施方式中,输出模块6的共模电压信号和稳压电路7的共模电压信号相同,若输出模块6的最终输出的电压V1,稳压电路7和输出模块6的共模电压为V2,电阻的阻值为R,第一数字模拟转换器4的第一电流信号为I1,第二数字模拟转换器5的第二电流信号为I2,且本申请有M位高位数字信号,也即第二数字模拟转换器5具有M个电流舵单元),第二数字模拟转换器5中各个电流舵单元输出的电流信号分别为I21、I22…I2M,则有:V1=V2+(I1+I2)*R,其中,I2=I21+I22+…+I2M。
为了更好的理解本申请,以数字输入信号为16位的数字信号结合图3对本申请进行说明。其中,第一数字输入信号包括低6位数字位,第二数字输入信号包括高10位数字位。数字发射器1发出16位的数字输入信号,其中包括低6位数字位的第一数字输入信号输入至PWM调制器2中,由PWM调制器对第一数字输入信号进行转换生成1位带有脉冲宽度调整的第一PWM信号,该第一PWM信号会输入至信号转换器3中。包括剩余的高10位数字位的第二数字输入信号直接输入至信号转换器3中,信号转换器3分别对第一PWM信号和第二数字输入信号进行取反,其中,第一数字输入信号的高10位数字位可以用第一组码值表征;信号转换器3生成与第一PWM信号对应的第二PWM信号BITBB_PWM和第一组码值。对应的第二组码值BITBB<15:6>,并将第一PWM信号BITB_PWM和第二PWM信号BITBB_PWM传输至第一数字模拟转换器4中(PWM型DAC),将第一组码值BITB<15:6>和第二组码值BITBB<15:6>传输至第二数字模拟转换器5(电流舵型DAC)中。
第一数字模拟转换器4根据第一PWM信号对应的第二PWM信号控制第一开关431和第四开关434导通,第二开关432和第三开关433断开,则第一电流信号通过第一开关431,和连接于第一开关431和第四开关434之间的第一运算放大器61的反相输入端传输至第一运算放大器61中。第二数字模拟转换器5根据第一组码值和第二组码值控制与各位数对应的电流舵单元中第五开关531和第八开关534的状态,以及第六开关532和第七开关533的状态,这里,因第二数字输入信号包括高10位数字位,所以对应的电流舵单元的数量也为10个,每个电流舵单元由对应的第一码值和第二码值控制。第二数字模拟转换器5通过每个电流舵单元中的第五开关531和连接于第五开关531和第七开关533之间的第一运算放大器61的反相输入端输出该电流舵单元对应的电流信号至第一运算放大器61中,这10个电流舵单元对应的电流信号之和即为第二电流信号。第一运算放大器61通过反相输入端接收到第一电流信号和第二电流信号后,此时第一电流信号和第二电流信号已汇聚成一个电流信号,通过电阻62对该电流信号进行转化,则可生成电压信号,将该电压信号经由第一运算放大器61的输出端输出。
图4是本申请一实施例的混合型数字模拟转换方法的流程示意图。需注意的是,若有实质上相同的结果,本申请的混合型数字模拟转换方法并不以图4所示的流程顺序为限。如图4所示,该混合型数字模拟转换方法包括步骤:
步骤S1,将数字输入信号中的第一数字输入信号转换为第一PWM信号;
步骤S2,将第一PWM信号转换为第一电流信号;
步骤S3,将数字输入信号中的第二数字输入信号转换为第二电流信号;
步骤S4,对第一电流信号和第二电流信号进行转换以输出电压信号。
本实施例的方法将数字输入信号中的第一数字输入信号转换为第一PWM信号;第一数字模拟转换器将所述第一PWM信号转换为第一电流信号;将所述数字输入信号中的第二数字输入信号转换为第二电流信号;对所述第一电流信号和所述第二电流信号进行转换以输出电压信号,通过将第一数字模拟转换器和第二数字模拟转换器相混合的方式,实现高精度的数字模拟转换,有利于降低数字模拟转换电路对高速、低抖动的时钟信号(Clock,CLK)的需求,并且有利于降低数字模拟转换电路的算法难度和设计难度。
在本实施例中,关于混合型数字模拟转换方法的具体限定可以参见上文中对于混合型数字模拟转换电路的限定,在此不再赘述。上述混合型数字模拟转换方法中的各个步骤可全部或部分通过上述各个器件或电路(包括PWM调制器2、第一数字模拟转换器4和输出模块6等)来实现。
图5是本申请一实施例的芯片8的结构示意图。如图5所示,该芯片包括上述的混合型数字模拟转换电路。
本实施例的芯片,通过PWM调制器将数字输入信号中的第一数字输入信号转换为第一PWM信号;第一数字模拟转换器将所述第一PWM信号转换为第一电流信号;第二数字模拟转换器将所述数字输入信号中的第二数字输入信号转换为第二电流信号;输出模块对所述第一电流信号和所述第二电流信号进行转换以输出电压信号。通过将第一数字模拟转换器和第二数字模拟转换器相混合的方式,实现高精度的数字模拟转换,有利于降低数字模拟转换电路对高速、低抖动的时钟信号(Clock,CLK)的需求,并且有利于降低数字模拟转换电路的算法难度和设计难度。
以上所述的仅是本申请的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本申请创造构思的前提下,还可以做出改进,但这些均属于本申请的保护范围。
Claims (14)
1.一种混合型数字模拟转换电路,其特征在于,包括:
PWM调制器,用于将数字输入信号中的第一数字输入信号转换为第一PWM信号;
第一数字模拟转换器,用于将所述第一PWM信号转换为第一电流信号;
第二数字模拟转换器,用于将所述数字输入信号中的第二数字输入信号转换为第二电流信号;
以及,输出模块,用于对所述第一电流信号和所述第二电流信号进行转换以输出电压信号。
2.根据权利要求1所述的混合型数字模拟转换电路,其特征在于,所述混合型数字模拟转换电路还包括:
信号转换器,用于将所述第一PWM信号转换为第二PWM信号,并向所述第一数字模拟转换器输出所述第一PWM信号和所述第二PWM信号;还用于将所述第二数字输入信号转换为第二组码值,并向所述第二数字模拟转换器输出与第二数字输入信号对应的第一组码值和所述第二组码值。
3.根据权利要求2所述的混合型数字模拟转换电路,其特征在于,所述第一数字模拟转换器包括PWM数字模拟转换器;
所述PWM数字模拟转换器用于根据所述第一PWM信号和所述第二PWM信号,将所述第一PWM信号转换为第一电流信号;其中,所述第二PWM信号为对所述第一PWM信号进行取反所得。
4.根据权利要求3所述的混合型数字模拟转换电路,其特征在于,所述PWM数字模拟转换器包括第一电流源、第二电流源和第一开关单元;所述第一开关单元分别连接于所述第一电流源和所述第二电流源的一端,所述第二电流源的另一端接地;
所述PWM数字模拟转换器根据所述第一PWM信号和所述第二PWM信号控制所述第一开关单元的状态,以使所述PWM数字模拟转换器输出所述第一电流信号。
5.根据权利要求4所述的混合型数字模拟转换电路,其特征在于,所述第一开关单元包括第一开关支路和第二开关支路;
所述PWM数字模拟转换器根据所述第一PWM信号和所述第二PWM信号控制所述第一开关支路导通、所述第二开关支路断开,以使所述PWM数字模拟转换器根据所述第一PWM信号输出所述第一电流信号。
6.根据权利要求2所述的混合型数字模拟转换电路,其特征在于,所述第二数字模拟转换器包括电流型数字模拟转换器;
所述电流型数字模拟转换器用于根据所述第一组码值和所述第二组码值,将所述第二数字输入信号转换为第二电流信号;其中,所述第二组码值为对所述第一组码值进行取反所得。
7.根据权利要求6所述的混合型数字模拟转换电路,其特征在于,所述电流型数字模拟转换器包括与第一组码值的数量相对应的多个电流舵单元,每个所述电流舵单元包括第三电流源、第四电流源和第二开关单元;所述第二开关单元分别连接于所述第三电流源和所述第四电流源的一端,所述第四电流源的另一端接地;每个所述电流舵单元与所述第一组码值的各个位数一一对应;
所述电流舵单元根据所述第一组码值中与所述电流舵单元对应位数的第一码值和所述第二组码值中相同位数的第二码值控制所述第二开关单元的状态,以使所述电流型数字模拟转换器输出所述第二电流信号。
8.根据权利要求2所述的混合型数字模拟转换电路,其特征在于,所述信号转换器还用于将与所述PWM调制器对应的第一电压域调整至与所述第一数字模拟转换器或所述第二数字模拟转换器对应的第二电压域。
9.根据权利要求1所述的混合型数字模拟转换电路,其特征在于,所述输出模块包括第一运算放大器和电阻,所述第一运算放大器的第一输入端和输出端分别连接于所述电阻的两端;
所述第一运算放大器的第一输入端还用于连接所述第一数字模拟转换器和所述第二数字模拟转换器,以将所述第一电流信号和所述第二电流信号转换为所述电压信号,并从所述输出端输出所述电压信号。
10.根据权利要求1所述的混合型数字模拟转换电路,其特征在于,所述混合型数字模拟转换电路还包括稳压电路,所述稳压电路包括第二运算放大器,所述第二运算放大器的第一输入端反馈至所述第二运算放大器的输出端,所述输出端分别连接于所述第一数字模拟转换器和所述第二数字模拟转换器。
11.根据权利要求1所述的混合型数字模拟转换电路,其特征在于,所述数字输入信号包括N位数字位,所述第一数字输入信号对应所述数字输入信号的低K位数字位,所述第二数字输入信号对应所述数字输入信号的高M位数字位;其中,N=K+M,N、K和M为正整数。
12.根据权利要求11所述的混合型数字模拟转换电路,其特征在于,所述混合型数字模拟转换电路还包括数据发射器,用于向所述PWM调制器发送所述数字输入信号的所述低K位数字位,以及向所述信号转换器发送所述数字输入信号的所述高M位数字位。
13.一种混合型数字模拟转换方法,其特征在于,包括:
将数字输入信号中的第一数字输入信号转换为第一PWM信号;
将所述第一PWM信号转换为第一电流信号;
将所述数字输入信号中的第二数字输入信号转换为第二电流信号;
对所述第一电流信号和所述第二电流信号进行转换以输出电压信号。
14.一种芯片,其特征在于,包括如权利要求1至12任一项所述的混合型数字模拟转换电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210821304.9A CN115208406A (zh) | 2022-07-13 | 2022-07-13 | 混合型数字模拟转换电路、芯片及转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210821304.9A CN115208406A (zh) | 2022-07-13 | 2022-07-13 | 混合型数字模拟转换电路、芯片及转换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115208406A true CN115208406A (zh) | 2022-10-18 |
Family
ID=83579549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210821304.9A Pending CN115208406A (zh) | 2022-07-13 | 2022-07-13 | 混合型数字模拟转换电路、芯片及转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115208406A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117411488A (zh) * | 2023-12-11 | 2024-01-16 | 杭州晶华微电子股份有限公司 | 双模式输出的数模转换电路及数模转换芯片 |
-
2022
- 2022-07-13 CN CN202210821304.9A patent/CN115208406A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117411488A (zh) * | 2023-12-11 | 2024-01-16 | 杭州晶华微电子股份有限公司 | 双模式输出的数模转换电路及数模转换芯片 |
CN117411488B (zh) * | 2023-12-11 | 2024-03-26 | 杭州晶华微电子股份有限公司 | 双模式输出的数模转换电路及数模转换芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
CN1327618C (zh) | 具有电流模式dem和dem判决逻辑的多电平量化器增量总和调制器 | |
EP3104530B1 (en) | Ultra low power dual quantizer architecture for oversampling delta-sigma modulator | |
US7456773B1 (en) | Pseudo-differential class-AB digital-to-analog converter with code dependent DC current | |
CN106559080B (zh) | 用于数模转换器的低功率切换技术 | |
US10644716B1 (en) | Multi-path dual-switch digital-to-analog converter | |
CN106341134B (zh) | 具有局部交错和重采样的数模转换器 | |
US6476748B1 (en) | Method and apparatus for cyclic return to zero techniques for digital to analog convertors | |
CN111900990A (zh) | 一种基于混合编码的电流舵型数模转换器 | |
CN115208406A (zh) | 混合型数字模拟转换电路、芯片及转换方法 | |
CN109815520B (zh) | 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法 | |
US7773009B2 (en) | High resolution digital analog conversion circuit | |
US10833687B1 (en) | Digital to analog circuit | |
KR950003287B1 (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법 | |
US10897232B2 (en) | Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator | |
EP0681372A1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
KR101292667B1 (ko) | 디지털 rf 컨버터 및 이를 포함하는 디지털 rf 변조기와 송신기 | |
CN111384949A (zh) | 使用参考路径重新配置的模数转换器中的失配补偿 | |
US6127959A (en) | Flash analog-to-digital converter with reduced number of resistors and comparators | |
CN220067405U (zh) | 数模转换装置和信号处理设备 | |
US20230231572A1 (en) | Semiconductor device | |
US20210021279A1 (en) | Time-interleaved digital-to-analog converter with time-domain dynamic element matching and associated method | |
EP3886322A1 (en) | Phase rotator control apparatus and method therefor | |
CN108173548B (zh) | 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 | |
CN113078903A (zh) | 用于改善信号转换器中的匹配的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |