CN113078903A - 用于改善信号转换器中的匹配的系统和方法 - Google Patents

用于改善信号转换器中的匹配的系统和方法 Download PDF

Info

Publication number
CN113078903A
CN113078903A CN202110015703.1A CN202110015703A CN113078903A CN 113078903 A CN113078903 A CN 113078903A CN 202110015703 A CN202110015703 A CN 202110015703A CN 113078903 A CN113078903 A CN 113078903A
Authority
CN
China
Prior art keywords
signal
converter
state
analog signal
control signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110015703.1A
Other languages
English (en)
Inventor
穆罕默德·卡姆兰
哈里·内特博姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN113078903A publication Critical patent/CN113078903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种信号转换器包括第一转换器、第二转换器、信号发生器和控制器。所述第一转换器根据数字信号生成第一模拟信号，并且所述第二转换器根据所述数字信号生成第二模拟信号。所述信号发生器基于所述第一模拟信号和所述第二模拟信号输出转换后模拟信号。所述控制器生成一个或多个控制信号，以改变所述第一转换器和所述第二转换器中的至少一个转换器的电源状态。电源状态的所述改变会抑制偶次谐波。

Description

用于改善信号转换器中的匹配的系统和方法
技术领域
本文中所公开的示例实施例大体上涉及控制不同域之间的信号转换。
背景技术
许多电路应用需要在数字域与模拟域之间执行信号转换。这些转换通常使用三角积分(sigma-delta)调制器来执行。例如，三角积分调制器可以用于将模拟输入信号转换为高分辨率数字信号。这些操作对于在通信系统中执行时钟生成和滤波操作很有用。
然而，在现有三角积分调制器中执行的模数转换会引入对主机电路的操作具有不良影响的明显失真。噪声主要可归因于位于调制器反馈环路中的数模转换器的输出中发生的失配。所述失配将n阶次谐波、瞬变或其它形式的杂散信号引入转换器输出中，所述转换器输出会降低性能。
已经作出各种尝试来控制三角积分转换器中的失真。一种尝试涉及使用数据加权平均(DWA)算法来执行噪声整形。然而，DWA算法已经被证明会引入噪声。其它尝试涉及使用过多的额外开关、放大器和/或其它电路组件，这也会引入噪声、增加功率消耗，且在一些情况下还需要执行匹配。尽管这些效应发生在三角积分转换器中，但它们也会发生在执行信号转换的其它类型的转换器和电路中，所述信号转换会因失配和其它原因而产生失真。
发明内容
根据一个或多个实施例，一种信号转换器包括：第一转换器，所述第一转换器被配置成根据数字信号生成第一模拟信号；第二转换器，所述第二转换器被配置成根据所述数字信号生成第二模拟信号；信号发生器，所述信号发生器被配置成基于所述第一模拟信号和所述第二模拟信号输出转换后模拟信号；以及控制器，所述控制器被配置成生成一个或多个控制信号以改变所述第一转换器和所述第二转换器中的至少一个转换器的电源状态，电源状态的所述改变用于抑制所述转换后模拟信号中的谐波。所述一个或多个控制信号可以翻转所述第一转换器和所述第二转换器中的至少一个转换器的所述电源状态，以抑制所述谐波的生成。所述一个或多个控制信号可以在不同周期中改变所述第一转换器和所述第二转换器的所述电源状态。
所述信号发生器可以包括耦合在输出节点与所述第一转换器和所述第二转换器之间的选择器，其中所述控制器将生成一个或多个第三控制信号，以与所述第一转换器和所述第二转换器在所述不同周期中改变的电源状态同步地控制所述选择器的选择状态。在第一选择状态下，可选择所述第一转换器且不选择所述第二转换器，并且在第二选择状态下，不选择所述第一转换器且可选择所述第二转换器。所述一个或多个控制信号可以在所述第一选择状态下翻转所述第二转换器的所述电源状态，并且在所述第二选择状态下翻转所述第一转换器的所述电源状态。
所述第一信号转换器可以包括第一电阻器梯，并且所述第二信号转换器可以包括第二电阻器梯。所述控制器可以被配置成将所述数字信号的幅值与预定值进行比较，并且基于比较结果生成所述一个或多个控制信号，以改变所述第一转换器和所述第二转换器中的至少一个转换器的所述电源状态。当所述数字信号的所述幅值大于所述预定值时，所述信号发生器可以输出所述转换后模拟信号。所述预定值可以基于所述转换后模拟信号中的失真和谐波抑制之间的预定比例。
根据一个或多个实施例，一种信号转换方法包括：根据数字信号生成第一模拟信号；根据所述数字信号生成第二模拟信号；基于所述第一模拟信号和所述第二模拟信号输出转换后模拟信号；以及控制一个或多个控制信号的生成，以改变所述第一转换器和所述第二转换器中的至少一个转换器的电源状态，从而抑制所述转换后模拟信号中的谐波。所述一个或多个控制信号可以翻转所述第一转换器和所述第二转换器中的至少一个转换器的所述电源状态，以抑制所述谐波的生成。所述一个或多个控制信号可以在不同周期中改变所述第一转换器和所述第二转换器的所述电源状态。
输出所述转换后模拟信号可以包括生成一个或多个第三控制信号以控制耦合在输出节点与所述第一转换器和所述第二转换器之间的选择器的选择状态，所述选择状态与所述第一转换器和所述第二转换器在所述不同周期中改变的电源状态同步地被控制。所述第一模拟信号可以由第一转换器生成，并且所述第二模拟信号可以由第二转换器生成。在第一选择状态下，可选择所述第一转换器且可不选择所述第二转换器，并且在第二选择状态下，可不选择所述第一转换器且可选择所述第二转换器。
所述一个或多个控制信号可以在所述第一选择状态下翻转所述第二转换器的所述电源状态，并且在所述第二选择状态下翻转所述第一转换器的所述电源状态。所述方法可以包括将所述数字信号的幅值与预定值进行比较，并且基于比较结果生成所述一个或多个控制信号，以改变所述第一转换器和所述第二转换器中的至少一个转换器的所述电源状态。当所述数字信号的所述幅值大于所述预定值时，可以执行输出所述转换后模拟信号。所述预定值可以基于所述转换后模拟信号中的失真和谐波抑制之间的预定比例。
附图说明
根据以下结合图式的详细描述和所附权利要求书，本发明的额外目标和特征将变得更显而易见。尽管示出并描述了若干示例实施例，但在每个图中，相同的附图标记标识相同的部分，在图中：
图1示出信号转换器的实施例；
图2示出信号转换器的实施例；
图3示出用于执行信号转换的方法的实施例；
图4示出用于执行信号转换的方法的实施例；
图5示出用于执行信号转换的时序图的例子；
图6A至6D示出信号转换器的不同状态的例子；并且
图7示出三角积分调制器的实施例。
具体实施方式
应理解，图仅为示意性的并且未按比例绘制。还应理解，贯穿各图使用相同的附图标记指示相同或类似的部分。
描述和图式示出了各种示例实施例的原理。因此将了解，本领域的技术人员将能够设计出尽管本文中未明确地描述或示出但体现本发明的原理且包括在本发明范围内的各种布置。此外，本文中所引述的所有例子主要意在明确地用于教学目的，以帮助读者理解本发明的原理和由发明人提供的用以深化本领域的概念，且所有例子应视为不限于此类特定引述例子和条件。另外，除非另外指明(例如，“或另外”或“或在替代方案中”)，否则如本文所使用的术语“或”指代非排斥性或(即，和/或)。另外，本文中所描述的各种示例实施例不一定相互排斥，因为一些示例实施例可以与一个或多个其它示例实施例组合以形成新的示例实施例。例如“第一”、“第二”、“第三”等描述词并非意在限制所论述元件的次序，而是用于区分一个元件与下一元件，且通常是可互换的。例如最大值或最小值之类的值可以是预定的，并且可以根据应用设置为不同的值。
图1示出信号转换器100的实施例，所述信号转换器100用于生成在反馈或以其它方式输入到主机电路中时符合DAC和阻抗匹配的转换后信号。在一个示例应用中，信号转换器可以包括在充当主机电路的三角积分调制器的反馈路径中。下文论述涉及此类应用的实施例。然而，信号转换器可以应用于其它类型的主机电路，包括快闪模数转换器或需要执行信号转换操作的其它类型的主机电路。
参考图1，信号转换器包括第一电阻器梯10、第二电阻器梯20和信号发生器30。第一电阻器梯10包括具有预定电阻值的一个或多个电阻器，所述电阻器彼此串联耦合并且并联耦合到同一输出节点N1。取决于例如预期应用和/或待生成的模拟信号的幅值范围，电阻值可以彼此相同或不同。第一电阻器梯中的电阻器可以与示意性地示出为DAC_In的M位输入信号5(图式中未提及)的每个值相对应。例如，对于M位输入信号5，第一电阻器梯可以包括串联耦合的N＝2M个电阻器。
第一电阻器梯10通过将梯的末端耦合到第一组电源电压40中的至少一个和第二组电源电压50中的至少一个、然后基于M位输入信号的单独位值选择性地连接梯中的电阻器来从数字输入生成模拟信号。在一个实施例中，第一组电源电压40可以包括第一电源电压和第二电源电压。第一电源电压可以具有相对高的预定值，并且第二电源电压可以具有相对低的预定值。例如，第一电源电压可以表示待生成的模拟信号的幅值范围的上限，并且第二电源电压可以表示模拟信号的幅值范围的下限(例如，接地或一些其它参考值)。第二组电源电压50可以包括第三电源电压和第四电源电压。在一个实施例中，第三电源电压和第四电源电压可以分别与第一组电源电压40中的第一电源电压和第二电源电压相对应。
可以例如通过耦合每个电阻器与梯的输出端之间的相应开关来实现电阻器的选择性连接。例如，具有逻辑一值的位可以闭合开关，并且具有逻辑零值的位可以断开开关。在另一实施例中，可能是相反情况——逻辑零可以闭合开关并且逻辑一可以断开开关。因此，具有不同位值的输入信号将使第一电阻器梯中的电阻器的不同组合选择性地连接，进而生成具有基于数字输入信号的幅值的第一模拟信号11。
为了在输出节点N1处生成模拟信号，第一组电源电压40和第二组电源电压50中的电源电压的第一不同组合连接到电阻器梯。例如，当第一组40中的具有相对高值的第一电源电压连接到电阻器梯的第一末端时，第二组50中的具有相对低值的第四电源电压连接到电阻器梯的第二末端。相反地，当第一组40中的具有相对低值的第二电源电压连接到电阻器梯的第一末端时，第二组50中的具有相对高值的第三电源电压连接到电阻器梯的第二末端。因此，梯的相对末端连接到不同电源值，但电源电压的连接布置可以根据一个或多个实施例翻转以实现DAC和电阻匹配。
第二电阻器梯20可以用类似于第一电阻器梯的方式构造。例如，在一个实施例中，第二电阻器梯的电阻器的数目可以与第一电阻器梯的电阻器的数目相同，并且可以通过相应数目个开关连接到其输出节点N2。因为第二电阻器梯还接收数字输入信号5(图式中未提及)，所以第二电阻器梯中的电阻器可以基于相同位值通过开关选择性地连接到输出节点N2。
除了这些特征之外，第二梯还包括(或耦合到)第三组电源电压60和第四组电源电压70。在一个实施例中，第三组电源电压可以包括与第一组电源电压40中的电源电压相同的电源电压(例如，第一电源电压和第二电源电压)，并且第四组电源电压可以包括与第二组电源电压相同的电源电压(例如，第三电源电压和第四电源电压)。同样，在一个实施例中，第二电阻器梯20中的电阻器的电阻值可以与第一电阻器梯10中的相应电阻器的电阻值相同。同样，连接到第一电阻梯的第一电压值和第二电压值还可以连接到第二电阻梯。通过第三组和第四组中的电源电压的连接以及电阻器开关的选择性连接，第二电阻器梯在节点N2处生成第二模拟信号21。
因此，在一个实施例中，第二电阻器梯可以生成与由第一电阻器梯生成的模拟信号具有相同幅值的模拟信号。此外，由第二电阻器梯生成的模拟信号的波形可以与由第一电阻器梯生成的模拟信号的波形相同或不同。(波形是相同的，不是反向的)
控制器90生成三个控制信号，用于控制信号转换器的操作。第一组控制信号FCS1控制第一组电源电压40和第二组电源电压50中的电源电压到第一电阻器梯的相应末端的连接布置。第一组控制信号FCS1可以包括用于(例如，通过使用适当的介入逻辑)控制第一组40和第二组50中的不同电源电压的连接的单个信号，或可以包括用于控制这些组中的相应电源电压的连接状态的多个开关信号。
第二组控制信号FCS2控制第三组电源电压60和第四组电源电压70中的电源电压到第二电阻器梯的相应末端的连接布置。第二组控制信号FCS2可以包括用于(例如，通过使用适当的介入逻辑)控制第三组60和第四组70中的不同电源电压的连接的单个信号，或可以包括用于控制这些组中的相应电源电压的连接状态的多个开关信号。
第三组控制信号FCS3控制选择器30的操作。在一个实施例中，选择器30可以选择性地连接从电阻器梯输出的第一模拟信号11和第二模拟信号21中的一个或两个，以生成信号转换器的转换后数字输出信号80DAC_Out。第三组控制信号FCS3可以是用于(用或不用介入逻辑)控制对第一模拟信号11和第二模拟信号21中的一个或两个的选择的单个控制信号，或可以包括用于控制第一模拟信号和第二模拟信号中的每一个的连接状态的多个信号，以生成数字输出信号80。在一个实施例中，出于实现主机电路中的DAC和电阻器匹配(或以其它方式减少失真)的目的，基于翻转方法将第三组控制信号FCS3与第一组控制信号FCS1和第二组控制信号FCS2同步或以其它方式协调。
在一个实施例中，控制器90执行存储在存储器95中的指令以生成翻转控制信号和/或执行信号转换器的其它操作。存储器可以是任何类型的非暂时性计算机可读介质，并且存储在所述介质中的指令可以使控制器执行本文中所描述的实施例的操作。控制器可以是处理器或其它类型的计算装置，下文更详细地描述所述控制器的例子。
图2示出可以被认为是图1的实施例的更具体示例(但不是唯一的)实施方案的信号转换器的实施例。在其它实施例中，图1的信号转换器可以用不同于图2所示的方式来实施。
参考图2，信号转换器200包括第一电阻器梯110、第二电阻器梯120和信号发生器130。第一电阻器梯110还可以被称作第一数模转换器(DAC1)，并且第二电阻器梯120还可以被称作第二数模转换器(DAC2)。第一数模转换器和第二数模转换器可以被认为一起形成信号转换器，所述信号转换器改善接收转换后模拟信号输出的主机电路的信噪比和失真率。
第一电阻器梯110包括在第一开关电路140与第二开关电路150之间串联耦合的多个第一电阻器1111到111N。第一梯中的每个电阻器通过相应数目个开关1151到115N耦合到输出节点N1。在此实施例中，第一电阻器梯中的电阻器具有可以是相同或不同值的电阻值2R1到2R2N，这取决于例如为生成数字输入信号而执行的量化。
在操作中，第一电阻器梯110基于开关1151到115N的状态以及第一开关电路140和第二开关电路150的状态而在节点N1处生成第一模拟信号181。基于数字输入信号的逻辑位值来控制开关1151到115N的状态。例如，如先前所描述，输入数字信号的每个位的逻辑值控制开关中的相应开关的状态，例如逻辑1值可以闭合开关并且逻辑0值可以断开开关。因此，对M位输入数字信号进行解码并将其连接到位B1、B2、B3、......、BN-2、BN-1、BN，第一位B1控制开关1151的状态、第二位B2控制开关1152的状态、......、最末位BN控制开关115N的状态。
第一开关电路140包括分别耦合到第一电源电压和第二电源电压的第一开关141和第二开关142。在此实施例中，第一电源电压为高电压(vdd)，并且第二电源电压为低电压(gnd)。可以基于从控制器输出的第一组翻转控制信号FCS1中的第一控制信号FCS1(1)来控制第一开关141的状态，所述控制器例如可以与图1中的控制器90相对应。可以基于来自控制器的第一组翻转控制信号中的第二控制信号FCS1(2)来控制第二开关142的状态。控制信号FCS1(1)和FCS1(2)可以控制第一开关和第二开关处于交替状态。
第二开关电路150包括分别耦合到第三电源电压和第四电源电压的第三开关151和第四开关152。在此实施例中，第三电源电压为低电压(gnd)，并且第四电源电压为高电压(vdd)。可以基于从控制器输出的第一组翻转控制信号FCS1中的第三控制信号FCS1(3)来控制第三开关151的状态，并且可以基于第一组翻转控制信号中的第四控制信号FCS1(4)来控制第四开关152的状态。控制信号FCS1(3)和FCS1(4)可以控制第三开关和第四开关处于交替状态。
此外，在一个实施例中，第一组翻转控制信号由控制器生成，使得第一开关电路140和第二开关电路150在预定操作循环期间将第一电阻器梯的相应末端连接到不同电源电压，这将在下文更详细地论述。例如，当第一开关电路140将高电源电压(vdd)连接到第一电阻器梯的第一末端时，第二开关电路150将低电源电压(gnd)连接到第一电阻器梯的第二末端，反之亦然。
第二电阻器梯120包括在第三开关电路160与第四开关电路170之间串联耦合的多个第二电阻器1211到121N。第二梯中的每个电阻器通过相应数目个开关1251到125N耦合到输出节点N2。在此实施例中，第二梯120中的电阻器与第一梯110中的电阻器具有相同的电阻值2R1到2R2N，但第二梯中的电阻器以不同次序布置，例如电阻器1211到121N相对于第一梯中的电阻器以反向次序布置。在另一实施例中，由于梯之间的失配，第二梯中的第二电阻器中的一个或多个的电阻值可以不同于第一梯中的第一电阻器中的一个或多个的电阻值。
在操作中，第二电阻器梯120基于开关1251到125N的状态以及第三开关电路160和第四开关电路170的状态在节点N2处生成第二模拟信号182。基于数字输入信号的逻辑位值来控制开关1251到125N的状态，同时以反向次序应用输入信号的位值，以与第二电阻器的反向次序布置相对应。因此，例如，应用位值B1来控制开关1251的状态，以选择性地连接布置在第二梯的第二末端处的第二电阻器2R1。
第三开关电路160包括分别耦合到第一电源电压(vdd)和第二电源电压(gnd)的第一开关161和第二开关162。可以基于从控制器输出的第二组翻转控制信号FCS2中的第一控制信号FCS2(1)来控制第一开关161的状态。可以基于来自控制器的第二组翻转控制信号中的第二控制信号FCS2(2)来控制第二开关162的状态。控制信号FCS2(1)和FCS2(2)可以控制第一开关161和第二开关162处于交替状态。
第四开关电路170包括分别耦合到第三电源电压(gnd)和第四电源电压(vdd)的第三开关171和第四开关172。可以基于从控制器输出的第二组翻转控制信号FCS2中的第三控制信号FCS2(3)来控制第三开关171的状态，并且可以基于第二组翻转控制信号中的第四控制信号FCS2(4)来控制第四开关172的状态。控制信号FCS2(3)和FCS2(4)可以控制第三开关和第四开关处于交替状态。尽管在此实施例中电源电压描述为与gnd和vdd相对应，但在另一实施例中电源电压可以是正电压和负电压。
此外，在一个实施例中，第二组翻转控制信号由控制器生成，使得第三开关电路160和第四开关电路170在预定操作循环期间将第二电阻器梯的相应末端连接到不同电源电压，这将在下文更详细地论述。例如，当第三开关电路160将高电源电压(vdd)连接到第二电阻器梯的第一末端时，第四开关电路170将低电源电压(gnd)连接到第二电阻器梯的第二末端，反之亦然。
在一些应用中，每个电阻器梯中的电阻器的数目可以不同于输入数字信号中的已解码位的数目。例如，输入数字信号中的位的数目可以小于第一梯和第二梯中的每一个中的电阻器的数目。为了允许此情况，开关115和125的默认状态可以是断开状态。因为仅具有逻辑一值的位闭合相应电阻器开关，所以信号转换器可以将任一数字信号转换到与第一梯和第二梯中的每一个中的电阻器数目相对应的最大N位。因此，例如，如果N＝5，则信号转换器可以恰好如转换5位输入数字信号一样轻松地转换3位输入数字信号，且由于电阻器开关的一一对应关系和这些开关的默认断开状态而无需对梯电阻器作出任何修改。
信号发生器130可以是输出节点、信号选择器或基于从第一电阻器梯和第二电阻器梯输出的模拟信号中的一个或多个生成转换后模拟信号的另一类型的电路或逻辑。在一个实施例中，信号发生器130包括并联连接的第一开关131和第二开关132。第一开关131耦合到第一电阻器梯110的输出节点N1以接收第一模拟信号181。第二开关132耦合到第二电阻器梯120的输出节点N2以接收第二模拟信号182。开关131和132由控制器生成的与第一组翻转控制信号和第二组翻转控制信号同步的第三组翻转控制信号FCS3(2)和FCS3(1)控制。
图3示出用于控制例如图1或图2所示的信号转换器的方法的实施例。出于说明的目的，将相对于图2的信号转换器描述所述方法。
在此实施例中，基于一种或多种操作条件来启动和控制DAC匹配算法，所述操作条件中的至少一些基于从主机电路接收的输入数字信号的大小。输入数字信号的大小可以使所述方法解决不同的抵消问题。例如，噪声可以是相对小的输入数字信号的主要问题。相反地，失真可以是相对大的输入数字信号的主要问题。可以用针对输入数字信号的不同大小(例如，幅值)折衷(或平衡)噪声与失真的方式来实施所述方法。
例如，对于大小相对小的输入数字信号，所述方法可以生成翻转控制信号以连接两个电阻器梯，从而生成输出模拟信号DAC_out。连接两个梯会减小电阻，并且相应地，减少了如果不执行所述方法将以其它方式产生的噪声。对于大小相对大的输入数字信号，所述方法可以根据翻转DAC匹配算法生成翻转控制信号，从而通过避免输出模拟信号DAC_Out中的任何瞬变效应来减少失真。
参考图3，所述方法包括：在310，将输入数字信号的大小(例如，量值或幅值)与预定值进行比较。预定值可以指示例如输入数字信号所对应的模拟信号的某一幅值。如上文所指示，对于一些应用，当输入数字信号具有相应的大幅值(例如，大于预定值X)时，考虑失真可能比考虑阻抗重要。相反地，对于具有相应的小幅值(例如，小于或等于预定值X)的输入数字信号，减小阻抗可能比减少失真重要。
在320，当输入数字信号的量值小于预定值X时，不开始匹配算法。相应地，控制器生成第三组翻转控制信号以使选择器130将第一模拟信号181和第二模拟信号182连接到信号转换器的输出节点。这可以例如通过生成其值能够闭合开关131和132两者的翻转控制信号FSC3(1)和FCS3(2)来实现。在此情况下，基于从第一电阻器梯110和第二电阻器梯120两者输出的模拟信号生成输出模拟信号DAC_Out。
在一个实施例中，预定值X可以是基于失真与噪声之间的某一比例关系的值。例如，值X可以指示由失真引起的影响大于由主机电路中的噪声引起的影响的电平。在一个实施例中，值X可以被确定为与这样的电平相对应：失真开始控制由于转换而在主机电路中产生的噪声。在一些情况下，值X中可能存在一些滞后现象。例如，可以执行此操作，以防止当模拟输出等于X值时，匹配算法开启和关闭而不会停止。然后可以针对下一输入数字信号重复操作310。因为梯是并联连接的，所以在输出节点处生成的幅值与电阻器梯输出中的任一者的幅值相对应，例如单独电阻器梯的输出不相加。
在330，当输入数字信号的量值小于预定值X时，这可以指示噪声对主机电路的影响大于失真，或这两种影响之间存在一些其它电平的比例差。当发生这种情况时，开始匹配算法以启动DAC匹配，所述DAC匹配将例如通过抑制N阶偶次谐波来减少失真。
在340，例如通过信号转换器的控制器90运行匹配算法。可以基于操作阶段的预定循环来执行运行所述匹配算法。这些阶段指示第一电阻器梯和第二电阻器梯的电源电压的不同连接状态，所述状态与选择器的不同开关状态同步。控制这些状态以进行翻转操作，所述翻转操作抑制由于将输入数字信号转换为输出模拟信号DAC_Out而另外可能产生的失真。根据一个实施例，翻转操作涉及使连接到第一电阻器梯和第二电阻器梯中的一个或多个的对应末端的电源电压改变或交替。一旦执行匹配算法，就向主机电路输出所得模拟信号DAC_Out。下文论述由匹配算法执行的翻转操作的例子。
在350，将在操作310中比较的转换后数字信号的幅值再次与预定值X进行比较。如果此幅值仍大于值X，则针对输入数字信号再次运行匹配算法。如果转换后数字信号的幅值小于预定值X，则所述方法返回以针对下一输入数字信号执行操作310。在一个实施例中，控制器90可以包括比较器，所述比较器用于将转换后数字信号的幅值与预定值X进行比较。
图4示出用于执行匹配算法的方法的实施例。可以参考图5描述此方法，图5示出用于基于先前描述的三组翻转控制信号来操作图2的信号转换器的时序图的例子。时序图是根据预定循环的多个阶段来布置的，实施所述预定循环以去除在主机电路中引起电阻失配的失真(例如，瞬变、N阶次谐波和其它杂散信号)。
参考图4和5，所述方法的初始操作410包括：确定输入数字信号大于预定值X(操作310)，然后开始匹配算法(操作320)。一旦匹配算法开始，匹配算法就会例如通过信号转换器的控制器90来运行。
启动用于控制电源电压的连接状态和选择器的开关状态的预定循环。相对于时序图中的数字时钟信号510控制这些状态。匹配算法的开始与时钟信号周期(0)相对应，所述时钟信号周期(0)发生在循环的第一阶段之前。时钟信号周期(0)还可以与图3中的操作330相对应。在此例子中，预定循环包括用于控制信号转换器的连接和开关状态的多个阶段。在另一实施例中，所述循环可以具有不同数目个阶段。
在420，在时钟信号周期(0)中，输入数字信号输入到第一梯和第二梯中。逻辑一位闭合对应开关。例如，对于具有23个梯开关的三位输入数字信号，具有逻辑一的位值闭合第一电阻器梯中1151到1158之间的相应开关，并且其余开关115保持在其默认断开状态。类似地，输入数字信号的逻辑一位值闭合第二电阻器梯中1251到1258之间的相应开关，并且其余开关125保持在其默认断开状态。
第一组翻转控制信号FSC1通过闭合开关(sw1)141来控制第一电源电压(vdd)到第一电阻器梯110的顶部末端的连接，并且通过闭合开关(sw3)151来控制第三电源电压(gnd)到第一电阻器梯的底部末端的连接。第二组翻转控制信号FCS2通过闭合开关(sw6)161来控制第一电源电压(vdd)到第二电阻器梯120的顶部末端的连接，并且通过闭合开关(sw8)171来控制第三电源电压(gnd)到第二电阻器梯的底部末端的连接。因此，在匹配算法开始时，第一翻转控制信号和第二翻转控制信号在未翻转状态下在两个梯中连接相同的电源电压布置。
图5还示出匹配算法开始时的选择器130的开关状态。在时钟信号周期(0)中，第三组翻转控制信号FCS3控制选择器从两个梯中选择第一模拟信号输出181和第二模拟信号输出182，以生成输出(转换后)模拟信号DAC_Out的初始状态。这是通过与第一梯和第二梯的电源电压的前述连接状态同步地闭合选择器的两个开关131和132来实现的。图5的时序图示出电源电压的连接状态和选择器的开关状态。
例如，在图5的时钟信号周期(0)中，第一电阻器梯被指示为已连接(DAC1已连接＝1)且处于未翻转状态(DAC1翻转＝0)。类似地，第二电阻器梯被指示为已连接(DAC2已连接＝1)且处于未翻转状态(DAC2翻转＝0)。图6A示出电路图的例子，所述电路图示出时钟信号周期(0)中信号转换器的连接和开关状态。
在430，在时钟信号周期(1)中，循环的第一阶段在开关115和125仍如先前描述的已连接的情况下开始。(在整个循环中，这些开关可以在相同的配置中保持连接。)然而，第三翻转控制信号FCS3使选择器通过断开开关132来使第二电阻器梯断开连接，并且通过将开关131维持在闭合状态来保持第一电阻器梯的连接。另外，通过维持翻转控制信号FCS1的值来将第一电阻器梯维持在未翻转状态。然而，翻转控制信号FCS2的值发生改变，以相对于第二电阻器梯的电源电压将所述第二电阻器梯置于翻转状态。
在时序图中，第一阶段中的信号转换器的状态由DAC1连接＝1、DAC1翻转＝0、DAC2连接＝0和DAC2翻转＝1指示，并且在此时钟信号周期期间闭合的选择器和电源开关被指示为dacl_out(指示仅来自第一梯的第一模拟信号通过选择器输出)、sw1、sw3、sw5和sw7。在第一电阻器梯仍连接到输出时使第二电阻器梯断开连接和翻转能防止在信号转换器的输出处出现任何尖峰，这又能防止主机电路中的信号失真率降低。图6B示出电路图的例子，所述电路图示出时钟信号周期(1)中信号转换器的连接和开关状态。
在440，在时钟信号周期(2)中，循环的第二阶段在开关115和125仍如先前所描述的已连接的情况下开始。第三翻转控制信号FCS3使选择器通过闭合开关132来重新连接第二电阻器梯。因此，在第二阶段中，第一电阻器梯和第二电阻器梯再次连接。然而，第二翻转控制信号FCS2将第二电阻器梯维持在翻转状态，并且第一翻转控制信号FCS1将第一电阻器梯维持在未翻转状态。在时序图中，这由DAC1连接＝1、DAC1翻转＝0、DAC2连接＝1和DAC2翻转＝0指示，并且在此时钟信号周期期间闭合的选择器和电源开关被指示为dac1_out、dac2_out、sw1、sw3、sw5和sw7。(在解释时序图时，应理解，连接信号在被断言时仅具有逻辑一值。所述连接状态将保持到连接信号再次被断言，此时相应梯呈现互补状态。)
在450，在时钟信号周期(3)中，循环的第三阶段在开关115和125仍如先前描述的已连接的情况下开始。第三翻转控制信号FCS3使选择器通过断开开关131来使第一电阻器梯断开连接，并且通过将开关132维持在闭合状态来保持第二电阻器梯的连接。另外，第一电阻器梯的电源电压的开关布置改变为翻转状态。这是通过生成第一翻转控制信号FCS1以闭合开关142和152并且断开开关141和151来实现的。第二翻转控制信号FCS2维持与第二阶段(时钟信号周期(2))相同的值。
在时序图中，第三阶段中的信号转换器的状态由DAC1连接＝0、DAC1翻转＝1、DAC2连接＝1和DAC2翻转＝0指示，并且在此时钟信号周期期间闭合的选择器和电源开关被指示为dac2_out(指示仅来自第一梯的第一模拟信号通过选择器输出)、sw2、sw4、sw5以及和sw7。因此，在第三阶段中，两个电阻器梯均被翻转而仅第二梯连接到输出节点。图6C示出电路图的例子，所述电路图示出时钟信号周期(3)中信号转换器的连接和开关状态。
在460，在时钟信号周期(4)中，循环的第四阶段在开关115和125仍如先前描述的已连接的情况下开始。第三翻转控制信号FCS3使选择器通过断开开关131来重新连接第一电阻器梯，并且通过将开关132维持在闭合状态来保持第二电阻器梯的连接。因此，在第四阶段中，两个梯均再次连接。然而，第一电阻器梯和第二梯的电源电压的开关布置均处于翻转状态。这是通过生成第一翻转控制信号FCS1和第二翻转控制信号FCS2以具有与第三阶段(时钟信号周期(3))相同的值来实现的。
在时序图中，第四阶段中的信号转换器的状态由DAC1连接＝1、DAC1翻转＝0、DAC2连接＝1和DAC2翻转＝0指示，并且在此时钟信号周期期间闭合的选择器和电源开关被指示为dac1_out、dac2_out、sw2、sw4、sw5和sw7。图6D示出电路图的例子，所述电路图示出时钟信号周期(3)中信号转换器的连接和开关状态。
在470，在时钟信号周期(5)中，生成翻转控制信号FCS1、FCS2和FCS3以使第二电阻器梯断开连接，将第二梯的开关状态改变为未翻转状态并将第一电阻器梯的连接维持在翻转状态。在时序图中，时钟信号周期(5)中的信号转换器的状态由DAC1连接＝1、DAC1翻转＝0、DAC2连接＝0和DAC2翻转＝1指示，并且在此时钟周期期间闭合的选择器和电源开关被指示为dac1_out、sw2、sw4、sw6和sw8。
在480，在时钟信号周期(6)中，生成翻转控制信号FCS1、FCS2和FCS3以连接第一电阻器梯和第二电阻器梯，并且维持第一梯和第二梯的开关状态，使得第一电阻器梯处于翻转状态且第二电阻器梯处于未翻转状态。在时序图中，时钟信号周期(6)中的信号转换器的状态由DAC1连接＝1、DAC1翻转＝0、DAC2连接＝1和DAC2翻转＝1指示，并且在此时钟周期期间闭合的选择器和电源开关被指示为dac1_out、dac2_out、sw2、sw4、sw6和sw8。
在490，在时钟信号周期(7)中，生成翻转控制信号FCS1、FCS2和FCS3以使第一电阻器梯断开连接并维持第二电阻器梯的连接，将第一电阻器梯的开关状态改变为未翻转状态并将第二梯的开关状态维持在未翻转状态。在时序图中，时钟信号周期(7)中的信号转换器的状态由DAC1连接＝0、DAC1翻转＝1、DAC2连接＝1和DAC2翻转＝0指示，并且在此时钟周期期间闭合的选择器和电源开关被指示为dac2_out、sw1、sw3、sw6和sw8。
在第七时钟信号周期之后，在图3的操作350中，对照预定值X再次检查输出模拟信号DAC_Out。如果输出模拟信号仍大于值X，则针对相同的输入数字信号在相同的循环内再次执行匹配算法，从如先前所描述的时钟信号周期(0)开始。(所述算法在较低时钟下运行，然后是输入数字信号)
根据前述实施例，与选择器的开关状态同步地翻转第一电阻器梯和第二电阻器梯的电源电压减少或消除由信号转换器产生的失真到主机电路的传输。此失真可以呈偶次谐波、瞬变和/或其它杂散信号的形式。此外，前述实施例基于各种电路条件(包括但不限于数字输入信号的量值)来控制失真与噪声之间的折衷。
在一些情况下，不同的连接和开关状态可能会导致输出电压略有不同。通过循环不同的配置，可以针对所述循环生成平均值，所述平均值比整个循环中任何单个状态的任何单一值更精确。
图7示出根据本文中所描述实施例的实施为包括信号转换器的三角积分调制器的例子。可以在无线收发器以及其它电路中使用此类调制器。在此例子中，用具有225kHz带宽和88dB信噪比失真率的5位反馈信号转换器来实施4阶次三角积分调制器。尽管这一类型的三角积分调制器是信号转换器的一个可能应用，但其它实施例可以涉及其它类型的三角积分调制器或将要执行信号转换的另一应用。
参考图7，信号转换器包括环路滤波器710、模数量化器720和反馈环路730。环路滤波器710可以对输入模拟信号701执行噪声整形功能，且所得信号输入到模数量化器中。量化器720可以是N级多位数据转换器，其生成通过反馈环路730反馈到环路滤波器的数字信号。
反馈环路可以包括呈数字独热编码器形式的数字逻辑732和信号转换器735。独热编码器可以将反馈环路730所接收的M位数字信号转换为仅具有一个高(逻辑1)位和其余位为低(逻辑0)位的数字值。由独热编码器生成的数字信号输入到信号转换器735中，所述信号转换器735可以是根据本文中所描述实施例的数模信号转换器。由信号转换器735生成的模拟信号DAC_Out输入到环路滤波器中。在一个实施例中，从多位量化器720输出的数字信号的幅值可以是可控制的，使得可以在硅上对其进行选择。
在一个实施例中，计算机可读介质存储指令，以生成如本文中所描述的开关、连接和其它控制信号。计算机可读介质可以是例如任何类型的只读存储器或随机存取存储器，包括在例如同一芯片或电路板上，所述芯片或电路板上包括信号转换器和/或三角积分调制器的其它部分。存储在介质(例如，存储器95)中的指令可以使与控制器90相对应的处理器执行本文中所描述的方法实施例的操作。
根据前述实施例中的一个或多个实施例，提供一种改善主机电路中的反馈匹配的信号转换器。在一个实施例中，实施匹配算法以减少呈N阶偶次谐波、瞬变形式和/或其它杂散信号形式的失真，或降低性能的失真。另外，可以在不使用DWA算法、过多开关、放大器和其它特征的情况下实施一个或多个实施例，所述其它特征已被证明充当额外的噪声源。因此，本文中所描述的系统和方法实施例可以例如通过提高信号失真率和减少功率消耗来改善其主机电路的整体操作。在一个实施例中，可以在多位三角积分调制器中使用所述信号转换器。
本文中所公开的实施例的控制器、调制器、滤波器、量化器、积分器、编码器、选择器以及其它信号生成和信号处理特征可以在例如可以包括硬件、软件或这两者的逻辑中实施。当至少部分地在硬件中实施时，控制器、调制器、滤波器、量化器、积分器、编码器、选择器以及其它信号生成和信号处理特征可以是例如多种集成电路中的任一者，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、系统单晶片、微处理器或另一类型的处理或控制电路。
当至少部分地在软件中实施时，控制器、调制器、滤波器、量化器、积分器、编码器、选择器以及其它信号生成和信号处理特征可以包括例如存储器或其它存储装置，用于存储例如待由计算机、处理器、微处理器、控制器或其它信号处理装置执行的编码或指令。计算机、处理器、微处理器、控制器或其它信号处理装置可以是本文中所描述的那些或除本文中所描述的元件之外的一种。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其它信号处理装置的操作)的基础的算法，所以用于实施方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其它信号处理装置变换成用于执行本文中所描述的方法的专用处理器。
然而，这些益处、优点、问题解决方案以及可能使任何益处、优点或解决方案发生或变得更明显的任何元件不应被理解为任何或所有权利要求书的重要、必要或基本特征。本发明仅由所附权利要求书限定，包括在本申请未决期间作出的任何修正和所发布的那些权利要求的所有等效物。
尽管已特别参考各种示例性实施例的某些示例性方面来详细地描述各种示例性实施例，但应理解，本发明容许其它示例实施例，并且本发明的细节容许在各种显而易见的方面的修改。如本领域的技术人员容易显而易见，可以实现变化和修改，同时保持在本发明的精神和范围内。因此，前述公开内容、描述和附图仅出于说明目的，并且不以任何方式限制本发明，本发明仅由权利要求书限定。

Claims (10)

1.一种信号转换器，其特征在于，包括：
第一转换器，所述第一转换器被配置成根据数字信号生成第一模拟信号；
第二转换器，所述第二转换器被配置成根据所述数字信号生成第二模拟信号；
信号发生器，所述信号发生器被配置成基于所述第一模拟信号和所述第二模拟信号输出转换后模拟信号；以及
控制器，所述控制器被配置成生成一个或多个控制信号以改变所述第一转换器和所述第二转换器中的至少一个转换器的电源状态，电源状态的所述改变用于抑制所述转换后模拟信号中的谐波。
2.根据权利要求1所述的信号转换器，其特征在于，所述一个或多个控制信号将翻转所述第一转换器和所述第二转换器中的至少一个转换器的所述电源状态，以抑制所述谐波的生成。
3.根据权利要求1所述的信号转换器，其特征在于，所述一个或多个控制信号将在不同周期中改变所述第一转换器和所述第二转换器的所述电源状态。
4.根据权利要求2所述的信号转换器，其特征在于，所述信号发生器包括：
选择器，所述选择器耦合在输出节点与所述第一转换器和所述第二转换器之间，
其中所述控制器将生成一个或多个第三控制信号，以与所述第一转换器和所述第二转换器在所述不同周期中改变的电源状态同步地控制所述选择器的选择状态。
5.根据权利要求4所述的信号转换器，其特征在于：
在第一选择状态下，选择所述第一转换器且不选择所述第二转换器，并且
在第二选择状态下，不选择所述第一转换器且选择所述第二转换器。
6.根据权利要求5所述的信号转换器，其特征在于，所述一个或多个控制信号在所述第一选择状态下翻转所述第二转换器的所述电源状态，并且在所述第二选择状态下翻转所述第一转换器的所述电源状态。
7.根据权利要求1所述的信号转换器，其特征在于：
所述第一信号转换器包括第一电阻器梯，并且
所述第二信号转换器包括第二电阻器梯。
8.根据权利要求1所述的信号转换器，其特征在于，所述控制器被配置成：
将所述数字信号的幅值与预定值进行比较，并且
基于比较结果生成所述一个或多个控制信号，以改变所述第一转换器和所述第二转换器中的至少一个转换器的所述电源状态。
9.根据权利要求1所述的信号转换器，其特征在于，当所述数字信号的所述幅值大于所述预定值时，所述信号发生器将输出所述转换后模拟信号。
10.一种信号转换方法，其特征在于，包括：
根据数字信号生成第一模拟信号；
根据所述数字信号生成第二模拟信号；
基于所述第一模拟信号和所述第二模拟信号输出转换后模拟信号；以及
控制一个或多个控制信号的生成，以改变所述第一转换器和所述第二转换器中的至少一个转换器的电源状态，从而抑制所述转换后模拟信号中的谐波。
CN202110015703.1A 2020-01-06 2021-01-06 用于改善信号转换器中的匹配的系统和方法 Pending CN113078903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/735,031 US10840941B1 (en) 2020-01-06 2020-01-06 System and method for improving matching in a signal converter
US16/735,031 2020-01-06

Publications (1)

Publication Number Publication Date
CN113078903A true CN113078903A (zh) 2021-07-06

Family

ID=73264220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110015703.1A Pending CN113078903A (zh) 2020-01-06 2021-01-06 用于改善信号转换器中的匹配的系统和方法

Country Status (3)

Country Link
US (1) US10840941B1 (zh)
EP (1) EP3846347A1 (zh)
CN (1) CN113078903A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037889A (en) * 1998-03-02 2000-03-14 Hewlett-Packard Company Method to enhance the speed and improve the integral non-linearity matching of multiple parallel connected resistor string based digital-to-analog converters
US6249239B1 (en) * 1999-11-05 2001-06-19 Texas Instruments Incorporated Potentiometric DAC having improved ratiometric output voltage stability
US6611221B1 (en) 2002-08-26 2003-08-26 Texas Instruments Incorporated Multi-bit sigma-delta modulator employing dynamic element matching using adaptively randomized data-weighted averaging
US7576671B2 (en) 2005-08-19 2009-08-18 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US9762256B2 (en) * 2015-04-16 2017-09-12 Maxlinear, Inc. Digital-to-analog converter (DAC) with enhanced dynamic element matching (DEM) and calibration
US10014873B1 (en) 2017-09-25 2018-07-03 Nxp B.V. Resistor ladder digital-to-analog converter with mismatch correction and method therefor

Also Published As

Publication number Publication date
US10840941B1 (en) 2020-11-17
EP3846347A1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
US7961126B2 (en) Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters
US6577257B2 (en) Methods and systems for digital dither
EP3252953B1 (en) Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
US7227491B2 (en) Control apparatus and method for scrambling the assignment of the references of a quantizer in a sigma-delta analogue/digital converter
US5404142A (en) Data-directed scrambler for multi-bit noise shaping D/A converters
US6518899B2 (en) Method and apparatus for spectral shaping of non-linearity in data converters
US6081218A (en) Five-level switched-capacitor DAC, method of operation thereof and sigma-delta converter employing the same
US7561088B1 (en) Multi-loop data weighted averaging in a delta-sigma DAC
US9577654B2 (en) Analog-digital converter and control method
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
WO2007120400A1 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
CN113497626A (zh) 采用开关电容的信号转换电路
CN102624398B (zh) 多比特数模转换器和三角积分模数转换器
CN109815520B (zh) 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法
CN113014263A (zh) 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN108832932B (zh) 一种sigma delta调制器及动态元件匹配方法
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
US20030189504A1 (en) Randomizer for sigma delta type converter
CN107171671B (zh) 一种两级多位量化器及模数转换器
CN113078903A (zh) 用于改善信号转换器中的匹配的系统和方法
CN114070321B (zh) 一种Sigma Delta调制器及动态元件匹配方法
JPH02184119A (ja) オーバーサンプリング形デジタル―アナログ変換回路
CN103684452B (zh) 一种动态单元匹配的方法和装置
CN115085733A (zh) 具备暂停转换功能的模数转换器装置以及其操作方法
US5699064A (en) Oversampling D/A converter using a bidirectional shift register

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination