CN105184365A - 用于非精确计算的数模混合信号处理系统 - Google Patents

Abstract

本发明公开了一种用于非精确计算的数模混合信号处理系统，包括：输入模块，用于将A路B比特的数字输入信号拆解为A*B个单比特的高低电平信号，将所述高低电平信号作为模拟输入信号发送给信号处理模块；信号处理模块，对所述模拟输入信号进行计算得到C路的模拟输出信号，并将所述模拟输出信号发送给输出模块；以及输出模块，用于将所述模拟输出信号转化为D个高低电平信号作为E路F比特的数字信号输出，其中D、E和F均为自然数，且D＝E*F。本发明具有如下优点：可有效地降低运算系统在转换接口上的面积与功耗开销；接口设计的大幅度简化；能够减少面积50％以上并减少能耗60％以上，显著提升了该类系统的应用空间。

Description

用于非精确计算的数模混合信号处理系统

技术领域

本发明涉及计算机及电子信息技术领域，特别涉及类脑运算、近似计算等数模混合信号处理系统。

背景技术

随着信息时代的不断发展，人们对计算复杂度和数据规模的需求呈爆发性增长，而能耗则进而成为约束计算系统性能的一个重要瓶颈。然而，由于传统CMOS技术的发展已经逼近其物理极限，当代的数字系统已经越来越难从工艺上提高系统的能效。同时，在传统的冯诺依曼结构中，高性能CPU所需要的存储带宽也已经逐渐超过了传统存储架构所能提供的有效带宽，进而产生了存储与计算之间新的通信瓶颈。

近年来，随着新工艺的不断产生，忆阻器等新型纳米器件得到了该领域的广泛关注。该类纳米器件不仅拥有很高的集成度，作为阻性器件，它们还能够显著提升计算系统的能效。此外，由于其本身同时具有对历史信息的记忆性，该类阻变性器件能够同时承担计算与存储的任务，具有真正融合计算与存储的潜力，打破传统冯诺依曼结构带来的通信瓶颈，从而进一步显著提升系统的性能与能效。利用上述特性，近年来已有许多工作实现了基于忆阻器阵列等新型器件的人工神经网络系统与近似计算系统等基于非精确计算的数模混合运算系统，在相同性能下获得了高于CPU百倍以上的能效。同时，人工神经网络等类脑运算系统被广泛应用在网络、医疗和金融等应用环境中，在准确度与能效上具有巨大的优势，因此该类基于非精确计算的数模混合运算系统具有巨大的应用前景。

在这类基于非精确计算的数模混合运算系统中，数字信号必须要经过接口转换成某种形式的模拟信号，进而被带入到忆阻器阵列等模拟信号处理模块中运算。因而，该接口是数模混合信号运算系统中的关键部分。在现有的设计中，该接口通常使用传统的数-模/模-数转换电路实现。然而，相比于具有高集成度与高能效的忆阻器阵列等模拟运算电路，这些数-模/模-数转换电路不仅占用了大量的面积，也消耗了远多于模拟电路的能源。实验数据显示，数-模/模-数转换电路在占用的面积和能耗在整个系统中能够达到85％以上，这使得基于非精确计算的数模混合信号处理系统在能耗与面积方面的优势和潜力被浪费了，进而限制了该类系统的进一步发展。

发明内容

本发明旨在至少解决上述技术问题之一。

为此，本发明的一个目的在于提出一种用于提高基于非精确计算的数模混合信号处理系统的能效与集成度且非精确计算的数模混合信号处理系统。

为了实现上述目的，本发明的第一方面的实施例公开了一种用于非精确计算的数模混合信号处理系统，包括：输入模块，用于将A路B比特的数字输入信号拆解为A*B个单比特的高低电平信号，将所述高低电平信号作为模拟输入信号发送给信号处理模块，其中A和B均为自然数，所述模拟输入信号代表一个二进制数值；信号处理模块，对所述模拟输入信号进行计算得到C路的模拟输出信号，并将所述模拟输出信号发送给输出模块，其中C为自然数；以及输出模块，用于将所述C路的模拟输出信号转化为D个高低电平信号，所述D个高低电平信号作为E路F比特的数字信号输出，其中C、D、E和F均为自然数，且D≥C，D＝E*F。

根据本发明实施例的用于非精确计算的数模混合信号处理系统，可有效地降低运算系统在转换接口上的面积与功耗开销。相比于基于数-模/模-数转换电路接口的忆阻器人工神经网络设计方案，本发明以增大忆阻器阵列为代价获得接口设计的大幅度简化，最终在整体系统上获得面积与功效的收益。对于各类数模混合信号处理系统，能够减少面积50％以上并减少能耗60％以上，显著提升了该类系统的应用空间。

另外，根据本发明上述实施例的用于非精确计算的数模混合信号处理系统，还可以具有如下附加的技术特征：

进一步地，在信号处理模块中，对所述A*B个单比特的高低电平信号进行计算得到C个单比特数字信号是通过非布尔式运算得到。

进一步地，所述输出模块中，将所述模拟输出信号转化为D个高低电平信号可通过模拟放大器或其他单路模拟信号处理电路实现。

进一步地，所述输入模块还可用于屏蔽所述A*B个单比特的高低电平信号中至少一路高低电平信号，将剩余的所述高低电平信号作为模拟输入信号发送给信号处理模块。

进一步地，所述输入模块还可设置N组输入接口，第一组所述输入接口接收A1路B1比特的数字输入信号，第二组所述输入接口接收A2路B2比特的数字输入信号，以此类推，其中N、A1、B1、A2、B2、…AN和BN均为自然数，且N≥1，A1+A2+…+AN≤A，B1+B2+…+BN≤B；

所述输出模块还可设置M组输出接口，第一组所述输出接口输出E1路F1比特的数字信号，第二组所述输出接口输出E2路F2比特的数字信号，以此类推，其中M、E1、F1、E2、F2、…EM和FM均为自然数，且M≥1，E1+E2+…+EM≤E，F1+F2+…+FM≤F。

进一步地，所述输入模块拆解的所述高低电平信号中，高电平信号和低电平信号的电平可以与所述数字信号的逻辑电平相同或不同。

进一步地，所述输出模块在所述C路模拟输出信号不能满足数字输出信号需要的精度时，可以额外添加G路高低电平信号，共同组成D路高低电平信号，并被当做E路F比特数字信号输出，其中G为自然数，且C+G＝D。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例的用于非精确计算的数模混合信号处理电路结构图；

图2为与本发明实施例进行对比的基于数-模/模-数转换电路接口的数模混合信号处理电路结构图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

以下结合附图描述根据本发明实施例的用于非精确计算的数模混合信号处理系统。

图1为本发明实施例的用于非精确计算的数模混合信号处理电路结构图，请参考图1，该数模混合信号处理系统的整体电路100包括输入模块110、模拟信号处理模块120、输出模块130。该数模混合信号处理系统的输入信号101为2路8比特数字信号，模拟信号处理模块的输入信号102为去掉最低精度位后展开的14路高低电平信号(无需经过数-模转换)，模拟信号处理模块的输出信号103为24路高低电平信号，数模混合信号处理系统的输出信号104为3路8比特数字输出信号(无需经过多比特模-数转换)。需要注意的是，当输出模块输出需要的位数比实际的多时，可以补一些0在后边。该结构是一种将每一路多比特数字输入/输出信号按照需求拆解成多个单比特高低电平信号，从而直接作为模拟运算模块的模拟输入/输出信号的数模混合信号处理电路设计结构。利用此结构可显著减少由数-模/模-数转换电路带来的大量面积和功耗开销，提高整个系统的集成度与能效。

其中，输入模块110将2路8比特数字输入信号101的每一位精度作为高低电平信号输出。在本发明实施例中，表示每一位精度的数字信号能够满足模拟运算模块对于输入信号电压幅度的要求，因而输入模块110可仅由导线构成。其中输入信号101的每一路数字信号的一个或多个最低精度位根据应用需求可以舍弃。在当前实施例中，数字输入信号的最低精度位被舍弃，每一路数字信号仅最高的7比特被作为模拟高低电平信号输入到模拟信号处理模块中因而实际的模拟信号处理模块输入信号102仅包含14路高低电平信号，如图1中110模块所示。

其中，输出模块130将模拟信号处理模块120处理后的24路模拟输出信号经过基本的模拟放大器转化为24路高低比特信号，并作为数字信号输出。在本发明实施例中，每8路输出模拟信号表征一个精度为8比特的数字信号，因而当前实施例的数模混合信号处理系统的实际输出为3路8比特数字输出信号。

其中，当前实施例的模拟信号处理模块120为规模为14×32×24的基于忆阻器阵列的人工神经网络，可近似等效为一个输入信号为8比特精度数字信号的2×8×3的人工神经网络分类系统。

其中，模拟信号处理模块120将经输入模块110转换后的14路高低电平信号(也是14路单比特数字信号)与输出模块130的16路高低电平输出信号直接作为16个独立的输入/输出信号进行神经网络训练。其中，在实际处理时，模拟信号处理模块120将数字输入信号同样经过数输入模块110转换为14路高低电平信号，在经过模拟信号处理模块120后，24路模拟运算结果经过输出模块130转换为3路8比特数字处理结果，进而输送回数字系统中。

其中，可以通过在训练时重点关注高比特位对应的几路信号来进一步提高系统的准确度，如代表2路8比特输入数字信号101各自前2位精度的实际共4路高低电平输入信号。

图2为与本发明实施例进行对比的基于数-模/模-数转换电路接口的数模混合信号处理电路结构图，如图2所示，为与本发明实施例进行对比的基于ADC/DAC的2×8×3的人工神经网系统结构图。

表1显示了利用本发明的数模混合信号处理系统的运算效果，以及使用本发明的系统相比于传统基于数-模/模-数转换电路接口的数模混合信号处理系统所节约的功耗和面积。可以看出在准确率相当的情况下，通过使用本发明设计的数模混合信号处理系统电路结构，可以以适当增大模拟运算电路规模为代价，显著减少由数-模/模-数转换电路带来的面积和能源消耗。对于多种不同的实际应用，在整个系统层面，本发明节约了平均70％以上的面积与能耗。

表1

利用本发明实施例提出的数模混合信号处理系统电路结构，可有效地减少由传统数模转换引入的额外功耗与面积，突破数模混合运算系统的设计瓶颈，真正挖掘出类脑运算等基于非精确计算的数模混合运算架构与忆阻器等新型纳米器件在能效与集成度方面的潜力，推动新型计算架构的进一步发展。

另外，本发明实施例的用于非精确计算的数模混合信号处理系统的其它构成以及作用对于本领域的技术人员而言都是已知的，为了减少冗余，不做赘述。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。

Claims (7)

1.一种用于非精确计算的数模混合信号处理系统，其特征在于，包括：

输入模块，用于将A路B比特的数字输入信号拆解为A*B个单比特的高低电平信号，将所述高低电平信号作为模拟输入信号发送给信号处理模块，其中A和B均为自然数，所述模拟输入信号代表一个二进制数值；

信号处理模块，对所述模拟输入信号进行计算得到C路的模拟输出信号，并将所述模拟输出信号发送给输出模块，其中C为自然数；以及

输出模块，用于将所述C路的模拟输出信号转化为D个高低电平信号，所述D个高低电平信号作为E路F比特的数字信号输出，其中C、D、E和F均为自然数，且D≥C，D＝E*F。

2.根据权利要求1所述的用于非精确计算的数模混合信号处理系统，其特征在于，在信号处理模块中，对所述A*B个单比特的高低电平信号进行计算得到C个单比特数字信号是通过非布尔式运算得到。

3.根据权利要求1所述的用于非精确计算的数模混合信号处理系统，其特征在于，所述输出模块中，将所述模拟输出信号转化为D个高低电平信号可通过模拟放大器或其他单路模拟信号处理电路实现。

4.根据权利要求1所述的用于非精确计算的数模混合信号处理系统，其特征在于，所述输入模块还可用于屏蔽所述A*B个单比特的高低电平信号中至少一路高低电平信号，将剩余的所述高低电平信号作为模拟输入信号发送给信号处理模块。

5.根据权利要求1所述的用于非精确计算的数模混合信号处理系统，其特征在于，所述输入模块还可设置N组输入接口，第一组所述输入接口接收A1路B1比特的数字输入信号，第二组所述输入接口接收A2路B2比特的数字输入信号，以此类推，其中N、A1、B1、A2、B2、…AN和BN均为自然数，且N≥1，A1+A2+…+AN≤A，B1+B2+…+BN≤B；

所述输出模块还可设置M组输出接口，第一组所述输出接口输出E1路F1比特的数字信号，第二组所述输出接口输出E2路F2比特的数字信号，以此类推，其中M、E1、F1、E2、F2、…EM和FM均为自然数，且M≥1，E1+E2+…+EM≤E，F1+F2+…+FM≤F。

6.根据权利要求1所述的用于非精确计算的数模混合信号处理系统，其特征在于，所述输入模块拆解的所述高低电平信号中，高电平信号和低电平信号的电平可以与所述数字信号的逻辑电平相同或不同。

7.根据权利要求1所述的用于非精确计算的数模混合信号处理系统，其特征在于，所述输出模块在所述C路模拟输出信号不能满足数字输出信号需要的精度时，可以额外添加G路高低电平信号，共同组成D路高低电平信号，并被当做E路F比特数字信号输出，其中G为自然数，且C+G＝D。