JP3014238B2 - 可変論理演算装置 - Google Patents
可変論理演算装置Info
- Publication number
- JP3014238B2 JP3014238B2 JP5102657A JP10265793A JP3014238B2 JP 3014238 B2 JP3014238 B2 JP 3014238B2 JP 5102657 A JP5102657 A JP 5102657A JP 10265793 A JP10265793 A JP 10265793A JP 3014238 B2 JP3014238 B2 JP 3014238B2
- Authority
- JP
- Japan
- Prior art keywords
- logical operation
- logical
- binary
- variable
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
- H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
Description
【０００１】
【産業上の利用分野】本発明は，２値または３値以上を
扱う多値の演算入力データを入力し，外部から指定され
た論理演算を行う可変論理演算装置に関する。
扱う多値の演算入力データを入力し，外部から指定され
た論理演算を行う可変論理演算装置に関する。
【０００２】ＶＬＳＩの設計段階において，設計された
論理回路が仕様通りに動作するかを確認するために，論
理シミュレーションを行う装置が用いられている。この
種の装置では，種々の論理演算を高速に実行できる必要
がある。
論理回路が仕様通りに動作するかを確認するために，論
理シミュレーションを行う装置が用いられている。この
種の装置では，種々の論理演算を高速に実行できる必要
がある。
【０００３】
【従来の技術】論理演算を行うための代表的な方式とし
て，対象となる論理式を構成する論理を個別に演算する
演算器方式と，論理式を一括して演算する真理値表方式
と，プログラマブルな論理回路構築装置を用い，その上
で論理式を実現するＦＰＧＡ方式の３種類ある。
て，対象となる論理式を構成する論理を個別に演算する
演算器方式と，論理式を一括して演算する真理値表方式
と，プログラマブルな論理回路構築装置を用い，その上
で論理式を実現するＦＰＧＡ方式の３種類ある。
【０００４】図２０に示す論理回路の例に従って，これ
らの３つの論理演算方式について説明する。図２０に示
す論理回路は，Ａ，Ｂ，Ｃ，Ｄを入力し，３つの演算論
理Ｇ１，Ｇ２，Ｇ３により，Ｘ＝（Ａ＊Ｂ＋Ｃ）＊Ｄ
（ただし，＊は論理積（ＡＮＤ），＋は論理和（ＯＲ）
を表す）の演算を行う回路である。
らの３つの論理演算方式について説明する。図２０に示
す論理回路は，Ａ，Ｂ，Ｃ，Ｄを入力し，３つの演算論
理Ｇ１，Ｇ２，Ｇ３により，Ｘ＝（Ａ＊Ｂ＋Ｃ）＊Ｄ
（ただし，＊は論理積（ＡＮＤ），＋は論理和（ＯＲ）
を表す）の演算を行う回路である。
【０００５】図２１は，演算器方式の概念図を示す。入
力Ａ，Ｂ，Ｃ，Ｄは，各基本論理演算部２１０に与えら
れ，外部から与えられた論理タイプ２１１によって，演
算結果を選択する。論理式は個別の論理に分割し，各論
理の演算を行う。まず，演算論理Ｇ１に対して入力Ａ，
Ｂの論理演算を行う。その結果と入力Ｃで演算論理Ｇ２
の論理演算を行う。その結果と入力Ｄで演算論理Ｇ３の
論理演算を行い，その結果を論理式の演算結果として出
力する。
力Ａ，Ｂ，Ｃ，Ｄは，各基本論理演算部２１０に与えら
れ，外部から与えられた論理タイプ２１１によって，演
算結果を選択する。論理式は個別の論理に分割し，各論
理の演算を行う。まず，演算論理Ｇ１に対して入力Ａ，
Ｂの論理演算を行う。その結果と入力Ｃで演算論理Ｇ２
の論理演算を行う。その結果と入力Ｄで演算論理Ｇ３の
論理演算を行い，その結果を論理式の演算結果として出
力する。
【０００６】図２２は，真理値表方式の概念図を示す。
この方式では，論理式の入力である演算入力データＡ，
Ｂ，Ｃ，Ｄと，論理の構成を示す論理タイプ２２０とか
らアドレスを生成し，記憶部２２１のそのアドレスの値
を演算結果とする。記憶部２２１には，予め論理式に対
応した演算結果の値を書き込んでおく。
この方式では，論理式の入力である演算入力データＡ，
Ｂ，Ｃ，Ｄと，論理の構成を示す論理タイプ２２０とか
らアドレスを生成し，記憶部２２１のそのアドレスの値
を演算結果とする。記憶部２２１には，予め論理式に対
応した演算結果の値を書き込んでおく。
【０００７】図２３は，ＦＰＧＡ方式の概念図を示す。
この方式では，対象となる演算式に対し，コンパイラ２
３０によりプログラマブルな論理回路構築装置であるＦ
ＰＧＡ上にマッピングするためのデータ変換であるコン
パイルを行い，それをＦＰＧＡに送ることによって，実
際に図２０に示す論理回路と同じ動作をする論理回路を
構築する。その構築されたＦＰＧＡ上の論理回路に対
し，入力Ａ，Ｂ，Ｃ，Ｄを与えることによって論理演算
を行う。
この方式では，対象となる演算式に対し，コンパイラ２
３０によりプログラマブルな論理回路構築装置であるＦ
ＰＧＡ上にマッピングするためのデータ変換であるコン
パイルを行い，それをＦＰＧＡに送ることによって，実
際に図２０に示す論理回路と同じ動作をする論理回路を
構築する。その構築されたＦＰＧＡ上の論理回路に対
し，入力Ａ，Ｂ，Ｃ，Ｄを与えることによって論理演算
を行う。
【０００８】
【発明が解決しようとする課題】図２１に示すような演
算器方式は，機構が簡易であるが，論理式の論理を個別
にしか演算できないため，多くの論理を含む論理式では
演算に時間がかかってしまうという問題がある。
算器方式は，機構が簡易であるが，論理式の論理を個別
にしか演算できないため，多くの論理を含む論理式では
演算に時間がかかってしまうという問題がある。
【０００９】図２２に示すような真理値表方式は，論理
式の演算を一括して行うことができ，また２値以外の多
値の演算にも対応することができる。しかし，論理式毎
にすべての入力に対する演算結果，すなわち論理式に対
応する真理値表の作成が必要となり，必要となる記憶部
２２１の記憶領域も，対応する論理式の入力数の指数乗
に比例して増加するという問題がある。
式の演算を一括して行うことができ，また２値以外の多
値の演算にも対応することができる。しかし，論理式毎
にすべての入力に対する演算結果，すなわち論理式に対
応する真理値表の作成が必要となり，必要となる記憶部
２２１の記憶領域も，対応する論理式の入力数の指数乗
に比例して増加するという問題がある。
【００１０】図２３に示すようなＦＰＧＡ方式は，一括
して論理式の演算を行うことができ，ハードウェアで実
現しているため，高速に演算を実行することができる。
また，真理値表方式のような膨大な記憶部２２１を必要
としないという長所がある。しかし，論理式をそのまま
ＦＰＧＡで実現するため，大規模な論理式を扱う場合，
メモリよりもはるかに高価なＦＰＧＡが大量に必要とな
り，また，論理式をコンパイルする時間も膨大となるた
め，一度実現した演算式を別の論理式に再構築するには
大変時間がかかってしまうという問題がある。
して論理式の演算を行うことができ，ハードウェアで実
現しているため，高速に演算を実行することができる。
また，真理値表方式のような膨大な記憶部２２１を必要
としないという長所がある。しかし，論理式をそのまま
ＦＰＧＡで実現するため，大規模な論理式を扱う場合，
メモリよりもはるかに高価なＦＰＧＡが大量に必要とな
り，また，論理式をコンパイルする時間も膨大となるた
め，一度実現した演算式を別の論理式に再構築するには
大変時間がかかってしまうという問題がある。
【００１１】本発明は上記問題点の解決を図り，木構造
を持った論理式に対し，論理式の設定を容易に行うこと
ができ，なおかつ一括して高速に論理演算を行うことが
できるようにすることを目的とする。
を持った論理式に対し，論理式の設定を容易に行うこと
ができ，なおかつ一括して高速に論理演算を行うことが
できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】図１は，本発明の原理説
明図である。可変論理演算装置１０は，木構造に変換さ
れた論理式に対する論理演算を目的とした，２値または
それ以上の多値の論理演算を行う装置である。可変論理
演算装置１０は，複数の論理演算部１１とそれらを木構
造状に接続する論理演算部接続スイッチ１２とを備え
る。各論理演算部１１は，外部から与えられた論理機能
設定データによって定められる論理演算を行う回路であ
る。論理演算部接続スイッチ１２は，外部から与えられ
た論理演算部接続データによって，論理演算部１１の接
続構成（演算結果を出力する出力端子の構成を含む）を
設定する手段である。可変論理演算装置１０は，論理機
能設定データおよび接続データに基づいて，演算入力デ
ータについて木構造に変換された論理式に対する論理演
算を行うようになっている。
明図である。可変論理演算装置１０は，木構造に変換さ
れた論理式に対する論理演算を目的とした，２値または
それ以上の多値の論理演算を行う装置である。可変論理
演算装置１０は，複数の論理演算部１１とそれらを木構
造状に接続する論理演算部接続スイッチ１２とを備え
る。各論理演算部１１は，外部から与えられた論理機能
設定データによって定められる論理演算を行う回路であ
る。論理演算部接続スイッチ１２は，外部から与えられ
た論理演算部接続データによって，論理演算部１１の接
続構成（演算結果を出力する出力端子の構成を含む）を
設定する手段である。可変論理演算装置１０は，論理機
能設定データおよび接続データに基づいて，演算入力デ
ータについて木構造に変換された論理式に対する論理演
算を行うようになっている。
【００１３】請求項２記載の発明では，論理演算部１１
の入力選択肢を，予め設定されたいくつかの他の論理演
算部１１の出力に限定することにより，内部の木構造を
変更するために外部から与えるべき論理演算部接続デー
タの数を少なくする。すなわち，論理演算部１１間の接
続を予め限定するとともに，それらのすべての接続を論
理演算部接続データによって行うのではなく，必要な接
続だけを論理演算部接続データによって可変にする。
の入力選択肢を，予め設定されたいくつかの他の論理演
算部１１の出力に限定することにより，内部の木構造を
変更するために外部から与えるべき論理演算部接続デー
タの数を少なくする。すなわち，論理演算部１１間の接
続を予め限定するとともに，それらのすべての接続を論
理演算部接続データによって行うのではなく，必要な接
続だけを論理演算部接続データによって可変にする。
【００１４】図２は，接続が固定された論理演算部の出
力を選択する演算方式の概要図である。請求項３記載の
発明では，例えば図２に示すように，論理演算部１１
（Ｇ０〜ＧＥ）の構成を予め固定し，演算出力指定した
論理演算部１１から演算結果を選択して出力する。すな
わち，論理演算部Ｇ０〜は予め固定的に接続され，演算
入力データによって，各論理演算部Ｇ０〜は演算を行
う。そして，論理演算部接続データによって選択回路２
０を制御し，各論理演算部Ｇ０〜の出力ｎ１０〜から演
算結果を選択する。ｎｕｌｌが選択された場合，有効な
データは出力されない。
力を選択する演算方式の概要図である。請求項３記載の
発明では，例えば図２に示すように，論理演算部１１
（Ｇ０〜ＧＥ）の構成を予め固定し，演算出力指定した
論理演算部１１から演算結果を選択して出力する。すな
わち，論理演算部Ｇ０〜は予め固定的に接続され，演算
入力データによって，各論理演算部Ｇ０〜は演算を行
う。そして，論理演算部接続データによって選択回路２
０を制御し，各論理演算部Ｇ０〜の出力ｎ１０〜から演
算結果を選択する。ｎｕｌｌが選択された場合，有効な
データは出力されない。
【００１５】図３は，論理演算部の構成例を示す図であ
る。論理演算部１１の論理機能は，外部から与えられる
論理機能設定データによって，論理演算部１１の内部の
機能であるＡＮＤゲート３１やＯＲゲート３２などの演
算出力から選択される。論理機能設定データは，選択回
路３３の選択制御に用いられる。請求項４記載の発明で
は，図３に示すように，各論理機能設定データが個々の
論理演算部１１に対して別々に供給され，それぞれ独立
に論理機能が設定されるようになっている。
る。論理演算部１１の論理機能は，外部から与えられる
論理機能設定データによって，論理演算部１１の内部の
機能であるＡＮＤゲート３１やＯＲゲート３２などの演
算出力から選択される。論理機能設定データは，選択回
路３３の選択制御に用いられる。請求項４記載の発明で
は，図３に示すように，各論理機能設定データが個々の
論理演算部１１に対して別々に供給され，それぞれ独立
に論理機能が設定されるようになっている。
【００１６】図４は，他の論理演算部の構成例を示す図
である。この図４は，請求項５記載の発明に対応する例
を示している。論理演算部１１の内部構成は，図３に示
す例と同様である。図３に示す例では，論理演算部１１
の論理機能がそれぞれ別々に設定されるのに対し，図４
に示す例では，論理機能設定データが論理演算部１１の
木構造レベル毎に設定される。
である。この図４は，請求項５記載の発明に対応する例
を示している。論理演算部１１の内部構成は，図３に示
す例と同様である。図３に示す例では，論理演算部１１
の論理機能がそれぞれ別々に設定されるのに対し，図４
に示す例では，論理機能設定データが論理演算部１１の
木構造レベル毎に設定される。
【００１７】図５は，入力反転部の概要図であって，可
変論理演算装置１０の初段の論理演算部１１の入力に対
し，入力反転部５０を用いた論理演算方式の原理を説明
するための図である。請求項６記載の発明では，図５に
示すような入力反転部５０を設け，これに対し，演算入
力データを反転するか否かを指示する入力反転切り替え
データを外部から与え，これにより演算入力データをそ
のままの値で，または反転させた値で，それぞれ対応す
る初段の論理演算部１１に入力する。
変論理演算装置１０の初段の論理演算部１１の入力に対
し，入力反転部５０を用いた論理演算方式の原理を説明
するための図である。請求項６記載の発明では，図５に
示すような入力反転部５０を設け，これに対し，演算入
力データを反転するか否かを指示する入力反転切り替え
データを外部から与え，これにより演算入力データをそ
のままの値で，または反転させた値で，それぞれ対応す
る初段の論理演算部１１に入力する。
【００１８】図６は，２値／４値入力切り替え部の概要
図であって，演算入力に対して，２値入力変換部６１ま
たは４値入力変換部６２を用いることによって２値，３
値または４値演算を実現する演算方式の原理を説明する
ための図である。請求項７記載の発明の場合，各論理演
算部１１はそれぞれ２つの多重化された２値論理演算部
６４−１，６４−２を持つ。２値／４値入力切り替え部
６０は，演算入力データを，２値入力変換部６１で２値
演算用データ，４値入力変換部６２で３値または４値演
算用データにそれぞれ変換し，２値／４値切り替えデー
タによって，どちらかの変換部の出力を選択して，初段
の論理演算部１１の入力に与える。
図であって，演算入力に対して，２値入力変換部６１ま
たは４値入力変換部６２を用いることによって２値，３
値または４値演算を実現する演算方式の原理を説明する
ための図である。請求項７記載の発明の場合，各論理演
算部１１はそれぞれ２つの多重化された２値論理演算部
６４−１，６４−２を持つ。２値／４値入力切り替え部
６０は，演算入力データを，２値入力変換部６１で２値
演算用データ，４値入力変換部６２で３値または４値演
算用データにそれぞれ変換し，２値／４値切り替えデー
タによって，どちらかの変換部の出力を選択して，初段
の論理演算部１１の入力に与える。
【００１９】図７は，論理演算部の内部の切り替えによ
る２値／４値演算の概要図であって，論理演算部１１の
内部で２値演算用，４値演算用の演算の切り替えを行う
ようにした論理演算方式の原理を説明するための図であ
る。請求項８記載の発明の場合，各論理演算部１１で
は，それぞれ受け取った入力データについて，２値演算
部７１により２値演算用のデータ，または４値演算部７
２により３値または４値演算用のデータとして演算を行
う。そして，２値／４値切り替えデータによって，２値
演算部７１または４値演算部７２のどちらの演算結果
を，論理演算部出力データとするかを決める。
る２値／４値演算の概要図であって，論理演算部１１の
内部で２値演算用，４値演算用の演算の切り替えを行う
ようにした論理演算方式の原理を説明するための図であ
る。請求項８記載の発明の場合，各論理演算部１１で
は，それぞれ受け取った入力データについて，２値演算
部７１により２値演算用のデータ，または４値演算部７
２により３値または４値演算用のデータとして演算を行
う。そして，２値／４値切り替えデータによって，２値
演算部７１または４値演算部７２のどちらの演算結果
を，論理演算部出力データとするかを決める。
【００２０】図８は，入力変換による二重化された２値
論理演算部の演算方式を示す概要図である。請求項９記
載の発明では，例えば図８に示すように，演算入力デー
タを２値演算用データに変換する２値入力変換部８１に
与えるとともに，３値または４値演算用データに変換す
る４値入力変換部８２に与える。これらの変換部のいず
れかの出力を２値／４値切り替えデータによって選択
し，二重化された２値論理演算部８３を用いて２値論理
演算または３値もしくは４値論理演算を行う。
論理演算部の演算方式を示す概要図である。請求項９記
載の発明では，例えば図８に示すように，演算入力デー
タを２値演算用データに変換する２値入力変換部８１に
与えるとともに，３値または４値演算用データに変換す
る４値入力変換部８２に与える。これらの変換部のいず
れかの出力を２値／４値切り替えデータによって選択
し，二重化された２値論理演算部８３を用いて２値論理
演算または３値もしくは４値論理演算を行う。
【００２１】
【作用】請求項１，請求項２記載の発明では，図１に示
す構成により次のように処理する。論理演算部１１は，
その入力に対して論理機能設定データによって設定され
た論理演算を行い，結果を出力する。論理演算部接続ス
イッチ１２は，論理演算部接続データによって，論理演
算部１１を木構造に接続する。論理機能設定データおよ
び論理演算部接続データによって，各種の木構造に変換
された論理式に対する論理演算を高速に実行することが
できる。
す構成により次のように処理する。論理演算部１１は，
その入力に対して論理機能設定データによって設定され
た論理演算を行い，結果を出力する。論理演算部接続ス
イッチ１２は，論理演算部接続データによって，論理演
算部１１を木構造に接続する。論理機能設定データおよ
び論理演算部接続データによって，各種の木構造に変換
された論理式に対する論理演算を高速に実行することが
できる。
【００２２】請求項３記載の発明の場合，図２に示すよ
うに構成され，各論理演算部Ｇ０〜は，それぞれ与えら
れた入力データの論理演算を行う。ｎ１０〜は各論理演
算部の出力であり，その接続は固定されている。演算結
果の出力は，それぞれの論理演算部の出力ｎ１０〜から
論理演算部接続データによって選択される。論理演算部
接続データによって，それぞれの論理演算部からの出力
ｎ１０〜を選択するので，接続が簡易であり，また小規
模の論理演算を行う場合には，可変論理演算装置１０を
論理的に分割して使用することなどができ，一度に複数
の所望する演算結果を得ることができる。
うに構成され，各論理演算部Ｇ０〜は，それぞれ与えら
れた入力データの論理演算を行う。ｎ１０〜は各論理演
算部の出力であり，その接続は固定されている。演算結
果の出力は，それぞれの論理演算部の出力ｎ１０〜から
論理演算部接続データによって選択される。論理演算部
接続データによって，それぞれの論理演算部からの出力
ｎ１０〜を選択するので，接続が簡易であり，また小規
模の論理演算を行う場合には，可変論理演算装置１０を
論理的に分割して使用することなどができ，一度に複数
の所望する演算結果を得ることができる。
【００２３】請求項４記載の発明の場合，図３に示すよ
うに構成される。各論理演算部Ｇ１〜Ｇ７には，それぞ
れ個別に論理機能設定データ１〜７が割り当てられ，各
論理演算部Ｇ１〜Ｇ７の論理機能が別々に設定される。
これにより各種の論理演算に柔軟に対応することができ
る。
うに構成される。各論理演算部Ｇ１〜Ｇ７には，それぞ
れ個別に論理機能設定データ１〜７が割り当てられ，各
論理演算部Ｇ１〜Ｇ７の論理機能が別々に設定される。
これにより各種の論理演算に柔軟に対応することができ
る。
【００２４】請求項５記載の発明の場合，図４に示すよ
うに構成される。論理演算部Ｇ１〜Ｇ７の木構造レベル
毎に論理機能設定データが割り当てられ，論理機能がレ
ベル毎に設定される。図４に示す例では，論理演算部Ｇ
１に対し論理機能設定データ１，論理演算部Ｇ２，Ｇ３
に対し論理機能設定データ２，また論理演算部Ｇ４〜Ｇ
７に対し論理機能設定データ３が割り当てられるように
なっている。これにより，論理機能設定データを設定す
るための外部からの入力の数を少なくすることができ
る。
うに構成される。論理演算部Ｇ１〜Ｇ７の木構造レベル
毎に論理機能設定データが割り当てられ，論理機能がレ
ベル毎に設定される。図４に示す例では，論理演算部Ｇ
１に対し論理機能設定データ１，論理演算部Ｇ２，Ｇ３
に対し論理機能設定データ２，また論理演算部Ｇ４〜Ｇ
７に対し論理機能設定データ３が割り当てられるように
なっている。これにより，論理機能設定データを設定す
るための外部からの入力の数を少なくすることができ
る。
【００２５】請求項６記載の発明の場合，例えば図５に
示すような入力反転部５０が，初段の論理演算部１１の
入力に対して設けられる。入力反転部５０は，入力反転
切り替えデータによって，演算入力データを反転させる
かそのまま通過させるかを行い，その結果を木構造に接
続された論理演算部１１の初段に与える。これにより簡
単に演算入力データを反転した形の論理式に対応する論
理演算を実現することができる。
示すような入力反転部５０が，初段の論理演算部１１の
入力に対して設けられる。入力反転部５０は，入力反転
切り替えデータによって，演算入力データを反転させる
かそのまま通過させるかを行い，その結果を木構造に接
続された論理演算部１１の初段に与える。これにより簡
単に演算入力データを反転した形の論理式に対応する論
理演算を実現することができる。
【００２６】請求項７記載の発明の場合，図６に示すよ
うに，２値／４値入力切り替え部６０を持つ。２値／４
値入力切り替え部６０には，２値入力変換部６１と４値
入力変換部６２とが設けられている。２値入力変換部６
１は，論理演算部１１で２値の演算を行うための変換を
施す。４値入力変換部６２は，論理演算部１１で３値ま
たは４値の演算を行うための変換を施す。これらの変換
結果のいずれかが，２値／４値切り替えデータによって
選択される。これにより，２値，３値および４値のどの
演算にも対応することが可能となる。
うに，２値／４値入力切り替え部６０を持つ。２値／４
値入力切り替え部６０には，２値入力変換部６１と４値
入力変換部６２とが設けられている。２値入力変換部６
１は，論理演算部１１で２値の演算を行うための変換を
施す。４値入力変換部６２は，論理演算部１１で３値ま
たは４値の演算を行うための変換を施す。これらの変換
結果のいずれかが，２値／４値切り替えデータによって
選択される。これにより，２値，３値および４値のどの
演算にも対応することが可能となる。
【００２７】請求項８記載の発明の場合，図７に示すよ
うに，各論理演算部１１に，２値の演算を行うための２
値演算部７１と，３値または４値の演算を行うための４
値演算部７２が設けられる。論理演算部入力データに対
し，２値演算部７１と４値演算部７２でそれぞれ演算を
行い，２値／４値切り替えデータによってそれらの演算
結果のいずれかを選択する。この方式によっても，２
値，３値および４値のどの演算にも対応することができ
るようになる。
うに，各論理演算部１１に，２値の演算を行うための２
値演算部７１と，３値または４値の演算を行うための４
値演算部７２が設けられる。論理演算部入力データに対
し，２値演算部７１と４値演算部７２でそれぞれ演算を
行い，２値／４値切り替えデータによってそれらの演算
結果のいずれかを選択する。この方式によっても，２
値，３値および４値のどの演算にも対応することができ
るようになる。
【００２８】請求項９記載の発明の場合，図８に示すよ
うに構成される。２値入力変換部８１は，演算入力デー
タについて論理演算部１１で２値の演算を行うための変
換を施す。４値入力変換部８２は，演算入力データにつ
いて論理演算部１１で３値または４値の演算を行うため
の変換を施す。これらの変換結果のいずれかが２値／４
値切り替えデータによって選択され，論理演算部１１へ
送られる。この例の論理演算部１１では，２値論理演算
部８３が二重化されている。これにより同じ論理演算部
１１を用いて，２値，３値または４値の論理演算を行う
ことができる。なお，３値の演算は，４値のうちの１つ
の値を使用しないようにすることで実現することができ
る。
うに構成される。２値入力変換部８１は，演算入力デー
タについて論理演算部１１で２値の演算を行うための変
換を施す。４値入力変換部８２は，演算入力データにつ
いて論理演算部１１で３値または４値の演算を行うため
の変換を施す。これらの変換結果のいずれかが２値／４
値切り替えデータによって選択され，論理演算部１１へ
送られる。この例の論理演算部１１では，２値論理演算
部８３が二重化されている。これにより同じ論理演算部
１１を用いて，２値，３値または４値の論理演算を行う
ことができる。なお，３値の演算は，４値のうちの１つ
の値を使用しないようにすることで実現することができ
る。
【００２９】
【実施例】図９は本発明の一実施例構成図である。図９
において，ｇ１〜ｇ１５は論理演算部である。２値／４
値入力切り替え部６０は，演算入力データであるｉ０〜
ｉ１５に対して，２値／４値切り替えデータにより，図
６で説明したような２値／４値の入力変換を行う。入力
反転部５０は，２値／４値入力切り替え部６０により変
換した演算入力データｉ０〜ｉ１５に対して，それぞれ
１ビットずつの入力反転切り替えデータによって，反転
するかそうでないかを設定する。Ｏ１〜Ｏ１５は，それ
ぞれ論理演算部ｇ１〜ｇ１５の出力に対応している。論
理演算部接続スイッチＳ，Ｓ′は，スイッチの切り替え
によって，２つのデータの接続先を入れ換える。例え
ば，スイッチがオフの場合，論理演算部ｇ８の入力はｉ
０とｉ１，論理演算部ｇ１の入力はＯ２とＯ３である
が，スイッチがオンならば，論理演算部ｇ８の入力はｉ
０とＯ３，論理演算部ｇ１の入力はＯ２とｉ１となる。
において，ｇ１〜ｇ１５は論理演算部である。２値／４
値入力切り替え部６０は，演算入力データであるｉ０〜
ｉ１５に対して，２値／４値切り替えデータにより，図
６で説明したような２値／４値の入力変換を行う。入力
反転部５０は，２値／４値入力切り替え部６０により変
換した演算入力データｉ０〜ｉ１５に対して，それぞれ
１ビットずつの入力反転切り替えデータによって，反転
するかそうでないかを設定する。Ｏ１〜Ｏ１５は，それ
ぞれ論理演算部ｇ１〜ｇ１５の出力に対応している。論
理演算部接続スイッチＳ，Ｓ′は，スイッチの切り替え
によって，２つのデータの接続先を入れ換える。例え
ば，スイッチがオフの場合，論理演算部ｇ８の入力はｉ
０とｉ１，論理演算部ｇ１の入力はＯ２とＯ３である
が，スイッチがオンならば，論理演算部ｇ８の入力はｉ
０とＯ３，論理演算部ｇ１の入力はＯ２とｉ１となる。
【００３０】図１０は論理演算部接続スイッチの実施例
の構成を示す。図１０に示すように，入力Ａ，Ｂに対
し，スイッチＳ＝Ｓ′＝ＯＦＦならば，入力Ａ，Ｂはそ
れぞれＣ，Ｄに接続され，Ｓ＝Ｓ′＝ＯＮならば，入力
Ａ，ＢはそれぞれＤ，Ｃに接続される。
の構成を示す。図１０に示すように，入力Ａ，Ｂに対
し，スイッチＳ＝Ｓ′＝ＯＦＦならば，入力Ａ，Ｂはそ
れぞれＣ，Ｄに接続され，Ｓ＝Ｓ′＝ＯＮならば，入力
Ａ，ＢはそれぞれＤ，Ｃに接続される。
【００３１】図１１は，図９に示す構成において各論理
演算部ｇ１〜ｇ１５の論理機能を個別に設定した場合の
実施例の構成を示す。各論理演算部ｇ１〜ｇ１５に対
し，論理機能設定データ１〜１５をそれぞれ割り当てる
ことにより，論理演算部ｇ１〜ｇ１５の論理機能を個別
に設定することができる。
演算部ｇ１〜ｇ１５の論理機能を個別に設定した場合の
実施例の構成を示す。各論理演算部ｇ１〜ｇ１５に対
し，論理機能設定データ１〜１５をそれぞれ割り当てる
ことにより，論理演算部ｇ１〜ｇ１５の論理機能を個別
に設定することができる。
【００３２】図１２は，図９に示す構成において各論理
演算部ｇ１〜ｇ１５の論理機能を，木構造のレベル毎に
設定した場合の実施例の構成を示す。すなわち，論理演
算部ｇ１に対し論理機能設定データ１を，論理演算部ｇ
２，ｇ３に対し論理機能設定データ２を，論理演算部ｇ
４〜ｇ７に対し論理機能設定データ３を，論理演算部ｇ
８〜ｇ１５に対し論理機能設定データ４をそれぞれ割り
当てることにより，論理演算部ｇ１〜ｇ１５の論理機能
をレベル毎に設定する。図１１に示す実施例に比べ，論
理機能設定データを大幅に少ないデータ数で実現できる
というメリットがある。
演算部ｇ１〜ｇ１５の論理機能を，木構造のレベル毎に
設定した場合の実施例の構成を示す。すなわち，論理演
算部ｇ１に対し論理機能設定データ１を，論理演算部ｇ
２，ｇ３に対し論理機能設定データ２を，論理演算部ｇ
４〜ｇ７に対し論理機能設定データ３を，論理演算部ｇ
８〜ｇ１５に対し論理機能設定データ４をそれぞれ割り
当てることにより，論理演算部ｇ１〜ｇ１５の論理機能
をレベル毎に設定する。図１１に示す実施例に比べ，論
理機能設定データを大幅に少ないデータ数で実現できる
というメリットがある。
【００３３】なお，図１１および図１２の例では，１つ
の論理機能設定データを１ビットとしているが，実現す
る論理タイプの種類数に応じて必要であればビット数を
増やすようにすればよい。また，この場合，シリアルデ
ータとして複数ビット分の論理機能設定データを送るよ
うにしてもよい。
の論理機能設定データを１ビットとしているが，実現す
る論理タイプの種類数に応じて必要であればビット数を
増やすようにすればよい。また，この場合，シリアルデ
ータとして複数ビット分の論理機能設定データを送るよ
うにしてもよい。
【００３４】図１３は，図９に示す入力反転部５０の構
成例を示す。図中，１３０ａ〜１３０ｄは０／１を反転
させるＮＯＴゲート，１３１ａ〜１３１ｄは入力反転切
り替えデータが０（反転をしない）のとき上の信号を選
択し，１（反転する）のとき下の信号を選択する選択回
路，１３２ａ〜１３２ｄは２値／４値切り替えデータが
０（２値）のとき上の信号を選択し，１（３値または４
値）のとき下の信号を選択する選択回路である。なお，
この実施例では，演算入力データ１〜４は，次の図１４
に示す２値／４値変換部１４０を通っていることを前提
としている。
成例を示す。図中，１３０ａ〜１３０ｄは０／１を反転
させるＮＯＴゲート，１３１ａ〜１３１ｄは入力反転切
り替えデータが０（反転をしない）のとき上の信号を選
択し，１（反転する）のとき下の信号を選択する選択回
路，１３２ａ〜１３２ｄは２値／４値切り替えデータが
０（２値）のとき上の信号を選択し，１（３値または４
値）のとき下の信号を選択する選択回路である。なお，
この実施例では，演算入力データ１〜４は，次の図１４
に示す２値／４値変換部１４０を通っていることを前提
としている。
【００３５】２値演算を行う場合，値は“０”，“１”
の２種類であるので，１ビットで表される。４値の場合
には，“０”，“１”，“Ｘ”，“Ｚ”をそれぞれ“０
０”，“１１”，“０１”，“１０”の２ビットで表
す。３値は，４値における“Ｚ”がない場合であり，
“０”，“１”，“Ｘ”をそれぞれ“００”，“１
１”，“０１”の２ビットで表す。論理シミュレータで
は，“Ｘ”はいわゆる不定状態，“Ｚ”は開放（ハイイ
ンピーダンス）状態を表す。
の２種類であるので，１ビットで表される。４値の場合
には，“０”，“１”，“Ｘ”，“Ｚ”をそれぞれ“０
０”，“１１”，“０１”，“１０”の２ビットで表
す。３値は，４値における“Ｚ”がない場合であり，
“０”，“１”，“Ｘ”をそれぞれ“００”，“１
１”，“０１”の２ビットで表す。論理シミュレータで
は，“Ｘ”はいわゆる不定状態，“Ｚ”は開放（ハイイ
ンピーダンス）状態を表す。
【００３６】図１４は，演算入力データが４の場合の２
値／４値変換部の実施例の構成を示す。この図の２値／
４値変換部１４０は，図９に示す２値／４値入力切り替
え部６０に用いられる。図中の１４１，１４２はＡＮＤ
ゲート，１４３，１４４はＯＲゲート，１４５〜１４８
は選択回路を表す。演算入力データに対し，２値／４値
切り替えデータによって，２値変換または４値変換を行
う。選択回路１４５〜１４８は，２値／４値切り替えデ
ータが０（２値）のとき上の信号を選択し，１（３値ま
たは４値）のとき下の信号を選択する。
値／４値変換部の実施例の構成を示す。この図の２値／
４値変換部１４０は，図９に示す２値／４値入力切り替
え部６０に用いられる。図中の１４１，１４２はＡＮＤ
ゲート，１４３，１４４はＯＲゲート，１４５〜１４８
は選択回路を表す。演算入力データに対し，２値／４値
切り替えデータによって，２値変換または４値変換を行
う。選択回路１４５〜１４８は，２値／４値切り替えデ
ータが０（２値）のとき上の信号を選択し，１（３値ま
たは４値）のとき下の信号を選択する。
【００３７】２値変換の場合，論理演算部１１は２値の
演算器を二重化した構成になっているため，入力の並び
の変更を行い，演算入力データを１，３，２，４の順に
並べ換える。４値変換の場合，２値の演算器を二重化し
た論理演算部１１に対応させるため，Ｚ→Ｘ変換，すな
わち“１０”を“０１”に変換して出力する。
演算器を二重化した構成になっているため，入力の並び
の変更を行い，演算入力データを１，３，２，４の順に
並べ換える。４値変換の場合，２値の演算器を二重化し
た論理演算部１１に対応させるため，Ｚ→Ｘ変換，すな
わち“１０”を“０１”に変換して出力する。
【００３８】図１５（Ａ）は，図９に示す論理演算部の
実施例の構成を示し，図１５（Ｂ）〜（Ｅ）はその動作
説明図である。図中，１５０，１５１はＡＮＤゲート，
１５２，１５３はＯＲゲート，１５４，１５５は論理機
能設定データが０のとき上の信号を，１のとき下の信号
を選択する選択回路を表す。
実施例の構成を示し，図１５（Ｂ）〜（Ｅ）はその動作
説明図である。図中，１５０，１５１はＡＮＤゲート，
１５２，１５３はＯＲゲート，１５４，１５５は論理機
能設定データが０のとき上の信号を，１のとき下の信号
を選択する選択回路を表す。
【００３９】入力Ａ１，Ａ０，Ｂ１，Ｂ０に対し，それ
ぞれ二重化したＡＮＤゲート１５０，１５１，ＯＲゲー
ト１５２，１５３で演算を行う。前述したように２値で
演算する場合には，一つの論理値を１ビットで表し，３
値または４値で演算する場合には，一つの論理値を２ビ
ットで表す。図１５（Ｂ）は論理値を２ビットで見た場
合のＡＮＤ論理演算の出力Ｘ１，Ｘ０，図１５（Ｃ）は
論理値を２ビットで見た場合のＯＲ論理演算の出力Ｙ
１，Ｙ０を示している。図１５（Ｄ），（Ｃ）は論理値
を１ビットで見た場合のＡＮＤ論理演算の出力ＸとＯＲ
論理演算の出力Ｙを示している。１ビットで見た場合の
出力ＸまたはＹは，それぞれＸ１とＸ０，またはＹ１と
Ｙ０の２組の出力である。
ぞれ二重化したＡＮＤゲート１５０，１５１，ＯＲゲー
ト１５２，１５３で演算を行う。前述したように２値で
演算する場合には，一つの論理値を１ビットで表し，３
値または４値で演算する場合には，一つの論理値を２ビ
ットで表す。図１５（Ｂ）は論理値を２ビットで見た場
合のＡＮＤ論理演算の出力Ｘ１，Ｘ０，図１５（Ｃ）は
論理値を２ビットで見た場合のＯＲ論理演算の出力Ｙ
１，Ｙ０を示している。図１５（Ｄ），（Ｃ）は論理値
を１ビットで見た場合のＡＮＤ論理演算の出力ＸとＯＲ
論理演算の出力Ｙを示している。１ビットで見た場合の
出力ＸまたはＹは，それぞれＸ１とＸ０，またはＹ１と
Ｙ０の２組の出力である。
【００４０】図１６は，接続が固定された論理演算部の
出力を選択する演算方式の実施例の構成を示す。論理演
算部ｇ１〜ｇ７の接続は，図１６（Ａ）に示すように固
定されている。この実施例では，これらの各論理演算部
ｇ１〜ｇ７からの出力Ｏ１〜Ｏ７を，図１６（Ｂ）に示
す選択回路１６１〜１６４に出力選択データを与えるこ
とによって，演算結果として選択することができるよう
になっている。なお，ｎｕｌｌ（有効でない信号）を選
択することもできる。
出力を選択する演算方式の実施例の構成を示す。論理演
算部ｇ１〜ｇ７の接続は，図１６（Ａ）に示すように固
定されている。この実施例では，これらの各論理演算部
ｇ１〜ｇ７からの出力Ｏ１〜Ｏ７を，図１６（Ｂ）に示
す選択回路１６１〜１６４に出力選択データを与えるこ
とによって，演算結果として選択することができるよう
になっている。なお，ｎｕｌｌ（有効でない信号）を選
択することもできる。
【００４１】図１７は，各論理演算部の内部で２値／４
値の切り替えを行う演算方式の実施例の構成を示す。図
９に示す実施例では，演算入力データは論理演算部に入
る前に，２値／４値の変換を行っているが，本実施例で
は各論理演算部ｇ１〜ｇ１５の内部にその機能を持たせ
ている。
値の切り替えを行う演算方式の実施例の構成を示す。図
９に示す実施例では，演算入力データは論理演算部に入
る前に，２値／４値の変換を行っているが，本実施例で
は各論理演算部ｇ１〜ｇ１５の内部にその機能を持たせ
ている。
【００４２】図１８は，図１７に示す実施例で用いる論
理演算部の構成例を示す。ここでは，説明を簡単にする
ため論理機能はＡＮＤ論理を代表させて示しているが，
もちろん論理機能設定データによってＯＲ論理等の他の
論理演算を実行させることもできるようになっている。
演算入力データ１〜４の４ビットの入力に対し，２つの
２値演算器からなる２値論理演算部１８０と，１つの４
値論理演算部１８１とを持つ。２値演算を行う場合に
は，４値演算の２倍のリテラル数を実現することができ
る。２値／４値切り替えデータによって２値論理演算部
１８０による演算結果または４値論理演算部１８１によ
る演算結果のいずれかを選択して出力する。
理演算部の構成例を示す。ここでは，説明を簡単にする
ため論理機能はＡＮＤ論理を代表させて示しているが，
もちろん論理機能設定データによってＯＲ論理等の他の
論理演算を実行させることもできるようになっている。
演算入力データ１〜４の４ビットの入力に対し，２つの
２値演算器からなる２値論理演算部１８０と，１つの４
値論理演算部１８１とを持つ。２値演算を行う場合に
は，４値演算の２倍のリテラル数を実現することができ
る。２値／４値切り替えデータによって２値論理演算部
１８０による演算結果または４値論理演算部１８１によ
る演算結果のいずれかを選択して出力する。
【００４３】図１９は，入力を変換することによって二
重化された論理演算部で２値，３値または４値の演算を
行う演算方式の実施例の構成を示す。論理演算部１１
は，２値論理演算部を二重化して持つ。２値／４値入力
変換部１９０において，２値／４値切り替えデータによ
り，演算入力データを２値で処理するか４値で処理する
かを設定する。論理演算部１１は，図示のように２値の
論理を二重化した構造となっており，論理機能設定デー
タにより論理機能が設定されるようになっている。
重化された論理演算部で２値，３値または４値の演算を
行う演算方式の実施例の構成を示す。論理演算部１１
は，２値論理演算部を二重化して持つ。２値／４値入力
変換部１９０において，２値／４値切り替えデータによ
り，演算入力データを２値で処理するか４値で処理する
かを設定する。論理演算部１１は，図示のように２値の
論理を二重化した構造となっており，論理機能設定デー
タにより論理機能が設定されるようになっている。
【００４４】
【発明の効果】以上説明したように，本発明によれば，
２値またはそれ以上の多値の木構造を持つ論理演算式に
対し，論理式の設定を容易に行うことができる。また，
あるまとまった単位での一括した論理演算が可能にな
り，論理演算の高速化に寄与するところが大きい。
２値またはそれ以上の多値の木構造を持つ論理演算式に
対し，論理式の設定を容易に行うことができる。また，
あるまとまった単位での一括した論理演算が可能にな
り，論理演算の高速化に寄与するところが大きい。
【図１】本発明の原理説明図である。
【図２】接続が固定された論理演算部の出力を選択する
演算方式の概要図である。
演算方式の概要図である。
【図３】論理演算部の構成例を示す図である。
【図４】他の論理演算部の構成例を示す図である。
【図５】入力反転部の概要図である。
【図６】２値／４値入力切り替え部の概要図である。
【図７】論理演算部の内部の切り替えによる２値／４値
演算の概要図である。
演算の概要図である。
【図８】入力変換による二重化された２値論理演算部の
演算方式の概要図である。
演算方式の概要図である。
【図９】本発明の一実施例構成図である。
【図１０】論理演算部接続スイッチの実施例の構成を示
す図である。
す図である。
【図１１】各論理演算部の論理機能を個別に設定した場
合の実施例の構成を示す図である。
合の実施例の構成を示す図である。
【図１２】各論理演算部の論理機能を木構造のレベル毎
に設定した場合の実施例の構成を示す図である。
に設定した場合の実施例の構成を示す図である。
【図１３】入力反転部の実施例の構成を示す図である。
【図１４】２値／４値変換部の実施例の構成を示す図で
ある。
ある。
【図１５】論理演算部の実施例の構成を示す図である。
【図１６】接続が固定された論理演算部の出力を選択す
る演算方式の実施例の構成を示す図である。
る演算方式の実施例の構成を示す図である。
【図１７】論理演算部の内部で２値／４値の演算切り替
えを行う演算方式の実施例の構成を示す図である。
えを行う演算方式の実施例の構成を示す図である。
【図１８】内部で２値／４値の切り替えを行う論理演算
部の構成例を示す図である。
部の構成例を示す図である。
【図１９】入力を変換することによって二重化された論
理演算部で２値，３値または４値の演算を行う演算方式
の実施例の構成を示す図である。
理演算部で２値，３値または４値の演算を行う演算方式
の実施例の構成を示す図である。
【図２０】論理回路の例を示す図である。
【図２１】演算器方式の概念図である。
【図２２】真理値表方式の概念図である。
【図２３】ＦＰＧＡ方式の概念図である。
１０ 可変論理演算装置 １１ 論理演算部 １２ 論理演算部接続スイッチ
フロントページの続き (72)発明者 下郡 慎太郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 広瀬 文保 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特表 昭61−501121（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 7/00 H03K 19/173 101 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (9)
- 【請求項１】 ２値または３値以上を扱う多値の演算入
力データを入力し，論理演算を行う論理演算装置におい
て，外部から与えられた論理機能設定データによって定
められる論理演算を行う複数の論理演算部(11)と，これ
らの論理演算部(11)を木構造状に接続する手段であっ
て，外部から与えられた接続データによってその接続構
成または出力部位が変更可能に構成された接続手段(12)
とを備え，論理機能設定データおよび接続データに基づ
いて木構造に変換された論理式に対する論理演算を行う
ようにしたことを特徴とする可変論理演算装置。 - 【請求項２】 請求項１記載の可変論理演算装置におい
て，前記論理演算部(11)の入力選択肢を，予め設定され
たいくつかの他の論理演算部(11)の出力に限定すること
により，内部の木構造を変更するために外部から与える
べき接続データの数を少なくしたことを特徴とする可変
論理演算装置。 - 【請求項３】 請求項１または請求項２記載の可変論理
演算装置において，前記論理演算部(11)は予め固定され
た木構造に接続され，前記接続手段(12)に与えられた接
続データによって，所望の論理式と対応した出力を得る
ために必要な１または複数の論理演算部(11)の出力端子
が選択されるようにしたことを特徴とする可変論理演算
装置。 - 【請求項４】 請求項１，請求項２または請求項３記載
の可変論理演算装置において，前記論理機能設定データ
が前記論理演算部(11)の個々に与えられ，前記各論理演
算部(11)の論理機能が外部からの論理機能設定データに
よって個々に設定されることを特徴とする可変論理演算
装置。 - 【請求項５】 請求項１，請求項２または請求項３記載
の可変論理演算装置において，前記論理機能設定データ
が前記論理演算部(11)の木構造レベル毎に与えられ，前
記各論理演算部(11)の論理機能が外部からの論理機能設
定データによって木構造レベル毎に設定されることを特
徴とする可変論理演算装置。 - 【請求項６】 請求項１から請求項５までのいずれかに
記載の可変論理演算装置において，前記木構造を構成す
る初段の論理演算部(11)の入力に対して，その入力を反
転させる入力反転部を有することを特徴とする可変論理
演算装置。 - 【請求項７】 請求項１から請求項６までのいずれかに
記載の可変論理演算装置において，前記各論理演算部(1
1)はそれぞれ２つの多重化された２値演算手段を持つよ
うに構成され，初段の論理演算部(11)の入力に対して，
２値，３値または４値の演算を行うための変換を施す手
段を有することを特徴とする可変論理演算装置。 - 【請求項８】 請求項１から請求項６までのいずれかに
記載の可変論理演算装置において，前記各論理演算部(1
1)は少なくとも２値演算手段および４値演算手段を持つ
ように構成され，前記各論理演算部(11)の内部におい
て，少なくとも２値または４値の演算を切り替える手段
を有することを特徴とする可変論理演算装置。 - 【請求項９】 ２値，３値または４値の演算入力データ
を入力し，論理演算を行う論理演算装置において，２重
化された２値の論理演算を行う論理演算部(11)を備える
とともに，その入力に対して２値，３値または４値で演
算を行うための変換を施す２値／４値変換部を備え，外
部から与えられた切り替えデータによって，同じ論理演
算部(11)を用いて２値，３値および４値のいずれかの論
理演算を行うようにしたことを特徴とする可変論理演算
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5102657A JP3014238B2 (ja) | 1993-04-28 | 1993-04-28 | 可変論理演算装置 |
| US08/202,175 US5424734A (en) | 1993-04-28 | 1994-02-25 | Variable logic operation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5102657A JP3014238B2 (ja) | 1993-04-28 | 1993-04-28 | 可変論理演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06314185A JPH06314185A (ja) | 1994-11-08 |
| JP3014238B2 true JP3014238B2 (ja) | 2000-02-28 |
Family
ID=14333307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5102657A Expired - Fee Related JP3014238B2 (ja) | 1993-04-28 | 1993-04-28 | 可変論理演算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5424734A (ja) |
| JP (1) | JP3014238B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502401A (en) * | 1995-04-26 | 1996-03-26 | Texas Instruments Incorporated | Controllable width or gate |
| US6460134B1 (en) * | 1997-12-03 | 2002-10-01 | Intrinsity, Inc. | Method and apparatus for a late pipeline enhanced floating point unit |
| US6069836A (en) * | 1997-12-11 | 2000-05-30 | Evsx, Inc. | Method and apparatus for a RAM circuit having N-nary word line generation |
| US6275841B1 (en) | 1997-12-11 | 2001-08-14 | Intrinsity, Inc. | 1-of-4 multiplier |
| US6069497A (en) * | 1997-12-11 | 2000-05-30 | Evsx, Inc. | Method and apparatus for a N-nary logic circuit using 1 of N signals |
| US6911846B1 (en) | 1997-12-11 | 2005-06-28 | Intrinsity, Inc. | Method and apparatus for a 1 of N signal |
| US6046931A (en) | 1997-12-11 | 2000-04-04 | Evsx, Inc. | Method and apparatus for a RAM circuit having N-nary output interface |
| US6118716A (en) * | 1997-12-11 | 2000-09-12 | Evsx, Inc. | Method and apparatus for an address triggered RAM circuit |
| US6324239B1 (en) | 1997-12-11 | 2001-11-27 | Intrinsity, Inc. | Method and apparatus for a 1 of 4 shifter |
| US6066965A (en) * | 1997-12-11 | 2000-05-23 | Evsx, Inc. | Method and apparatus for a N-nary logic circuit using 1 of 4 signals |
| AU2003260363A1 (en) * | 2002-04-05 | 2003-10-20 | Principal Software Developments Limited | A supply chain management system and method |
| ZA200708599B (en) * | 2005-03-11 | 2009-03-25 | Commw Scient Ind Res Org | Processing pedigree data |
| US9923292B2 (en) * | 2013-08-07 | 2018-03-20 | Molex, Llc | Connector having a housing with closed loop terminals |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177455A (en) * | 1978-01-09 | 1979-12-04 | Ncr Corporation | Electrically configurable high-low decoder |
-
1993
- 1993-04-28 JP JP5102657A patent/JP3014238B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-25 US US08/202,175 patent/US5424734A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5424734A (en) | 1995-06-13 |
| JPH06314185A (ja) | 1994-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014238B2 (ja) | 可変論理演算装置 | |
| JP3477584B2 (ja) | ロジックシステム | |
| Hotkar et al. | Implementation of Low Power and area efficient carry select Adder | |
| JPH0122652B2 (ja) | ||
| JPH0428180B2 (ja) | ||
| JPH08503570A (ja) | 高速桁上げのためのロジック構造および回路 | |
| JPH01265347A (ja) | アドレス生成装置 | |
| WO1996034351A1 (fr) | Procede de conception de circuits integres a semi-conducteurs et appareil de conception automatique | |
| US7509479B2 (en) | Reconfigurable global cellular automaton with RAM blocks coupled to input and output feedback crossbar switches receiving clock counter value from sequence control unit | |
| Miller et al. | Highly efficient exhaustive search algorithm for optimizing canonical Reed-Muller expansions of boolean functions | |
| Siddiqui et al. | Variable ordering of BDD mapped multi-input multi-output adders using modified genetic algorithm | |
| Roy et al. | A set combine map method for manual synthesis of logic circuits | |
| KR100475012B1 (ko) | 그룹데이터에대한산술연산을수행하는64비트산술연산기 | |
| JPS62187929A (ja) | 算術論理演算装置 | |
| Samoladas et al. | Special-purpose architectures for fuzzy logic controllers | |
| МАРТИНОВИЧ et al. | DESIGN AND SYNTHESIS OF TERNARY LOGIC ELEMENTS | |
| JP2767604B2 (ja) | ファジィ推論装置 | |
| JPH07249062A (ja) | 論理回路の生成方法 | |
| US6671678B1 (en) | Multi-functional arithmetic apparatus with multi value states | |
| EP0413831A1 (en) | Method of representing logic circuit | |
| JPH06348459A (ja) | 論理演算回路 | |
| JPS62150466A (ja) | アドレス制御装置 | |
| JPH02216501A (ja) | コントロール・メモリの作成方法および装置 | |
| JPS62249227A (ja) | シフト装置 | |
| Hardy et al. | Combinational Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| LAPS | Cancellation because of no payment of annual fees |