JPWO2020084981A1 - デバイス連結体の製造方法、及び、デバイス連結体 - Google Patents

デバイス連結体の製造方法、及び、デバイス連結体 Download PDF

Info

Publication number
JPWO2020084981A1
JPWO2020084981A1 JP2020552995A JP2020552995A JPWO2020084981A1 JP WO2020084981 A1 JPWO2020084981 A1 JP WO2020084981A1 JP 2020552995 A JP2020552995 A JP 2020552995A JP 2020552995 A JP2020552995 A JP 2020552995A JP WO2020084981 A1 JPWO2020084981 A1 JP WO2020084981A1
Authority
JP
Japan
Prior art keywords
resin layer
manufacturing
devices
laminate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020552995A
Other languages
English (en)
Other versions
JP6963761B2 (ja
Inventor
奥山　哲雄
哲雄 奥山
俊介 市村
俊介 市村
美唯妃 林
美唯妃 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyobo Co Ltd
Original Assignee
Toyobo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyobo Co Ltd filed Critical Toyobo Co Ltd
Publication of JPWO2020084981A1 publication Critical patent/JPWO2020084981A1/ja
Application granted granted Critical
Publication of JP6963761B2 publication Critical patent/JP6963761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Air Bags (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

無機基板と、樹脂層と、樹脂層上に間隔を置いて搭載された複数のデバイスとをこの順で有する第１の積層体を準備する工程Ａと、第１の積層体上に、複数のデバイスと間隔部分とを覆うようにエラストマー層を形成して第２の積層体を得る工程Ｂと、無機基板を剥離する工程Ｃとを含み、樹脂層は、予め少なくとも複数のデバイスに対応する位置に複数形成されたものであるか、又は、無機基板を剥離する工程Ｃの後に樹脂層の一部を除去することで、少なくとも複数のデバイスに対応する位置に複数の樹脂層として形成されるものであるデバイス連結体の製造方法。

Description

本発明は、デバイス連結体の製造方法、及び、デバイス連結体に関する。
近年、複数のデバイスが間隔を置いて搭載されたシートであって、フレキシブル性と伸縮性とを兼ね備えたものの需要が高まっている。このようなシートは、例えば、身体のような曲面に装着して使用することが想定されている。また、折り曲げ部を有する電子機器や、巻き取ることが可能な電子機器に使用することが想定されている。
特許文献１には、伸縮可能な回路基板に複数の電子部材が設けられた回路基板装置が開示されている。伸縮可能な回路基板の製造方法として、特許文献１には、銅めっきされたポリイミド基板上の銅箔をエッチングして、ミアンダ形パターンを形成し、配線を中心にポリイミド幅２５０μｍとなるようにポリイミド部分をレーザ加工により切り離し、伸縮可能な回路基板を得たことが記載されている(段落［０１３６］、図１９)。
特開２０１８−１１６９５９号公報
しかしながら、特許文献１に記載されているような回路基板の製造方法では、配線のミアンダ形パターンに沿うように、ポリイミド基板をレーザ加工する必要があり、生産性に劣る。特に、配線パターンが狭ピッチになると、レーザ加工に高度の精度が必要となり、大量生産には向かない。なお、ポリイミド基板は、フレキシブル性は有するものの、伸縮性を有さないため、ポリイミド基板をレーザ加工しない構成とすると、回路基板に伸縮性を持たせることはできなくなる。
本発明は上述した課題に鑑みてなされたものであり、その目的は、製造が容易であり、大量生産が可能なデバイス連結体の製造方法を提供することにある。また、本発明は、当該デバイス連結体を提供することにある。
本発明者らは、デバイス連結体の製造方法について鋭意検討を行った。その結果、下記構成を採用すれば、デバイス連結体の製造が容易であり、大量生産が可能であることを見出し、本発明を完成するに至った。
すなわち、本発明に係るデバイス連結体の製造方法は、
無機基板と、樹脂層と、前記樹脂層上に間隔を置いて搭載された複数のデバイスとをこの順で有する第１の積層体を準備する工程Ａと、
前記第１の積層体上に、前記複数のデバイスと前記間隔部分とを覆うようにエラストマー層を形成して第２の積層体を得る工程Ｂと、
前記無機基板を剥離する工程Ｃとを含み、
前記樹脂層は、予め少なくとも前記複数のデバイスに対応する位置に複数形成されたものであるか、又は、前記無機基板を剥離する工程Ｃの後に前記樹脂層の一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層として形成されるものであることを特徴とする。
前記構成によれば、前記第１の積層体上に、前記複数のデバイスと前記間隔部分とを覆うようにエラストマー層を形成（工程Ｂ）した後、前記無機基板を剥離（工程Ｃ）しさえすれば、伸縮性を有するエラストマー層上に複数のデバイスが間隔を置いて搭載されたデバイス連結体を得ることができる。従って、生産性に優れる。
ここで、前記樹脂層は、（１）予め少なくとも前記複数のデバイスに対応する位置に複数形成されたものであるか、又は、（２）前記無機基板を剥離する工程Ｃの後に前記樹脂層の一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層として形成されるものである。すわなち、各デバイスには樹脂層が積層されているものの、各デバイスに対応する樹脂層は、連続していない。従って、１のデバイスと他のデバイスとは、エラストマー層のみで連結されている。その結果、本発明に係る製造方法により得られたデバイス連結体は、伸縮性を有する。
前記構成においては、前記第２の積層体を得る工程Ｂに先立って、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成することが好ましい。
前記第２の積層体を得る工程Ｂに先立って、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成する構成とすれば、レーザの照射量が多い場合、無機基板にレーザが照射される可能性はあるが、エラストマー層にレーザが照射されることはない。従って、安定的にデバイス連結体を製造することができる。
また、前記第２の積層体を得る工程Ｂに先立って、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成する構成とすれば、無機基板上でのレーザ照射となるため、樹脂層へのレーザ照射の位置精度を確保しやすい。
前記構成において、前記第２の積層体を得る工程Ｂは、支持基材付きのエラストマー層を前記第1の積層体に積層する工程Ｂ−１を含み、
前記デバイス連結体の製造方法は、さらに、前記支持基材を剥離する工程Ｄを含むことが好ましい。
支持基材付きのエラストマー層を用いれば、容易に、前記第１の積層体上にエラストマー層を形成して第２の積層体を得ることができる。
前記構成において、前記エラストマー層は、その表面に前記デバイス間を接続するための伸縮性の配線パターンを有することが好ましい。
前記エラストマー層が、その表面に前記デバイス間を接続するための伸縮性の配線パターンを有していると、前記第１の積層体上にエラストマー層を形成した際に、デバイス間の伸縮性を保ちつつ、デバイス同士の配線も同時に行える。
前記構成において、前記配線パターンは、蛇腹型金属配線又は伸縮性金属ペースト配線であることが好ましい。
前記配線パターンが、蛇腹型金属配線又は伸縮性金属ペースト配線であれば、デバイス間の電気的接続を保ちつつ、デバイス間の好適な伸縮性を保つことができる。
前記構成においては、前記無機基板を剥離する工程Ｃの後に、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成する工程Ｅと、
前記一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層を形成する工程Ｆとを有することが好ましい。
前記無機基板を剥離する工程Ｃの後に、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成し（工程Ｅ）、前記一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層を形成（工程Ｆ）すれば、デバイスをエラストマー層へ埋め込んだ後の形状を確認した上で、不要な樹脂層の部分を除去することができる。すなわち、工程Ｂにおいて、エラストマー層や第１の積層体（特に、樹脂層）が変形する可能性があるが、上記構成によれば、これらの変形を確認した上で、不要な樹脂層部分を選択して除去することが可能となる。
前記構成においては、前記第２の積層体を得る工程Ｂに先立って、前記第１の積層体上に、前記複数のデバイス間を接続する伸縮性の配線パターンを形成する工程Ｇを有することが好ましい。
前記第２の積層体を得る工程Ｂに先立って、前記第１の積層体上に、前記複数のデバイス間を接続する伸縮性の配線パターンを形成すれば、デバイスと配線パターンとの間の電気的接続を確実とすることができる。
前記構成においては、前記デバイスが、センサ素子又は発光素子であることが好ましい。
前記デバイスが、センサ素子であると、例えば、形状が変化する面（例えば、皮膚）に貼り付けて、生体の情報を測定等することができる。また、前記デバイスが、発光素子であると、伸縮性のあるディスプレイとすることができる。
また、本発明に係るデバイス連結体は、
エラストマー層と、
前記エラストマー層に付着する複数の樹脂層と、
前記エラストマー層と前記複数の樹脂層との間に介在する複数のデバイスと、
前記複数のデバイス間を接続する伸縮性の配線パターンとを備えることを特徴とする。
前記構成によれば、各デバイスには樹脂層が積層されているものの、各デバイスに対応する樹脂層は、連続していない。従って、１のデバイスと他のデバイスとは、エラストマー層のみで、又は、エラストマー層と伸縮性のある配線パターンとのみで連結されている。その結果、本発明に係るデバイス連結体は、伸縮性を有する。つまり、本発明に係るデバイス連結体は、全体としては伸縮するが、デバイス搭載部分は伸縮しない構成が実現される。また、本発明に係るデバイス連結体は、例えば、前記製造方法により製造することができる。従って、生産性に優れる。
前記構成においては、前記エラストマー層が、前記複数の樹脂層同士の間隔部分の表面まで連続し、かつ、前記間隔部分において前記エラストマー層の表面が前記樹脂層の表面に対して、段差なく形成されていることが好ましい。
前記構成の場合、デバイス形成面がフラットとなるため、例えば、貼り付け対象面に対して、デバイス形成面を、隙間なく貼り付けることができる。
本発明によれば、製造が容易であり、大量生産が可能なデバイス連結体の製造方法を提供することができる。また、当該デバイス連結体を提供することができる。
第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図２Ａの平面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図３Ａの平面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図１７Ａの平面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図１８Ａの平面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図１９Ａの平面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図２０Ａの平面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図２３Ａの平面図である。 第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第４実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 図２５Ａの平面図である。 第４実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第４実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。 第４実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。
以下、本発明の実施形態について説明する。
本実施形態に係るデバイス連結体の製造方法は、
無機基板と、樹脂層と、前記樹脂層上に間隔を置いて搭載された複数のデバイスとをこの順で有する第１の積層体を準備する工程Ａと、
前記第１の積層体上に、前記複数のデバイスと前記間隔部分とを覆うようにエラストマー層を形成して第２の積層体を得る工程Ｂと、
前記無機基板を剥離する工程Ｃとを少なくとも含み、
前記樹脂層は、予め少なくとも前記複数のデバイスに対応する位置に複数形成されたものであるか、又は、前記無機基板を剥離する工程Ｃの後に前記樹脂層の一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層として形成されるものである。
以下では、本実施形態の詳細について、第１実施形態〜第４実施形態に分けて説明することとする。
［第１実施形態］
図１、図２Ａ、図３Ａ、図４〜図８は、第１実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。図２Ｂは、図２Ａの平面図である。図３Ｂは、図３Ａの平面図である。
第１実施形態に係るデバイス連結体の製造方法においては、まず、無機基板１２と、樹脂層１４と、樹脂層１４上に間隔を置いて搭載された複数のデバイス１６とをこの順で有する第１の積層体１０（図２Ａ、図２Ｂ参照）を準備する（工程Ａ）。
第１の積層体１０の準備方法は、特に限定されない。無機基板１２上に樹脂層１４が積層された積層体１１を準備し（図１参照）、積層体１１に、既存の電子デバイス製造用の設備、及び、プロセスを用いて、複数のデバイス１６を形成することにより得ることができる。また、無機基板１２と、樹脂層１４と、樹脂層１４上に間隔を置いて搭載された複数のデバイス１６とをこの順で有する第１の積層体１０を直接に入手してきてもよい。
第１の積層体１０は、公知の方法により製造することができる（例えば、特開２０１０−２８３２６２号公報、特開２０１１−０１１４５５号公報、特開２０１１−２４５６７５号公報等を参照）。以下では、第１の積層体１０について、簡単に説明することする。
＜第１の積層体＞
第１の積層体１０は、無機基板１２と、樹脂層１４と、樹脂層１４上に間隔を置いて搭載された複数のデバイス１６とをこの順で有する。
＜無機基板＞
無機基板１２は、樹脂層１４上にデバイスを形成する際の支持体の役割を有する。無機基板１２は、デバイス連結体が完成するまでのいずれかの段階で、樹脂層１４から剥離される。
無機基板１２としては無機物からなる基板として用いることのできる板状のものであればよく、例えば、ガラス板、セラミック板、半導体ウエハ、金属等を主体としているもの、および、これらガラス板、セラミック板、半導体ウエハ、金属の複合体として、これらを積層したもの、これらが分散されているもの、これらの繊維が含有されているものなどが挙げられる。
前記ガラス板としては、石英ガラス、高ケイ酸ガラス（９６％シリカ）、ソーダ石灰ガラス、鉛ガラス、アルミノホウケイ酸ガラス、ホウケイ酸ガラス（パイレックス（登録商標））、ホウケイ酸ガラス（無アルカリ）、ホウケイ酸ガラス（マイクロシート）、アルミノケイ酸塩ガラス等が含まれる。
前記半導体ウエハとしては、特に限定されないが、シリコンウエハ、ゲルマニウム、シリコン−ゲルマニウム、ガリウム−ヒ素、アルミニウム−ガリウム−インジウム、窒素−リン−ヒ素−アンチモン、ＳｉＣ、ＩｎＰ（インジウム燐）、ＩｎＧａＡｓ、ＧａＩｎＮＡｓ、ＬＴ、ＬＮ、ＺｎＯ（酸化亜鉛）やＣｄＴｅ（カドミウムテルル）、ＺｎＳｅ（セレン化亜鉛）などのウエハが挙げられる。なかでも、好ましく用いられるウエハはシリコンウエハであり、特に好ましくは８インチ以上のサイズの鏡面研磨シリコンウエハである。
前記金属としては、Ｗ、Ｍｏ、Ｐｔ、Ｆｅ、Ｎｉ、Ａｕといった単一元素金属や、インコネル、モネル、ニモニック、炭素銅、Ｆｅ−Ｎｉ系インバー合金、スーパーインバー合金、といった合金等が含まれる。また、これら金属に、他の金属層、セラミック層を付加してなる多層金属板も含まれる。
＜樹脂層＞
樹脂層１４としては、樹脂で形成された層であれば特に限定されないが、耐熱高分子フィルムであることが好ましい。樹脂層１４が耐熱高分子フィルムであると、耐熱高分子フィルム上にデバイス１６を形成する際の熱に耐え得る。
本明細書において、耐熱高分子とは、融点が４００℃以上、好ましくは５００℃以上であり、ガラス転移温度が２５０℃以上、好ましくは３２０℃以上、さらに好ましくは３８０℃以上の高分子である。以下、煩雑さを避けるために単に高分子とも称する。本明細書において、融点、及び、ガラス転移温度は、示差熱分析（ＤＳＣ）により求めるものである。なお、融点が５００℃を越える場合には、該当温度にて加熱した際の熱変形挙動を目し観察することで融点に達しているか否かを判断して良い。
前記耐熱高分子フィルム(以下、単に高分子フィルムとも称する）としては、ポリイミド、ポリアミドイミド、ポリエーテルイミド、フッ素化ポリイミドといったポリイミド系樹脂（例えば、芳香族ポリイミド樹脂、脂環族ポリイミド樹脂）；ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレン−２，６−ナフタレートといった共重合ポリエステル（例えば、全芳香族ポリエステル、半芳香族ポリエステル）；ポリメチルメタクリレートに代表される共重合（メタ）アクリレート；ポリカーボネート；ポリアミド；ポリスルフォン；ポリエーテルスルフォン；ポリエーテルケトン；酢酸セルロース；硝酸セルロース；芳香族ポリアミド；ポリ塩化ビニル；ポリフェノール；ポリアリレート；ポリフェニレンスルフィド；ポリフェニレンオキシド；ポリスチレン等のフィルムを例示できる。
ただし、前記高分子フィルムは、４５０℃以上の熱処理を伴うプロセスに用いられることが多い。前記高分子フィルムのなかでも好ましくは、所謂スーパーエンジニアリングプラスチックを用いたフィルムであり、より具体的には、芳香族ポリイミドフィルム、芳香族アミドフィルム、芳香族アミドイミドフィルム、芳香族ベンゾオキサゾールフィルム、芳香族ベンゾチアゾールフィルム、芳香族ベンゾイミダゾールフィルム等が挙げられる。
前記高分子フィルムの厚さは３μｍ以上が好ましく、より好ましくは１１μｍ以上であり、さらに好ましくは２４μｍ以上であり、より一層好ましくは４５μｍ以上である。前記高分子フィルムの厚さの上限は特に制限されないが、フレキシブル電子デバイスとして用いるためには２５０μｍ以下であることが好ましく、より好ましくは１５０μｍ以下であり、さらに好ましくは９０μｍ以下である。
無機基板１２と樹脂層１４とは、９０°初期剥離強度が、０．０５Ｎ／ｃｍ以上であることが好ましい。前記９０°初期剥離強度が０．０５Ｎ／ｃｍ以上であると、デバイス形成前や形成中に樹脂層１４が無機基板１２から剥がれてしまうことを防止することができる。本明細書において、前記９０°初期剥離強度は、前記第１の積層体を、大気雰囲気下、２００℃１時間熱処理した後の無機基板と樹脂層との間の９０°剥離強度をいう。
前記９０°初期剥離強度の測定条件は、下記の通りである。
無機基板に対して樹脂層を９０°の角度で引き剥がす。
５回測定を行い、平均値を測定値とする。
測定温度 ； 室温（２５℃）
剥離速度 ； １００ｍｍ／ｍｉｎ
雰囲気 ； 大気
測定サンプル幅 ； ２．５ｃｍ
無機基板１２と樹脂層１４とは、大気雰囲気下、２００℃１時間熱処理した後、さらに、５００℃で１時間加熱した後の９０°剥離強度（以下、「加熱後９０°剥離強度」ともいう）が、０．５０Ｎ／ｃｍ以下が好ましく、０．２０Ｎ／ｃｍ以下がより好ましい。また、前記９０°剥離強度は、０．０５Ｎ／ｃｍ以上であることが好ましい。前記９０°剥離強度が０．５０Ｎ／ｃｍ以下であると、デバイス形成後に、無機基板１２と樹脂層１４とを剥離しやすい。また、前記９０°剥離強度が０．０５Ｎ／ｃｍ以上であると、デバイス形成の途中等、意図していない段階での無機基板１２と樹脂層１４との剥離を防止することができる。
前記９０°剥離強度の測定条件は、前記初期剥離強度の測定条件と同様である。
前記９０°初期剥離強度、及び、前記加熱後９０°剥離強度を達成するためには、前記無機基板と前記樹脂層との間に、接着層を設けることが好ましい。
＜接着層＞
接着層としては、前記９０°初期剥離強度、及び、前記加熱後９０°剥離強度を満たすものであれば、特に限定されないが、シランカップリング剤層であることが好ましい。
シランカップリング剤層の詳細については、例えば、特開２０１０−２８３２６２号公報、特開２０１１−０１１４５５号公報、特開２０１１−２４５６７５号公報等に開示されているから、ここでの詳細な説明は省略する。前記シランカップリング剤は、無機基板と樹脂層との間に物理的ないし化学的に介在し、両者間の接着力（前記９０°初期剥離強度）を高める作用を有する。また、加熱後９０°剥離強度が高くなりすぎないようにする作用を有する。
＜デバイス＞
本明細書においてデバイスとは、電気配線を担う片面、両面、あるいは多層構造を有する配線基板、トランジスタ、ダイオードなどの能動素子や、抵抗、キャパシタ、インダクタなどの受動デバイスを含む電子回路、他、圧力、温度、光、湿度などをセンシングするセンサー素子、バイオセンサー素子、発光素子、液晶表示、電気泳動表示、自発光表示などの画像表示素子、無線、有線による通信素子、演算素子、記憶素子、ＭＥＭＳ素子、太陽電池等の発電素子、蓄電素子、薄膜トランジスタなどをいう。
本明細書において、デバイス連結体は、１種類のデバイスを複数有する構成であってもよく、複数種類のデバイスを有する構成であってもよい。複数種類のデバイスの組み合わせは、特に制限されず、例えば、上記のデバイスのなかから適宜複数を組み合わせることができる。
以上、第１の積層体を準備する工程（工程Ａ）について説明した。
工程Ａの後、図３Ａ、図３Ｂに示すように、樹脂層１４の一部を除去するための切断線１８をレーザ照射により樹脂層１４に形成する（工程Ｘ）。
次に、図４に示すように、樹脂層１４のうち、デバイス１６が積層されていない部分を、切断線１８に沿って除去する。これにより、樹脂層１４は、複数のデバイス１６に対応する位置に複数形成された構成となる。すなわち、無機基板１２上に、樹脂層１４とデバイス１６との積層物２０が、複数配置された構成となる。
一方、第１の積層体１０とは別に、支持基材３０付きのエラストマー層３２を準備する（図５参照）。
＜支持基材＞
支持基材３０は、エラストマー層３２を支持するためのものである。
支持基材３０の材質としては、ポリエチレン、ポリプロピレンなどのポリオレフィン樹脂；ナイロン６、ナイロン６６などのポリアミド樹脂；ポリエチレンテレフタレート、ポリトリメチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレン−２，６−ナフタレート、ポリトリメチレンテレフタレートなどのポリエステル樹脂が挙げられる。これらは、混用使用しても構わない前記ポリエステル樹脂は、共重合成分として、例えば、ジエチレングリコール、ネオペンチルグリコール、ポリアルキレングリコールなどのジオール成分や、アジピン酸、セバチン酸、フタル酸、イソフタル酸、２，６−ナフタレンジカルボン酸などのジカルボン酸成分などを共重合したポリエステル樹脂であってもよい。なかでも、機械的強度、耐薬品性、耐熱性の点からポリエステル樹脂が好ましい。
前記ポリエステル樹脂の中でも、物性とコストのバランスからポリエチレンテレフタレートが最も好ましい。
＜エラストマー層＞
エラストマー層３２は、デバイス連結体として完成した際に、伸縮性を有する。エラストマー層３２は、硬化性の材料で形成されていてもよく、可塑性の材料で形成されていてもよい。エラストマー層３２は、デバイス連結体として完成する前は、伸縮性を有していなくてもよい。例えば、エラストマー層３２が硬化性の材料で形成されている場合、硬化前のエラストマー層３２は伸縮性を有していなくてもよい。
エラトスマー層３２の材質としては、シリコーンゴム、ウレタンゴム、フッ素ゴム、オレフィン系エラストマー、スチレン系エラストマー、塩化ビニル系エラストマー等が挙げられる。
次に、支持基材３０付きのエラストマー層３２を第１の積層体１０に積層し、第２の積層体３６（図７参照）を得る（工程Ｂ、工程Ｂ−１）。本実施形態では、図６に示すように、エラストマー層３２とデバイス１６搭載面とを対向させた後、図７に示すように、エラストマー層３２にデバイス１６と樹脂層１４とが埋め込まれるように積層して、第２の積層体３６を得る。ただし、本発明において、工程Ｂ−１は、この例に限定されない。例えば、工程Ｂ−１は、エラストマー層３２にデバイス１６のみを埋め込み、樹脂層１４は埋め込まない態様で、支持基材３０付きのエラストマー層３２を第１の積層体１０に積層してもよい。また、工程Ｂ−１は、エラストマー層３２には何も埋め込まず、エラストマー層３２の表面にデバイス１６が貼り付けられる態様で、支持基材３０付きのエラストマー層３２を第１の積層体１０に積層してもよい。
次に、無機基板１２を剥離する（工程Ｃ）。また、支持基材３０を剥離する（工程Ｄ）。無機基板１２の剥離と、支持基材３０の剥離とは、いずれを先に行ってもよい。ただし、無機基板１２を先に剥離することが好ましい。無機基板１２を先に剥離し、支持基材３０をつけたままの状態で搬送すれば、伸縮部分（エラストマー層３２）をなるべく伸縮させない状態で製品を搬送することができる点で優れる。
以上により、デバイス連結体４０が得られる（図８参照）。その後、必要に応じて、デバイス１６同士を電気的に接続してもよい。この際、接続は、伸縮性の配線パターンを用いることが好ましい。伸縮性の配線パターンの形成方法については、後に説明する。
図８に示すように、デバイス連結体４０では、エラストマー層３２が、複数の樹脂層１４同士の間隔部分１５の表面１５ａまで連続し、かつ、間隔部分１５においてエラストマー層３２の表面３２ａが樹脂層１４の表面１４ａに対して、段差なく形成されている。デバイス連結体４０では、デバイス形成面（エラストマー層３２の表面３２ａ側の面）が段差なく、フラットとなるため、例えば、貼り付け対象面に対して、デバイス形成面（エラストマー層３２の表面３２ａ側の面）を、隙間なく貼り付けることができる。
上述した実施形態では、支持基材付きのエラストマー層を用い、第１の積層体上にエラストマー層を形成して第２の積層体を得る場合について説明した。しかしながら、本発明はこの例に限定されない。例えば、第１の積層体１０（図２Ａ参照）の樹脂層１４上に、液状のエラストマー層形成用組成物を塗布し、硬化させることによりデバイス連結体４０（図８参照）を得ることとしてもよい。
［第２実施形態］
第２実施形態に係るデバイス連結体の製造方法は、樹脂層に切断線を形成するタイミングと、樹脂層のうち、デバイスが積層されていない部分を切断線に沿って除去するタイミングとが異なること以外は、第１実施形態と共通する。そこで、以下では、共通する部分については、説明を省略又は簡略化し、異なる部分について主に説明する。また、第１実施形態と共通する構成については、同一の符号を用いることとする。
図９−図１４は、第２実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。
第２実施形態に係るデバイス連結体の製造方法においては、まず、第１の積層体１０（図２Ａ、図２Ｂ参照）を準備する（工程Ａ）。
次に、支持基材３０付きのエラストマー層３２（図５参照）を第１の積層体１０に積層し、第２の積層体３７（図１０参照）を得る（工程Ｂ、工程Ｂ−１）。本実施形態では、図９に示すように、エラストマー層３２とデバイス１６搭載面とを対向させた後、図１０に示すように、エラストマー層３２にデバイス１６が埋め込まれるように積層して、第２の積層体３７を得る。
次に、図１１に示すように、無機基板１２を剥離する（工程Ｃ）。
次に、図１２に示すように、樹脂層１４の一部を除去するための切断線１８をレーザ照射により樹脂層１４に形成する（工程Ｅ）。
次に、図１３に示すように、樹脂層１４のうち、デバイス１６が積層されていない部分を、切断線１８に沿って除去する（工程Ｆ）。これにより、樹脂層１４は、複数のデバイス１６に対応する位置に複数形成された構成となる。
第２実施形態では、無機基板１２を剥離する工程Ｃの後に、樹脂層１４の一部を除去するための切断線１８をレーザ照射により樹脂層１４に形成し（工程Ｅ）、前記一部を除去することで、複数のデバイス１６に対応する位置に複数の樹脂層１４を形成（工程Ｆ）しているため、デバイス１６をエラストマー層３２へ埋め込んだ後の形状を確認した上で、不要な樹脂層１４の部分を除去することができる。すなわち、工程Ｂにおいて、エラストマー層３２や第１の積層体１０（特に、樹脂層１４）が変形する可能性があるが、第２実施形態では、これらの変形を確認した上で、不要な樹脂層部分を選択して除去することが可能となる。
その後、支持基材３０を剥離する。
以上により、第２実施形態に係るデバイス連結体４２が得られる（図１４参照）。
［第３実施形態］
第３実施形態に係るデバイス連結体の製造方法は、デバイス同士を接続する配線を設ける点で異なる。そこで、以下では、第１実施形態と共通する部分については、説明を省略又は簡略化し、異なる部分について主に説明する。また、第１実施形態と共通する構成については、同一の符号を用いることとする。
図１５、図１６、図１７Ａ、図１８Ａ、図１９Ａ、図２０Ａ、図２１、図２２、図２３Ａ、図２４は、第３実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。図１７Ｂは図１７Ａの平面図、図１８Ｂは図１８Ａの平面図、図１９Ｂは図１９Ａの平面図、図２０Ｂは図２０Ａの平面図、図２３Ｂは図２３Ａの底面図である。
第３実施形態に係るデバイス連結体の製造方法においては、まず、無機基板１２上に樹脂層１４が積層された積層体１１を準備する（図１参照）。
次に、樹脂層１４上に、電極取り出し用配線５４を作製する（図１６参照）。電極取り出し用配線５４の作製方法は特に限定されず、従来公知の方法を採用することができる。例えば、図１５に示すように、樹脂層１４上に金属層５２を形成し、その後、感光レジストを金属層５２上に塗布し、露光、現像、エッチングすることによって電極取り出し用配線５４を作製する。
次に、図１７Ａ、図１７Ｂに示すように、電極取り出し用配線５４上の、デバイス１６を接合する予定の箇所に、バンプ５６を形成する。
次に、図１８Ａ、図１８Ｂに示すように、デバイス１６をバンプ５６上に配置し、リフロー等により、デバイス１６と電極取り出し用配線５４とをバンプ５６を介して接合する。
次に、図１９Ａ、図１９Ｂに示すように、樹脂層１４の一部を除去するための切断線１８をレーザ照射により樹脂層１４に形成する（工程Ｘ）。
その後、電極取り出し用配線５４と、後述するエラストマー層３２上の配線パターン３４とを接合するためのバンプ５８を形成する（図１９Ａ、図１９Ｂ参照）。以上により、第１の積層体６０が得られる。
一方、第１の積層体６０とは別に、支持基材３０付きのエラストマー層３２を準備する（図２０Ａ、図２０Ｂ参照）。エラストマー層３２上には、配線パターン３４、及び、回路引き出し配線３５が形成されている。配線パターン３４は、従来公知の伸縮性を有する配線パターンである。エラストマー層３２上への配線パターン３４、及び、回路引き出し配線３５の形成方法は、特に限定されず、従来公知の方法を採用することができる。例えば、メタルマスクを用いてエラストマー層３２上に、配線パターン３４、及び、回路引き出し配線３５の形状となるようにスパッタを行い、その後、スパッタ部分に電解めっきを行って厚さを成長させることにより配線パターン３４、及び、回路引き出し配線３５を作製する。配線パターン３４は、本実施形態のように蛇腹型金属配線であることが好ましい。
また、配線パターン３４は、導電性フィラーを含む導電性組成物を塗布すること等によって形成される伸縮性金属ペースト配線であってもよい。配線パターン３４としては、例えば、国際公開第２０１５／００５２０４号に記載の導電性パターンを採用することもできる。配線パターン３４が、蛇腹型金属配線又は伸縮性金属ペースト配線であれば、デバイス１６間の電気的接続を保ちつつ、デバイス１６間の好適な伸縮性を保つことができる。
次に、第１の積層体６０（図１９Ａ、図１９Ｂ参照）の樹脂層１４のうち、デバイス１６が積層されていない部分を、切断線１８に沿って除去する。その後、支持基材３０付きのエラストマー層３２（図２０Ａ、図２０Ｂ参照）を第１の積層体６０に積層し、第２の積層体を得る（工程Ｂ、工程Ｂ−１）。本実施形態では、図２１に示すように、エラストマー層３２とデバイス１６搭載面とを対向させた後、図２２に示すように、両者を近づけて、さらに、エラストマー層３２にデバイス１６が埋め込まれるように積層して、第２の積層体を得る。これにより、エラストマー層３２上の回路引き出し配線３５と樹脂層１４上のバンプ５８とも電気的に接続される。
次に、無機基板１２を剥離する（工程Ｃ）。これにより、樹脂層１４は、複数のデバイス１６に対応する位置に複数形成された構成となる（図２３Ａ、図２３Ｂ参照）。
その後、支持基材３０を剥離する。
以上により、第３実施形態に係るデバイス連結体４４が得られる（図２４参照）。本発明においては、第３実施形態のように、無機基板１２を剥離する工程（工程Ｃ）の後に支持基材３０を剥離することが好ましい。これにより、エラストマー層３２とエラストマー層３２上の配線パターン３４とが第２の積層体が得られる前に伸びたり変形したりすることを抑制することができる。
［第４実施形態］
第４実施形態に係るデバイス連結体の製造方法は、配線パターン、及び、回路引き出し配線を樹脂層１４上に形成する点で、第３実施形態とは異なる。そこで、以下では、第３実施形態と共通する部分については、説明を省略又は簡略化し、異なる部分について主に説明する。また、第３実施形態と共通する構成については、同一の符号を用いることとする。
図２５Ａ、図２６−図２８は、第４実施形態に係るデバイス連結体の製造方法を説明するための模式的断面図である。図２５Ｂは図２５Ａの平面図である。
第４実施形態に係るデバイス連結体の製造方法においては、まず、第３実施形態と同様にして、第１の積層体６０を得る（図１９Ａ、日１９Ｂ参照）。
次に、図２５Ａ、図２５Ｂに示すように、第１の積層体６０上に配線パターン７４、及び、回路引き出し配線７５を形成する（工程Ｇ）。具体的には、一方のデバイス１６のバンプ５８と他方のデバイス１６のバンプ５８とが電気的に接続されるように配線パターン７４、及び、回路引き出し配線７５を形成する。配線パターン７４、及び、回路引き出し配線７５の形成方法は、配線パターン３４、及び、回路引き出し配線３５と同様にして形成することができる。
次に、支持基材３０付きのエラストマー層３２（図５参照）を第１の積層体６０（図２５Ａ、図２５Ｂ参照）に積層し、第２の積層体７６を得る（工程Ｂ、工程Ｂ−１）。本実施形態では、図２６に示すように、エラストマー層３２とデバイス１６搭載面とを対向させた後、両者を近づけて、図２７示すように、エラストマー層３２にデバイス１６が埋め込まれるように積層して、第２の積層体７６を得る。
次に、無機基板１２を剥離する（工程Ｃ）。その後、樹脂層１４のうち、デバイス１６が積層されていない部分を、切断線１８に沿って除去する。これにより、樹脂層１４は、複数のデバイス１６に対応する位置に複数形成された構成となる（図２８参照）。
その後、支持基材３０を剥離する。
以上により、第４実施形態に係るデバイス連結体７８が得られる（図２４参照）。
以上、本実施形態（第１実施形態〜第４実施形態、及び、これらの変形例）によれば、第１の積層体上に、複数のデバイスを覆うようにエラストマー層を形成（工程Ｂ）した後、無機基板を剥離（工程Ｃ）しさえすれば、伸縮性を有するエラストマー層上に複数のデバイスが間隔を置いて搭載されたデバイス連結体を得ることができる。従って、生産性に優れる。また、各デバイスには樹脂層が積層されているものの、各デバイスに対応する樹脂層は、連続していない。従って、１のデバイスと他のデバイスとは、エラストマー層のみで連結されている。その結果、本実施形態に係る製造方法により得られたデバイス連結体は、伸縮性を有する。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
なお、下記の実施例１は、第３実施形態に対応する実施例であるので、以下では、第３実施形態の説明に用いた図面も参照しつつ、説明する。
＜デバイス連結体の作製＞
（実施例１）
直径２００ｍｍ、厚さ０．７ｍｍのガラス基板を準備した。前記ガラス基板に超音波水洗浄、及び、紫外線／オゾン洗浄（ＵＶ／Ｏ３洗浄）を行った。紫外線／オゾン洗浄は、ＵＶオゾン洗浄改質装置（ランテクニカルサービス社製、ＳＫＲ１１０２Ｎ−０３）を用い、ランプからの距離３０ｍｍにて１分間の照射を行った。
３−アミノプロピルトリメトキシシラン（信越化学工業社製、ＫＢＭ−９０３）を１質量％を含むようにイソプロパノールで希釈した溶液を調製した。
前記ガラス基板をスピンコーター（ジャパンクリエイト社製、ＭＳＣ−５００Ｓ）に設置した。前記ガラス基板に前記溶液を滴下し、回転数５０００ｒｐｍで回転させた後、回転数２０００ｒｐｍで回転させて、前記溶液を前記ガラス基板に塗布した。その後、クリーンベンチで１分間放置して乾燥させ、ガラス基板上に、シランカップリング剤層を形成した。
前記シランカップリング剤層上に、直径１９６ｍｍ、厚さ３８μｍのポリイミドフィルム（東洋紡製、ＸＥＮＯＭＡＸ（登録商標））を貼り付けた。貼り付けは、ガラス基板の中心とポリイミドフィルムの中心とが合わさるようにして行った。また、貼り付けは、ラミネーター（ＭＣＫ社製、ＭＲＫ−１０００）を用い、クリーンルーム内、２２℃、５５％ＲＨの条件下で、ラミネート速度：５０ｍｍ／秒、エアー元圧力：０．５５ＭＰａにて行った。
次に、ポリイミドフィルム面に、２元マグネトロンスパッタ装置によってＮｉＣｒ層を約１５ｎｍ堆積させ、次いで、Ｃｕ層を約２５０ｎｍ堆積させた。その後、電界めっきによってＣｕ層の膜厚を５μｍにまで成長させた。
次に、感光レジストをＣｕ層の上に塗布し、露光、現像、エッチングによって電極取り出し用配線（図１６の電極取り出し用配線５４に相当）を作製した。
次に、電極取り出し用配線上の、チップを接合する箇所に、はんだペースト（タムラ製作所社製、製品名ＴＬＦ−８０１−１７）を印刷した（図１７Ａのバンプ５６に相当）。前記はんだペーストは、チップと電極取り出し用配線とを電気的に接続するバンプとなる。
次に、デバイスとしてのチップ型のサーミスター（村田製作所製 製品名ＰＲＦ１５ＡＲ１０２ＲＢ６ＲＣ、サイズ１ｍｍ×０．５ｍｍ）をはんだペースト上に置いた。その後、リフローによりはんだ接合を形成した（図１８Ａ参照）。なお、チップ型のサーミスターは、１０ｍｍ間隔で配置した。
次に、１のデバイスと他のデバイスとが分離されるように、ポリイミドフィルムをレーザカットした（図１９Ａ参照）。レーザカットは、ｎａｎｏＵＶレーザ（武井電機工業株式会社製）を用い、８．５Ｗ、１００Ｈｚにて同一箇所を３回スキャンして行った。チップ型のサーミスターの中心から上下左右それぞれ所定距離の部分で縦横にポリイミドフィルムに切断線を入れた。
その後、電極取り出し用配線と、後述するシリコーンシート上の回路とを接合するためのはんだペーストを所定箇所に印刷した（図１９Ａのバンプ５８に相当）。前記はんだペーストは、電極取り出し用配線と、後述するシリコーンシート上の回路とを電気的に接続するバンプとなる。
以上により、ガラス基板と、ポリイミドフィルムと、ポリイミドフィルムと上に間隔を置いて搭載された複数のデバイスとを有する第１の積層体を得た。
また、第１の積層体とは別に、シリコーンシート／ＰＥＴフィルム積層体（製品名クレハエラストマー社製ＳＣ５０Ｊ５Ｓ）を準備した。
前記シリコーンシート上に、下地層としてエポキシ接着剤を塗布し、硬化させた。下地層は、前記電極取り出し用配線に対応する部分（回路引き出し配線部分）、及び、回路形成部分にのみ形成した。次に、回路引き出し配線部分及び回路形成部分以外をメタルマスクで覆い、下地層上に、Ｃｕ層をスパッタによって作製して、回路を形成した。その後、電解めっきによってＣｕ層の膜厚を１０μｍにまで成長させた（図２０Ａ参照）。
次に、ポリイミドフィルムと接着するため、回路がない部分のみが接着するように、接着剤シートＴＳＵ００８０（東洋インキ社製）を切り抜いたものをシリコーンシート上に１００℃でロールラミネートした。
次に、画像処理によって位置合わせをしながら前記第１の積層体に、ＰＥＴ／シリコーン樹脂積層体をラミネーター（三共製、ＨＡＬ５５０）によって貼り合わせ、第２の積層体を得た。その後、１５０℃で２分の加熱を行った。これにより、シリコーンシート上の回路引き出し配線を、ポリイミドフィルム上のはんだペーストに接続した。
その後、ガラス基板の剥離と、レーザによって切り抜かれているポリイミドフィルムの剥離を手作業により行った。さらに、ＰＥＴフィルムを手作業によって取り除いた。以上により、実施例１に係るデバイス連結体を得た（図２３Ａ参照）。
得られたデバイス連結体において、各デバイスにはポリイミドフィルムが積層されているものの、各デバイスに対応するポリイミドフィルムは、連続していなかった。従って、１のデバイスと他のデバイスとは、シリコーンシートのみで連結されている。その結果、実施例１のデバイス連結体は、伸縮性を有する。また、実施例１のデバイス連結体において、デバイス同士が、シリコーンシートの表面に形成された伸縮性の配線パターンにより接続されているため、各デバイスに給電等することも可能である。
１０、６０ 第１の積層体
１２ 無機基板
１４ 樹脂層
１４ａ 表面
１５ 間隔部分
１５ａ 表面
１６ デバイス
１８ 切断線
３０ 支持基材
３２ エラストマー層
３２ａ 表面
３４、７４ 配線パターン
３５、７５ 回路引き出し配線
３６、３７、７６ 第２の積層体
４０、４２、４４、７８ デバイス連結体
５２ 金属層
５４ 電極取り出し用配線
５６ バンプ
５８ バンプ

Claims (10)

  1. 無機基板と、樹脂層と、前記樹脂層上に間隔を置いて搭載された複数のデバイスとをこの順で有する第１の積層体を準備する工程Ａと、
    前記第１の積層体上に、前記複数のデバイスと前記間隔部分とを覆うようにエラストマー層を形成して第２の積層体を得る工程Ｂと、
    前記無機基板を剥離する工程Ｃとを含み、
    前記樹脂層は、予め少なくとも前記複数のデバイスに対応する位置に複数形成されたものであるか、又は、前記無機基板を剥離する工程Ｃの後に前記樹脂層の一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層として形成されるものであることを特徴とするデバイス連結体の製造方法。
  2. 前記第２の積層体を得る工程Ｂに先立って、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成する工程Ｘを有することを特徴とする請求項１に記載のデバイス連結体の製造方法。
  3. 前記第２の積層体を得る工程Ｂは、支持基材付きのエラストマー層を前記第１の積層体に積層する工程Ｂ−１を含み、
    前記デバイス連結体の製造方法は、さらに、
    前記支持基材を剥離する工程Ｄ
    を含むことを特徴とする請求項１又は２に記載のデバイス連結体の製造方法。
  4. 前記エラストマー層は、その表面に前記デバイス間を接続するための伸縮性の配線パターンを有することを特徴とする請求項３に記載のデバイス連結体の製造方法。
  5. 前記配線パターンは、蛇腹型金属配線又は伸縮性金属ペースト配線であることを特徴とする請求項４に記載のデバイス連結体の製造方法。
  6. 前記無機基板を剥離する工程Ｃの後に、前記樹脂層の一部を除去するための切断線をレーザ照射により前記樹脂層に形成する工程Ｅと、
    前記一部を除去することで、少なくとも前記複数のデバイスに対応する位置に複数の樹脂層を形成する工程Ｆとを有することを特徴とする請求項１に記載のデバイス連結体の製造方法。
  7. 前記第２の積層体を得る工程Ｂに先立って、前記第１の積層体上に、前記複数のデバイス間を接続する伸縮性の配線パターンを形成する工程Ｇを有することを特徴とする請求項１に記載のデバイス連結体の製造方法。
  8. 前記デバイスが、センサ素子又は発光素子であることを特徴とする請求項１〜７いずれか１項に記載のデバイス連結体の製造方法。
  9. エラストマー層と、
    前記エラストマー層に付着する複数の樹脂層と、
    前記エラストマー層と前記複数の樹脂層との間に介在する複数のデバイスと、
    前記複数のデバイス間を接続する伸縮性の配線パターンとを備えることを特徴とするデバイス連結体。
  10. 前記エラストマー層が、前記複数の樹脂層同士の間隔部分の表面まで連続し、かつ、前記間隔部分において前記エラストマー層の表面が前記樹脂層の表面に対して、段差なく形成されていることを特徴とする請求項９に記載のデバイス連結体。
JP2020552995A 2018-10-22 2019-09-24 デバイス連結体の製造方法 Active JP6963761B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018198607 2018-10-22
JP2018198607 2018-10-22
PCT/JP2019/037284 WO2020084981A1 (ja) 2018-10-22 2019-09-24 デバイス連結体の製造方法、及び、デバイス連結体

Publications (2)

Publication Number Publication Date
JPWO2020084981A1 true JPWO2020084981A1 (ja) 2021-04-08
JP6963761B2 JP6963761B2 (ja) 2021-11-10

Family

ID=70331353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020552995A Active JP6963761B2 (ja) 2018-10-22 2019-09-24 デバイス連結体の製造方法

Country Status (7)

Country Link
US (1) US20210345484A1 (ja)
EP (1) EP3873182A4 (ja)
JP (1) JP6963761B2 (ja)
KR (1) KR102461568B1 (ja)
CN (1) CN112470554B (ja)
TW (1) TWI816902B (ja)
WO (1) WO2020084981A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100330338A1 (en) * 2009-06-29 2010-12-30 Boyce Mary C Structured material substrates for flexible, stretchable electronics
US20140218872A1 (en) * 2013-02-06 2014-08-07 Electronics And Telecommunications Research Institute Electronic circuit and method of fabricating the same
WO2017138388A1 (ja) * 2016-02-12 2017-08-17 東洋紡株式会社 衣服型電子機器、および衣服型電子機器の製造方法
WO2017159456A1 (ja) * 2016-03-16 2017-09-21 東洋紡株式会社 ウェアラブル・スマート・デバイス
JP2017188546A (ja) * 2016-04-05 2017-10-12 日立化成株式会社 硬化性樹脂シート、電気回路用可撓性基材、可撓性電気回路体及び半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046250A (ja) * 2001-02-28 2003-02-14 Furukawa Electric Co Ltd:The ビア付きビルドアップ用多層基板及びその製造方法
WO2005076335A1 (en) * 2004-02-07 2005-08-18 Grapion Technologies Korea Co., Ltd. Composite shape electro-forming member, its electro-forming master and method for manufacturing the same
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
WO2010086034A1 (en) * 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
JP5483921B2 (ja) * 2009-04-22 2014-05-07 株式会社メイコー プリント基板の製造方法
JP2010283300A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP5152104B2 (ja) 2009-06-08 2013-02-27 東洋紡株式会社 積層体およびその製造方法
JP5304490B2 (ja) 2009-07-02 2013-10-02 東洋紡株式会社 積層体およびその製造方法
JP5531781B2 (ja) 2010-05-25 2014-06-25 東洋紡株式会社 積層体、電気回路付加積層板、半導体付加積層体およびその製造方法
TWI530392B (zh) * 2011-04-15 2016-04-21 東洋紡績股份有限公司 積層體與其製造方法、使用該積層體之裝置構造體之製作方法
CN104395080B (zh) * 2012-06-20 2016-08-17 东洋纺株式会社 层叠体的制作方法、层叠体、利用了该层叠体的带器件的层叠体的制作方法以及带器件的层叠体
JP2014022459A (ja) * 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
KR20140049314A (ko) * 2012-10-17 2014-04-25 한국전자통신연구원 신축성 전자 디바이스 및 그의 제조방법
KR101837316B1 (ko) 2013-07-08 2018-03-09 도요보 가부시키가이샤 도전성 페이스트
JP6272690B2 (ja) * 2013-12-26 2018-01-31 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6313165B2 (ja) * 2014-08-29 2018-04-18 日東電工株式会社 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
JP2016076531A (ja) * 2014-10-03 2016-05-12 大日本印刷株式会社 弾性ウェアラブルフレキシブル基板、及び弾性ウェアラブル複合モジュール
WO2016093210A1 (ja) * 2014-12-08 2016-06-16 株式会社フジクラ 伸縮性基板
US9770759B2 (en) * 2014-12-10 2017-09-26 Washington State University Highly stretchable interconnect devices and systems
JP6518451B2 (ja) * 2015-02-02 2019-05-22 株式会社フジクラ 伸縮性回路基板
JP2016178121A (ja) * 2015-03-18 2016-10-06 タツタ電線株式会社 ストレッチャブルケーブルおよびストレッチャブル回路基板
JP6686420B2 (ja) * 2015-12-22 2020-04-22 住友ベークライト株式会社 配線基板、電子装置、および配線基板の製造方法
US10546664B2 (en) * 2016-01-13 2020-01-28 Toyobo Co., Ltd. Stretchable conductor composition, paste for forming stretchable conductor, garment comprising wiring comprising stretchable conductor composition, and method for producing same
JP6823472B2 (ja) * 2016-02-22 2021-02-03 日本メクトロン株式会社 伸縮性配線基板及びその製造方法
KR101768675B1 (ko) * 2016-03-15 2017-08-16 울산과학기술원 하이브리드 기판과 신축성 전극을 이용한 신축성 패키지 및 그 제조방법
JP2017168639A (ja) * 2016-03-16 2017-09-21 凸版印刷株式会社 配線基板及びこれを用いた半導体装置の製造方法
WO2018092778A1 (ja) * 2016-11-15 2018-05-24 日立化成株式会社 導体基板、配線基板及び配線基板の製造方法
JP2018116959A (ja) 2017-01-16 2018-07-26 日立化成株式会社 回路基板装置
WO2018168734A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 電子部品内蔵樹脂構造体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100330338A1 (en) * 2009-06-29 2010-12-30 Boyce Mary C Structured material substrates for flexible, stretchable electronics
US20140218872A1 (en) * 2013-02-06 2014-08-07 Electronics And Telecommunications Research Institute Electronic circuit and method of fabricating the same
WO2017138388A1 (ja) * 2016-02-12 2017-08-17 東洋紡株式会社 衣服型電子機器、および衣服型電子機器の製造方法
WO2017159456A1 (ja) * 2016-03-16 2017-09-21 東洋紡株式会社 ウェアラブル・スマート・デバイス
JP2017188546A (ja) * 2016-04-05 2017-10-12 日立化成株式会社 硬化性樹脂シート、電気回路用可撓性基材、可撓性電気回路体及び半導体装置

Also Published As

Publication number Publication date
WO2020084981A1 (ja) 2020-04-30
TW202037241A (zh) 2020-10-01
JP6963761B2 (ja) 2021-11-10
EP3873182A1 (en) 2021-09-01
US20210345484A1 (en) 2021-11-04
CN112470554B (zh) 2024-03-22
TWI816902B (zh) 2023-10-01
KR102461568B1 (ko) 2022-10-31
CN112470554A (zh) 2021-03-09
KR20200139242A (ko) 2020-12-11
EP3873182A4 (en) 2023-01-25

Similar Documents

Publication Publication Date Title
JP4933031B2 (ja) テープおよびその製造方法
JP6679601B2 (ja) アレイ基板、フレキシブル表示パネル及び表示装置
TWI377646B (en) Substrate structures applied in flexible electrical devices and fabrication method thereof
JP6601693B2 (ja) 金属配線層が形成された積層体及びそれを製造する方法
TWI509760B (zh) 用於半導體裝置之製造方法
TWI532163B (zh) 可撓式顯示面板及可撓式顯示面板之製作方法
US9024204B2 (en) Aresistive device with flexible substrate and method for manufacturing the same
JP2018170389A (ja) フレキシブル基板、及び、それを用いたｌｅｄ表示装置
JP5983845B2 (ja) 圧力センサおよび接続部材の製造方法
JP5223481B2 (ja) 金属被覆ポリイミド基板とその製造方法
JP6963761B2 (ja) デバイス連結体の製造方法
JP2014220348A (ja) 透明回路基板の製造方法
JP2006114552A (ja) 電子部品製造方法
JP2014107380A (ja) 金属箔積層体の製造方法および太陽電池モジュールの製造方法
JP2006216888A (ja) 回路基板用材料とそれを用いた回路基板の製造方法
JP7103163B2 (ja) 積層体、導通チェック方法、および、電子デバイスの製造方法
JP2014218394A (ja) 透明回路基板の製造方法
JP2006165286A (ja) 半導体基板の製造方法、半導体基板、半導体素子の製造方法、半導体素子及び電気光学装置の製造方法
JP2008243899A (ja) 回路基板の製造方法および回路基板
JP7379893B2 (ja) 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
TW201145530A (en) Solar cell and method for manufacturing same
JP2011159725A (ja) 太陽電池モジュール用基材とその製造方法、太陽電池モジュール
JP2010219063A (ja) チップヒューズ
JP4345464B2 (ja) 電子部品が接合された回路基板用部材の製造方法
JP2008227209A (ja) 回路基板用部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210930

R151 Written notification of patent or utility model registration

Ref document number: 6963761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350