TW202037241A - 元件連結體之製造方法及元件連結體 - Google Patents

元件連結體之製造方法及元件連結體 Download PDF

Info

Publication number
TW202037241A
TW202037241A TW108136210A TW108136210A TW202037241A TW 202037241 A TW202037241 A TW 202037241A TW 108136210 A TW108136210 A TW 108136210A TW 108136210 A TW108136210 A TW 108136210A TW 202037241 A TW202037241 A TW 202037241A
Authority
TW
Taiwan
Prior art keywords
resin layer
laminate
manufacturing
layer
elements
Prior art date
Application number
TW108136210A
Other languages
English (en)
Other versions
TWI816902B (zh
Inventor
奧山哲雄
市村俊介
林美唯妃
Original Assignee
日商東洋紡股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋紡股份有限公司 filed Critical 日商東洋紡股份有限公司
Publication of TW202037241A publication Critical patent/TW202037241A/zh
Application granted granted Critical
Publication of TWI816902B publication Critical patent/TWI816902B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Air Bags (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本發明的元件連結體之製造方法包含步驟A、步驟B及步驟C，該步驟A準備依序具有無機基板、樹脂層、及隔著間隔搭載於樹脂層上之複數的元件之第1疊層體；該步驟B於第1疊層體上將彈性體層形成為覆蓋複數之元件與間隔部分而獲得第2疊層體；該步驟C剝離無機基板；樹脂層預先至少於對應複數之元件的位置形成有複數個，或藉由於剝離無機基板的步驟C之後去除樹脂層之一部分而至少於對應複數之元件的位置形成為複數之樹脂層。

Description

元件連結體之製造方法及元件連結體
本發明係有關於元件連結體之製造方法及元件連結體。
近年，吾人對於將複數的元件隔著間隔搭載且兼具可撓性與伸縮性之板片的需求增高。假定此種板片裝設於諸如身體這樣之曲面來使用。又，假定用於具有彎折部之電子設備或可捲繞之電子設備。
專利文獻1揭示有一種於可伸縮之電路基板設有複數之電子構件的電路基板裝置。可伸縮之電路基板的製造方法於專利文獻1記載了蝕刻鍍銅之聚醯亞胺基板上之銅箔，而形成蜿蜒型圖形，以配線為中心將聚醯亞胺部分以雷射加工切割成聚醯亞胺寬度為250μm，藉此，獲得可伸縮之電路基板(段落[0136]、圖19)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利公開公報2018-116959號
[發明欲解決之問題]
然而，在記載於專利文獻1之電路基板的製造方法中，需以沿著配線之蜿蜒形圖形的方式將聚醯亞胺基板雷射加工，生產性差。特別是當配線圖形為狹小間距時，雷射加工需高度之精確度，而不適合大量生產。此外，聚醯亞胺基板雖具可撓性，但不具伸縮性，故當結構為不將聚醯亞胺基板雷射加工時，便無法使電路基板具伸縮性。
本發明鑑於上述問題而作成，其目的在於提供易製造而可大量生產的元件連結體之製造方法。又，本發明在於提供該元件連結體。 [解決問題之手段]
本案發明人們對元件連結體之製造方法致力進行了檢討。結果，發現若採用下述結構，便易製造元件連結體而可大量生產，而終至完成本發明。
即，本發明的元件連結體之製造方法包含步驟A、步驟B及步驟C，該步驟A準備依序具有無機基板、樹脂層、及隔著間隔搭載於該樹脂層上之複數的元件之第1疊層體；該步驟B於該第1疊層體上將彈性體層形成為覆蓋該複數之元件與該間隔部分而獲得第2疊層體；該步驟C剝離該無機基板；該樹脂層預先至少於對應該複數之元件的位置形成有複數個，或藉於剝離該無機基板的步驟C之後去除該樹脂層之一部分而至少於對應該複數之元件的位置形成為複數之樹脂層。
根據前述結構，只要於該第1疊層體上將彈性體層形成為覆蓋該複數之元件與該間隔部分(步驟B)後，剝離該無機基板(步驟C)，便可獲得複數之元件隔著間隔搭載於具伸縮性之彈性體層上的元件連結體。因而，生產性優異。 在此，該樹脂層係(1)至少預先於對應該複數之元件的位置形成有複數個，或(2)藉於剝離該無機基板的步驟C之後去除該樹脂層之一部分而至少於對應該複數之元件的位置形成為複數之樹脂層。即，雖於各元件疊層有樹脂層，但對應各元件之樹脂層不連續。因而，一個元件與另一元件僅以彈性體層連結。結果，以本發明之製造方法而得的元件連結體具伸縮性。
在該結構，宜在獲得該第2疊層體的步驟B之前，以雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線。
若結構為在獲得該第2疊層體的步驟B之前，以雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線，當雷射之照射量多時，雖有對無機基板照射雷射之可能性，但不致對彈性體層照射雷射。因而，可穩定地製造元件連結體。 又，若結構為在獲得該第2疊層體的步驟B之前，以雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線，由於雷射照射在無機基板上，故易確保對樹脂層之雷射照射的位置精確度。
在該結構，獲得該第2疊層體之步驟B宜具有將附有支撐基材之彈性體層疊層於該第1疊層體之步驟B-1，該元件連結體之製造方法更包含剝離該支撐基材之步驟D。
若使用附有支撐基材之彈性體層，可易於該第1疊層體上形成彈性體層而獲得第2疊層體。
在該結構，該彈性體層宜於其表面具有用以連接該元件之間的伸縮性配線圖形。
當該彈性體層於其表面具有用以連接該元件之間的伸縮性配線圖形時，於該第1疊層體上形成彈性體層之際，可保持元件之間的伸縮性，並且亦可同時進行元件彼此之間的配線。
在該結構，該配線圖形宜為伸縮囊型金屬配線或伸縮性金屬膏配線。
若該配線圖形係伸縮囊型金屬配線或伸縮性金屬膏配線，可保持元件之間的電性連接，並且可保持元件之間的合宜之伸縮性。
在該結構，宜包含步驟E及步驟F，該步驟E於剝離該無機基板的步驟C之後，以雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線；該步驟F藉去除該一部分，而至少於對應該複數之元件的位置形成複數之樹脂層。
若於剝離該無機基板的步驟C之後，以雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線(步驟E)，藉去除該一部分，而至少於對應該複數之元件的位置形成複數之樹脂層(步驟F)，在確認將元件埋入至彈性體層後的形狀之後，可去除不必要之樹脂層的部分。即，在步驟B，有彈性體層或第1疊層體(特別是樹脂層)變形之可能性，根據上述結構，在確認該等的變形之後，可選擇去除不必要之樹脂層部分。
在該結構，宜包含步驟G，該步驟G於獲得該第2疊層體的步驟B之前，於該第1疊層體上形成連接該複數的元件之間的伸縮性配線圖形。
若於獲得該第2疊層體的步驟B之前，於該第1疊層體上形成連接該複數的元件之間的伸縮性配線圖形，可使元件與配線圖形之間的電性連接確實。
在該結構，該元件宜為感測元件或發光元件。
當該元件為感測元件時，可貼附於例如形狀會變化之面(例如皮膚)來測定生體之資訊等。又，當該元件為發光元件時，可作為具有伸縮性之顯示器。
又，本發明之元件連結體包含彈性體層、附著於該彈性體層之複數的樹脂層、介在該彈性體層與該複數的樹脂層之間的複數之元件、及連接該複數的元件之間的伸縮性配線圖形。
根據該結構，雖於各元件疊層有樹脂層，但對應各元件之樹脂層並未連續。因而，一個元件與另一元件僅以彈性體層或僅以彈性體層與具伸縮性之配線圖形連結。結果，本發明之元件連結體具伸縮性。亦即，本發明之元件連結體實現全體伸縮而元件搭載部分不伸縮之結構。又，本發明之元件連結體可以例如該製造方法製造。因而，生產性優異。
在該結構，該彈性體層宜連續至該複數的樹脂層彼此之間的間隔部分之表面，且在該間隔部分，該彈性體層之表面形成為對該樹脂層之表面無階差。
由於為該結構時，元件形成面平坦，故可對例如貼附對象面無間隙地貼附元件形成面。 [發明之功效]
根據本發明，可提供易製造而可大量生產的元件連結體之製造方法。又，可提供該元件連結體。
[用以實施發明之形態]
以下，就本發明之實施形態作說明。
本實施形態的元件連結體之製造方法包含步驟A、步驟B及步驟C，該步驟A準備依序具有無機基板、樹脂層、及隔著間隔搭載於該樹脂層上之複數的元件之第1疊層體；該步驟B於該第1疊層體上將彈性體層形成為覆蓋該複數之元件與該間隔部分而獲得第2疊層體；該步驟C剝離該無機基板；該樹脂層預先至少於對應該複數之元件的位置形成有複數個，或藉於剝離該無機基板的步驟C之後去除該樹脂層之一部分而至少於對應該複數之元件的位置形成為複數個樹脂層。
在以下，就本實施形態之細節，分為第1實施形態~第4實施形態來說明。
[第1實施形態] 圖1、圖2A、圖3A、圖4~圖8係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。圖2B係圖2A之平面圖。圖3B係圖3A之平面圖。
在第1實施形態的元件連結體之製造方法，首先準備依序具有無機基板12、樹脂層14、隔著間隔搭載於樹脂層14上之複數的元件16之第1疊層體10(參照圖2A、圖2B)(步驟A)。
第1疊層體10之準備方法未特別限定。可藉準備樹脂層14疊層於無機基板12上之疊層體11(參照圖1)，使用既有之電子元件製造用設備及程序，於疊層體11形成複數之元件16而得。又，亦可直接取得依序具有無機基板12、樹脂層14、隔著間隔搭載於樹脂層14上之複數的元件16之第1疊層體10。
第1疊層體10可以眾所皆知之方法製造(例如參照日本專利公開公報2010-283262號、日本專利公開公報2011-011455號、日本專利公開公報2011- 245675號等)。以下，就第1疊層體10簡單地說明。
>第1疊層體> 第1疊層體10依序具有無機基板12、樹脂層14、隔著間隔搭載於樹脂層14上之複數的元件16。
>無機基板> 無機基板12具有於樹脂層14上形成元件之際的支撐體之作用。無機基板12在至完成元件連結體為止之任一階段，從樹脂層14剝離。
無機基板12只要為可使用作為由無機物構成之基板的板狀物即可，可舉例如以玻璃板、陶瓷板、半導體晶圓、金屬等作為主體之板狀物、及作為該等玻璃板、陶瓷板、半導體晶圓、金屬之複合體而將該等疊層之板狀物、使該等分散之板狀物、含有該等之纖維的板狀物等為例。
該玻璃板包含石英玻璃、高矽酸玻璃(96%二氧化矽)、鈉鈣玻璃、鉛玻璃、鋁硼矽酸玻璃、硼矽酸玻璃(派熱司玻璃(註冊商標))、硼矽酸玻璃(無鹼)、硼矽酸玻璃(微片)、鋁矽酸鹽玻璃等。
該半導體晶圓未特別限定，可舉例如矽晶圓、鍺、矽-鍺、鎵-砷、鋁-鎵-銦、氮-磷-砷-銻、SiC、InP(銦磷)、InGaAs、GaInNAs、LT、LN、ZnO(氧化鋅)或CdTe(鎘碲)、ZnSe(硒化鋅)等之晶圓為例。當中，宜使用之晶圓為矽晶圓，特佳為8吋以上之尺寸的鏡面拋光矽晶圓。
該金屬包含W、Mo、Pt、Fe、Ni、Au這樣的單一元素金屬、或英高鎳、莫涅爾合金、鎳鉻鈦合金、碳銅、Fe-Ni系因鋼合金、超因鋼合金這樣的合金等。又，亦包含於該等金屬附加其他金屬層、陶瓷層而成之多層金屬板。
>樹脂層> 樹脂層14只要為以樹脂形成之層，並未特別限定，以耐熱高分子薄膜為佳。當樹脂層14為耐熱高分子薄膜時，可承受於耐熱高分子薄膜上形成元件16之際的熱。
在本說明書中，耐熱高分子係指融點為400℃以上，較佳為500℃以上，玻璃轉移溫度為250℃以上，較佳為320℃以上，更佳為380℃以上之高分子。以下，為避免繁雜，亦僅稱為高分子。在本說明書中，融點及玻璃轉移溫度以示差熱分析(DSC)求出。此外，當融點超過500℃時，可藉目視觀察加熱至該溫度之際的熱變形活動而判斷是否達到融點。
該耐熱高分子薄膜(以下亦僅稱為高分子薄膜)可例示聚醯亞胺、聚醯胺亞胺、聚醚醯亞胺、氟化聚醯亞胺這樣的聚醯亞胺系樹脂(例如芳香族聚醯亞胺樹脂、脂環族聚醯亞胺樹脂)、聚乙烯、聚丙烯、聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯、聚2,6萘二甲酸乙二酯這樣的共聚酯(例如全芳香族聚酯、半芳香族聚酯)、以聚甲基丙烯酸甲酯為代表之(甲基)丙烯酸酯共聚物、聚碳酸酯、聚醯胺、聚碸、聚醚碸、聚醚酮、醋酸纖維素、硝酸纖維素、芳香族聚醯胺、聚氯乙烯、多酚、聚芳酯、聚苯硫、聚伸苯醚、聚苯乙烯等之薄膜為例。 惟，該高分子薄膜大多用於有450℃以上之熱處理的程序。該高分子薄膜中較佳為使用所謂超級工程塑膠之薄膜，更具體而言，可舉芳香族聚醯亞胺薄膜、芳香族醯胺薄膜、芳香族醯胺醯亞胺薄膜、芳香族苯並噁唑薄膜、芳香族苯并噻唑薄膜、芳香族苯并咪唑薄膜等為例。
該高分子薄膜之厚度以3μm以上為佳，較佳為11μm以上，更佳為24μm以上，再更佳為45μm以上。該高分子薄膜之厚度的上限未特別限制，為使用作為可撓式電子元件，以250μm以下為佳，較佳為150μm以下，更佳為90μm以下。
無機基板12與樹脂層14之90°初始剝離強度以0.05N/cm以上為佳。當該90°初始剝離強度為0.05N/cm以上時，可防止元件形成前或形成中樹脂層14從無機基板12剝離。在本說明書中，該90°初始剝離強度係指該第1疊層體在大氣環境下，以200℃熱處理1小時後的無機基板與樹脂層之間的90°剝離強度。
該90°初始剝離強度之測定條件如下述。 對無機基板將樹脂層以90°之角度剝除。 進行五次測定，將平均值作為測定值。 測定溫度         ：室溫(25℃) 剝離速度         ：100mm/min 氣體環境         ：大氣 測定樣品寬度  ：2.5cm
無機基板12與樹脂層14在大氣環境下，以200℃熱處理一小時後，進一步以500℃加熱一小時後之90°剝離強度(以下亦稱為「加熱後90°剝離強度」)以0.50N/cm以下為佳，以0.20N/cm以下為較佳。又，該90°剝離強度以0.05N/cm以上為佳。當該90°剝離強度為0.50N/cm以下時，於形成元件後，易剝離無機基板12與樹脂層14。又，當該90°剝離強度為0.05N/cm以上時，可防止在元件形成中途等意料外之階段的無機基板12與樹脂層14之剝離。
該90°剝離強度之測定條件與該初始剝離強度之測定條件相同。
為達成該90°初始剝離強度及該加熱後90°剝離強度，宜於該無機基板與該樹脂層之間設接著層。
>接著層> 接著層只要滿足該90°初始剝離強度及該加熱後90°剝離強度，並未特別限定，以矽烷耦合劑層為佳。
因關於矽烷耦合劑層之細節揭示於例如日本專利公開公報2010-283262號、日本專利公開公報2011-011455號、日本專利公開公報2011-245675號等，故省略在此之詳細說明。該矽烷耦合劑以物理方式或化學方式介在無機基板與樹脂層之間，具有提高兩者間之接著力(該90°初始剝離強度)的功用。還具有不致使加熱後90°剝離強度過高之功用。
>元件> 在本說明書中元件係指具有承載電氣配線之單面、兩面或多層構造的配線基板、包含電晶體、二極體等主動元件、及電阻器、電容器、電感器等被動元件之電子電路、還有感測壓力、溫度、光、濕度等之感測元件、生物感測元件、發光元件、液晶顯示器、電泳顯示器、自發光顯示器等圖像顯示元件、無線、有線之通信元件、運算元件、記憶元件、MEMS元件、太陽電池等發電元件、蓄電元件、薄膜電晶體等。 在本說明書中，元件連結體可為具有複數個一種類之元件的結構，亦可為具有複數種類之元件的結構。複數種類之元件的組合未特別限制，舉例而言，可從上述元件當中適宜組合複數個。
以上，就準備第1疊層體之步驟(步驟A)作了說明。
在步驟A之後，如圖3A、圖3B所示，以雷射照射於樹脂層14形成用以去除樹脂層14之一部分的切斷線18(步驟X)。
接著，如圖4所示，沿著切斷線18去除樹脂層14中未疊層有元件16之部分。藉此，形成為樹脂層14於對應複數之元件16的位置形成有複數個之結構。即，形成為樹脂層14與元件16之疊層物20於無機基板12上配置有複數個之結構。
另一方面，在第1疊層體10之外，另準備附有支撐基材30之彈性體層32(參照圖5)。
>支撐基材> 支撐基材30用以支撐彈性體層32。
支撐基材30之材質可舉聚乙烯、聚丙烯等聚烯樹脂、尼龍6、尼龍66等聚醯胺樹脂、聚對苯二甲酸乙二酯、聚對苯二甲酸丙二酯、聚對苯二甲酸丁二酯、聚2,6萘二甲酸乙二酯等聚酯樹脂為例。該等亦可為混用無妨之該聚酯樹脂共聚合有作為共聚合成分之例如二伸乙甘醇、新戊二醇、聚亞烷基二醇等二醇成分、己二酸、癸二酸、苯二甲酸、間苯二甲酸、2,6-萘二甲酸等二羧酸成分等的聚酯樹脂。當中，從機械強度、抗藥品性、耐熱性之點而言，以聚酯樹脂為佳。
該聚酯樹脂當中，從物性與成本之平衡而言，以聚對苯二甲酸乙二酯樹脂為最佳。
>彈性體層> 彈性體層32於完成元件連結體之際具伸縮性。彈性體層32可以硬化性材料形成，亦可以可塑性材料形成。彈性體層32於完成元件連結體前，亦可不具伸縮性。舉例而言，彈性體層32以硬化性材料形成時，硬化前之彈性體層32亦可不具伸縮性。
彈性體層32之材質可舉矽橡膠、胺甲酸乙酯橡膠、氟橡膠、烯烴系彈性體、苯乙烯系彈性體、氯乙烯系彈性體等為例。
接著，將附有支撐基材30之彈性體層32疊層於第1疊層體10，而獲得第2疊層體36(參照圖7)(步驟B、步驟B-1)。在本實施形態中，如圖6所示，使彈性體層32與元件16搭載面對向後，如圖7所示，疊層成元件16與樹脂層14埋入至彈性體層32，而獲得第2疊層體36。惟，在本發明中，步驟B-1不限此例。舉例而言，步驟B-1亦可以於彈性體層32僅埋入元件16，不埋入樹脂層14之狀態，將附有支撐基材30之彈性體層32疊層於第1疊層體10。又，步驟B-1亦可以未於彈性體層32埋入任何構件而於彈性體層32之表面貼附元件16的狀態，將附有支撐基材30之彈性體層32疊層於第1疊層體10。
然後，剝離無機基板12(步驟C)。又，剝離支撐基材30(步驟D)。無機基板12之剝離與支撐基材30之剝離任一者先進行皆可。惟，以先剝離無機基板12為佳。若先剝離無機基板12，在仍舊裝設有支撐基材30之狀態下搬送，可以使伸縮部分(彈性體層32)盡量不伸縮之狀態搬送製品這點優異。
根據以上，可獲得元件連結體40(參照圖8)。之後，亦可依需要，將元件16彼此電性連接。此時，連接宜使用伸縮性配線圖形。伸縮性配線圖形的形成方法之後說明。
如圖8所示，在元件連結體40，彈性體層32連續至複數的樹脂層14彼此之間的間隔部分15之表面15a，且在間隔部份15，彈性體層32之表面32a形成為對樹脂層14之表面14a無階差。在元件連結體40，由於元件形成面(彈性體層32之表面32a側的面)無階差而形成平坦，故對例如貼附對象面可無間隙地貼附元件形成面(彈性體層32之表面32a側的面)。
在上述實施形態，就使用附有支撐基材之彈性體層，於第1疊層體上形成彈性體層而獲得第2疊層體之情形作了說明。然而，本發明不限此例。舉例而言，亦可藉於第1疊層體10(參照圖2A)之樹脂層14上塗佈液狀之形成彈性體層用組成物，使其硬化，而獲得元件連結體40(參照圖8)。
[第2實施形態] 第2實施形態的元件連結體之製造方法除了於樹脂層形成切斷線之時間點與沿著切斷線去除樹脂層中未疊層元件之部分的時間點不同以外，與第1實施形態共通。是故，在以下，關於共通之部分，省略或簡略化說明，主要就不同之部分作說明。又，與第1實施形態共通之結構使用同一符號。
圖9-圖14係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。
在第2實施形態的元件連結體之製造方法中，首先，準備第1疊層體10(參照圖2A、圖2B)(步驟A)。
接著，於第1疊層體10疊層附有支撐基材30之彈性體層32(參照圖5)，而獲得第2疊層體37(參照圖10)(步驟B、步驟B-1)。在本實施形態中，如圖9所示，使彈性體層32與元件16搭載面對向後，如圖10所示，疊層成於彈性體層32埋入元件16，而獲得第2疊層體37。
接著，如圖11所示，剝離無機基板12(步驟C)。
然後，如圖12所示，以雷射照射於樹脂層14形成用以去除樹脂層14之一部分的切斷線18(步驟E)。
隨後，如圖13所示，沿著切斷線18去除樹脂層14中未疊層元件16之部分(步驟F)。藉此，形成為樹脂層14於對應複數之元件16的位置形成複數個之結構。 在第2實施形態中，因於剝離無機基板12的步驟C之後，以雷射照射於樹脂層14形成用以去除樹脂層14之一部分的切斷線18(步驟E)，藉去除該一部分，而於對應複數之元件16的位置形成複數之樹脂層14(步驟F)，故在確認將元件16埋入至彈性體層32後的形狀之後，可去除不必要之樹脂層14的部分。即，在步驟B，有彈性體層32或第1疊層體10(特別是樹脂層14)變形之可能性，在第2實施形態中，在確認該等的變形之後，可選擇去除不必要之樹脂層部分。
之後，剝離支撐基材30。
根據以上，可獲得第2實施形態之元件連結體42(參照圖14)。
[第3實施形態] 第3實施形態的元件連結體之製造方法在設連接元件彼此之間的配線這點不同。是故，在以下，關於與第1實施形態共通之部分，省略或簡略化說明，主要就不同之部分作說明。又，與第1實施形態共通之結構使用同一符號。
圖15、圖16、圖17A、圖18A、圖19A、圖20A、圖21、圖22、圖23A、圖24係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。圖17B係圖17A之平面圖，圖18B係圖18A之平面圖，圖19B係圖19A之平面圖，圖20B係圖20A之平面圖，圖23B係圖23A之底視圖。
在第3實施形態的元件連結體之製造方法中，首先，準備於無機基板12上疊層有樹脂層14之疊層體11(參照圖1)。
接著，於樹脂層14上製作電極取出用配線54(參照圖16)。電極取出用配線54之製作方法未特別限定，可採用以往眾所皆知之方法。舉例而言，如圖15所示，於樹脂層14上形成金屬層52，之後，將感光抗蝕劑塗佈於金屬層52上，藉曝光、顯像、蝕刻，而製作電極取出用配線54。
然後，如圖17A、圖17B所示，於電極取出用配線54上之接合元件16的預定處形成凸塊56。
隨後，如圖18A、18B所示，將元件16配置於凸塊56上，以迴焊等，將元件16與電極取出用配線54隔著凸塊56接合。
接著，如圖19A、圖19B所示，以雷射照射於樹脂層14形成用以去除樹脂層14之一部分的切斷線18(步驟X)。
之後，形成用以接合電極取出用配線54與後述彈性體層32上之配線圖形34的凸塊58(參照圖19A、圖19B)。根據以上，可獲得第1疊層體60。
另一方面，在第1疊層體60之外，還準備附有支撐基材30之彈性體層32(參照圖20A、圖20B)。於彈性體層32上形成有配線圖形34、及電路引出配線35。配線圖形34係以往眾所皆知之具伸縮性的配線圖形。在彈性體層32上之配線圖形34及電路引出配線35的形成方法並未特別限定，可採用以往眾所皆知之方法。舉例而言，使用金屬遮罩，於彈性體層32上進行濺鍍而形成配線圖形34、及電路引出配線35之形狀，之後，對濺鍍部分進行電鍍，使厚度成長，藉此，製作配線圖形34、及電路引出配線35。配線圖形34宜如本實施形態般為伸縮囊型金屬配線。 又，配線圖形34亦可為藉塗佈含有導電性填料之導電性組成物等而形成之伸縮性金屬膏配線。配線圖形34亦可採用例如國際公開第2015/005204號記載之導電性圖形。若配線圖形34為伸縮囊型金屬配線或伸縮性金屬膏配線，可保持元件16間之電性連接，並且可保持元件16間之合宜的伸縮性。
接著，沿著切斷線18去除第1疊層體60(參照圖19A、圖19B)之樹脂層14中未疊層元件16的部分。之後，將附有支撐基材30之彈性體層32(參照圖20A、圖20B)疊層於第1疊層體60，而獲得第2疊層體(步驟B、步驟B-1)。在本實施形態中，如圖21所示，使彈性體層32與元件16搭載面對向後，如圖22所示，使兩者靠近，進一步，疊層成於彈性體層32埋入元件16，而獲得第2疊層體。藉此，亦將彈性體層32上之電路引出配線35與樹脂層14上之凸塊58電性連接。
然後，剝離無機基板12(步驟C)。藉此，形成為樹脂層14於對應複數之元件16的位置形成複數個之結構(參照圖23A、圖23B)。
之後，剝離支撐基材30。
根據以上，可獲得第3實施形態之元件連結體44(參照圖24)。在本發明中，宜如第3實施形態般，於剝離無機基板12的步驟(步驟C)之後剝離支撐基材30。藉此，可抑制彈性體層32與彈性體層32上之配線圖形34在獲得第2疊層體之前伸展或變形。
[第4實施形態] 第4實施形態的元件連結體之製造方法在於樹脂層14上形成配線圖形及電路引出配線這點與第3實施形態不同。是故，在以下，關於與第3實施形態共通之部分，省略或簡略化說明，主要就不同之部分作說明。又，與第3實施形態共通之結構使用同一符號。
圖25A、圖26-圖28係用以說明第4實施形態的元件連結體之製造方法的示意截面圖。圖25B係圖25A之平面圖。
在第4實施形態的元件連結體之製造方法中，首先，以與第3實施形態同樣之方式，獲得第1疊層體60(參照圖19A、圖19B)。
接著，如圖25A、圖25B所示，於第1疊層體60上形成配線圖形74、及電路引出配線75(步驟G)。具體而言，將配線圖形74、及電路引出配線75形成為將其中一元件16之凸塊58與另一元件16之凸塊58電性連接。配線圖形74及電路引出配線75之形成方法可以與配線圖形34、及電路引出配線35同樣之方式形成。
然後，將附有支撐基材30之彈性體層32(參照圖5)疊層於第1疊層體60(參照圖25A、圖25B)，而獲得第2疊層體76(步驟B、步驟B-1)。在本實施形態中，如圖26所示，使彈性體層32與元件16搭載面對向後，使兩者靠近，如圖27所示，疊層成於彈性體層32埋入元件16而獲得第2疊層體76。
接著，剝離無機基板12(步驟C)。之後，沿著切斷線18去除樹脂層14中未疊層元件16之部分。藉此，形成為樹脂層14於對應複數之元件16的位置形成複數個之結構(參照圖28)。
之後，剝離支撐基材30。
根據以上，獲得第4實施形態之元件連結體78(參照圖24)。
以上，根據本實施形態(第1實施形態~第4實施形態、及該等之變形例)，只要於第1疊層體上將彈性體層形成為覆蓋複數之元件(步驟B)後，剝離無機基板(步驟C)，便可獲得複數之元件隔著間隔搭載於具伸縮性之彈性體層上的元件連結體。因而，生產性優異。又，雖然於各元件疊層有樹脂層，但對應各元件之樹脂層並未連續。因而，一個元件與另一元件僅以彈性體層連結。結果，以本實施形態之製造方法而得的元件連結體具伸縮性。 [實施例]
以下，就本發明，使用實施例，詳細地說明，本發明只要不超出其主旨，並非限於以下之實施例。
此外，由於下述實施例1係對應第3實施形態之實施例，故在以下，亦一面參照用於第3實施形態之說明的圖式，一面說明。
>元件連結體之製作> (實施例1) 準備了直徑200mm、厚度0.7mm之玻璃基板。對該玻璃基板進行了超音波清洗、及紫外線/臭氧清洗(UV/O3 清洗)。紫外線/臭氧清洗使用UV臭氧清洗改質裝置(LAN Technical Service公司製、SKR1102N-03)，在與燈距離30mm處，進行了一分鐘之照射。
調製了以異丙醇將3-氨基丙基三甲氧基矽烷(信越化學工業公司製、KBM-903)稀釋成含有1質量%之溶液。
將該玻璃基板設置於旋轉塗佈機(JAPAN CREATE公司製、MSC-500S)。將該溶液滴至該玻璃基板，以轉速5000rpm使其旋轉後，以轉速2000rpm使其旋轉，而將該溶液塗佈在該玻璃基板。之後，在潔淨台放置一分鐘使其乾燥，而於玻璃基板上形成了矽烷耦合劑層。
將直徑196mm、厚度38μm之聚醯亞胺薄膜(東洋紡製、XENOMAX(註冊商標))貼附於該矽烷耦合劑層上。貼附係以玻璃基板之中心與聚醯亞胺薄膜之中心合在一起的方式進行。又，貼附使用貼合機(MCK公司製、MRK-1000)，在無塵室內、22℃、55%RH之條件下，以貼合速度：50mm/秒、空氣源壓力：0.55MPa進行。
然後，以二元磁控濺鍍裝置使NiCr層於聚醯亞胺薄膜面沉積約15nm。接著，使Cu層沉積約250nm。之後，以電鍍使Cu層之膜厚成長至5μm。
隨後，將感光抗蝕劑塗佈於Cu層上，以曝光、顯像、蝕刻製作了電極取出用配線(相當於圖16之電極取出用配線54)。
之後，將焊膏(TAMURA製作所公司製、製品名TLF-801-17)印刷在電極取出用配線上之接合晶片處(相當於圖17A之凸塊56)。該焊膏形成為將晶片與電極取出用配線電性連接之凸塊。
接著，將作為元件之晶片型熱阻器(村田製作所製 製品名PRF15AR102RB6RC、尺寸1mm×0.5mm)置於焊膏上。之後，以迴焊形成焊接(參照圖18A)。此外，晶片型熱阻器以10mm間隔配置。
然後，將聚醯亞胺薄膜雷射切割成使一個元件與另一個元件分離(參照圖19A)。雷射切割係使用nanoUV雷射器(武井電機工業股份有限公司製)，以8.5W、100Hz掃描同一處三次而進行。在從晶片型熱阻器之中心分別往上下左右預定距離之部分縱橫地將切斷線加進聚醯亞胺薄膜。
之後，將用以接合電極取出用配線與後述矽板上之電路的焊膏印刷在預定處(相當於圖19A之凸塊58)。該焊膏形成為將電極取出用配線與後述矽板上之電路電性連接的凸塊。
根據以上，獲得了具有玻璃基板、聚醯亞胺薄膜、隔著間隔搭載於聚醯亞胺薄膜上之複數的元件之第1疊層體。
又，在第1疊層體之外，還準備了矽板/PET薄膜疊層體(製品名吳羽彈性體公司製SC50J5S)。
於該矽板上塗佈環氧接著劑使其硬化作為基底層。基底層僅形成於對應該電極取出用配線之部分(電路引出配線部分)、及電路形成部分。接著，以金屬遮罩覆蓋電路引出配線部分及電路形成部分以外，以濺鍍於基底層上製作Cu層而形成了電路。之後，以電鍍使Cu層之膜厚成長至10μm(參照圖20A)。
接著，為了與聚醯亞胺薄膜接著，而將由接著劑板TSU0080(東洋油墨公司製)裁切成僅會接著無電路之部分的構件以100℃滾貼在矽板上。
然後，一面藉圖像處理，進行對位，一面以貼合機(三共製、HAL550)將PET/矽樹脂疊層體貼合於該第1疊層體，而獲得了第2疊層體。之後，以150℃進行了二分鐘之加熱。藉此，將矽板上之電路引出配線連接於聚醯亞胺薄膜上之焊膏。
然後，以人工進行玻璃基板之剝離與以雷射器切除之聚醯亞胺薄膜的剝離。進一步，以人工去除了PET薄膜。根據以上，獲得了實施例1之元件連結體(參照圖23A)。
在所獲得之元件連結體中，雖於各元件疊層有聚醯亞胺薄膜，但對應各元件之聚醯亞胺薄膜並未連續。因而，一個元件與另一元件僅以矽板連結。結果，實施例1之元件連結體具伸縮性。又，在實施例1之元件連結體中，由於元件彼此以形成於矽板之表面的伸縮性配線圖形連接，故對各元件亦可進行供電等。
10:第1疊層體 12:無機基板 14:樹脂層 14a:表面 15:間隔部分 15a:表面 16:元件 18:切斷線 20:疊層物 30:支撐基材 32:彈性體層 32a:表面 34:配線圖形 35:電路引出配線 36:第2疊層體 37:第2疊層體 40:元件連結體 42:元件連結體 44:元件連結體 52:金屬層 54:電極取出用配線 56:凸塊 58:凸塊 60:第1疊層體 74:配線圖形 75:電路引出配線 76:第2疊層體 78:元件連結體
圖1係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖2A係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖2B係圖2A之平面圖。 圖3A係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖3B係圖3A之平面圖。 圖4係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖5係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖6係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖7係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖8係用以說明第1實施形態的元件連結體之製造方法的示意截面圖。 圖9係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。 圖10係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。 圖11係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。 圖12係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。 圖13係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。 圖14係用以說明第2實施形態的元件連結體之製造方法的示意截面圖。 圖15係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖16係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖17A係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖17B係圖17A之平面圖。 圖18A係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖18B係圖18A之平面圖。 圖19A係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖19B係圖19A之平面圖。 圖20A係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖20B係圖20A之平面圖。 圖21係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖22係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖23A係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖23B係圖23A之平面圖。 圖24係用以說明第3實施形態的元件連結體之製造方法的示意截面圖。 圖25A係用以說明第4實施形態的元件連結體之製造方法的示意截面圖。 圖25B係圖25A之平面圖。 圖26係用以說明第4實施形態的元件連結體之製造方法的示意截面圖。 圖27係用以說明第4實施形態的元件連結體之製造方法的示意截面圖。 圖28係用以說明第4實施形態的元件連結體之製造方法的示意截面圖。
14:樹脂層
14a:表面
15:間隔部分
15a:表面
16:元件
32:彈性體層
32a:表面
40:元件連結體

Claims (10)

  1. 一種元件連結體之製造方法，包含： 步驟A，準備依序具有無機基板、樹脂層、及隔著間隔搭載於該樹脂層上之複數之元件的第1疊層體； 步驟B，於該第1疊層體上將彈性體層形成為覆蓋該複數之元件與該間隔部分而獲得第2疊層體；及 步驟C，將該無機基板剝離； 其特徵為： 該樹脂層為預先至少於對應該複數之元件的位置形成有複數個，或藉由於剝離該無機基板的步驟C之後去除該樹脂層之一部分而至少於對應該複數之元件的位置形成為複數之樹脂層。
  2. 如申請專利範圍第1項之元件連結體之製造方法，包含： 步驟X，在獲得該第2疊層體的步驟B之前，藉由雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線。
  3. 如申請專利範圍第1項或第2項之元件連結體之製造方法，其中， 獲得該第2疊層體之步驟B包含將附有支撐基材之彈性體層疊層於該第1疊層體之步驟B-1， 該元件連結體之製造方法更包含： 步驟D，將該支撐基材剝離。
  4. 如申請專利範圍第3項之元件連結體之製造方法，其中， 該彈性體層於其表面具有用以連接該元件之間的伸縮性配線圖形。
  5. 如申請專利範圍第4項之元件連結體之製造方法，其中， 該配線圖形係伸縮囊型金屬配線或伸縮性金屬膏配線。
  6. 如申請專利範圍第1項之元件連結體之製造方法，包含： 步驟E，於將該無機基板剝離的步驟C之後，以雷射照射於該樹脂層形成用以去除該樹脂層之一部分的切斷線；及 步驟F，藉由去除該一部分，而至少於對應該複數之元件的位置形成複數之樹脂層。
  7. 如申請專利範圍第1項之元件連結體之製造方法，包含： 步驟G，於獲得該第2疊層體的步驟B之前，於該第1疊層體上形成用以連接該複數的元件之間的伸縮性配線圖形。
  8. 如申請專利範圍第1、2、6或7項之元件連結體之製造方法，其中， 該元件係感測元件或發光元件。
  9. 一種元件連結體，包含： 彈性體層； 複數之樹脂層，附著於該彈性體層； 複數之元件，介在於該彈性體層與該複數的樹脂層之間；及 伸縮性配線圖形，連接該複數的元件之間。
  10. 如申請專利範圍第9項之元件連結體，其中， 該彈性體層連續至該複數的樹脂層彼此之間的間隔部分之表面，且在該間隔部分，該彈性體層之表面形成為對該樹脂層之表面無階差。
TW108136210A 2018-10-22 2019-10-07 元件連結體之製造方法 TWI816902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-198607 2018-10-22
JP2018198607 2018-10-22

Publications (2)

Publication Number Publication Date
TW202037241A true TW202037241A (zh) 2020-10-01
TWI816902B TWI816902B (zh) 2023-10-01

Family

ID=70331353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136210A TWI816902B (zh) 2018-10-22 2019-10-07 元件連結體之製造方法

Country Status (7)

Country Link
US (1) US20210345484A1 (zh)
EP (1) EP3873182A4 (zh)
JP (1) JP6963761B2 (zh)
KR (1) KR102461568B1 (zh)
CN (1) CN112470554B (zh)
TW (1) TWI816902B (zh)
WO (1) WO2020084981A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848640B (zh) * 2023-03-29 2024-07-11 正美企業股份有限公司 具有電子元件之電氣網路的製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046250A (ja) * 2001-02-28 2003-02-14 Furukawa Electric Co Ltd:The ビア付きビルドアップ用多層基板及びその製造方法
WO2005076335A1 (en) * 2004-02-07 2005-08-18 Grapion Technologies Korea Co., Ltd. Composite shape electro-forming member, its electro-forming master and method for manufacturing the same
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
EP2392196B1 (en) * 2009-01-30 2018-08-22 IMEC vzw Stretchable electronic device
JP5483921B2 (ja) * 2009-04-22 2014-05-07 株式会社メイコー プリント基板の製造方法
JP2010283300A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP5152104B2 (ja) 2009-06-08 2013-02-27 東洋紡株式会社 積層体およびその製造方法
US8883287B2 (en) * 2009-06-29 2014-11-11 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics
JP5304490B2 (ja) 2009-07-02 2013-10-02 東洋紡株式会社 積層体およびその製造方法
JP5531781B2 (ja) 2010-05-25 2014-06-25 東洋紡株式会社 積層体、電気回路付加積層板、半導体付加積層体およびその製造方法
CN103619591B (zh) * 2011-04-15 2016-02-24 东洋纺株式会社 层叠体、其制造方法以及使用该层叠体的器件结构体的制作方法
WO2013191052A1 (ja) * 2012-06-20 2013-12-27 東洋紡株式会社 積層体の作成方法および、積層体および、この積層体を利用したデバイス付き積層体の作成方法および、デバイス付き積層体
JP2014022459A (ja) * 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
KR20140049314A (ko) * 2012-10-17 2014-04-25 한국전자통신연구원 신축성 전자 디바이스 및 그의 제조방법
KR20140100299A (ko) * 2013-02-06 2014-08-14 한국전자통신연구원 전자회로 및 그 제조방법
KR101837316B1 (ko) 2013-07-08 2018-03-09 도요보 가부시키가이샤 도전성 페이스트
JP6272690B2 (ja) * 2013-12-26 2018-01-31 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6313165B2 (ja) * 2014-08-29 2018-04-18 日東電工株式会社 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
JP2016076531A (ja) * 2014-10-03 2016-05-12 大日本印刷株式会社 弾性ウェアラブルフレキシブル基板、及び弾性ウェアラブル複合モジュール
WO2016093210A1 (ja) * 2014-12-08 2016-06-16 株式会社フジクラ 伸縮性基板
WO2016093906A1 (en) * 2014-12-10 2016-06-16 Washington State University Highly stretchable interconnect devices and systems
JP6518451B2 (ja) * 2015-02-02 2019-05-22 株式会社フジクラ 伸縮性回路基板
JP2016178121A (ja) * 2015-03-18 2016-10-06 タツタ電線株式会社 ストレッチャブルケーブルおよびストレッチャブル回路基板
JP6686420B2 (ja) * 2015-12-22 2020-04-22 住友ベークライト株式会社 配線基板、電子装置、および配線基板の製造方法
CN108604474B (zh) * 2016-01-13 2020-03-13 东洋纺株式会社 伸缩性导体组合物、伸缩性导体形成用浆料、具有由伸缩性导体组合物构成的配线的服装及其制造方法
EP3415021A4 (en) * 2016-02-12 2019-10-09 Toyobo Co., Ltd. ELECTRONIC WEARABLE DEVICE AND METHOD FOR PRODUCING AN ELECTRONIC WEARABLE DEVICE
JP6823472B2 (ja) * 2016-02-22 2021-02-03 日本メクトロン株式会社 伸縮性配線基板及びその製造方法
KR101768675B1 (ko) * 2016-03-15 2017-08-16 울산과학기술원 하이브리드 기판과 신축성 전극을 이용한 신축성 패키지 및 그 제조방법
EP3430924A4 (en) * 2016-03-16 2019-11-20 Toyobo Co., Ltd. INTELLIGENT DEVICE THAT CAN BE USED
JP2017168639A (ja) * 2016-03-16 2017-09-21 凸版印刷株式会社 配線基板及びこれを用いた半導体装置の製造方法
JP6789496B2 (ja) * 2016-04-05 2020-11-25 昭和電工マテリアルズ株式会社 硬化性樹脂シート、電気回路用可撓性基材、可撓性電気回路体及び半導体装置
CN116614940A (zh) * 2016-11-15 2023-08-18 株式会社力森诺科 导体基板、布线基板及布线基板的制造方法
JP2018116959A (ja) 2017-01-16 2018-07-26 日立化成株式会社 回路基板装置
WO2018168734A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 電子部品内蔵樹脂構造体及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848640B (zh) * 2023-03-29 2024-07-11 正美企業股份有限公司 具有電子元件之電氣網路的製造方法

Also Published As

Publication number Publication date
US20210345484A1 (en) 2021-11-04
EP3873182A1 (en) 2021-09-01
CN112470554B (zh) 2024-03-22
KR20200139242A (ko) 2020-12-11
EP3873182A4 (en) 2023-01-25
WO2020084981A1 (ja) 2020-04-30
CN112470554A (zh) 2021-03-09
JP6963761B2 (ja) 2021-11-10
JPWO2020084981A1 (ja) 2021-04-08
TWI816902B (zh) 2023-10-01
KR102461568B1 (ko) 2022-10-31

Similar Documents

Publication Publication Date Title
KR101959576B1 (ko) 금속박 패턴 적층체, 금속박의 펀칭 방법, 회로 기판, 그 제조 방법 및 태양 전지 모듈
JP6601693B2 (ja) 金属配線層が形成された積層体及びそれを製造する方法
TW200305235A (en) Releasing layer transfer film and laminate film
TW200421953A (en) Method of manufacturing circuit board
TWI509760B (zh) 用於半導體裝置之製造方法
JP2018170389A (ja) フレキシブル基板、及び、それを用いたｌｅｄ表示装置
JPWO2008053934A1 (ja) 静電チャック装置
JP5983845B2 (ja) 圧力センサおよび接続部材の製造方法
TWI816902B (zh) 元件連結體之製造方法
JP5279731B2 (ja) 極薄プラスチック膜上での電気回路の作製方法
TW200945976A (en) Method of manufacturing wiring circuit board
JP2006295143A5 (zh)
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP2006114552A (ja) 電子部品製造方法
JP2006270072A5 (zh)
US20070120240A1 (en) Circuit substrate and method of manufacture
JP2005183444A (ja) 基板保持キャリア及び基板の保持搬送方法
JP7103163B2 (ja) 積層体、導通チェック方法、および、電子デバイスの製造方法
WO2019198404A1 (ja) 保護フィルムで被覆されたプリント回路基板及びその製造方法
TWI607116B (zh) Supported copper foil with sputtered inorganic composite film and preparation method thereof
JP2014022583A (ja) 圧電素子デバイスの製造方法
JP2018037627A (ja) 回路板のパンチングプロセスに用いられる被覆膜
JP2005093660A (ja) 実装基板の製造方法、実装基板および実装基板製造用マスター基板
WO2016113971A1 (ja) 接続部材を介して接続された複数の配線基板を備える複合配線基板、接続部材の製造方法および接続部材、並びに圧力センサ
EP2161976B1 (en) Method of manufacturing a surface finish structure of a multi-layer substrate