JP2005093660A - 実装基板の製造方法、実装基板および実装基板製造用マスター基板 - Google Patents
実装基板の製造方法、実装基板および実装基板製造用マスター基板 Download PDFInfo
- Publication number
- JP2005093660A JP2005093660A JP2003324368A JP2003324368A JP2005093660A JP 2005093660 A JP2005093660 A JP 2005093660A JP 2003324368 A JP2003324368 A JP 2003324368A JP 2003324368 A JP2003324368 A JP 2003324368A JP 2005093660 A JP2005093660 A JP 2005093660A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- substrate
- conductive
- resin sheet
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】歩留まりが高く、製造コストを抑制し、リードタイムを短くできる実装基板の製造方法と、この方法で製造された微細な導電パターンを有する実装基板およびそれを製造するためのマスター基板を提供する。
【解決手段】表面が導電性である第1の導電性基板(10,11)上に、第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターン12pを形成して第2の導電層形成用のマスター基板を形成する。次に、第1の樹脂パターンをマスクとして第2の導電層13をパターン形成し、その上に第1の未硬化樹脂シート14を貼り合わせ、剥離して第2の導電層13を第1の未硬化樹脂シート14上に転写する。次に、第1の未硬化樹脂シート14をコア基板の第1の導電層が形成された面とを貼り合わせ、第1の未硬化樹脂シート14を硬化して第1の絶縁層とする。
【選択図】図4
【解決手段】表面が導電性である第1の導電性基板(10,11)上に、第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターン12pを形成して第2の導電層形成用のマスター基板を形成する。次に、第1の樹脂パターンをマスクとして第2の導電層13をパターン形成し、その上に第1の未硬化樹脂シート14を貼り合わせ、剥離して第2の導電層13を第1の未硬化樹脂シート14上に転写する。次に、第1の未硬化樹脂シート14をコア基板の第1の導電層が形成された面とを貼り合わせ、第1の未硬化樹脂シート14を硬化して第1の絶縁層とする。
【選択図】図4
Description
本発明は実装基板の製造方法、実装基板および実装基板製造用マスター基板に関し、特に、複数の絶縁層を介してパターン加工された導電層を積層してなる実装基板の製造方法と、当該実装基板の製造方法により製造された実装基板およびそれに使用するためのマスター基板に関するものである。
半導体装置の微細化に伴い、実装基板に形成される導電層の最小加工寸法に対しても益々微細化することが求められている。
従来の微細化された実装基板の製造方法としては、例えば特許文献1に記載されているように、表面が導電性である基板上に形成しようとするパターンに沿ってメッキレジストを形成してマスター基板とし、基板に通電する電解メッキ法によりメッキレジストをマスクとして導電層をパターン形成し、得られた導電層を未硬化樹脂シートなどに貼り合わせ、基板を剥離あるいはエッチングなどで除去することで導電層を転写する方法が知られている。
従来の微細化された実装基板の製造方法としては、例えば特許文献1に記載されているように、表面が導電性である基板上に形成しようとするパターンに沿ってメッキレジストを形成してマスター基板とし、基板に通電する電解メッキ法によりメッキレジストをマスクとして導電層をパターン形成し、得られた導電層を未硬化樹脂シートなどに貼り合わせ、基板を剥離あるいはエッチングなどで除去することで導電層を転写する方法が知られている。
しかし、上記の方法では、基板をエッチングして除去する場合はもちろん、剥離する場合においても、メッキレジストが本来繰り返しの使用に耐えるものではないため、導電層をパターン形成するときに毎回表面が導電性である基板を準備し、メッキレジストをパターン形成する必要があり、製造コストが高くなってしまうという問題があった。
また、剥離する工程自体が非常に困難であって不良が発生しやすく、低歩留まりであるため、現状では事実上製造に耐える方法ではなかった。
また、上記の方法では基板の製造ロット毎に表面が導電性である基板を準備し、メッキレジストをパターン形成する必要があるため、製造のリードタイムが長くなるという問題もあった。
さらに、上記のような問題があるために、導電層の最小加工寸法をそれほど微細化することができなかった。
特開2000−151078号公報
また、剥離する工程自体が非常に困難であって不良が発生しやすく、低歩留まりであるため、現状では事実上製造に耐える方法ではなかった。
また、上記の方法では基板の製造ロット毎に表面が導電性である基板を準備し、メッキレジストをパターン形成する必要があるため、製造のリードタイムが長くなるという問題もあった。
さらに、上記のような問題があるために、導電層の最小加工寸法をそれほど微細化することができなかった。
解決しようとする問題点は、従来の実装基板の製造方法では、歩留まりが低く、マスター基板の繰り返しの使用が困難であるために製造コストが高くなり、リードタイムが長くなってしまうという点である。
また、実装基板に積層させる導電層の最小加工寸法をそれほど微細化することができないという点である。
また、実装基板に積層させる導電層の最小加工寸法をそれほど微細化することができないという点である。
本発明の実装基板の製造方法は、コア基板上に第1の導電層をパターン形成する工程と、少なくとも表面が導電性である第1の導電性基板上の第2の導電層形成領域を除く領域において、当該第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターンを形成して第2の導電層形成用のマスター基板を形成する工程と、前記第1の樹脂パターンをマスクとして、前記第2の導電層形成領域における前記第1の導電性基板上に第2の導電層をパターン形成する工程と、前記第2の導電層側から前記第2の導電層形成用のマスター基板に第1の未硬化樹脂シートを貼り合わせる工程と、前記第1の未硬化樹脂シートと前記第1の樹脂パターンの界面および前記第2の導電層と前記第1の導電性基板の界面で剥離し、前記第2の導電層を前記第1の未硬化樹脂シート上に転写する工程と、前記第1の未硬化樹脂シートの前記第2の導電層が転写された面と反対側の面と、前記コア基板の前記第1の導電層が形成された面とを貼り合わせる工程と、前記第1の未硬化樹脂シートを硬化して第1の絶縁層とする工程とを有する。
上記の本発明の実装基板の製造方法は、まず、コア基板上に第1の導電層をパターン形成する。
一方、少なくとも表面が導電性である第1の導電性基板上の第2の導電層形成領域を除く領域において、第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターンを形成して第2の導電層形成用のマスター基板を形成する。
次に、第1の樹脂パターンをマスクとして、第2の導電層形成領域における第1の導電性基板上に第2の導電層をパターン形成し、第2の導電層側から第2の導電層形成用のマスター基板に第1の未硬化樹脂シートを貼り合わせ、第1の未硬化樹脂シートと第1の樹脂パターンの界面および第2の導電層と第1の導電性基板の界面で剥離し、第2の導電層を第1の未硬化樹脂シート上に転写する。
次に、第1の未硬化樹脂シートの第2の導電層が転写された面と反対側の面と、コア基板の第1の導電層が形成された面とを貼り合わせ、第1の未硬化樹脂シートを硬化して第1の絶縁層とする。
一方、少なくとも表面が導電性である第1の導電性基板上の第2の導電層形成領域を除く領域において、第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターンを形成して第2の導電層形成用のマスター基板を形成する。
次に、第1の樹脂パターンをマスクとして、第2の導電層形成領域における第1の導電性基板上に第2の導電層をパターン形成し、第2の導電層側から第2の導電層形成用のマスター基板に第1の未硬化樹脂シートを貼り合わせ、第1の未硬化樹脂シートと第1の樹脂パターンの界面および第2の導電層と第1の導電性基板の界面で剥離し、第2の導電層を第1の未硬化樹脂シート上に転写する。
次に、第1の未硬化樹脂シートの第2の導電層が転写された面と反対側の面と、コア基板の第1の導電層が形成された面とを貼り合わせ、第1の未硬化樹脂シートを硬化して第1の絶縁層とする。
また、本発明の実装基板は、コア基板と、前記コア基板上にパターン形成された第1の導電層と、前記第1の導電層を被覆して前記コア基板に貼り合わされた第1の絶縁層と、前記第1の絶縁層上にパターン形成された第2の導電層とを有し、前記第1の導電層の最小加工寸法が100μm以上であり、前記第2の導電層の最小加工寸法が10μm以下である。
上記の本発明の実装基板は、コア基板上に第1の導電層がパターン形成され、第1の導電層を被覆してコア基板に第1の絶縁層が貼り合わされており、第1の絶縁層上に第2の導電層がパターン形成されている。
ここで、第1の導電層の最小加工寸法が100μm以上であり、第2の導電層の最小加工寸法が10μm以下である。
ここで、第1の導電層の最小加工寸法が100μm以上であり、第2の導電層の最小加工寸法が10μm以下である。
また、本発明の実装基板製造用マスター基板は、実装基板に積層する導電層をパターン形成し、形成された導電層を未硬化樹脂シート上に転写するための実装基板製造用マスター基板であって、少なくとも表面が導電性である導電性基板と、前記導電性基板上の導電層形成領域を除く領域において形成された、当該導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い樹脂パターンとを有する。
上記の本発明の実装基板製造用マスター基板は、少なくとも表面が導電性である導電性基板上の導電層形成領域を除く領域において、導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い樹脂パターンが形成されており、実装基板に積層する導電層をパターン形成し、形成された導電層を未硬化樹脂シート上に転写するために用いられる。
本発明の実装基板の製造方法は、歩留まりが高く、マスター基板の繰り返しの使用が可能であるので製造コストを抑制し、リードタイムを短くすることができる。
本発明の実装基板は、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。
本発明の実装基板製造用マスター基板は、高歩留まりで実装基板を製造でき、繰り返しの使用が可能であるので製造コストを抑制してリードタイムを短くすることができる。
以下に、本発明の実装基板の製造方法と、当該実装基板の製造方法により製造された実装基板およびそれに使用するためのマスター基板の実施の形態について、図面を参照して説明する。
<第1実施形態>
図1は本実施形態に係る実装基板の断面図である。
例えば、ガラスエポキシ系樹脂基板などのコア基板30の一方の表面上に、第1の導電層31がパターン形成されており、これを被覆して絶縁性の樹脂からなる絶縁層(第1の絶縁層)14’が貼り合わされており、その上層に第2の導電層13がパターン形成されている。
さらに、第1の導電層31と第2の導電層13を接続するように絶縁層14’を貫通して貫通配線(第1の貫通配線)17が形成されている。
また、第2の導電層13の形成領域を除いて、絶縁層14’上にソルダーレジスト34が形成されている。
図1は本実施形態に係る実装基板の断面図である。
例えば、ガラスエポキシ系樹脂基板などのコア基板30の一方の表面上に、第1の導電層31がパターン形成されており、これを被覆して絶縁性の樹脂からなる絶縁層(第1の絶縁層)14’が貼り合わされており、その上層に第2の導電層13がパターン形成されている。
さらに、第1の導電層31と第2の導電層13を接続するように絶縁層14’を貫通して貫通配線(第1の貫通配線)17が形成されている。
また、第2の導電層13の形成領域を除いて、絶縁層14’上にソルダーレジスト34が形成されている。
また、コア基板30の他方の表面上においても上記と同様の構成となっている。
即ち、コア基板30の他方の表面上に、第1の導電層32がパターン形成されており、これを被覆して絶縁性の樹脂からなる絶縁層(第1の絶縁層)16’が貼り合わされており、その上層に第2の導電層15がパターン形成されており、第1の導電層32と第2の導電層15を接続するように絶縁層16’を貫通して貫通配線(第1の貫通配線)18が形成されており、第2の導電層15の形成領域を除いて、絶縁層16’上にソルダーレジスト35が形成されている。
さらに、コア基板30を貫通してコア基板30の両面に形成された第1の導電層(31,32)を互いに接続する基板貫通配線33が形成されている。
上記の構成において、第1の導電層(31,32)、第2の導電層(13,15)、貫通配線(17,18)および基板貫通配線33は、それぞれ実装基板の設計に応じたパターンに沿って形成されている。
即ち、コア基板30の他方の表面上に、第1の導電層32がパターン形成されており、これを被覆して絶縁性の樹脂からなる絶縁層(第1の絶縁層)16’が貼り合わされており、その上層に第2の導電層15がパターン形成されており、第1の導電層32と第2の導電層15を接続するように絶縁層16’を貫通して貫通配線(第1の貫通配線)18が形成されており、第2の導電層15の形成領域を除いて、絶縁層16’上にソルダーレジスト35が形成されている。
さらに、コア基板30を貫通してコア基板30の両面に形成された第1の導電層(31,32)を互いに接続する基板貫通配線33が形成されている。
上記の構成において、第1の導電層(31,32)、第2の導電層(13,15)、貫通配線(17,18)および基板貫通配線33は、それぞれ実装基板の設計に応じたパターンに沿って形成されている。
ここで、第1の導電層(31,32)の最小加工寸法が100μm以上であり、一方で第2の導電層(13,15)の最小加工寸法が前記第1の導電層の最小加工寸法よりも小さく、好ましくは10μm以下となっている。
本実施形態の実装基板は、後述する製造方法で製造されたものであり、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。
次に、本実施形態に係る実装基板の製造方法について説明する。
まず、図2(a)に示すような紫外線などの光を透過する耐熱ガラスなどからなる板厚3mmのガラス基板10上に、図2(b)に示すように、例えば、真空蒸着法、スパッタリング法により5μmの膜厚のITO(Indium Tin Oxide)膜などの導電膜11を形成し、少なくとも表面が導電性である導電性基板(第1の導電性基板)を形成する。
ITO膜の成膜は、例えばITOペレットを蒸着源とし、基板温度300℃で20分間処理して行う。
また、予めITO膜などの導電膜が設けられた基板を購入して上記導電性基板として用いてもよい。
ITO膜の場合、他の金属との接着性が低いことから後工程で第2の導電層と剥離する際に有利であり、光透過性が高いので未硬化樹脂シートを積層して剥離する際に用いるエキシマレーザなどのレーザ光を効果的に照射できる。また、第2の導電層を形成するときの共通電極として機能する。
まず、図2(a)に示すような紫外線などの光を透過する耐熱ガラスなどからなる板厚3mmのガラス基板10上に、図2(b)に示すように、例えば、真空蒸着法、スパッタリング法により5μmの膜厚のITO(Indium Tin Oxide)膜などの導電膜11を形成し、少なくとも表面が導電性である導電性基板(第1の導電性基板)を形成する。
ITO膜の成膜は、例えばITOペレットを蒸着源とし、基板温度300℃で20分間処理して行う。
また、予めITO膜などの導電膜が設けられた基板を購入して上記導電性基板として用いてもよい。
ITO膜の場合、他の金属との接着性が低いことから後工程で第2の導電層と剥離する際に有利であり、光透過性が高いので未硬化樹脂シートを積層して剥離する際に用いるエキシマレーザなどのレーザ光を効果的に照射できる。また、第2の導電層を形成するときの共通電極として機能する。
次に、図2(c)に示すように、例えば、逆スパッタリング法により、導電膜11の表面に微細な凹部11aを形成し、1μm程度の表面粗さを有する面に加工する。例えば、Arガスを用いて、RF50W、処理時間5分とするなど、通常の逆スパッタリング条件で行う。
これにより、後に形成するパターン形成用の樹脂層との接着性が向上する。さらにまた、この導電膜上に後工程で形成する第2の導電層に凹凸形状が転写され、第2の導電層と未硬化樹脂シートとの接着性が向上する。
これにより、後に形成するパターン形成用の樹脂層との接着性が向上する。さらにまた、この導電膜上に後工程で形成する第2の導電層に凹凸形状が転写され、第2の導電層と未硬化樹脂シートとの接着性が向上する。
次に、図2(d)に示すように、例えば、スピン塗布により、導電性基板の表面に形成されている導電膜11よりも未硬化樹脂シートの表面に対して接着性が低い特性を有する液状の樹脂を塗布し、乾燥し、プリベーク処理をして、5μmの膜厚で樹脂層12を形成する。樹脂層12を構成する樹脂としては、フッ素系樹脂(みのる産業社製、商品名GT2300 PFA)などを用いることができる。フッ素系樹脂は、耐薬品特性、耐熱特性に優れているので、得られたマスター基板の耐久性を向上させ、繰り返し使用することができるので好ましい。
スピンコート条件は、例えば、800rpmで30秒、さらに1200rpmで30秒とし、プリベーク条件は90℃で4分、さらに110℃で4分とする。
スピンコート条件は、例えば、800rpmで30秒、さらに1200rpmで30秒とし、プリベーク条件は90℃で4分、さらに110℃で4分とする。
次に、図3(a)に示すように、例えば、レーザ描画などにより、第2の導電層形成領域における樹脂層12を除去し、第2の導電層形成領域を除く領域に残された樹脂パターン(第1の樹脂パターン)12pを形成し、第2の導電層形成用のマスター基板を形成する。例えば、樹脂パターン12pの最小加工寸法は10μm(ライン/スペース幅は10μm/10μm)とする。
レーザ描画の条件は、レーザ描画装置を用いた通常の条件で、周波数25kHzで行う。
あるいは、不図示のレジスト膜をパターン形成し、エッチングにより樹脂層12をパターン加工して上述のような樹脂パターン(第1の樹脂パターン)12pとしてもよい。
レーザ描画の条件は、レーザ描画装置を用いた通常の条件で、周波数25kHzで行う。
あるいは、不図示のレジスト膜をパターン形成し、エッチングにより樹脂層12をパターン加工して上述のような樹脂パターン(第1の樹脂パターン)12pとしてもよい。
次に、図3(b)に示すように、例えば、ガラス基板10上に導電膜11が形成された第1の導電性基板に通電し、導電膜11を共通電極とする電解メッキ法において、硫酸銅水溶液などのメッキ液中浸漬して導電膜11に通電し、樹脂パターン12pをマスクとして、第2の導電層形成領域における第1の導電性基板上に第2の導電層13をパターン形成する。
上記のように、樹脂パターンの最小加工寸法を10μm(ライン/スペース幅を10μm/10μm)として形成し、これをマスクとして第2の導電層13をパターン形成することで、第2の導電層13についても最小加工寸法を10μm(ライン/スペース幅を10μm/10μm)として形成することができる。
このとき、第2の導電層13の膜厚は、樹脂パターン12pの膜厚よりも厚くなるように形成する。例えば、樹脂パターン12pの膜厚が5μm程度であるとすると、第2の導電層13の膜厚を6μm程度とする。
上記のように、樹脂パターンの最小加工寸法を10μm(ライン/スペース幅を10μm/10μm)として形成し、これをマスクとして第2の導電層13をパターン形成することで、第2の導電層13についても最小加工寸法を10μm(ライン/スペース幅を10μm/10μm)として形成することができる。
このとき、第2の導電層13の膜厚は、樹脂パターン12pの膜厚よりも厚くなるように形成する。例えば、樹脂パターン12pの膜厚が5μm程度であるとすると、第2の導電層13の膜厚を6μm程度とする。
次に、図3(c)に示すように、例えば、表面粗化剤(荏原電産製、商品名NBS2)に5分程度浸漬することにより、第2の導電層13の表面に微細な凹部13aを形成し、1〜2μm程度の表面粗さを有する面に加工する。
このとき、樹脂パターン12pは耐薬品性があるため、ダメージを受けない。
このとき、樹脂パターン12pは耐薬品性があるため、ダメージを受けない。
次に、図4(a)に示すように、例えば、第2の導電層13側から第2の導電層形成用のマスター基板に、プリプレグとも呼ばれる、不織布に未硬化のアラミド系樹脂を含浸させてなり、約20μmの膜厚であるBステージの未硬化樹脂シート(第1の未硬化樹脂シート)14(例えば新神戸電機社製、商品名CEL−541)を貼り合わせ、温度80℃、圧力2kgなどの樹脂が完全硬化しない半硬化条件により、ラミネートする。
このとき、未硬化樹脂シート14は第2の導電層13との接着性が高く、強く接着しているが、樹脂パターン12pは表面が潤滑状なので接着性が低く、剥がれ易い構成となっている。
未硬化樹脂シート14には、予め、取り扱いを容易にする耐熱透明シート14sが設けられている。
このとき、未硬化樹脂シート14は第2の導電層13との接着性が高く、強く接着しているが、樹脂パターン12pは表面が潤滑状なので接着性が低く、剥がれ易い構成となっている。
未硬化樹脂シート14には、予め、取り扱いを容易にする耐熱透明シート14sが設けられている。
次に、図4(b)に示すように、未硬化樹脂シート14と第1の樹脂パターン12pの界面、および、第2の導電層13と導電性基板の表面に形成されている導電膜11の界面で剥離し、第2の導電層13を第1の未硬化樹脂シート14上に転写する。
このとき、透明なガラス基板10に導電膜11が設けられてなる導電性基板を通して、未硬化樹脂シート14と樹脂パターン12pの界面に対する剥離の補助となるように、レーザ光LSを全面に照射する。レーザ光の衝撃により、容易に剥離することができる。レーザ光LSとしては、例えばエキシマレーザを用いる。エキシマレーザの出力は例えば23mJ/cm2 として、数分間照射する。
エキシマレーザ光は、これを吸収したものに衝撃波を与え、接着部を剥がれやすくする効果がある。フッ素系樹脂は白色に近く、エキシマレーザ光は透過するが、銅は金属なのでレーザに影響を受けやすい。
上記のように、導電膜11に微細な凹部11aが形成されているので、第2の導電層13の表面にこの形状が転写して、微細な凸部13bが形成される。
このとき、透明なガラス基板10に導電膜11が設けられてなる導電性基板を通して、未硬化樹脂シート14と樹脂パターン12pの界面に対する剥離の補助となるように、レーザ光LSを全面に照射する。レーザ光の衝撃により、容易に剥離することができる。レーザ光LSとしては、例えばエキシマレーザを用いる。エキシマレーザの出力は例えば23mJ/cm2 として、数分間照射する。
エキシマレーザ光は、これを吸収したものに衝撃波を与え、接着部を剥がれやすくする効果がある。フッ素系樹脂は白色に近く、エキシマレーザ光は透過するが、銅は金属なのでレーザに影響を受けやすい。
上記のように、導電膜11に微細な凹部11aが形成されているので、第2の導電層13の表面にこの形状が転写して、微細な凸部13bが形成される。
上記の工程においては、未硬化樹脂シート14と第2の導電層13は強く接着しているが、樹脂パターン12pは、導電性基板の表面に形成されている導電膜11よりも未硬化樹脂シート14の表面に対して接着性が低い特性を有するので、第2の導電層13は未硬化樹脂シート14に接着したままで、未硬化樹脂シート14と樹脂パターン12pの界面で容易に剥離することができ、樹脂パターン12pが導電性基板から剥がれてしまったり、第2の導電層13が導電性基板上に残ってしまう問題がない。
従って、樹脂パターン12pを再び形成することなく、第2の導電層形成用のマスター基板として再使用が可能となり、例えば、マスター基板の構成するガラス基板10を耐熱ガラスから構成し、樹脂パターン12pをフッ素系樹脂などの耐薬品特性、耐熱特性の高い材料で構成することにより、数千回繰り返して使用することが可能であり、同一のパターンの導電層を量産することができ、製造コストを抑制することができる。
従って、樹脂パターン12pを再び形成することなく、第2の導電層形成用のマスター基板として再使用が可能となり、例えば、マスター基板の構成するガラス基板10を耐熱ガラスから構成し、樹脂パターン12pをフッ素系樹脂などの耐薬品特性、耐熱特性の高い材料で構成することにより、数千回繰り返して使用することが可能であり、同一のパターンの導電層を量産することができ、製造コストを抑制することができる。
一方、図5(a)に示すように、例えば板厚0.2mmのガラスエポキシ系樹脂からなるコア基板30の一方の表面上に、例えば銅箔を貼り合わせて、レジスト膜をパターン形成して、エッチング処理を施して銅箔をパターン加工することなどにより、約12μmの膜厚の第1の導電層31をパターン形成する。第1の導電層31は、従来より用いられている方法で製造することが可能であり、第1の導電層31の最小加工寸法は例えば100μm以上である。
また、コア基板30の他方の表面上においても、同様に第1の導電層32を形成し、必要に応じて、コア基板30にこれを貫通する貫通開口部を形成し、導電性材料で埋め込んで、コア基板30の両面に形成された第1の導電層(31,32)を互いに接続する基板貫通配線33を形成する。
また、コア基板30の他方の表面上においても、同様に第1の導電層32を形成し、必要に応じて、コア基板30にこれを貫通する貫通開口部を形成し、導電性材料で埋め込んで、コア基板30の両面に形成された第1の導電層(31,32)を互いに接続する基板貫通配線33を形成する。
次に、図5(b)に示すように、未硬化樹脂シート14から耐熱透明シート14sを剥がした後、未硬化樹脂シート14の第2の導電層13が転写された面と反対側の面と、コア基板30の第1の導電層31が形成された面とを貼り合わせる。
コア基板30の第1の導電層32が形成された他方の面においても、同様に、未硬化樹脂シート16の第2の導電層15が転写された面と反対側の面と、コア基板30の第1の導電層32が形成された面とを貼り合わせる。
さらに、未硬化樹脂シート14を完全硬化させて、膜厚20μmの絶縁層(第1の絶縁層)14’とし、他方の表面においても、未硬化樹脂シート16を完全硬化させて絶縁層(第1の絶縁層)16’とする。第2の導電層(13,15)の膜厚は、5μm程度となっている。
上記の完全硬化は、例えば、未硬化樹脂シート(14,16)と熱圧着治具が接着されるのを防止するため、未硬化樹脂シート(14,16)上面にフッ素系樹脂フィルムを介して熱圧着治具で挟み込み、150℃、2時間の熱圧着処置で行う。
コア基板30の第1の導電層32が形成された他方の面においても、同様に、未硬化樹脂シート16の第2の導電層15が転写された面と反対側の面と、コア基板30の第1の導電層32が形成された面とを貼り合わせる。
さらに、未硬化樹脂シート14を完全硬化させて、膜厚20μmの絶縁層(第1の絶縁層)14’とし、他方の表面においても、未硬化樹脂シート16を完全硬化させて絶縁層(第1の絶縁層)16’とする。第2の導電層(13,15)の膜厚は、5μm程度となっている。
上記の完全硬化は、例えば、未硬化樹脂シート(14,16)と熱圧着治具が接着されるのを防止するため、未硬化樹脂シート(14,16)上面にフッ素系樹脂フィルムを介して熱圧着治具で挟み込み、150℃、2時間の熱圧着処置で行う。
次に、図6(a)に示すように、次亜塩素酸ナトリウムによる酸化処理、いわゆる黒化処理(処理剤:荏原電産製、商品名BO499)を行い、第2の導電層(13,15)の表面に黒色の酸化膜(13c,15c)を形成する。
次に、レーザ光を用いて所定位置の第2の導電層(13,15)に照射し、第2の導電層(13,15)および絶縁層(14’,16’)を貫通して第1の導電層(31,32)に達する貫通開口部(第1の貫通開口部)Vを形成する。貫通開口部Vの開口径は、例えば50μm程度である。第2の導電層(13,15)の最小加工寸法は、上述のように例えば10μm(ライン/スペース幅は10μm/10μm)となっているが、貫通開口部Vの周辺において例えば70μm径程度に広く形成されているものである。
レーザ光照射の条件は、例えば、酸化膜(13c,15c)を含む第2の導電層(13,15)に対しては、紫外線レーザを用いたバースト加工とし、周波数25kHz、ショット数143とする。また、絶縁層(14’,16’)に対しては、CO2 レーザを用いたサイクル加工とし、パルス幅5μmで1ショット、さらにパルス幅2μmで1ショット照射する。
ここで、上記のように第2の導電層(13,15)の表面に黒色の酸化膜(13c,15c)が形成されているので、紫外線レーザが反射されずに十分に吸収され、効率的に開口することができる。第1の導電層(31,32)の表面には、酸化膜は形成されていないので、レーザ光を反射して吸収されず、開口が第1の導電層(31,32)の表面で停止する。
さらにその後、デスミヤと呼ばれる工程により、貫通開口部V内の樹脂残査などを除去、洗浄する。
次に、レーザ光を用いて所定位置の第2の導電層(13,15)に照射し、第2の導電層(13,15)および絶縁層(14’,16’)を貫通して第1の導電層(31,32)に達する貫通開口部(第1の貫通開口部)Vを形成する。貫通開口部Vの開口径は、例えば50μm程度である。第2の導電層(13,15)の最小加工寸法は、上述のように例えば10μm(ライン/スペース幅は10μm/10μm)となっているが、貫通開口部Vの周辺において例えば70μm径程度に広く形成されているものである。
レーザ光照射の条件は、例えば、酸化膜(13c,15c)を含む第2の導電層(13,15)に対しては、紫外線レーザを用いたバースト加工とし、周波数25kHz、ショット数143とする。また、絶縁層(14’,16’)に対しては、CO2 レーザを用いたサイクル加工とし、パルス幅5μmで1ショット、さらにパルス幅2μmで1ショット照射する。
ここで、上記のように第2の導電層(13,15)の表面に黒色の酸化膜(13c,15c)が形成されているので、紫外線レーザが反射されずに十分に吸収され、効率的に開口することができる。第1の導電層(31,32)の表面には、酸化膜は形成されていないので、レーザ光を反射して吸収されず、開口が第1の導電層(31,32)の表面で停止する。
さらにその後、デスミヤと呼ばれる工程により、貫通開口部V内の樹脂残査などを除去、洗浄する。
次に、図6(b)に示すように、例えばスクリーン印刷によって貫通開口部V内に銅ペーストを充填し、加熱などで硬化させることで導電層を形成して、貫通配線(17,18)とする。
ここで用いる銅ペーストは、例えばタツタ電線社製の商品名M−151(直径約5μmの銅粒子とSn/Biはんだの混合物)などであり、はんだ付けできる材料を用いる。
次に、ソフトエッチング処理により、第2の導電層(13,15)の表面に形成された酸化膜(13c,15c)を除去する。
最後に、第2の導電層(13,15)を除く絶縁層(14’,16’)の表面を被覆するようにソルダーレジスト(34,35)を形成して、図1に示す実装基板を製造することができる。
ここで用いる銅ペーストは、例えばタツタ電線社製の商品名M−151(直径約5μmの銅粒子とSn/Biはんだの混合物)などであり、はんだ付けできる材料を用いる。
次に、ソフトエッチング処理により、第2の導電層(13,15)の表面に形成された酸化膜(13c,15c)を除去する。
最後に、第2の導電層(13,15)を除く絶縁層(14’,16’)の表面を被覆するようにソルダーレジスト(34,35)を形成して、図1に示す実装基板を製造することができる。
図7は、上記の貫通配線(17,18)を形成するためのスクリーン印刷を行う工程を示す模式図である。
銅ペーストを埋め込む開口部Vが形成された印刷対象である基板SBに、開口部Vのパターンと同じパターンで開口しているメタルマスクMSを開口部同士の位置合わせをして重ねて固定し、その上面に銅ペーストPSを供給し、スキージSQをメタルマスクMSに押圧するようにエア圧PをかけながらスキージSQの先端が印刷面を擦るように所定の方向Mに移動させることで、開口部Vに銅ペーストPSを埋め込む。
例えば、ニューロング社製の真空印刷機(LZ−9957)を用い、メタルマスク厚:0.05mm、スキージの硬度:85、スキージスピード:3mm/秒、エア圧:0.4MPa、クリアランス:0.5mm、定盤温度:常温として真空中においてスクリーン印刷し、供給した銅ペーストを例えば200℃、30分の加熱処理で硬化させる。
上記のように、導電層間の接続の開口部を設けて導電ペーストを印刷する方法では、メッキによる接続方法と比較して導電層のパターンを薄膜化でき、結果として実装基板全体を薄膜化することができる。また、メッキ処理が不要となるので、導電層のパターンも微細化でき、メッキ液が不要となって製造コストを削減できる。
銅ペーストを埋め込む開口部Vが形成された印刷対象である基板SBに、開口部Vのパターンと同じパターンで開口しているメタルマスクMSを開口部同士の位置合わせをして重ねて固定し、その上面に銅ペーストPSを供給し、スキージSQをメタルマスクMSに押圧するようにエア圧PをかけながらスキージSQの先端が印刷面を擦るように所定の方向Mに移動させることで、開口部Vに銅ペーストPSを埋め込む。
例えば、ニューロング社製の真空印刷機(LZ−9957)を用い、メタルマスク厚:0.05mm、スキージの硬度:85、スキージスピード:3mm/秒、エア圧:0.4MPa、クリアランス:0.5mm、定盤温度:常温として真空中においてスクリーン印刷し、供給した銅ペーストを例えば200℃、30分の加熱処理で硬化させる。
上記のように、導電層間の接続の開口部を設けて導電ペーストを印刷する方法では、メッキによる接続方法と比較して導電層のパターンを薄膜化でき、結果として実装基板全体を薄膜化することができる。また、メッキ処理が不要となるので、導電層のパターンも微細化でき、メッキ液が不要となって製造コストを削減できる。
上記の本実施形態に係る実装基板の製造方法によれば、歩留まりが高く、マスター基板の繰り返しの使用が可能であるので製造コストを抑制し、リードタイムを短くすることができる。
本実施形態に係る実装基板は、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。特に、導電層のパターン寸法は樹脂パターンを形成するレーザ描画などの精度で決まり、高精度を実現できる。
また、本実施形態に係る実装基板製造用のマスター基板は、高歩留まりで実装基板を製造でき、繰り返しの使用が可能であるので製造コストを抑制してリードタイムを短くすることができる。
上記のように形成された実装基板は、従来方法で形成された多層の実装基板と電気的に変わりなく使用することが可能であり、フルアディティブであるのでマイグレーションの心配がない。
本実施形態に係る実装基板は、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。特に、導電層のパターン寸法は樹脂パターンを形成するレーザ描画などの精度で決まり、高精度を実現できる。
また、本実施形態に係る実装基板製造用のマスター基板は、高歩留まりで実装基板を製造でき、繰り返しの使用が可能であるので製造コストを抑制してリードタイムを短くすることができる。
上記のように形成された実装基板は、従来方法で形成された多層の実装基板と電気的に変わりなく使用することが可能であり、フルアディティブであるのでマイグレーションの心配がない。
<第2実施形態>
図8は本実施形態に係る実装基板の断面図である。
例えば、樹脂基板などのコア基板30の一方の表面上に、第1の導電層31がパターン形成されており、これを被覆して絶縁性の樹脂からなる第1の絶縁層14’が貼り合わされており、その上層に第2の導電層13がパターン形成されている。さらにその上層に絶縁性の樹脂からなる第2の絶縁層20’が貼り合わされており、その上層に第3の導電層19がパターン形成されている。
また、第1の導電層31と第2の導電層13を接続するように第1の絶縁層14’を貫通して第1の貫通配線17が形成されている。
さらに、第2の導電層13と第3の導電層19を接続するように第2の絶縁層20’を貫通して第2の貫通配線23が形成されている。
またさらに、第1の導電層31と第3の導電層19を接続するように第1の絶縁層14’と第2の絶縁層20’を貫通して第3の貫通配線24が形成されている。
第3の導電層19の形成領域を除いて、第2の絶縁層20’上にソルダーレジスト34が形成されている。
図8は本実施形態に係る実装基板の断面図である。
例えば、樹脂基板などのコア基板30の一方の表面上に、第1の導電層31がパターン形成されており、これを被覆して絶縁性の樹脂からなる第1の絶縁層14’が貼り合わされており、その上層に第2の導電層13がパターン形成されている。さらにその上層に絶縁性の樹脂からなる第2の絶縁層20’が貼り合わされており、その上層に第3の導電層19がパターン形成されている。
また、第1の導電層31と第2の導電層13を接続するように第1の絶縁層14’を貫通して第1の貫通配線17が形成されている。
さらに、第2の導電層13と第3の導電層19を接続するように第2の絶縁層20’を貫通して第2の貫通配線23が形成されている。
またさらに、第1の導電層31と第3の導電層19を接続するように第1の絶縁層14’と第2の絶縁層20’を貫通して第3の貫通配線24が形成されている。
第3の導電層19の形成領域を除いて、第2の絶縁層20’上にソルダーレジスト34が形成されている。
また、コア基板30の他方の表面上においても上記と同様の構成となっている。
即ち、コア基板30の他方の表面上に、第1の導電層32がパターン形成されており、これを被覆して絶縁性の樹脂からなる第1の絶縁層16’が貼り合わされており、その上層に第2の導電層15がパターン形成されており、その上層に絶縁性の樹脂からなる第2の絶縁層22’が貼り合わされており、その上層に第3の導電層21がパターン形成されている。
また、第1の導電層32と第2の導電層15を接続するように第1の絶縁層16’を貫通して第1の貫通配線18が形成されており、第2の導電層15と第3の導電層21を接続するように第2の絶縁層22’を貫通して第2の貫通配線25が形成されており、また、第1の導電層32と第3の導電層21を接続するように第1の絶縁層16’と第2の絶縁層22’を貫通して第3の貫通配線26が形成されている。
さらに、コア基板30を貫通してコア基板30の両面に形成された第1の導電層(31,32)を互いに接続する基板貫通配線33が形成されている。
第3の導電層21の形成領域を除いて、第2の絶縁層22’上にソルダーレジスト35が形成されている。
上記の構成において、第1の導電層(31,32)、第2の導電層(13,15)、第3の導電層(19,21)、第1の貫通配線(17,18)、第2の貫通配線(23,25)、第3の貫通配線(24,26)および基板貫通配線33は、それぞれ実装基板の設計に応じたパターンに沿って形成されている。
即ち、コア基板30の他方の表面上に、第1の導電層32がパターン形成されており、これを被覆して絶縁性の樹脂からなる第1の絶縁層16’が貼り合わされており、その上層に第2の導電層15がパターン形成されており、その上層に絶縁性の樹脂からなる第2の絶縁層22’が貼り合わされており、その上層に第3の導電層21がパターン形成されている。
また、第1の導電層32と第2の導電層15を接続するように第1の絶縁層16’を貫通して第1の貫通配線18が形成されており、第2の導電層15と第3の導電層21を接続するように第2の絶縁層22’を貫通して第2の貫通配線25が形成されており、また、第1の導電層32と第3の導電層21を接続するように第1の絶縁層16’と第2の絶縁層22’を貫通して第3の貫通配線26が形成されている。
さらに、コア基板30を貫通してコア基板30の両面に形成された第1の導電層(31,32)を互いに接続する基板貫通配線33が形成されている。
第3の導電層21の形成領域を除いて、第2の絶縁層22’上にソルダーレジスト35が形成されている。
上記の構成において、第1の導電層(31,32)、第2の導電層(13,15)、第3の導電層(19,21)、第1の貫通配線(17,18)、第2の貫通配線(23,25)、第3の貫通配線(24,26)および基板貫通配線33は、それぞれ実装基板の設計に応じたパターンに沿って形成されている。
ここで、第1の導電層(31,32)の最小加工寸法が100μm以上であり、一方で第2の導電層(13,15)および第3の導電層(19,21)の最小加工寸法が前記第1の導電層の最小加工寸法よりも小さく、好ましくは10μm以下となっている。
本実施形態の実装基板は、後述する製造方法で製造されたものであり、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。
次に、本実施形態に係る実装基板の製造方法について説明する。
まず、第1実施形態と同様に、図2(a)〜図6(b)に示す工程を行う。
次に、図2(a)〜図3(a)に示す第2の導電層形成用のマスター基板を形成する工程と同様にして、第3の導電層形成用のマスター基板を形成する。例えば、第3の導電層形成用の第2の樹脂パターンの最小加工寸法についても、第1の樹脂パターンと同様に、10μm(ライン/スペース幅は10μm/10μm)とする。ここで、第3の導電層形成用の第2の樹脂パターンはその設計パターンに応じたパターンとして形成する。
次に、図3(b)〜図4(b)に示す工程と同様にして、第3の導電層形成用のマスター基板を用いて、電解メッキ法により第2の樹脂パターンをマスクとして第3の導電層をパターン形成し、これを第2の未硬化樹脂シートに転写する。
上記のようにして得られた第3の導電層(19,21)が転写された第2の未硬化樹脂シートの第3の導電層(19,21)が転写された面と反対側の面と、第1の絶縁層(14’,16’)の第2の導電層(13,15)が形成された面とを貼り合わせ、熱圧着処理により第2の未硬化樹脂シートを完全硬化させて第2の絶縁層(20’,22’)とする。以上で、図9(a)に示す構造とする。
上記のように、マスター基板の導電膜に微細な凹部が形成されていることに起因して、第2の導電層13の表面にこの形状が転写して、微細な凸部13bが形成されていることから、第2の導電層(13,15)と第2の絶縁層(20’,22’)の接着性を高めることができる。
まず、第1実施形態と同様に、図2(a)〜図6(b)に示す工程を行う。
次に、図2(a)〜図3(a)に示す第2の導電層形成用のマスター基板を形成する工程と同様にして、第3の導電層形成用のマスター基板を形成する。例えば、第3の導電層形成用の第2の樹脂パターンの最小加工寸法についても、第1の樹脂パターンと同様に、10μm(ライン/スペース幅は10μm/10μm)とする。ここで、第3の導電層形成用の第2の樹脂パターンはその設計パターンに応じたパターンとして形成する。
次に、図3(b)〜図4(b)に示す工程と同様にして、第3の導電層形成用のマスター基板を用いて、電解メッキ法により第2の樹脂パターンをマスクとして第3の導電層をパターン形成し、これを第2の未硬化樹脂シートに転写する。
上記のようにして得られた第3の導電層(19,21)が転写された第2の未硬化樹脂シートの第3の導電層(19,21)が転写された面と反対側の面と、第1の絶縁層(14’,16’)の第2の導電層(13,15)が形成された面とを貼り合わせ、熱圧着処理により第2の未硬化樹脂シートを完全硬化させて第2の絶縁層(20’,22’)とする。以上で、図9(a)に示す構造とする。
上記のように、マスター基板の導電膜に微細な凹部が形成されていることに起因して、第2の導電層13の表面にこの形状が転写して、微細な凸部13bが形成されていることから、第2の導電層(13,15)と第2の絶縁層(20’,22’)の接着性を高めることができる。
次に、図9(b)に示すように、次亜塩素酸ナトリウムによる酸化処理、いわゆる黒化処理を行い、第3の導電層(19,21)の表面に黒色の酸化膜(不図示)を形成し、レーザ光を用いて所定位置の第3の導電層(19,21)に照射し、第3の導電層(19,21)および第2の絶縁層(20’,22’)を貫通して第2の導電層(13,15)に達する第2の貫通開口部、さらには、第3の導電層(19,21)、第2の絶縁層(20’,22’)および第1の絶縁層(14’,16’)を貫通して第1の導電層(31,32)に達する第3の貫通開口部を形成する。第2および第3の貫通開口部の開口径は、例えば50μm程度である。第2の導電層(13,15)および第3の導電層(19,21)の最小加工寸法は、上述のように例えば10μm(ライン/スペース幅は10μm/10μm)となっているが、貫通開口部の周辺において例えば70μm径程度に広く形成されているものである。
さらに第2および第3の貫通開口部内の樹脂残査などを除去、洗浄した後、例えばスクリーン印刷によって第2および第3の貫通開口部内に銅ペーストを充填し、加熱などで硬化させることで導電層を形成して、第2の導電層(13,15)と第3の導電層(19,21)を接続する第2の貫通配線(23,25)を形成し、また、第1の導電層(31,32)と第3の導電層(19,21)を接続する第3の貫通配線(24,26)を形成する。
次に、ソフトエッチング処理により、第3の導電層(19,21)の表面に形成された酸化膜を除去し、第3の導電層(19,21)を除く第2の絶縁層(20’,22’)の表面を被覆するようにソルダーレジスト(34,35)を形成して、図8に示す実装基板を製造することができる。
さらに第2および第3の貫通開口部内の樹脂残査などを除去、洗浄した後、例えばスクリーン印刷によって第2および第3の貫通開口部内に銅ペーストを充填し、加熱などで硬化させることで導電層を形成して、第2の導電層(13,15)と第3の導電層(19,21)を接続する第2の貫通配線(23,25)を形成し、また、第1の導電層(31,32)と第3の導電層(19,21)を接続する第3の貫通配線(24,26)を形成する。
次に、ソフトエッチング処理により、第3の導電層(19,21)の表面に形成された酸化膜を除去し、第3の導電層(19,21)を除く第2の絶縁層(20’,22’)の表面を被覆するようにソルダーレジスト(34,35)を形成して、図8に示す実装基板を製造することができる。
上記の本実施形態に係る実装基板の製造方法によれば、歩留まりが高く、マスター基板の繰り返しの使用が可能であるので製造コストを抑制し、リードタイムを短くすることができる。
本実施形態に係る実装基板は、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。
また、本実施形態に係る実装基板製造用のマスター基板は、高歩留まりで実装基板を製造でき、繰り返しの使用が可能であるので製造コストを抑制してリードタイムを短くすることができる。
本実施形態に係る実装基板は、実装基板に積層させる導電層の最小加工寸法を高歩留まりで微細化することができる。
また、本実施形態に係る実装基板製造用のマスター基板は、高歩留まりで実装基板を製造でき、繰り返しの使用が可能であるので製造コストを抑制してリードタイムを短くすることができる。
本発明は上記の説明に限定されない。
例えば、第2実施形態において、第1〜第3の貫通配線は全て形成される必要はなく、例えば、第1の貫通配線と第2の貫通配線のみでもよく、また、第1の貫通配線と第3の貫通配線のみでもよい。さらに、第2および第3の貫通配線のみでもよい。
また、実施形態においては、コア基板の両面に、2層あるいは3層の導電層を積層した構成を示しているが、片面上のみに導電層を積層した構成としてもよい。
マスター基板に用いる樹脂パターンの材料としてはフッ素系樹脂に限定せず、第1の導電性基板の表面よりも未硬化の樹脂シートに対して接着性が低い材料であればよい。
コア基板としては、ガラスエポシキ系樹脂基板を用いているが、その他の樹脂からなる基板やセラミック基板などの絶縁性基板、あるいはシリコンなどの金属基板を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、第2実施形態において、第1〜第3の貫通配線は全て形成される必要はなく、例えば、第1の貫通配線と第2の貫通配線のみでもよく、また、第1の貫通配線と第3の貫通配線のみでもよい。さらに、第2および第3の貫通配線のみでもよい。
また、実施形態においては、コア基板の両面に、2層あるいは3層の導電層を積層した構成を示しているが、片面上のみに導電層を積層した構成としてもよい。
マスター基板に用いる樹脂パターンの材料としてはフッ素系樹脂に限定せず、第1の導電性基板の表面よりも未硬化の樹脂シートに対して接着性が低い材料であればよい。
コア基板としては、ガラスエポシキ系樹脂基板を用いているが、その他の樹脂からなる基板やセラミック基板などの絶縁性基板、あるいはシリコンなどの金属基板を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実装基板の製造方法は、微細化、小型化した半導体装置を実装するのに適した微細な導電パターンを有する実装基板を製造することができる。
本発明の実装基板は、微細化、小型化した半導体装置を実装するのに適した微細な導電パターンを有する実装基板である。
本発明の実装基板製造用マスター基板は、微細化、小型化した半導体装置を実装するのに適した微細な導電パターンを有する実装基板を製造するのに用いることができる。
本発明の実装基板は、微細化、小型化した半導体装置を実装するのに適した微細な導電パターンを有する実装基板である。
本発明の実装基板製造用マスター基板は、微細化、小型化した半導体装置を実装するのに適した微細な導電パターンを有する実装基板を製造するのに用いることができる。
10…ガラス基板、11…導電膜、11a…凹部、12…樹脂層、12p…樹脂パターン(第1の樹脂パターン)、13,15…第2の導電層、13a…凹部、13b…凸部、13c,15c…酸化膜、14…未硬化樹脂シート(第1の未硬化樹脂シート)、14s…耐熱透明シート、14’,16’…絶縁層(第1の絶縁層)、17,18…貫通配線(第1の貫通配線)、19,21…第3の導電層、20’,22’…第2の絶縁層、23,25…第2の貫通配線、24,26…第3の貫通配線、30…コア基板、31,32…第1の導電層、33…基板貫通配線、34,35…ソルダーレジスト、LS…レーザ光、V…貫通開口部(第1の貫通開口部)、SB…基板、MS…メタルマスク、SQ…スキージ、PS…銅ペースト、P…エア圧、M…所定の方向
Claims (15)
- コア基板上に第1の導電層をパターン形成する工程と、
少なくとも表面が導電性である第1の導電性基板上の第2の導電層形成領域を除く領域において、当該第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターンを形成して第2の導電層形成用のマスター基板を形成する工程と、
前記第1の樹脂パターンをマスクとして、前記第2の導電層形成領域における前記第1の導電性基板上に第2の導電層をパターン形成する工程と、
前記第2の導電層側から前記第2の導電層形成用のマスター基板に第1の未硬化樹脂シートを貼り合わせる工程と、
前記第1の未硬化樹脂シートと前記第1の樹脂パターンの界面および前記第2の導電層と前記第1の導電性基板の界面で剥離し、前記第2の導電層を前記第1の未硬化樹脂シート上に転写する工程と、
前記第1の未硬化樹脂シートの前記第2の導電層が転写された面と反対側の面と、前記コア基板の前記第1の導電層が形成された面とを貼り合わせる工程と、
前記第1の未硬化樹脂シートを硬化して第1の絶縁層とする工程と
を有する実装基板の製造方法。 - 前記第1の未硬化樹脂シートを硬化して第1の絶縁層とする工程の後に、前記第2の導電層および前記第1の絶縁層を貫通して前記第1の導電層に達する第1の貫通開口部を形成する工程と、前記第1の貫通開口部内に導電層を形成して第1の貫通配線を形成する工程とをさらに有する
請求項1に記載の実装基板の製造方法。 - 前記第1の樹脂パターンを形成する工程において、前記第1の樹脂パターンをフッ素系樹脂で形成する
請求項1に記載の実装基板の製造方法。 - 前記第2の導電層をパターン形成する工程において、前記第1の導電性基板に通電する電解メッキ法により形成する
請求項1に記載の実装基板の製造方法。 - 前記第1の未硬化樹脂シートと前記第1の樹脂パターンの界面および前記第2の導電層と前記第1の導電性基板の界面で剥離する工程において、前記第1の導電性基板を通して前記第1の未硬化樹脂シートと前記第1の樹脂パターンの界面に対する剥離の補助となるようにレーザ光を照射する
請求項1に記載の実装基板の製造方法。 - 少なくとも表面が導電性である第2の導電性基板上の第3の導電層形成領域を除く領域において、当該第2の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第2の樹脂パターンを形成して第3の導電層形成用のマスター基板を形成する工程と、
前記第2の樹脂パターンをマスクとして、前記第3の導電層形成領域における前記第2の導電性基板上に第3の導電層をパターン形成する工程と、
前記第3の導電層側から前記第3の導電層形成用のマスター基板に第2の未硬化樹脂シートを貼り合わせる工程と、
前記第2の未硬化樹脂シートと前記第2の樹脂パターンの界面および前記第3の導電層と前記第2の導電性基板の界面で剥離し、前記第3の導電層を前記第2の未硬化樹脂シート上に転写する工程と、
前記第2の未硬化樹脂シートの前記第3の導電層が転写された面と反対側の面と、前記第1の絶縁層の前記第2の導電層が形成された面とを貼り合わせる工程と、
前記第2の未硬化樹脂シートを硬化して第2の絶縁層とする工程と
をさらに有する請求項1に記載の実装基板の製造方法。 - 前記第2の未硬化樹脂シートを硬化して第2の絶縁層とする工程の後に、前記第3の導電層および前記第2の絶縁層を貫通して前記第2の導電層に達する第2の貫通開口部を形成する工程と、前記第2の貫通開口部内に導電層を形成して第2の貫通配線とする工程とをさらに有する
請求項6に記載の実装基板の製造方法。 - 前記第2の未硬化樹脂シートを硬化して第2の絶縁層とする工程の後に、前記第3の導電層、前記第2の絶縁層および前記第1の絶縁層を貫通して前記第1の導電層に達する第3の貫通開口部を形成する工程と、前記第3の貫通開口部内に導電層を形成して第3の貫通配線とする工程とをさらに有する
請求項6に記載の実装基板の製造方法。 - コア基板と、
前記コア基板上にパターン形成された第1の導電層と、
前記第1の導電層を被覆して前記コア基板に貼り合わされた第1の絶縁層と、
前記第1の絶縁層上にパターン形成された第2の導電層と
を有し、
前記第1の導電層の最小加工寸法が100μm以上であり、
前記第2の導電層の最小加工寸法が10μm以下である
実装基板。 - 前記第1の導電層と前記第2の導電層を接続するように前記第1の絶縁層を貫通して形成された第1の貫通配線をさらに有する
請求項9に記載の実装基板。 - 前記第2の導電層を被覆して前記第1の絶縁層に貼り合わされた第2の絶縁層と、
前記第2の絶縁層上にパターン形成された第3の導電層と
をさらに有し、
前記第3の導電層の最小加工寸法が前記第1の導電層の最小加工寸法よりも小さい
請求項9に記載の実装基板。 - 前記第2の導電層と前記第3の導電層を接続するように前記第2の絶縁層を貫通して形成された第2の貫通配線をさらに有する
請求項11に記載の実装基板。 - 前記第1の導電層と前記第3の導電層を接続するように前記第1の絶縁層および前記第2の絶縁層を貫通して形成された第3の貫通配線をさらに有する
請求項11に記載の実装基板。 - 前記第3の導電層の最小加工寸法が10μm以下である
請求項11に記載の実装基板。 - 実装基板に積層する導電層をパターン形成し、形成された導電層を未硬化樹脂シート上に転写するための実装基板製造用マスター基板であって、
少なくとも表面が導電性である導電性基板と、
前記導電性基板上の導電層形成領域を除く領域において形成された、当該導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い樹脂パターンと
を有する実装基板製造用マスター基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324368A JP2005093660A (ja) | 2003-09-17 | 2003-09-17 | 実装基板の製造方法、実装基板および実装基板製造用マスター基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324368A JP2005093660A (ja) | 2003-09-17 | 2003-09-17 | 実装基板の製造方法、実装基板および実装基板製造用マスター基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005093660A true JP2005093660A (ja) | 2005-04-07 |
Family
ID=34455141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324368A Pending JP2005093660A (ja) | 2003-09-17 | 2003-09-17 | 実装基板の製造方法、実装基板および実装基板製造用マスター基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005093660A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332588A (ja) * | 2005-05-26 | 2006-12-07 | Korea Advanced Inst Of Science & Technology | コンデンサー用電極層とコンデンサー用電極層の製造方法、その電極層を用いた単位センサー、及びその単位センサーを用いた触覚センサー |
JP2007142241A (ja) * | 2005-11-21 | 2007-06-07 | Toppan Printing Co Ltd | 回路基板、半導体装置、電子タグの製造方法 |
JP2008288463A (ja) * | 2007-05-18 | 2008-11-27 | Toppan Printing Co Ltd | 多層配線基板 |
CN103228108A (zh) * | 2012-01-26 | 2013-07-31 | 阿尔卑斯电气株式会社 | 布线图案的制造方法 |
-
2003
- 2003-09-17 JP JP2003324368A patent/JP2005093660A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332588A (ja) * | 2005-05-26 | 2006-12-07 | Korea Advanced Inst Of Science & Technology | コンデンサー用電極層とコンデンサー用電極層の製造方法、その電極層を用いた単位センサー、及びその単位センサーを用いた触覚センサー |
JP2007142241A (ja) * | 2005-11-21 | 2007-06-07 | Toppan Printing Co Ltd | 回路基板、半導体装置、電子タグの製造方法 |
JP2008288463A (ja) * | 2007-05-18 | 2008-11-27 | Toppan Printing Co Ltd | 多層配線基板 |
CN103228108A (zh) * | 2012-01-26 | 2013-07-31 | 阿尔卑斯电气株式会社 | 布线图案的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4126038B2 (ja) | Bgaパッケージ基板及びその製作方法 | |
JP4481854B2 (ja) | ウィンドウを備えたボールグリッドアレイ基板およびその製造方法 | |
JP4555852B2 (ja) | 回路基板の製造方法 | |
US6518513B1 (en) | Single-sided circuit board and method for manufacturing the same | |
JP3993211B2 (ja) | 多層プリント配線板およびその製造方法 | |
US20130220535A1 (en) | Method of manufacturing rigid-flexible printed circuit board | |
KR100598274B1 (ko) | 저항 내장형 인쇄회로기판 및 그 제조 방법 | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
JP2004363542A (ja) | ソルダーレジストパターン形成方法 | |
TWI481329B (zh) | 貫通孔形成方法及配線電路基板的製造方法 | |
KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
JP2005217372A (ja) | 電子部品を内蔵する基板、基板およびそれらの製造方法 | |
JP2005093660A (ja) | 実装基板の製造方法、実装基板および実装基板製造用マスター基板 | |
JP2004055777A (ja) | 複合多層配線基板の製造方法 | |
JP2005243899A (ja) | プリント配線板及びその製造方法 | |
KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
JP4161909B2 (ja) | 半導体装置の製造方法 | |
KR100619349B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
TWI699905B (zh) | 在發光二極體載板上形成焊墊的方法 | |
JP4798858B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
JPH11307934A (ja) | 多層プリント配線板及びその製造方法 | |
JP3327189B2 (ja) | 多層配線tabテープの製造方法 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JP2004031729A (ja) | 可撓性回路基板及びその製造法 | |
JP2004253569A (ja) | 多層基板及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060712 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A02 | Decision of refusal |
Effective date: 20091020 Free format text: JAPANESE INTERMEDIATE CODE: A02 |