JPWO2016147993A1 - 平面コイル素子及び平面コイル素子の製造方法 - Google Patents

平面コイル素子及び平面コイル素子の製造方法 Download PDF

Info

Publication number
JPWO2016147993A1
JPWO2016147993A1 JP2017506486A JP2017506486A JPWO2016147993A1 JP WO2016147993 A1 JPWO2016147993 A1 JP WO2016147993A1 JP 2017506486 A JP2017506486 A JP 2017506486A JP 2017506486 A JP2017506486 A JP 2017506486A JP WO2016147993 A1 JPWO2016147993 A1 JP WO2016147993A1
Authority
JP
Japan
Prior art keywords
conductive pattern
planar coil
coil element
layer
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017506486A
Other languages
English (en)
Other versions
JP6652273B2 (ja
Inventor
上田 宏
上田  宏
宏介 三浦
宏介 三浦
賀人 山口
賀人 山口
由佳 卜部
由佳 卜部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Printed Circuits Inc
Original Assignee
Sumitomo Electric Printed Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Printed Circuits Inc filed Critical Sumitomo Electric Printed Circuits Inc
Publication of JPWO2016147993A1 publication Critical patent/JPWO2016147993A1/ja
Application granted granted Critical
Publication of JP6652273B2 publication Critical patent/JP6652273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/327Encapsulating or impregnating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/043Printed circuit coils by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • H01F41/127Encapsulating or impregnating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

本発明の平面コイル素子は、第一の面および第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、この絶縁性ベースフィルムの第一の面の面側に積層される第一導電パターンと、この第一導電パターンを第一の面側から被覆する第一絶縁層とを備える平面コイル素子であって、上記第一導電パターンが、芯体と、この芯体の外面にメッキにより積層される拡幅層とを有し、上記第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である。

Description

本発明は、平面コイル素子及び平面コイル素子の製造方法に関する。
近年、電子機器の小型軽量化に伴い、電子機器を構成する平面コイル素子等の電子部品についても小型化の要求が高くなっている。また、このような小型化が可能な平面コイルとして、例えば特開2012−89700号公報(特許文献1)に所載の平面コイルが発案されている。
特許文献1所載の平面コイルは、基板上に一次銅めっき層を形成し、さらにこの基板を除去した上、この一次銅めっき層の基板と当接していた側の面に二次銅めっき層を形成することで製造される。そのため、この平面コイルは、基板上に形成される一次銅めっき層のみからなる平面コイルよりもめっき層のアスペクト比を高めて一定程度小型化を図ることができる。
特開2012−89700号公報
しかしながら、特許文献1所載の平面コイルは、めっき層の厚みを大きくすることはできるものの、めっき層の幅まで広げることはできず、十分に小型化することができない。
また、特許文献1所載の平面コイルは、少なくとも(1)一次銅めっき層を基板上に形成する工程、(2)一次銅めっき層をインナーコート樹脂層によって被覆する工程、(3)基板をエッチング除去する工程、(4)一次銅めっき層の基板と当接していた側の面に二次銅めっき層を形成する工程、及び(5)二次銅めっき層をオーバーコート層によって被覆する工程を有する。そのため、特許文献1所載の平面コイルは、製造工程が長くなることでコストが嵩み、また歩留りも悪化する。
本発明は、上述のような事情に基づいてなされたものであり、より小型化された平面コイル素子を提供することを目的とする。また、本発明は、より小型化された平面コイル素子を、製造工程の増加を抑えつつ容易かつ確実に製造可能な平面コイル素子の製造方法を提供することを目的とする。
上記課題を解決するためになされた本発明の一態様に係る平面コイル素子は、第一の面および前記第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、この絶縁性ベースフィルムの第一の面側に積層される第一導電パターンと、この第一導電パターンを第一の面側から被覆する第一絶縁層とを備える平面コイル素子であって、上記第一導電パターンが、芯体と、この芯体の外面に積層される拡幅層とを有し、上記第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である。
上記課題を解決するためになされた本発明の他の一態様に係る平面コイル素子の製造方法は、第一の面および前記第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、この絶縁性ベースフィルムの第一の面側に積層される第一導電パターンと、この第一導電パターンを第一の面側から被覆する第一絶縁層とを備える平面コイル素子の製造方法であって、サブトラクティブ法又はセミアディティブ法により上記第一導電パターンの芯体を形成する工程と、この芯体の外面にメッキにより上記第一導電パターンの拡幅層を積層する工程と、上記第一導電パターンの第一の面側に絶縁樹脂を被覆する工程とを備え、上記第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である。
本発明の平面コイル素子は、小型化を促進することができる。また、本発明の平面コイル素子の製造方法は、より小型化された平面コイル素子を、製造工程の増加を抑えつつ容易かつ確実に製造することができる。
本発明の第一実施形態に係る平面コイル素子を示す模式的平面図である。 図1の平面コイル素子のA−A線断面図である。 図2の平面コイル素子の部分拡大図である。 図1の平面コイル素子の製造方法における芯体形成工程を説明する模式的部分断面図である。 図1の平面コイル素子の芯体形成工程における図4Aの次の工程を説明する模式的部分断面図である。 図1の平面コイル素子の芯体形成工程における図4Bの次の工程を説明する模式的部分断面図である。 図1の平面コイル素子の芯体形成工程における図4Cの次の工程を説明する模式的部分断面図である。 図1の平面コイル素子の製造方法の拡幅層積層工程を説明する模式的部分断面図である。 図1の平面コイル素子の製造方法の絶縁樹脂被覆工程を説明する模式的部分断面図である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
本発明の一態様に係る平面コイル素子は、第一の面および前記第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、この絶縁性ベースフィルムの第一の面側に積層される第一導電パターンと、この第一導電パターンを第一の面側から被覆する第一絶縁層とを備える平面コイル素子であって、上記第一導電パターンが、芯体と、この芯体の外面に積層される拡幅層とを有し、上記第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である。
当該平面コイル素子は、第一導電パターンがサブトラクティブ法又はセミアディティブ法により形成される芯体を備えると共に、この芯体の外面にメッキによって積層される拡幅層を備える。そのため、当該平面コイル素子は、第一導電パターンにおける回路間隔を狭くして第一導電パターンの密度を高めることができる。また、当該平面コイルは、第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比が上記範囲とされるので、高密度の配設パターンを維持しつつ第一導電パターンの厚みを大きくして第一導電パターンのアスペクト比(第一導電パターンにおける底部の幅に対する厚みの比)を高めることができる。従って、当該平面コイル素子は、小型化を促進することができる。
上記第一導電パターンの平均回路ピッチとしては、20μm以上100μm以下が好ましい。このように、第一導電パターンの平均回路ピッチが上記範囲であることによって、第一導電パターンにおける回路間隔を狭めつつ、第一導電パターンの密度を容易かつ確実に高めることができる。
上記第一導電パターンにおける底部の平均回路間隔に対する平均厚みの1/2の高さ位置の平均回路間隔の比としては、2以下が好ましい。このように、第一導電パターンにおける底部の平均回路間隔に対する平均厚みの1/2の高さ位置の平均回路間隔の比が上記範囲であることによって、第一導電パターンの断面積を大きくすることができる。
上記第一導電パターンにおける底部の平均回路間隔に対する平均厚みの2/3の高さ位置の平均回路間隔の比としては、2以下が好ましい。このように、第一導電パターンにおける底部の平均回路間隔に対する平均厚みの2/3の高さ位置の平均回路間隔の比が上記範囲であることによって、第一導電パターンの断面積をさらに大きくすることができる。
上記第一導電パターンの先端部の断面形状が半円状であるとよい。一般にコイルは磁性体との距離が短くなれば特性が向上するため、導電パターンの表面側を被覆する絶縁層の厚みは薄い方が好ましい。一方、特許文献1所載の従来の平面コイルは、回路間をボイドなく埋めるため、導電パターンを被覆するインナーコート樹脂層及びオーバーコート樹脂層に流動性のよい樹脂を用いる必要がある。そのため、この平面コイルは、絶縁性を向上するためにインナーコート層及びオーバーコート層の表面にさらに一対の外面絶縁層を積層している。その結果、この平面コイルは、導電パターンの表面側に積層される樹脂層の厚みが大きくなり、特性の悪化を招来すると共に、小型化を十分に促進できていない。これに対し、当該平面コイル素子は、第一導電パターンの先端部の断面形状が半円状であることによって、第一導電パターンの先端側から樹脂を塗布した際にこの樹脂が第一導電パターンにおける回路間に確実に行き渡りやすい。そのため、上記第一絶縁層によって第一導電パターンを容易かつ確実に被覆し、絶縁性を高めることができる。
上記芯体及び拡幅層の主成分が、銅又は銅合金であるとよい。このように、芯体及び拡幅層の主成分が銅又は銅合金であることによって、第一導電パターンの製造コストを抑えつつ、第一導電パターンの導電性を向上することができる。
上記絶縁性ベースフィルムの主成分がポリイミドであり、上記第一絶縁層の主成分がエポキシ樹脂であるとよい。このように、絶縁性ベースフィルムの主成分がポリイミドであり、かつ第一絶縁層の主成分がエポキシ樹脂であることによって、絶縁性ベースフィルム及び第一絶縁層の厚みを薄くして小型化を促進することができる。
上記絶縁性ベースフィルムの第二の面側に積層される第二導電パターンと、この第二導電パターンを第二の面側から被覆する第二絶縁層とをさらに備え、上記第二導電パターンが、芯体と、この芯体の外面に積層される拡幅層とを有するとよい。このように、絶縁性ベースフィルムの第二の面側に第二導電パターン及び第二絶縁層を備え、この第二導電パターンが芯体及び拡幅層を有することによって、パターンの面積や厚みの増加を抑制しつつ、コイルの巻き数を増加させ、かつインダクタンスを調整することができる。これにより、コイルの結合係数を高めつつ小型化を促進することができる。
上記第一導電パターン及び第二導電パターンを導通するスルーホールをさらに備えるとよい。このように、第一導電パターン及び第二導電パターンを導通するスルーホールを備えることによって、第一導電パターン及び第二導電パターンを容易かつ確実に電気的に接続して、高密度化を促進することができる。
上記第一導電パターン及び第二導電パターンが同パターンであるとよく、上記第一導電パターン及び第二導電パターンの中心線の幅方向ズレとしては、第一導電パターンの平均回路ピッチの40%以下が好ましい。このように、第一導電パターン及び第二導電パターンが同パターンであり、かつ第一導電パターン及び第二導電パターンの中心線の幅方向ズレが上記範囲であることによって、コイルの結合係数を高めることができる。また、かかる構成によると、スルーホールを容易に形成することができる。
本発明の一態様に係る平面コイル素子の製造方法は、第一の面および前記第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、この絶縁性ベースフィルムの第一の面側に積層される第一導電パターンと、この第一導電パターンを第一の面側から被覆する第一絶縁層とを備える平面コイル素子の製造方法であって、サブトラクティブ法又はセミアディティブ法により上記第一導電パターンの芯体を形成する工程と、この芯体の外面にメッキにより上記第一導電パターンの拡幅層を積層する工程と、上記第一導電パターンの第一の面側に絶縁樹脂を被覆する工程とを備え、上記第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である。
当該平面コイル素子の製造方法は、サブトラクティブ法又はセミアディティブ法により上記第一導電パターンの芯体を形成する工程及びこの芯体の外面にメッキにより上記第一導電パターンの拡幅層を積層する工程を備えるので、第一導電パターンにおける回路間隔を狭くして第一導電パターンの密度を高めることができる。また、当該平面コイル素子の製造方法は、第一導電パターンの平均厚みの第一導電パターンの平均回路ピッチに対する比を上記範囲とすることで、高密度の配設パターンを維持しつつ第一導電パターンの厚みを大きくして、第一導電パターンのアスペクト比を高めることができる。従って、当該平面コイル素子の製造方法は、小型化が促進された平面コイル素子を、製造工程の増加を抑えつつ容易かつ確実に製造することができる。
なお、本発明において、「平均回路ピッチ」とは、隣接する回路の中心間の最短距離の平均をいう。「半円状」とは、一定の曲率半径を有する円弧状の他、中央部から両端にかけて一方向に湾曲した形状を広く含み、例えば中央部に直線部分を有し、この直線部分の両端から曲線が連続した形状も含む。また、「主成分」とは、最も含有量が多い成分をいい、例えば含有量が50質量%以上の成分をいう。「導電パターンの中心線」とは、導電パターンの幅方向の両端からの等距離線を意味する。
[本発明の実施形態の詳細]
以下、図面を参照しつつ、本発明の実施形態に係る平面コイル素子及び平面コイル素子の製造方法を説明する。
[第一実施形態]
<平面コイル素子>
図1及び図2の平面コイル素子1は、絶縁性ベースフィルム2と、第一導電パターン3と、第二導電パターン4と、第一絶縁層5と、第二絶縁層6と、スルーホール7とを主として備える。平面コイル素子1は、可撓性を有するフレキシブル平面コイル素子である。
(絶縁性ベースフィルム)
絶縁性ベースフィルム2は、絶縁性及び可撓性を有する。絶縁性ベースフィルム2の主成分としては、例えばポリイミド、ポリエチレンテレフタレート、フッ素樹脂、液晶ポリマー等の合成樹脂が挙げられる。中でも、絶縁性、柔軟性、耐熱性等に優れるポリイミドが好ましい。
絶縁性ベースフィルム2の平均厚みの下限としては、3μmが好ましく、5μmがより好ましく、10μmがさらに好ましい。一方、絶縁性ベースフィルム2の平均厚みの上限としては、150μmが好ましく、100μmがより好ましく、80μmがさらに好ましい。絶縁性ベースフィルム2の平均厚みが上記下限未満であると、絶縁性及び機械的強度が不十分となるおそれがある。逆に、絶縁性ベースフィルム2の平均厚みが上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。なお、「平均厚み」とは、対象物の厚み方向に切断した断面における測定長さ内の表面側の界面の平均線と、裏面側の界面の平均線との間の距離を指す。ここで、「平均線」とは、界面に沿って引かれる仮想線であって、界面とこの仮想線とによって区画される山の総面積(仮想線よりも上側の総面積)と谷の総面積(仮想線よりも下側の総面積)とが等しくなるような線を指す。
(第一導電パターン)
第一導電パターン3は、絶縁性ベースフィルム2の第一の面側に積層される。第一導電パターン3は、連続した一本の線状であり、絶縁性ベースフィルム2の第一の面側に積層される渦巻部及びこの渦巻部の最外側端部に接続される外側引出部を有する。第一導電パターン3は、芯体8と拡幅層9とを有する。
(芯体)
芯体8は、断面形状が四角形状に形成される。芯体8は、サブトラクティブ法又はセミアディティブ法によって形成される。サブトラクティブ法では、絶縁性ベースフィルム2に積層された金属箔をエッチングすることによって所望の形状の芯体8が形成される。また、セミアディティブ法では、まず絶縁性ベースフィルム2の第一の面側に薄い導電層(シード層)を形成し、このシード層の表面にフォトレジスト法によってレジストパターンを形成する。次いで、露出したシード層の表面に上記レジストパターンをマスクとしてメッキを行うことで所望の形状の芯体8が形成される。
芯体8の形成材料としては、例えば銅、アルミニウム、銀、金、ニッケル、これらの合金、ステンレス鋼等が挙げられる。中でも、芯体8の主成分としては、導電性を良好なものとし、かつコストを低減する点から銅又は銅合金が好ましい。
芯体8の平均幅の下限としては、2μmが好ましく、5μmがより好ましい。一方、芯体8の平均幅の上限としては、30μmが好ましく、20μmがより好ましい。芯体8の平均幅が上記下限未満であると、第一導電パターン3の幅が十分に大きくならず、導電パターン3の密度が十分に高まらないおそれがある。逆に、芯体8の平均幅が上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。なお、「芯体8の平均幅」とは、芯体8の底部(絶縁性ベースフィルム2側の面)における幅(芯体8の中心線と垂直方向の長さ)の平均を意味する。
芯体8の断面形状は、好ましくは絶縁性ベースフィルム2の表面と略平行な2辺のうち、絶縁性ベースフィルム2側の底辺が他方の上辺よりも長い台形状に形成される。芯体8の底部の幅に対する先端部(底部と対向する面)の幅の比の下限としては、1/2が好ましく、3/5がより好ましい。一方、芯体8の底部の幅に対する先端部の幅の比の上限としては、1が好ましい。芯体8の上記幅の比が上記下限未満であると、第一導電パターン3が先細り形状になるおそれがあり、その結果第一導電パターン3の断面積が十分に大きくならないおそれがある。逆に、芯体8の上記幅の比が上記上限を超えると、拡幅層9が的確に形成されないおそれがある。
芯体8の平均厚みの下限としては、5μmが好ましく、10μmがより好ましく、20μmがさらに好ましい。一方、芯体8の平均厚みの上限としては、90μmが好ましく、70μmがより好ましく、50μmがさらに好ましい。芯体8の平均厚みが上記下限未満であると、第一導電パターン3の厚みが十分大きくならず、抵抗が上がるおそれがある。逆に、芯体8の平均厚みが上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。
芯体8のアスペクト比(芯体8の底部の平均幅に対する平均厚みの比)の下限としては、3/2が好ましく、2がより好ましい。一方、芯体8のアスペクト比の上限としては、6が好ましく、5がより好ましい。芯体8のアスペクト比が上記下限未満であると、第一導電パターン3のアスペクト比が十分に高くならず、当該平面コイル素子1の小型化が十分に促進できないおそれがある。逆に、芯体8のアスペクト比が上記上限を超えると、第一導電パターン3が厚くなり過ぎて、強度及び形成し易さが低下するおそれがある。
芯体8の底部における平均回路間隔の下限としては、10μmが好ましく、15μmがより好ましい。一方、芯体8の底部における平均回路間隔の上限としては、50μmが好ましく、30μmがより好ましい。上記平均回路間隔が上記下限未満であると、エッチングファクター等により芯体8の製造が困難になるおそれがある。逆に、上記平均回路間隔が上記上限を超えると、第一導電パターン3の密度が十分に高くならないおそれがある。なお、「平均回路間隔」とは、隣接する回路間の最短距離の平均値を意味する。
(拡幅層)
拡幅層9は、芯体8の外面にメッキにより積層される。拡幅層9は、芯体8の側面及び先端部の全面を被覆するよう積層されている。
上記メッキとしては、特に限定されるものではなく、電気メッキ及び無電解メッキのいずれであってもよいが、電気メッキがより好ましい。また、上記メッキの種類としては、例えば銅メッキ、金メッキ、ニッケルメッキ、これらの合金メッキ等が挙げられる。中でも、導電性を良好なものとできる観点及びコスト低減の観点から、銅メッキ又は銅合金メッキが好ましい。
また、拡幅層9の主成分としては、芯体8と同一であることが好ましい。芯体8及び拡幅層9の主成分が同一であることによって、第一導電パターン3の誘電率等の電気的特性が均一になり、コイルの特性が向上する。また特に、芯体8及び拡幅層9の主成分は、共に銅又は銅合金であることがより好ましい。芯体8及び拡幅層9の主成分が共に銅又は銅合金であることによって、第一導電パターン3の製造コストを抑えつつ、第一導電パターン3の導電性を向上することができる。
拡幅層9の平均厚みの下限としては、1μmが好ましく、3μmがより好ましい。一方、拡幅層9の平均厚みの上限としては、15μmが好ましく、12μmがより好ましい。拡幅層9の平均厚みが上記下限未満であると、第一導電パターン3の断面積が十分に向上しないおそれがある。逆に、拡幅層9の平均厚みが上記上限を超えると、第一導電パターン3が短絡しやすくなるおそれがある。なお、「拡幅層の平均厚み」とは、拡幅層9の芯体8と接する面から拡幅層9の外面までの最短距離の平均値をいう。
(第二導電パターン)
第二導電パターン4は、絶縁性ベースフィルム2の第二の面側に積層される。第二導電パターン4は、絶縁性ベースフィルム2の第二の面側に積層される渦巻部及びこの渦巻部の最外側端部に接続される外側引出部を有する。第二導電パターン4の渦巻部は、第一導電パターン3の渦巻部と平面視において同方向に巻かれている。つまり、第一導電パターン3及び第二導電パターン4は同パターンである。つまり、第二導電パターン4は、第一導電パターン3と略同一形状である。第二導電パターン4は、芯体10と拡幅層11とを有する。芯体10は、サブトラクティブ法又はセミアディティブ法によって形成される。また、拡幅層11は、芯体10の外面にメッキにより積層される。芯体10は、第一導電パターン3の芯体8と同様に構成され、拡幅層11は、第一導電パターン3の拡幅層9と同様に構成される。そのため、芯体10及び拡幅層11の説明は省略する。
(第一絶縁層)
第一絶縁層5は、絶縁性を有する。第一絶縁層5は、第一導電パターン3を第一の面側から被覆する。また、第一絶縁層5は、絶縁性ベースフィルム2の第一の面側のうち、第一導電パターン3が積層されない領域を被覆する。第一絶縁層5の第一面側の表面は絶縁性ベースフィルム2の第一の面と略平行に形成される。なお、当該平面コイル素子1は、第一絶縁層5が第一の面側の最外面を構成している。つまり、当該平面コイル素子1は、第一絶縁層5によって第一の面側の絶縁性が保たれている。
第一絶縁層5の主成分としては、例えばエポキシ樹脂、フェノール樹脂、ポリアミドイミド、ポリイミド等の熱硬化性樹脂や、エポキシ樹脂、アクリル樹脂等の紫外線硬化型樹脂が挙げられる。中でも、第一絶縁層5の主成分としては、絶縁性、耐熱性、柔軟性等に優れる紫外線硬化型エポキシ樹脂が好ましい。また、絶縁性ベースフィルム2及び第一絶縁層5の組み合わせとしては、絶縁性ベースフィルム2の主成分がポリイミドで、かつ第一絶縁層5の主成分がエポキシ樹脂であることが好ましい。当該平面コイル素子1は、絶縁性ベースフィルム2の主成分がポリイミドであり、第一絶縁層5の主成分がエポキシ樹脂であることによって、耐熱性、柔軟性等を向上すると共に絶縁性を高めて厚みを薄くすることができる。
第一絶縁層5を形成する樹脂の70℃における粘度の下限としては、10Pa・sが好ましく、30Pa・sがより好ましい。一方、第一絶縁層5を形成する樹脂の70℃における粘度の上限としては、200Pa・sが好ましく、100Pa・sがより好ましい。第一絶縁層5を形成する樹脂の粘度が上記下限未満であると、充填し難くなるおそれがある。逆に、第一絶縁層5を形成する樹脂の粘度が上記上限を超えると、この樹脂が絶縁性ベースフィルム2の第一の面側まで的確に充填されず、第一導電パターン3及び絶縁性ベースフィルム2を的確に被覆できないおそれがある。
第一導電パターン3の先端部から第一絶縁層5の第一の面側の表面までの平均最短距離の下限としては、3μmが好ましく、5μmがより好ましい。一方、第一導電パターン3の先端部から第一絶縁層5の第一の面側の表面までの平均最短距離の上限としては、40μmが好ましく、30μmがより好ましい。上記平均最短距離が上記下限未満であると、十分な絶縁性が得られないおそれがある。逆に、上記平均最短距離が上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。
(第二絶縁層)
第二絶縁層6は、絶縁性を有する。第二絶縁層6は、第二導電パターン4を第二の面側から被覆する。また、第二絶縁層6は、絶縁性ベースフィルム2の第二の面側のうち、第二導電パターン6が積層されていない領域を被覆する。第二絶縁層6の第二面側の表面は絶縁性ベースフィルム2の第二の面と略平行に形成される。なお、当該平面コイル素子1は、第二絶縁層6が第二の面側の最外面を構成している。つまり、当該平面コイル素子1は、第二絶縁層6によって第二の面側の絶縁性が保たれている。第二絶縁層6の主成分及び第二絶縁層6を形成する樹脂の粘度としては、第一絶縁層5と同様とすることができる。また、第二導電パターン4の先端部から第二絶縁層6の第二の面側の表面までの平均最短距離としては、第一導電パターン3の先端部から第一絶縁層5の第一の面側の表面までの平均最短距離と同様とすることができる。
(スルーホール)
スルーホール7は、第一導電パターン3及び第二導電パターン4を導通する。具体的には、スルーホール7は、芯体8、10及び絶縁性ベースフィルム2を貫通し、第一導電パターン3と第二導電パターン4との間を電気的に接続する。スルーホール7は、芯体8、10及び絶縁性ベースフィルム2を積層した積層体に貫通孔7aを形成し、この貫通孔7aに例えば拡幅層9、11と同様のメッキ7bを施すことで形成できる。また、銀ペースト、銅ペースト等を貫通孔7aに注入して加熱硬化させることによっても形成できる。スルーホール7の平均径は、加工性、導通特性等を考慮して適宜選択されるが、例えば20μm以上2000μm以下とすることができる。当該平面コイル素子1は、第一導電パターン3及び第二導電パターン4を導通するスルーホール7を有することによって、第一導電パターン3及び第二導電パターン4を容易かつ確実に電気的に接続して、高密度化を促進することができる。
<導電パターンの構成>
次に、図3を参照して第一導電パターン3及び第二導電パターン4の構成について詳説する。なお、第一導電パターン3及び第二導電パターン4は、略同形状であるため、第一導電パターン3及び第二導電パターン4の個々の形状については、第一導電パターン3についてのみ説明し、第二導電パターン4についての説明は省略する。
第一導電パターン3は、絶縁性ベースフィルム2の第一の面側に積層される断面形状が矩形状の矩形部と、この矩形部の絶縁性ベースフィルム2と反対側の面から連続して設けられる断面形状が半円状の先端部とを有する。当該平面コイル素子1は、第一導電パターン3の先端部の断面形状が半円状であることによって、第一導電パターン3の先端側から樹脂を塗布した際にこの樹脂が第一導電パターン3における回路間に確実に行き渡りやすい。これにより、当該平面コイル素子1は、第一絶縁層5によって第一導電パターン3を容易かつ確実に被覆することができる。
第一導電パターン3の平均厚みhの下限としては、10μmが好ましく、20μmがより好ましく、30μmがさらに好ましい。一方、第一導電パターン3の平均厚みhの上限としては、100μmが好ましく、80μmがより好ましい。第一導電パターン3の平均厚みhが上記下限未満であると、第一導電パターン3の断面積が十分高くならず、高密度化を十分に促進できないおそれがある。逆に、第一導電パターン3の平均厚みhが上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。なお、「導電パターンの平均厚み」とは、導電パターンの幅方向の中央における厚みの平均値を意味する。
第一導電パターン3の平均厚みhに対する上記矩形部の平均厚みの比の下限としては、1/2が好ましく、2/3がより好ましく、3/4がさらに好ましい。一方、第一導電パターン3の平均厚みhに対する上記矩形部の平均厚みの比の上限としては、19/20が好ましく、9/10がより好ましい。上記平均厚みの比が上記下限未満であると、第一導電パターン3の断面積が十分に大きくならないおそれがある。逆に、上記平均厚みの比が上記上限を超えると、第一絶縁層5を形成する樹脂の粘度が高くなった場合に、この樹脂を絶縁性ベースフィルム2側まで的確に行き渡らせることが困難になるおそれがある。
第一導電パターン3の平均回路ピッチpの下限としては、20μmが好ましく、25μmがより好ましく、30μmがさらに好ましい。一方、第一導電パターン3の平均回路ピッチpの上限としては、100μmが好ましく、60μmがより好ましく、40μmがさらに好ましい。第一導電パターン3の平均回路ピッチpが上記下限未満であると、第一導電パターン3の幅を十分に大きくすることができないおそれがある。逆に、第一導電パターン3の平均回路ピッチpが上記上限を超えると、十分に密度を高められないおそれがある。
第一導電パターン3の平均厚みhの第一導電パターン3の平均回路ピッチpに対する比(h/p)の下限としては、1/2であり、4/5がより好ましく、1がさらに好ましい。一方、上記比(h/p)の上限としては、5が好ましく、4がより好ましい。上記比(h/p)が上記下限未満であると、第一導電パターン3のアスペクト比が十分に高められないおそれがある。逆に、上記比(h/p)が上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。
第一導電パターン3のアスペクト比の下限としては、6/5が好ましく、2がより好ましく、5/2がさらに好ましい。一方、第一導電パターン3のアスペクト比の上限としては、21/4が好ましく、4がより好ましい。第一導電パターン3のアスペクト比が上記下限未満であると、第一導電パターン3の密度が十分に高くならないおそれがある。逆に、第一導電パターン3のアスペクト比が上記上限を超えると、当該平面コイル素子1の小型化の要請に反するおそれがある。
第一導電パターン3における底部の平均回路間隔dの下限としては、1μmが好ましく、3μmがより好ましい。一方、第一導電パターン3における底部の平均回路間隔dの上限としては、15μmが好ましく、10μmがより好ましい。上記平均回路間隔dが上記下限未満であると、第一導電パターン3が短絡しやすくなるおそれがある。逆に、上記平均回路間隔dが上記上限を超えると、第一導電パターン3の密度が十分に高くならないおそれがある。
第一導電パターン3における底部の平均回路間隔dに対する平均厚みhの1/2の高さ位置hの平均回路間隔dの比(d/d)の上限としては、2が好ましく、3/2がより好ましい。上記比(d/d)が上記上限を超えると、上記矩形部の断面積が小さくなり、第一導電パターン3の密度が的確に高められないおそれがある。なお、上記比(d/d)の下限としては、特に限定されないが、第一絶縁層5を形成する樹脂を絶縁性ベースフィルム2側まで的確に行き渡らせる点からは、1/2が好ましく、1がより好ましい。
第一導電パターン3における底部の平均回路間隔dに対する平均厚みhの2/3の高さ位置hの平均回路間隔dの比(d/d)の上限としては、2が好ましく、3/2がより好ましい。上記比(d/d)が上記上限を超えると、上記矩形部の断面積が小さくなり、第一導電パターン3の密度が的確に高められないおそれがある。なお、上記比(d/d)の下限としては、特に限定されないが、第一絶縁層5を形成する樹脂を絶縁性ベースフィルム2側まで的確に行き渡らせる点からは、1/2が好ましく、1がより好ましい。
第一導電パターン3及び第二導電パターン4の中心線の幅方向ズレの上限としては、第一導電パターン3の平均回路ピッチpの40%が好ましく、30%がより好ましく、20%がさらに好ましい。第一導電パターン3及び第二導電パターン4の中心線の幅方向ズレが上記上限を超えると、第一導電パターン3及び第二導電パターン4の結合係数を十分に高められないおそれがある。なお、第一導電パターン3及び第二導電パターン4の中心線の幅方向ズレは小さい方が好ましい。そのため、第一導電パターン3及び第二導電パターン4の中心線の幅方向ズレの下限は、0%とすることができる。
<利点>
当該平面コイル素子1は、第一導電パターン3がサブトラクティブ法又はセミアディティブ法により形成される芯体8を備えると共に、この芯体8の外面にメッキによって積層される拡幅層9を備える。そのため、当該平面コイル素子1は、第一導電パターン3における回路間隔を狭くして第一導電パターン3の密度を高めることができる。また、当該平面コイル1は、第一導電パターン3の平均厚みhの第一導電パターン3の平均回路ピッチpに対する比(h/p)が上記範囲とされるので、高密度の配設パターンを維持しつつ第一導電パターン3の厚みを大きくして、第一導電パターン3のアスペクト比を高めることができる。従って、当該平面コイル素子1は、小型化を促進することができる。
当該平面コイル素子1は、絶縁性ベースフィルム2の第二の面側に積層される第二導電パターン4及びこの第二導電パターン4を第二の面側から被覆する第二絶縁層6を備え、この第二導電パターン4が芯体10及びこの芯体10の外面にメッキにより積層される拡幅層11を有するので、パターンの面積や厚みの増加を抑制しつつ、コイルの巻き数を増加させ、かつインダクタンスを調整することができる。これにより、当該平面コイル素子1は、コイルの結合係数を高めつつ小型化を促進することができる。
<平面コイル素子の製造方法>
次に、図4A乃至図4Fを参照して、図1の平面コイル素子1の製造方法を説明する。
当該平面コイル素子の製造方法は、サブトラクティブ法又はセミアディティブ法により第一導電パターン3の芯体8及び第二導電パターン4の芯体10を形成する工程と、この芯体8、10の外面にメッキにより第一導電パターン3の拡幅層9及び第二導電パターン4の拡幅層11を積層する工程と、第一導電パターン3の第一の面側及び第二導電パターン4の第二の面側に絶縁樹脂を被覆する工程とを備える。また、当該平面コイル素子の製造方法は、第一導電パターン3及び第二導電パターン4を導通するスルーホール7を形成する工程を備える。以下においては、第一導電パターン3の芯体8及び第二導電パターン4の芯体10をセミアディティブ法により形成する方法について説明する。
<芯体形成工程>
芯体形成工程は、図4A乃至図4Dに示すように、絶縁性ベースフィルム2の両面に薄い導電層(シード層)S、Sを積層する工程、このシード層S、Sの表面にレジストパターンX、Xを形成する工程、このレジストパターンX、Xから露出するシード層S、Sの表面にメッキを行い金属パターンY、Yを形成する工程、上記レジストパターンX、Xを剥離する工程、及び上記金属パターンY、Yをマスクとし上記シード層S、Sをエッチングする工程を主に備える。なお、芯体形成工程によって形成される芯体8、10は、上記シード層S、S及び金属パターンY、Yが順に積層された構造を有する。
(シード層積層工程)
シード層積層工程では、図4Aに示すように、絶縁性ベースフィルム2の第一の面にシード層Sを積層し、かつ絶縁性ベースフィルム2の第二の面にシード層Sを積層する。このシード層S、Sの積層には公知の方法を用いることができ、例えば無電解メッキ、スパッタリング、蒸着法、導電性微粒子分散液の塗布等が挙げられる。また、シード層S、Sの主成分としては、例えば銅、銀、ニッケル、パラジウム、クロム、金これらの合金等の公知の金属を用いることができ、これらの中で銅が好ましい。
シード層S、Sの平均厚みの下限としては、10nmが好ましく、100nmがより好ましい。一方、シード層S、Sの平均厚みの上限としては、1μmが好ましく、800nmがより好ましい。シード層S、Sの平均厚みが上記下限未満であると、シード層S、Sの表面に金属パターンY、Yが形成され難くなるおそれがある。逆に、シード層S、Sの平均厚みが上記上限を超えると、芯体8、10の形成領域以外のシード層S、Sがエッチングにより十分に除去されないおそれがある。
(レジストパターン形成工程)
レジストパターン形成工程では、図4Bに示すように、レジストパターンX、Xをシード層S、Sの表面に形成する。具体的には、シード層S、Sの表面にレジスト膜を積層し、その後露光及び現像することで所定のパターンを有するレジストパターンX、Xを形成する。上記レジスト膜の積層方法としては、例えばレジスト組成物をシード層S、Sの表面に塗工する方法、ドライフィルムフォトレジストをシード層S、Sの表面に積層する方法等が挙げられる。レジスト膜の露光及び現像条件は用いるレジスト組成物等に応じて適宜調節可能である。
(金属パターン形成工程)
金属パターン形成工程では、電気メッキを行うことにより、図4Cに示すようにシード層S、SのレジストパターンX、Xの非積層領域に金属パターンY、Yを形成する。この電気メッキの種類としては、芯体8、10の材質として挙げたものと同様のものが用いられる。
(レジストパターン剥離工程)
レジストパターン剥離工程では、シード層S、SからレジストパターンX、Xを剥離する。具体的には、剥離液を用いてレジストパターンX、Xを剥離する。この剥離液としては、公知のものを用いることができ、例えば水酸化ナトリウム、水酸化カリウム等のアルカリ性水溶液、アルキルベンゼンスルホン酸等の有機酸系溶液、エタノールアミン等の有機アミン類と極性溶剤との混合液などが挙げられる。
(シード層エッチング工程)
シード層エッチング工程では、金属パターンY、Yをマスクとしシード層S、Sをエッチングする。このエッチングにより、図4Dに示すように絶縁性ベースフィルム2に芯体8、10が積層された積層体が得られる。
<拡幅層積層工程>
拡幅層積層工程では、芯体8、10にメッキを行い拡幅層8、11を積層する。これにより、図4Eに示すように、芯体8及び拡幅層9を有する第一導電パターン3、並びに芯体10及び拡幅層11を有する第二導電パターン4が形成される。また、かかるメッキは1回のみ行われてもよく、複数回行われてもよい。この拡幅層積層工程によって、第一導電パターン3の平均厚みの第一導電パターンの平均回路ピッチに対する比、及び第二導電パターン4の平均厚みの第二導電パターンの平均回路ピッチに対する比を1/2以上5以下に調整する。
拡幅層9、11を形成するメッキ時の温度の下限としては、10℃が好ましく、20℃がより好ましい。一方、拡幅層9、11を形成するメッキ時の温度の上限としては、60℃が好ましく、50℃がより好ましい。上記メッキ時の温度が上記下限未満であると、拡幅層9、11の厚みが不十分となるおそれがある。逆に、上記メッキ時の温度が上記上限を超えると、芯体8、10等が変形等するおそれがある。
また、拡幅層9、11を形成するメッキ時間の下限としては、5分が好ましく、10分がより好ましい。一方、拡幅層9、11を形成するメッキ時間の上限としては、200分が好ましく、150分がより好ましい。上記メッキ時間が上記下限未満であると、拡幅層9、11の厚みが不十分となるおそれがある。逆に、上記メッキ時間が上記上限を超えると、拡幅層9、11の厚みが増大し、第一導電パターン3及び第二導電パターン4の短絡等が生じやすくなる。
なお、拡幅層積層工程では、芯体8、10の断面形状を、絶縁性ベースフィルム2の表面と略平行な2辺のうち、絶縁性ベースフィルム2側の底辺が他方の上辺よりも長い台形状とすることで、芯体8、10の上辺側に金属イオンを滞留させずにこの金属イオンを底部側まで十分に行き渡らせて第一導電パターン3及び第二導電パターン4に上記矩形部を形成させやすい。また、芯体8、10の断面形状が上記台形状であることによって、第一導電パターン3及び第二導電パターン4の先端部の角が芯体8、10の形状に基づく面取り形状となりやすく、第一導電パターン3及び第二導電パターン4の先端部の断面形状をより半円状に近づけやすい。このように芯体8、10の断面形状を台形状とする方法としては、例えばレジストパターン形成工程における露光角度を調整することで、レジストパターンX、Xの非積層領域の断面形状を台形状に調整する方法や、シード層エッチング工程でエッチング液によって金属パターンY、Yを若干程度浸食させる方法等が挙げられる。
<スルーホール形成工程>
スルーホール形成工程では、第一導電パターン3及び第二導電パターン4を電気的に接続するスルーホール7を形成する。スルーホール形成工程では、絶縁性ベースフィルム2の第一の面側の芯体8及び第二の面側の芯体10が形成された状態で、この芯体8、10及び絶縁性ベースフィルム2を貫通する貫通孔7aを形成する。続いて、この貫通孔7aの周縁に拡幅層積層工程と同様のメッキ7bを施す。なお、このメッキ7bは、拡幅層積層工程と同時に施しても、拡幅層積層工程とは別個に施してもよい。
なお、スルーホール形成工程は、例えば第一導電パターン3及び第二導電パターン4の形成後に、この第一導電パターン3、絶縁性ベースフィルム2及び第二導電パターン4を貫通する貫通孔7aを形成してもよい。また、銀ペースト、銅ペースト等を貫通孔7aに注入して加熱硬化させることによって形成してもよい。
<絶縁樹脂被覆工程>
絶縁樹脂被覆工程では、第一導電パターン3の第一の面側に絶縁樹脂を被覆することで、第一導電パターン3を第一の面側から被覆する第一絶縁層5を形成する。また、絶縁樹脂被覆工程では、第二導電パターン4の第二の面側に絶縁樹脂を被覆することで、第二導電パターン4を第二の面側から被覆する第二絶縁層6を形成する。絶縁樹脂被覆工程では、図4Fに示すように、熱硬化性樹脂、紫外線硬化型樹脂等の絶縁樹脂を絶縁性ベースフィルム2及び第一導電パターン3の第一の面側から塗布して、硬化させることで第一絶縁層5を形成する。また、上記絶縁樹脂を絶縁性ベースフィルム2及び第二導電パターン4の第二の面側から塗布して、硬化させることで第二絶縁層6を形成する。
<利点>
当該平面コイル素子の製造方法は、サブトラクティブ法又はセミアディティブ法により第一導電パターン3の芯体8を形成する工程及びこの芯体8の外面にメッキにより第一導電パターン3の拡幅層9を積層する工程を備えるので、第一導電パターン3における回路間隔を狭くして第一導電パターン3の密度を高めることができる。また、当該平面コイル素子の製造方法は、第一導電パターン3の平均厚みの第一導電パターン3の平均回路ピッチに対する比を上記範囲とすることで、高密度の配設パターンを維持しつつ第一導電パターン3の厚みを大きくして、第一導電パターン3のアスペクト比を高めることができる。従って、当該平面コイル素子の製造方法は、小型化が促進された当該平面コイル素子1を、製造工程の増加を抑えつつ容易かつ確実に製造することができる。
[その他の実施形態]
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
上記実施形態では、第一導電パターン及び第二導電パターンをセミアディティブ法によって形成する方法について詳説したが、この第一導電パターン及び第二導電パターンはサブトラクティブ法によって形成してもよい。第一導電パターン及び第二導電パターンをサブトラクティブ法によって形成する場合、例えば絶縁性ベースフィルム上に金属箔を積層する工程、この金属箔の表面にレジストパターンを形成する工程、このレジストパターンをマスクとして金属箔をエッチングする工程及び上記レジストパターンを剥離する工程によって第一導電パターン及び第二導電パターンを形成することができる。また、第一導電パターン及び第二導電パターンは、渦巻部の最外側端部に接続される外側引出部を必ずしも有しなくてもよい。
当該平面コイル素子は、例えば第一絶縁層及び第二絶縁層の外面にさらに外側絶縁層を備えていてもよい。このような外側絶縁層は、例えば絶縁性及び可撓性を有するフィルムを接着剤等によって第一絶縁層及び第二絶縁層の外面に貼り付けることで形成される。また、このような外側絶縁層の主成分としては、例えばポリイミド、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポリエステル、熱可塑性ポリイミド、ポリエチレンテレフタレート、フッ素樹脂、液晶ポリマー等の合成樹脂が挙げられる。
当該平面コイルは、必ずしも絶縁性ベースフィルムの両面に導電パターン及び絶縁層が設けられる必要はなく、絶縁性ベースフィルムの第一の面側に積層される第一導電パターン及びこの第一導電パターンを第一の面側から被覆する第一絶縁層のみを備えていてもよい。また、当該平面コイルは、必ずしもスルーホールによって第一導電パターン及び第二導電パターンが電気的に導通されていなくてもよい。
上記第一導電パターン及び第二導電パターンは、必ずしも矩形部及び先端部を有する必要はなく、例えば矩形部のみから形成されてもよく、また全体の断面形状が台形状、半円状等であってもよい。また、上記先端部の断面形状は必ずしも半円状でなくてもよい。
上記絶縁性ベースフィルムは、必ずしも可撓性を有する必要はなく、例えばガラス基材等のリジッド材を用いて形成されたものであってもよい。
上記拡幅層の外面には、表面処理層を形成してもよい。このように導電パターンが表面処理層を備えることで、導電パターンからの導電成分の漏出、又は導電パターンへの導電成分に対する反応性成分(酸素、硫黄等)の拡散が低減される。
表面処理層の材質としては、導電パターンからの導電成分の漏出又は導電パターンへの反応性成分の拡散を防止できるものであれば特に限定されず、例えば金属、樹脂、セラミック、それらの混合物等が挙げられる。中でも、表面処理層の主成分としては、ニッケル、スズ、金又はアルミニウムが好ましい。表面処理層は、単層として形成しても、複数層として形成してもよい。
なお、表面処理層を形成することに代えて導電パターンの表面にカッパーブライトで防錆処理を施してもよい。ここで、カッパーブライトとは、ポリオキシエチレンアルキルエーテル等の水溶性高分子をイソプロピルアルコール、ヒドロキシ酪酸に溶解したものである。
以上のように、本発明の平面コイル素子は小型化を促進することができ、小型軽量化が図られた種々の電子機器に好適に用いられる。また、本発明の平面コイル素子の製造方法は、小型軽量化が図られた種々の電子機器に用いられる平面コイル素子の製造に適している。
1 平面コイル素子 2 絶縁性ベースフィルム
3 第一導電パターン 4 第二導電パターン
5 第一絶縁層 6 第二絶縁層
7 スルーホール 7a 貫通孔 7b メッキ
8、10 芯体 9、11 拡幅層
、S シード層
、X レジストパターン
、Y 金属パターン

Claims (11)

  1. 第一の面および前記第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、前記絶縁性ベースフィルムの前記第一の面側に積層される第一導電パターンと、前記第一導電パターンを前記第一の面側から被覆する第一絶縁層とを備える平面コイル素子であって、
    前記第一導電パターンが、芯体と、前記芯体の外面に積層される拡幅層とを有し、
    前記第一導電パターンの平均厚みの前記第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である平面コイル素子。
  2. 前記第一導電パターンの平均回路ピッチが20μm以上100μm以下である請求項1に記載の平面コイル素子。
  3. 前記第一導電パターンにおける底部の平均回路間隔に対する前記平均厚みの1/2の高さ位置の平均回路間隔の比が2以下である請求項1又は請求項2に記載の平面コイル素子。
  4. 前記第一導電パターンにおける底部の平均回路間隔に対する前記平均厚みの2/3の高さ位置の平均回路間隔の比が2以下である請求項3に記載の平面コイル素子。
  5. 前記第一導電パターンの先端部の断面形状が半円状である請求項1から請求項4のいずれか1項に記載の平面コイル素子。
  6. 前記芯体及び前記拡幅層の主成分が、銅又は銅合金である請求項1から請求項5のいずれか1項に記載の平面コイル素子。
  7. 前記絶縁性ベースフィルムの主成分がポリイミドであり、前記第一絶縁層の主成分がエポキシ樹脂である請求項1から請求項6のいずれか1項に記載の平面コイル素子。
  8. 前記絶縁性ベースフィルムの第二の面側に積層される第二導電パターンと、前記第二導電パターンを前記第二の面側から被覆する第二絶縁層とをさらに備え、
    前記第二導電パターンが、芯体と、前記芯体の外面に積層される拡幅層とを有する請求項1から請求項7のいずれか1項に記載の平面コイル素子。
  9. 前記第一導電パターン及び前記第二導電パターンを導通するスルーホールをさらに備える請求項8に記載の平面コイル素子。
  10. 前記第一導電パターン及び前記第二導電パターンが同パターンであり、
    前記第一導電パターン及び前記第二導電パターンの中心線の幅方向ズレが前記第一導電パターンの平均回路ピッチの40%以下である請求項8又は請求項9に記載の平面コイル素子。
  11. 第一の面および前記第一の面とは反対側の第二の面を有する絶縁性ベースフィルムと、前記絶縁性ベースフィルムの前記第一の面側に積層される第一導電パターンと、前記第一導電パターンを前記第一の面側から被覆する第一絶縁層とを備える平面コイル素子の製造方法であって、
    サブトラクティブ法又はセミアディティブ法により前記第一導電パターンの芯体を形成する工程と、
    前記芯体の外面にメッキにより前記第一導電パターンの拡幅層を積層する工程と、
    前記第一導電パターンの前記第一の面側に絶縁樹脂を被覆する工程と
    を備え、
    前記第一導電パターンの平均厚みの前記第一導電パターンの平均回路ピッチに対する比が1/2以上5以下である平面コイル素子の製造方法。
JP2017506486A 2015-03-13 2016-03-10 平面コイル素子及び平面コイル素子の製造方法 Active JP6652273B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015051361 2015-03-13
JP2015051361 2015-03-13
PCT/JP2016/057486 WO2016147993A1 (ja) 2015-03-13 2016-03-10 平面コイル素子及び平面コイル素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016147993A1 true JPWO2016147993A1 (ja) 2017-12-21
JP6652273B2 JP6652273B2 (ja) 2020-02-19

Family

ID=56918818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017506486A Active JP6652273B2 (ja) 2015-03-13 2016-03-10 平面コイル素子及び平面コイル素子の製造方法

Country Status (4)

Country Link
US (2) US11083092B2 (ja)
JP (1) JP6652273B2 (ja)
CN (2) CN107430922B (ja)
WO (1) WO2016147993A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118490B1 (ko) * 2015-05-11 2020-06-03 삼성전기주식회사 다층 시드 패턴 인덕터 및 그 제조방법
WO2017026320A1 (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 多層基板及びその製造方法
CN114945242A (zh) * 2016-10-12 2022-08-26 住友电工印刷电路株式会社 印刷电路板及其制造方法
US11387033B2 (en) 2016-11-18 2022-07-12 Hutchinson Technology Incorporated High-aspect ratio electroplated structures and anisotropic electroplating processes
US11521785B2 (en) 2016-11-18 2022-12-06 Hutchinson Technology Incorporated High density coil design and process
KR20190082295A (ko) 2016-11-18 2019-07-09 허친슨 테크놀로지 인코포레이티드 고형상비 전기도금 구조 및 이방성 전기도금 프로세스
JP6826197B2 (ja) * 2017-05-16 2021-02-03 住友電工プリントサーキット株式会社 プリント配線板及びその製造方法
KR102463332B1 (ko) * 2017-09-26 2022-11-07 삼성전기주식회사 코일 전자부품
KR101994757B1 (ko) * 2017-09-29 2019-07-01 삼성전기주식회사 박막형 인덕터
JPWO2019107289A1 (ja) * 2017-11-28 2020-11-19 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP7323268B2 (ja) * 2018-03-16 2023-08-08 日東電工株式会社 磁性配線回路基板およびその製造方法
KR102464311B1 (ko) * 2018-03-20 2022-11-08 삼성전기주식회사 인덕터 및 그 제조방법
KR102096760B1 (ko) * 2018-07-04 2020-04-03 스템코 주식회사 코일 장치 및 그 제조 방법
EP3860317A4 (en) * 2018-09-27 2021-11-17 Denka Company Limited BOUND SUBSTRATE, METALLIC PRINTED CIRCUIT AND PRINTED CIRCUIT
KR20200069803A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 코일 전자 부품
KR102597157B1 (ko) * 2019-01-09 2023-11-02 삼성전기주식회사 코일 부품
KR102658609B1 (ko) * 2019-01-09 2024-04-19 삼성전기주식회사 코일 부품
WO2020175476A1 (ja) * 2019-02-27 2020-09-03 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
CN114999764A (zh) * 2019-03-04 2022-09-02 普利坚股份有限公司 线圈装置及制造方法
WO2021075789A1 (ko) * 2019-10-16 2021-04-22 엘지이노텍 주식회사 손떨림 보정을 위한 코일 부재 및 이를 포함하는 카메라 모듈
CN111278229B (zh) * 2020-03-20 2023-07-04 盐城维信电子有限公司 一种音圈马达柔性线路板的制备方法
US11871514B2 (en) 2020-04-01 2024-01-09 Sumitomo Electric Industries, Ltd. Flexible printed circuit board and method for producing the same
JP2022040623A (ja) 2020-08-31 2022-03-11 日東電工株式会社 配線回路基板
CN115668413A (zh) * 2021-10-01 2023-01-31 住友电气工业株式会社 线圈装置
JPWO2023132293A1 (ja) * 2022-01-05 2023-07-13

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719950B2 (ja) * 1992-03-06 1995-03-06 株式会社エス・エム・シー 配線基板およびその製造方法
JPH07211537A (ja) * 1994-01-17 1995-08-11 Yaskawa Electric Corp シートコイル
JPH11204337A (ja) * 1998-01-12 1999-07-30 Tdk Corp 平面コイル及び平面トランス
JP2001189215A (ja) * 1999-12-28 2001-07-10 Tdk Corp 平面コイルおよびトランス
JP2001267166A (ja) * 2000-03-17 2001-09-28 Tdk Corp 平面コイルの製造方法、平面コイルおよびトランス
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2004319571A (ja) * 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルとその製造方法
JP2004319570A (ja) * 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルの製造方法
JP2005150329A (ja) * 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
JP2007053174A (ja) * 2005-08-16 2007-03-01 Kaneka Corp コイルおよびその製造方法
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260913B2 (ja) * 1998-01-12 2009-04-30 Tdk株式会社 ハイアスペクト導体デバイスの製造方法
US6600404B1 (en) * 1998-01-12 2003-07-29 Tdk Corporation Planar coil and planar transformer, and process of fabricating a high-aspect conductive device
US6774470B2 (en) * 2001-12-28 2004-08-10 Dai Nippon Printing Co., Ltd. Non-contact data carrier and method of fabricating the same
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
JP5382064B2 (ja) * 2011-05-26 2014-01-08 Tdk株式会社 コイル部品及びその製造方法
JP6060508B2 (ja) * 2012-03-26 2017-01-18 Tdk株式会社 平面コイル素子およびその製造方法
KR102064010B1 (ko) * 2013-03-26 2020-01-08 삼성전기주식회사 파워 인덕터 및 그 제조방법
KR102145317B1 (ko) * 2014-03-10 2020-08-18 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR101598295B1 (ko) * 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
JP6550731B2 (ja) * 2014-11-28 2019-07-31 Tdk株式会社 コイル部品

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719950B2 (ja) * 1992-03-06 1995-03-06 株式会社エス・エム・シー 配線基板およびその製造方法
JPH07211537A (ja) * 1994-01-17 1995-08-11 Yaskawa Electric Corp シートコイル
JPH11204337A (ja) * 1998-01-12 1999-07-30 Tdk Corp 平面コイル及び平面トランス
JP2001189215A (ja) * 1999-12-28 2001-07-10 Tdk Corp 平面コイルおよびトランス
JP2001267166A (ja) * 2000-03-17 2001-09-28 Tdk Corp 平面コイルの製造方法、平面コイルおよびトランス
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2004319571A (ja) * 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルとその製造方法
JP2004319570A (ja) * 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルの製造方法
JP2005150329A (ja) * 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
JP2007053174A (ja) * 2005-08-16 2007-03-01 Kaneka Corp コイルおよびその製造方法
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Also Published As

Publication number Publication date
US11785724B2 (en) 2023-10-10
CN107430922B (zh) 2020-10-27
US20210329795A1 (en) 2021-10-21
CN112164546A (zh) 2021-01-01
CN107430922A (zh) 2017-12-01
US11083092B2 (en) 2021-08-03
WO2016147993A1 (ja) 2016-09-22
JP6652273B2 (ja) 2020-02-19
CN112164546B (zh) 2022-05-03
US20180054900A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
WO2016147993A1 (ja) 平面コイル素子及び平面コイル素子の製造方法
US10111330B2 (en) Printed circuit board, electronic component, and method for producing printed circuit board
US10993331B2 (en) High-speed interconnects for printed circuit boards
JP4894067B2 (ja) 導体パターンの形成方法
JP2014194980A (ja) 積層型電子部品及びその製造方法
US11682519B2 (en) Inductor component and method for manufacturing the same
US20210392754A1 (en) Printed wiring board and manufacturing method thereof
TW201435936A (zh) 用樹脂基板並藉由電鑄造而製造線圈元件的方法
JP5246461B2 (ja) 電子素子及び電子素子の製造方法
JP4853832B2 (ja) 導体パターンの形成方法
JP4947416B2 (ja) 電子素子およびその製造方法
JP2019160929A (ja) 配線基板およびその製造方法
JP6511818B2 (ja) プリント配線板の製造方法
JP2012169688A (ja) 多層プリント配線板の製造方法
JP2014212272A (ja) フレキシブルプリント配線板及びその接続構造
US9320142B2 (en) Electrode structure
JP4579774B2 (ja) 積層型電子部品の製造方法
TW200425807A (en) Method of forming sheet having foreign material portions used for forming multilayer wiring board and sheet having foreign portion
JP2021174794A (ja) フレキシブルプリント配線板
JP2013077725A (ja) 多層配線基板およびその製造方法
JP2009081404A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190304

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190304

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200117

R150 Certificate of patent or registration of utility model

Ref document number: 6652273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250