CN114945242A - 印刷电路板及其制造方法 - Google Patents
印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN114945242A CN114945242A CN202210663132.7A CN202210663132A CN114945242A CN 114945242 A CN114945242 A CN 114945242A CN 202210663132 A CN202210663132 A CN 202210663132A CN 114945242 A CN114945242 A CN 114945242A
- Authority
- CN
- China
- Prior art keywords
- wiring portions
- printed circuit
- circuit board
- less
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000007731 hot pressing Methods 0.000 claims abstract description 23
- 238000010030 laminating Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 52
- 239000000463 material Substances 0.000 description 11
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 230000009477 glass transition Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0141—Liquid crystal polymer [LCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Laminated Bodies (AREA)
Abstract
根据本发明的一方面的印刷电路板设有：具有绝缘特性的基膜；和包括堆叠在基膜的至少一个表面侧并布置成行的多个配线部分的导电图案；以及将导电图案和基膜的外表面覆盖的绝缘层，其中多个配线部分具有1‑20μm的平均间距和30‑120μm的平均高度，并且在截面图中彼此相邻的多个配线部分间的绝缘层的填充面积比率不小于95％，多个配线部分的平均高度与平均间距的比率为2.0以上12.0以下。根据本发明的另一方面的用于制造印刷电路板的方法包括：用于将导电图案堆叠在基膜的至少一个表面侧上的步骤；用于将绝缘膜铺设在导电图案和基膜的外表面上的步骤；以及用于对通过铺设有绝缘层而获得的堆叠体执行真空热压的步骤。
Description
本申请是2017年10月5日提交、发明名称为“印刷电路板及其制造方法”、申请号为PCT/JP2017/036210(国内申请号：2017800634352)的发明专利申请的分案申请。
技术领域
本发明涉及印刷电路板及其制造方法。
本申请要求2016年10月12日提交的日本专利申请No.2016-201012的优先权，并且该日本专利申请的全部内容通过引用并入本文。
背景技术
随着电子器件的尺寸和重量的减小，印刷电路板已被广泛使用。这种印刷电路板通常具有如下结构：其中，在包含聚酰亚胺等作为主要成分的基膜上形成有导电图案，并且导电图案被诸如阻焊剂等的绝缘层覆盖(参见日本未审查专利申请公开No.2013-004625)。
引用列表
专利文献
PTL 1：日本未审查专利申请公开No.2013-004625
发明内容
根据本发明的实施例的印刷电路板包括：基膜，其具有绝缘特性；导电图案，其堆叠在基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及绝缘层，其覆盖基膜的外表面和导电图案的外表面，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，并且在截面图中彼此相邻的多个配线部分之间的绝缘层的填充面积比率为95％以上。
根据本发明的实施例的用于制造印刷电路板的方法，包括：堆叠步骤，将导电图案堆叠在基膜的至少一个表面侧上，基膜具有绝缘特性，导电图案包括布置成彼此相邻的多个配线部分；层叠步骤，将绝缘膜层叠在基膜的外表面和导电图案的外表面上；以及真空热压步骤，对层叠有绝缘膜的堆叠体进行真空热压，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度。
附图说明
图1是根据本发明的实施例的印刷电路板的示意性截面图。
图2是示出根据本发明的实施例的用于制造印刷电路板的方法的流程图。
具体实施方式
[本公开要解决的问题]
近年来，随着电子器件的尺寸的进一步减小，印刷电路板的配线密度也在增加。配线密度的增加使得配线间距(间隔)极小。因此，在现有的印刷电路板中，可能在基膜的表面附近产生配线线路之间没有填充绝缘层的区域，这可能导致配线线路之间的不充分的绝缘特性。
鉴于上述情况做出了本发明。本发明的目的是提供一种具有相对高的配线密度并在配线线路之间具有良好的绝缘特性的印刷电路板以及一种用于制造印刷电路板的方法。
[本公开的有益效果]
本发明的印刷电路板和用于制造印刷电路板的方法能够改善配线密度以及配线线路之间的绝缘特性两者。
[本发明的实施例的描述]
根据本发明的实施例的印刷电路板包括：基膜，其具有绝缘特性；导电图案，其堆叠在基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及绝缘层，其覆盖基膜的外表面和导电图案的外表面，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，并且在截面图中彼此相邻的多个配线部分之间的绝缘层的填充面积比率为95％以上。
印刷电路板具有在上述范围内的配线部分的平均间距和平均高度并具有相对高的配线密度，而印刷电路板在配线部分之间的绝缘层的填充面积比率为95％以上，因此也具有良好的绝缘特性。也就是说，印刷电路板具有相对高的配线密度以及配线线路之间的良好绝缘特性。
每个配线部分的外表面与绝缘层的外表面之间的平均最小距离优选地大于0且为20μm以下。当每个配线部分与绝缘层之间的平均最小距离在上述范围内时，可以在不增加绝缘层厚度和延伸印刷电路板厚度的情况下维持绝缘特性。
绝缘层优选地是阻焊剂。当使用阻焊剂作为绝缘层时，可以以上述填充面积比率容易且可靠地执行绝缘层的填充。
根据本发明另一实施例的用于制造印刷电路板的方法包括：堆叠步骤，将导电图案堆叠在基膜的至少一个表面侧上，基膜具有绝缘特性，导电图案包括布置成彼此相邻的多个配线部分；层叠步骤，将绝缘膜层叠在基膜的外表面和导电图案的外表面上；以及真空热压步骤，对层叠有绝缘膜的堆叠体进行真空热压，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度。
根据用于制造印刷电路板的方法，通过在将绝缘膜层叠在导电图案的外表面上之后进行真空热压，具有相对高的配线密度的配线部分之间的间隙能够容易且可靠地被绝缘层填充。因此，用于制造印刷电路板的方法能够提供具有相对高的配线密度和良好的绝缘特性的印刷电路板。
在真空热压步骤中，加热温度优选为50℃以上且150℃以下，并且加压时间优选为5秒以上且20秒以下。当真空热压中的加压温度和时间在上述范围内时，配线部分之间的间隙能够容易且可靠地被绝缘层填充。
术语“填充面积比率”意味着：在与配线部分的纵向垂直的截面中，在与印刷电路板的表面平行的方向上位于彼此相邻的配线部分的侧边缘之间的区域中，填充有绝缘层的面积相对于该区域的整个面积的比率。
[本发明的实施例的细节]
在下文中，将参考附图详细地描述根据本发明的实施例的印刷电路板和用于制造印刷电路板的方法。关于根据该实施例的印刷电路板的术语“正和背”，在印刷电路板的厚度方向上，堆叠有导电图案的一侧被称为“正”，而与堆叠有导电图案的一侧相反的另一侧被称为“背”，并且这些正和背并不意味着是相对于印刷电路板的使用状态而言的印刷电路板的正和背。
[印刷电路板]
图1所示的印刷电路板主要包括具有绝缘特性的基膜1、堆叠在基膜1的一个表面侧(正表面侧)上的导电图案2、以及覆盖基膜1的外表面和导电图案2的外表面的绝缘层3。
<基膜>
基膜1是由合成树脂制成并具有电绝缘特性的层。基膜1还用作上面形成有导电图案2的基底。基膜1可以具有柔性，在这种情况下，印刷电路板用作柔性印刷电路板。
基膜1的材料没有特别限制，只要该材料具有绝缘特性即可。可以使用具有低介电常数并形成为片状形状的合成树脂膜。合成树脂膜的主要成分的实例包括聚酰亚胺、聚对苯二甲酸乙二醇酯、液晶聚合物和氟树脂。术语“主要成分”是指具有最高含量的成分，例如，在该材料中具有50质量％(％by mass)以上含量的成分。
基膜1的平均厚度的下限优选为5μm并且更优选为10μm。基膜1的平均厚度的上限优选为50μm并且更优选为40μm。当基膜1的平均厚度小于该下限时，基膜1可能具有不充分的绝缘强度。当基膜1的平均厚度超过该上限时，印刷电路板的厚度可能不必要地增加。
<导电图案>
导电图案2是由具有导电性的材料制成的层，并且包括布置成彼此相邻的多个配线部分2a。配线部分2例如是形成线圈图案的配线线路。导电图案2可以包括除配线部分2a之外的图案，例如，焊盘部分的图案等。导电图案2可以直接堆叠在基膜1的表面上或者在它们之间具有粘接剂层。
导电图案2的材料(主要成分)没有特别限制，只要该材料具有导电性即可。该材料优选地具有低电阻。导电图案2可以由例如铜或银形成。导电图案2可以镀有例如金、银、锡或镍。
多个配线部分2a的平均间距d1的下限为1μm，更优选为3μm，并且还更优选为5μm。另一方面，多个配线部分2a的平均间距d1的上限为20μm，更优选为15μm，并且还更优选为10μm。当多个配线部分2a的平均间距d1小于该下限时，配线部分2a之间可能发生短路。相反，当多个配线部分2a的平均间距d1超过该上限时，可能不满足对配线密度的要求。另外，配线部分2a之间的间隙也可以通过现有方法容易地被绝缘层填充，因此可能无法充分地实现本发明的有益效果。术语“多个配线部分的平均间距”是指：通过将在与配线部分的纵向垂直的截面中彼此相邻的配线部分的相面对的侧边缘之间的最小距离在配线部分的纵向上取平均值而确定的值。
多个配线部分2a的平均高度h的下限为30μm，更优选为35μm，并且还更优选为40μm。另一方面，多个配线部分2a的平均高度h的上限为120μm，更优选为100μm，并且还更优选为80μm。当多个配线部分2a的平均高度h小于该下限时，随着配线密度的增加，配线部分2a可能具有过高的电阻。另外，配线部分2a之间的间隙也可以通过现有方法容易地被绝缘层填充，因此可能无法充分地实现本发明的有益效果。相反，当多个配线部分2a的平均高度h超过该上限时，印刷电路板的厚度可能不必要地增加。术语“多个配线部分的平均高度”是指：通过将在与配线部分的纵向垂直的截面中每个配线部分的最大高度在配线部分的纵向上取平均值而确定的值。
多个配线部分2a的平均宽度的下限优选为10μm，更优选为15μm，并且还更优选为20μm。另一方面，多个配线部分2a的平均宽度的上限优选为40μm，更优选为35μm，并且还更优选为30μm。当多个配线部分2a的平均宽度小于该下限时，可能发生制造上的困难。相反，当多个配线部分2a的平均宽度超过该上限时，可能不满足对配线密度的要求。术语“多个配线部分的平均宽度”是指：通过将在与配线部分的纵向垂直的截面中每个配线部分的底表面(与基膜的界面)的宽度在配线部分的纵向上取平均值而确定的值。
多个配线部2a的平均纵横比的下限优选为1.2，更优选为1.4，并且还更优选为1.6。另一方面，多个配线部2a的平均纵横比的上限优选为5.0，更优选为4.0，并且还更优选为3.0。当多个配线部分2a的平均纵横比低于该下限时，可能不满足对配线密度的要求。相反，当多个配线部分2a的平均纵横比超过该上限时，可能发生制造上的困难。术语“多个配线部分的纵横比”是指平均高度h与平均宽度的比率。
多个配线部2a的平均高度h与平均间距d1的比率(h/d1)的下限优选为2.0，更优选为3.0，并且还更优选为4.0。另一方面，比率(h/d1)的上限优选为12.0，更优选为10.0，并且还更优选为8.0。当比率(h/d1)低于该下限时，可能不满足对配线密度的要求。相反，当比率(h/d1)超过该上限时，印刷电路板的厚度可能不必要地增加。
在形成线圈图案的配线部分2a中，多个配线部分2a的截面面积(平均宽度、平均高度和平均纵横比)优选地彼此相等。
如图1所示，每个配线部分2a在基膜1侧上的底表面部分上具有宽度朝向基膜1逐渐减小的渐缩部分。该渐缩部分是当通过在用半加成法(semi-additive method)形成的图案上进一步执行二次电镀形成配线部分2a时通过二次电镀而形成的。特别地，在这样的配线部分2a中，渐缩部分不可能被绝缘层填充，并且在渐缩部分中容易形成空隙。
<绝缘层>
绝缘层3是主要保护印刷电路板中的导电图案2的层。绝缘层3的材料没有特别限制，只要该材料具有绝缘特性即可。可以使用的材料的实例包括含有作为主要成分的树脂(如聚酰亚胺、环氧树脂、酚醛树脂、丙烯酸树脂、聚酯、热塑性聚酰亚胺、聚对苯二甲酸乙二醇酯、氟树脂或液体-晶体聚合物)的材料。其中，热塑性树脂是优选的。特别地，使用阻焊剂作为绝缘层3使得能够通过下述制造方法容易地形成绝缘层3。此外，绝缘层3优选地通过层叠树脂膜而形成。
用作绝缘层3的主要成分的树脂的熔点或在不存在熔点时的玻璃化转变点(在下文中，也称为“熔点或玻璃化转变点T”)的下限优选为30℃，更优选为40℃，并且还更优选为50℃。另一方面，熔点或玻璃化转变点T的上限优选为200℃，更优选为190℃，并且还更优选为180℃。当熔点或玻璃化转变点T低于下限时，绝缘层3可能具有不充分的耐热性。另一方面，当熔点或玻璃化转变点T超过上限时，可能难以实现下述填充面积比率。术语“熔点”意味着根据JIS-K-7121(2012)通过差示扫描量热计(DSC)测量的熔点峰值。术语“玻璃化转变点”意味着根据JIS-K-7121(2012)通过差示扫描量热计(DSC)测量的中点玻璃化转变点。
在截面图中彼此相邻的多个配线部分2a之间的绝缘层3的填充面积比率的下限为95％，更优选为98％，并且还更优选为99％。此外，填充面积比率优选为100％，也就是说，绝缘层3与基膜1之间基本上不存在空隙(气泡)。
绝缘层3的平均厚度(从基膜1的正表面到绝缘层3的外表面的平均距离)的下限优选为40μm，更优选为50μm，并且还更优选为60μm。另一方面，绝缘层3的平均厚度的上限优选为90μm，更优选为80μm，并且还更优选为70μm。当绝缘层3的平均厚度小于该下限时，绝缘特性可能变得不充分。相反，当绝缘层3的平均厚度超过该上限时，印刷电路板的厚度可能不必要地增加。
每个配线部分2a的外表面与绝缘层3的外表面之间的平均最小距离d2大于0。平均最小距离d2的下限优选为0.1μm，更优选为0.5μm，并且还更优选为1μm。另一方面，平均最小距离d2的上限优选为20μm，更优选为15μm，并且还更优选为10μm。当平均最小距离d2小于该下限时，绝缘特性可能变得不充分。相反，当平均最小距离d2超过该上限时，印刷电路板的厚度可能不必要地增加。也就是说，当印刷电路板中的平均最小距离d2在上述范围内时，整个印刷电路板的厚度可以减小，同时由于绝缘层3而维持绝缘特性。术语“每个配线部分的外表面与绝缘层的外表面之间的平均最小距离”是指：通过将绝缘层的外表面与每个配线部分的位于基膜相反侧上的表面之间的最小距离在配线部分的纵向上取平均值而确定的值。
[用于制造印刷电路板的方法]
如图2所示，用于制造印刷电路板的方法主要包括：堆叠步骤S1，将导电图案堆叠在基膜的至少一个表面侧上，基膜具有绝缘特性，导电图案包括布置成彼此相邻的多个配线部分；层叠步骤S2，将绝缘膜层叠在基膜的外表面和导电图案的外表面上；以及真空热压步骤S3，对层叠有绝缘膜的堆叠体进行真空热压。
<堆叠步骤>
在堆叠步骤S1中，将包括布置成彼此相邻的多个配线部分的导电图案堆叠在基膜的至少一个表面侧上。可以使用已知方法作为堆叠导电图案的方法。可以使用减成法、半加成法等。特别地，通过使用半加成法可以高效地获得具有高配线密度的导电图案。
<层叠步骤>
在层叠步骤S2中，将形成绝缘层的绝缘膜层叠在堆叠步骤S1中获得的并包括基膜和导电图案在内的堆叠体的外表面上。该绝缘膜的主要成分可以与印刷电路板的绝缘层的主要成分相同。该绝缘膜优选地具有柔性。
根据导电图案的厚度和要形成的绝缘层的厚度适当地设计绝缘膜的平均厚度。平均厚度的下限优选为30μm，并且更优选为40μm。
另一方面，绝缘膜的平均厚度的上限优选为80μm，并且更优选为60μm。
<真空热压步骤>
在真空热压步骤S3中，对在层叠步骤S2中通过在包括基膜和导电图案的堆叠体上层叠绝缘膜而获得的所得产品进行真空热压。该真空热压可以通过已知的压力机来执行。对于连续片状堆叠体以批量方式执行真空热压。
真空热压中的加热温度的下限优选为50℃，更优选为60℃，并且还更优选为70℃。另一方面，加热温度的上限优选为150℃，更优选为130℃，并且还更优选为110℃。
真空热压中的加热时间的下限优选为5秒，并且更优选为8秒。另一方面，加热时间的上限优选为20秒，并且更优选为15秒。
当加热温度或加热时间小于下限时，配线部分之间的间隙未被绝缘层充分地填充，这可能导致绝缘特性降低。相反，当加热温度或加热时间超过上限时，例如，基膜可能变形或劣化。
真空热压中的加压压力的下限优选为0.3MPa，更优选为0.4MPa，并且还更优选为0.5MPa。另一方面，加压压力的上限优选为1.3MPa，更优选为1.2MPa，并且还更优选为1.1MPa。当加压压力低于下限时，配线部分之间的间隙未被绝缘层充分地填充，这可能导致绝缘特性降低。相反，当加压压力超过上限时，例如，基膜可能变形或破裂。
在真空热压步骤S3之后，可以执行在绝缘层中形成用于电连接的开口的步骤。当使用阻焊剂的干膜作为绝缘膜时，可以通过例如曝光和显影的步骤容易地形成开口。
<优点>
该印刷电路板具有在上述范围内的配线部分的平均间距和平均高度并具有相对高的配线密度，而该印刷电路板在配线部分之间的绝缘层的填充面积比率为95％以上，因此也具有良好的绝缘特性。也就是说，印刷电路板具有相对高的配线密度以及配线线路之间的良好的绝缘特性。另外，与通过涂覆绝缘油墨形成绝缘层的情况相比，用于制造印刷电路板的方法可以相对容易地提供这种印刷电路板。
由于可以提高印刷电路板中的配线密度，所以印刷电路板可以适合用作紧凑装置的致动器、天线、变压器等。
[其它实施例]
应理解的是，本文公开的实施例在所有方面仅是说明性的而非限制性的。本发明的范围不限于这些实施例的构造，并且由下面描述的权利要求限定。本发明的范围旨在覆盖权利要求的等同物的含义和范围内的所有修改。
在上述实施例中，已经描述了印刷电路板，该印刷电路板包括单个基膜和堆叠在基膜的一个表面上的单层导电图案。使导电图案堆叠在单个基膜的每个表面上的印刷电路板也在本发明的预期范围内。此外，印刷电路板可以是包括多个基膜的多层印刷电路板，每个基膜的一个或两个表面上具有导电图案。
印刷电路板的绝缘层可以通过涂覆和干燥树脂组合物(绝缘油墨)来形成。
附图标记列表
1 基膜
2 导电图案
2a 配线部分
3 绝缘层
S1 堆叠步骤
S2 层叠步骤
S3 真空热压步骤
Claims (10)
1.一种印刷电路板，包括：
基膜，其具有绝缘特性；
导电图案，其堆叠在所述基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及
绝缘层，其覆盖所述基膜的外表面和所述导电图案的外表面，
其中，所述多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，
所述多个配线部分的平均高度与平均间距的比率为2.0以上且12.0以下，并且
在截面图中彼此相邻的所述多个配线部分之间的所述绝缘层的填充面积比率为95％以上。
2.一种印刷电路板，包括：
基膜，其具有绝缘特性；
导电图案，其堆叠在所述基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及
绝缘层，其覆盖所述基膜的外表面和所述导电图案的外表面，
其中，所述多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，
所述多个配线部分的平均高度与平均间距的比率为3.0以上且10.0以下，并且
在截面图中彼此相邻的所述多个配线部分之间的所述绝缘层的填充面积比率为95％以上。
3.一种印刷电路板，包括：
基膜，其具有绝缘特性；
导电图案，其堆叠在所述基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及
绝缘层，其覆盖所述基膜的外表面和所述导电图案的外表面，
其中，所述多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，
所述多个配线部分的平均高度与平均间距的比率为4.0以上且8.0以下，并且
在截面图中彼此相邻的所述多个配线部分之间的所述绝缘层的填充面积比率为95％以上。
4.根据权利要求1至3中任一项所述的印刷电路板，其中，所述多个配线部分的平均纵横比为1.2以上且5.0以下。
5.根据权利要求1至3中任一项所述的印刷电路板，其中，所述多个配线部分的平均纵横比为1.4以上且4.0以下。
6.根据权利要求1至3中任一项所述的印刷电路板，其中，所述多个配线部分的平均纵横比为1.6以上且3.0以下。
7.根据权利要求1至3中任一项所述的印刷电路板，其中，每个所述配线部分的外表面与所述绝缘层的外表面之间的平均最小距离大于0且为20μm以下。
8.根据权利要求1至3中任一项所述的印刷电路板，其中，所述绝缘层是阻焊剂。
9.一种用于制造印刷电路板的方法，包括：
堆叠步骤，将导电图案堆叠在基膜的至少一个表面侧上，所述基膜具有绝缘特性，所述导电图案包括布置成彼此相邻的多个配线部分；
层叠步骤，将绝缘膜层叠在所述基膜的外表面和所述导电图案的外表面上；以及
真空热压步骤，利用0.3MPa以上且1.3MPa以下的加压压力并且在50℃以上且150℃以下的加热温度下对层叠有所述绝缘膜的堆叠体进行真空热压，
其中，在所述真空热压步骤之后，所述多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，并且
所述多个配线部分的平均高度与平均间距的比率为2.0以上且12.0以下。
10.根据权利要求9所述的用于制造印刷电路板的方法，其中，在所述真空热压步骤中，加压时间为5秒以上且20秒以下。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-201012 | 2016-10-12 | ||
| JP2016201012 | 2016-10-12 | ||
| CN201780063435.2A CN109804721B (zh) | 2016-10-12 | 2017-10-05 | 印刷电路板及其制造方法 |
| PCT/JP2017/036210 WO2018070329A1 (ja) | 2016-10-12 | 2017-10-05 | プリント配線板及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780063435.2A Division CN109804721B (zh) | 2016-10-12 | 2017-10-05 | 印刷电路板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114945242A true CN114945242A (zh) | 2022-08-26 |
Family
ID=61905612
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780063435.2A Active CN109804721B (zh) | 2016-10-12 | 2017-10-05 | 印刷电路板及其制造方法 |
| CN202210663132.7A Pending CN114945242A (zh) | 2016-10-12 | 2017-10-05 | 印刷电路板及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780063435.2A Active CN109804721B (zh) | 2016-10-12 | 2017-10-05 | 印刷电路板及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10869389B2 (zh) |
| JP (3) | JPWO2018070329A1 (zh) |
| CN (2) | CN109804721B (zh) |
| WO (1) | WO2018070329A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018070329A1 (ja) * | 2016-10-12 | 2019-07-25 | 住友電工プリントサーキット株式会社 | プリント配線板及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750410A (en) * | 1980-09-11 | 1982-03-24 | Asahi Chem Ind Co Ltd | Micro-coil |
| JP2000269638A (ja) * | 1999-03-16 | 2000-09-29 | Ajinomoto Co Inc | 接着フィルムの真空積層法及びこれを用いる多層プリント配線板の製造法 |
| CN1523617A (zh) * | 2003-02-21 | 2004-08-25 | Tdk株式会社 | 高密度电感器及其制造方法 |
| JP2016035992A (ja) * | 2014-08-04 | 2016-03-17 | 住友電工プリントサーキット株式会社 | プリント配線板の製造方法及びプリント配線板 |
| WO2016147993A1 (ja) * | 2015-03-13 | 2016-09-22 | 住友電工プリントサーキット株式会社 | 平面コイル素子及び平面コイル素子の製造方法 |
| CN109804721A (zh) * | 2016-10-12 | 2019-05-24 | 住友电工印刷电路株式会社 | 印刷电路板及其制造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4117690B2 (ja) * | 1996-12-26 | 2008-07-16 | 味の素株式会社 | 多層プリント配線板用接着フィルムを用いた多層プリント配線板の製造方法 |
| JP2005150329A (ja) * | 2003-11-14 | 2005-06-09 | Canon Inc | 配線構造及びその作製方法 |
| KR100640659B1 (ko) * | 2005-08-01 | 2006-11-01 | 삼성전자주식회사 | 가요성 인쇄회로 및 이의 제조방법 |
| JP2007053174A (ja) * | 2005-08-16 | 2007-03-01 | Kaneka Corp | コイルおよびその製造方法 |
| KR100752660B1 (ko) * | 2006-03-31 | 2007-08-29 | 삼성전자주식회사 | 가요성 인쇄회로 및 이를 구비한 하드디스크 드라이브 |
| JP4894067B2 (ja) * | 2006-12-27 | 2012-03-07 | Ｔｄｋ株式会社 | 導体パターンの形成方法 |
| KR20090041756A (ko) * | 2007-10-24 | 2009-04-29 | 삼성전자주식회사 | 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지 |
| JP5113114B2 (ja) * | 2009-04-06 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
| CN102548189B (zh) * | 2010-12-28 | 2014-07-23 | 易鼎股份有限公司 | 电路板的特性阻抗精度控制结构 |
| JP2013004625A (ja) | 2011-06-14 | 2013-01-07 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板及び該フレキシブルプリント配線板の製造方法 |
| JP6281489B2 (ja) * | 2012-05-23 | 2018-02-21 | 味の素株式会社 | 多層プリント配線板の製造方法 |
| JP6123177B2 (ja) * | 2012-07-04 | 2017-05-10 | 味の素株式会社 | 樹脂組成物 |
| JP5750410B2 (ja) | 2012-07-20 | 2015-07-22 | 株式会社フジクラ | 導波路、導波路製造方法、導波路実装構造、導波路実装方法及び高周波通信モジュール |
| JP6225422B2 (ja) * | 2012-12-27 | 2017-11-08 | 味の素株式会社 | 硬化体、硬化体の製造方法、積層体、プリント配線板及び半導体装置 |
| GB2511573B (en) * | 2013-03-08 | 2015-02-18 | David Wolffe | Backpack |
| JP6528352B2 (ja) * | 2014-03-13 | 2019-06-12 | 住友ベークライト株式会社 | 積層板の製造方法、プリント配線基板の製造方法 |
| JP6324876B2 (ja) * | 2014-07-16 | 2018-05-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP6428203B2 (ja) | 2014-11-28 | 2018-11-28 | Tdk株式会社 | コイル部品およびその製造方法 |
| JP6031563B2 (ja) * | 2015-07-08 | 2016-11-24 | 新日鉄住金化学株式会社 | 接着剤用ポリイミド樹脂 |
| JP6624561B2 (ja) | 2016-01-20 | 2019-12-25 | パナソニックＩｐマネジメント株式会社 | 樹脂シート、インダクタ部品 |
-
2017
- 2017-10-05 JP JP2018544978A patent/JPWO2018070329A1/ja not_active Withdrawn
- 2017-10-05 WO PCT/JP2017/036210 patent/WO2018070329A1/ja active Application Filing
- 2017-10-05 US US16/341,137 patent/US10869389B2/en active Active
- 2017-10-05 CN CN201780063435.2A patent/CN109804721B/zh active Active
- 2017-10-05 CN CN202210663132.7A patent/CN114945242A/zh active Pending
-
2022
- 2022-04-15 JP JP2022067625A patent/JP7553184B2/ja active Active
-
2023
- 2023-11-22 JP JP2023198210A patent/JP2024012673A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750410A (en) * | 1980-09-11 | 1982-03-24 | Asahi Chem Ind Co Ltd | Micro-coil |
| JP2000269638A (ja) * | 1999-03-16 | 2000-09-29 | Ajinomoto Co Inc | 接着フィルムの真空積層法及びこれを用いる多層プリント配線板の製造法 |
| CN1523617A (zh) * | 2003-02-21 | 2004-08-25 | Tdk株式会社 | 高密度电感器及其制造方法 |
| JP2016035992A (ja) * | 2014-08-04 | 2016-03-17 | 住友電工プリントサーキット株式会社 | プリント配線板の製造方法及びプリント配線板 |
| WO2016147993A1 (ja) * | 2015-03-13 | 2016-09-22 | 住友電工プリントサーキット株式会社 | 平面コイル素子及び平面コイル素子の製造方法 |
| CN109804721A (zh) * | 2016-10-12 | 2019-05-24 | 住友电工印刷电路株式会社 | 印刷电路板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022087315A (ja) | 2022-06-09 |
| CN109804721A (zh) | 2019-05-24 |
| JPWO2018070329A1 (ja) | 2019-07-25 |
| WO2018070329A1 (ja) | 2018-04-19 |
| US10869389B2 (en) | 2020-12-15 |
| JP7553184B2 (ja) | 2024-09-18 |
| JP2024012673A (ja) | 2024-01-30 |
| CN109804721B (zh) | 2022-07-01 |
| US20200045814A1 (en) | 2020-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9425137B2 (en) | Wiring board | |
| US9402307B2 (en) | Rigid-flexible substrate and method for manufacturing the same | |
| KR101850809B1 (ko) | 도전성 접착 필름, 프린트 회로 기판, 및 전자 기기 | |
| CN101321813B (zh) | 预成型料、预成型料的制造方法、基板及半导体装置 | |
| JP5541122B2 (ja) | フレキシブル配線板 | |
| CN110612783B (zh) | 印刷配线板及其制造方法 | |
| KR20130133199A (ko) | 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치 | |
| WO2015178313A1 (ja) | プリント配線板 | |
| JP6449111B2 (ja) | シールド材、電子部品及び接着シート | |
| US20120003499A1 (en) | Flexible board | |
| CN108811523A (zh) | 柔性印刷电路板、连接体的制造方法和连接体 | |
| JP2024012673A (ja) | 積層体の製造方法 | |
| CN210579551U (zh) | 多层布线基板 | |
| WO2020175476A1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| US11246214B2 (en) | Resin multilayer board | |
| JP4114629B2 (ja) | 部品内蔵回路板及びその製造方法 | |
| CN111406444A (zh) | 制造柔性印刷电路板的方法以及柔性印刷电路板 | |
| CN105636332B (zh) | 金属基电路板及其加工方法 | |
| JPH1174640A (ja) | プリント配線基板の製造方法 | |
| JPH1154922A (ja) | 内層回路入り積層板の製造方法 | |
| JP7449655B2 (ja) | 多層プリント配線板 | |
| KR102198541B1 (ko) | 캐리어 부재 | |
| CN114096082A (zh) | 多层印刷布线板的制造方法及多层印刷布线板 | |
| US20020058137A1 (en) | Dielectric spacing layer | |
| CN116321814A (zh) | 一种压合板的制作方法及压合板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |