JPWO2014038587A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2014038587A1
JPWO2014038587A1 JP2014534387A JP2014534387A JPWO2014038587A1 JP WO2014038587 A1 JPWO2014038587 A1 JP WO2014038587A1 JP 2014534387 A JP2014534387 A JP 2014534387A JP 2014534387 A JP2014534387 A JP 2014534387A JP WO2014038587 A1 JPWO2014038587 A1 JP WO2014038587A1
Authority
JP
Japan
Prior art keywords
solder
lead frame
pedestal
chip
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014534387A
Other languages
English (en)
Other versions
JP6483440B2 (ja
Inventor
山下　志郎
志郎 山下
吉成　英人
英人 吉成
貴史 久米
貴史 久米
伸一 藤野
伸一 藤野
英一 井出
英一 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of JPWO2014038587A1 publication Critical patent/JPWO2014038587A1/ja
Application granted granted Critical
Publication of JP6483440B2 publication Critical patent/JP6483440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32113—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本発明は、チップの両面をはんだ接続するパワーモジュールに関し、はんだの未接続やチップの位置ずれの原因である台座部側面へのはんだの濡れ上がりを防止し、かつチップ破壊やはんだの寿命低下の原因であるモールド樹脂の剥離を防止する。一方のリードフレームに台座部を一体形成し、その台座部の側面及びそのリードフレーム本体についてはその表面を粗化することによりはんだの濡れ性を低減させ、一方、台座部のはんだ接続面は粗化せずはんだの濡れ性を確保する構造とする。これにより、はんだ接続時の不具合を低減し、かつ高信頼なパワーモジュールを得る（図５参照）。

Description

本発明は、半導体装置及びその製造方法に関し、例えば、リード端子に対し半導体部品をはんだにより接続して構成する半導体パワーモジュールに関する。
従来、電力の変換や制御を行うパワーモジュールでは、チップの片面を基板上にはんだ接続し、もう一方の面をワイヤボンディングにより接続することにより、電気的な接続及び基板への放熱を実現していた。
ところが、パワーモジュールの小型化や高放熱化の要求から、チップの表裏両面をはんだ接続し、チップの両面から冷却する方法が採用されている。図１は、このようなチップ１をその両面からリードフレーム３及びフィン５によって冷却する構造を採用しているモジュールの例を示している。
また、特許文献１乃至３においても、この放熱方法を採用している。なお、この両面冷却パワーモジュールでは、はんだ接続の後モールド樹脂により封止され、その外側に冷却部を設けることにより、モジュールが形成される。
特開２００１−３５２０２３号公報 特開２００５−２４４１６６号公報 特開２００２−１１０８９３号公報
前述したようなパワーモジュールを作成する場合、高放熱性の要求から、チップはＣｕ等の熱伝導率の高い材料により作られたリードフレーム上にチップをはんだ接続する。このとき、チップ両面に対し平らなリードフレームを接続する場合、一方の面のはんだが他方の面のはんだに接触しショートが発生する懸念がある。図２は、はんだによってショートが発生した場合の例を示している。
この回避策として、特許文献３は、リードフレーム３のはんだ接続部に台座部やスペーサを別体として設け、それとチップ電極とをはんだ接続する構造を提供している（図３参照）。これにより、チップ１の両面のはんだ２が接近することを防ぎ、ショートを防止することが可能である。
しかし、この台座部３ａをリードフレーム３に別体として設ける場合（リードフレーム３と台座部３ａがはんだ２によって接着されている）、台座部３ａ自体のはんだ濡れ性が重要である。その台座部３ａのはんだ接続面と、台座部側面及びその周囲部の濡れ性が等しい場合、はんだ接続中に台座部３ａの側面にはんだ２の濡れ上がりが発生する。図４は、はんだ２が濡れ上がった場合の様子を示している。この濡れ上がりが生ずる場合、リードフレーム３（台座部３ａ）／チップ１間の接続部のはんだ２が不足するため、未接続の部分が発生する。また、濡れ上がったはんだ２は、その表面張力によりチップ１を引っ張るため、チップ１の位置ずれを生じさせる。これらの不具合により、その後の組み立て性や信頼性、性能を損なうため、これらの不具合が発生しないよう防止する必要がある。
一方、前述のパワーモジュールは、リードフレーム３に対しチップ１をはんだ接続した後モールド樹脂により封止する構造を採っている。このモールド樹脂は、リードフレーム３やチップ１に対して確実に密着する必要があり、密着によりチップ１の信頼性を確保し、かつはんだ接続部の寿命を長くすることが可能となる。
したがって、モールド樹脂には高い密着性が要求される。密着性が低く、リードフレームとモールド樹脂が剥離してしまうと、剥離が進展してチップ破壊に至る可能性がある。また、はんだ接続部のクラック進展速度が上昇し、疲労寿命が低下する懸念がある。
特許文献１及び２はこれらの課題を解決する発明が開示されていない。また、特許文献３は、スペーサとなるブロック（台座部３ａ）をリードフレーム３とチップ１の間に、はんだ２を介して提供している（図３参照）。また、このブロック（台座部３ａ）の側面には酸化面を形成し、はんだ２の濡れ上がりを防止するとともにモールド樹脂との密着性を向上させている。さらに、スペーサ（台座部３ａ）周辺部のリードフレーム３にはＮｉめっきを施し、モールドとの密着性を高めている。ただし、特許文献３の場合、スペーサ（台座部３ａ）をはんだ２によりリードフレーム３に接続するため、はんだ接続箇所が増加し、プロセスの難易度が高くなるデメリットを有している。また、スペーサ（台座部３ａ）の側面及び周辺部において、酸化面とＮｉめっきという異なる２つの処理を施しているため、リードフレーム３の作成工程が複雑化し、高コストになると予想される。
本発明はこのような状況に鑑みてなされたものであり、はんだの未接続やチップの位置ずれの原因である台座部側面へのはんだの濡れ上がりを防止し、かつチップ破壊やはんだの寿命低下の原因であるモールド樹脂の剥離を防止して、高信頼の半導体装置を提供するものである。
上記課題を解決するために、本発明による半導体装置は、半導体素子と、半導体素子の一主面にはんだにより接続された第１のリードフレームと、半導体素子の反対面にはんだにより接続された第２のリードフレームと、を有している。ここで、第１のリードフレームと第２のリードフレームとの間には、モールド樹脂が充填されている。また、第２のリードフレームは、当該第２のリードフレームと一体形成された台座部を有し、この台座部は、半導体素子との接続部分となる接続面を有している。そして、第２のリードフレームのモールド樹脂と接続される部分の表面粗さは、台座部における半導体素子を接続するためのはんだ接触面（接続面）の表面粗さよりも大きくなっている。
なお、第２のリードフレームのモールド樹脂と接続される部分は、粗化処理が施されることによって表面が粗くなっている。また、第２のリードフレームのモールド樹脂と接続される部分の粗さと台座部のはんだ接触面以外の部分の粗さは同程度となるようにしても良い。
本発明により、はんだの未接続やチップの位置ずれの原因である台座部側面へのはんだの濡れ上がりを防止し、かつチップ破壊やはんだの寿命低下の原因であるモールド樹脂の剥離を防止して、高信頼の半導体装置を提供することができる。
本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、本発明の態様は、要素及び多様な要素の組み合わせ及び以降の詳細な記述と添付される特許請求の範囲の様態により達成され実現される。
チップの両面から冷却する方法を採用しているモジュールの例を示した図である。 平らなリードフレームを用い、はんだによるショートが発生した場合の例の模式図である。 一方のリードフレームに台座を接着して設けた場合のはんだ接続部構造の例を示した模式図である。 はんだ接続中に台座部側面へはんだが濡れ上がった場合の模式図である。 本発明の実施形態による半導体装置の基本構造を示す模式図である。 はんだ接続プロセスを説明するための図である。 実施例１において、不具合の発生したサンプル数についてまとめた結果を示す図である。 実施例２において、不具合の発生したサンプル数についてまとめた結果を示す図である。
以下、添付図面を参照して本発明の実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本発明の原理に則った具体的な実施形態と実装例を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。
本実施形態では、当業者が本発明を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本発明の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。
＜半導体装置の構造＞
図５は、本発明の実施形態による半導体装置の構造を示す図である。
本実施形態による半導体装置では、リードフレーム３−１及び３−２とチップ１とをはんだ２で接続する構成を採用している。また、当該半導体装置では、半導体素子であるチップ１、リードフレーム３−１及び３−２の間に形成された空間にモールド樹脂が充填されている。
図５に示されるように、リードフレーム３−２は、それに一体化されて形成された台座部（凸部）３ａを有している。このように、特許文献３が開示するリードフレームと台座部（図３参照）とは異なり、本発明の実施形態では、台座部３ａがリードフレーム３−２に一体的に形成されているので、半導体装置の製造工程をより簡素化することが可能となっている。
また、当該半導体装置では、リードフレーム３−２のはんだ接合面以外の表面６が粗化処理されており、その部分においてはんだ２が濡れにくくするようにしている。また、リードフレーム３−１についても、はんだ２の接合部分以外の領域を粗化処理するようにしても良い。このような粗化処理によって、はんだ２の濡れ性が低い領域を設け、はんだ２と接合対象部材との密着度をコントロールすることができる。
なお、台座部３ａのはんだ２との接合部分は粗化処理が施されていないか、台座部３ａ以外の部分よりも粗化処理により粗化度が小さくなるようにしている。これにより、台座部おいて半導体素子と接続するためのはんだと接続される部分は、粗化されていないか、粗化度が小さくなっているので、はんだの濡れ性が高くなっている。また、はんだの未接続やチップの位置ずれの原因である台座部側面へのはんだの濡れ上がりを防止し、かつチップ破壊の原因であるモールド樹脂の剥離を防止することが可能である。
なお、リードフレーム３−２の表面において、台座３ａが設けられていない領域の表面と台座部３ａの側面の粗化処理を同程度の粗化度で行うことにより、モールド樹脂を充填した場合の密着度がバランス良く実現できるという効果がある。ただし、粗化処理を、台座３ａの側面のみに施し、それ以外のリードフレーム３−２の表面には施さないようにしても良い。
＜粗化処理＞
ここで、リードフレーム上に施す粗化処理について説明する。はんだの濡れ性の制御及びモールド樹脂の密着性の要求から、粗化処理の凹凸は数μｍ程度が望ましい。
粗化処理は、エッチングのような化学的に表面に凹凸を形成させるものが好適であるが、サンドブラスト等のように物理的に表面に凹凸を形成させるものでも可能である。また、化学的な凹凸形成による粗化では、単純な酸によるエッチングの他、黒化還元処理や孔食マスクを用いたエッチングを用いても良い。
粗化処理は、台座部３ａのあるリードフレーム３−２において、台座部３ａ側面とリードフレーム３−２本体に施される。なお、さらなる高信頼化のために台座部３ａを備えない一方のリードフレーム３−１にも粗化処理を施しても良い。
上述のように、リードフレーム３−２に対して、モールド樹脂４と接触する部分へ粗化を施し、かつはんだ２との接続面には粗化されないよう部分的に粗化を形成する。この粗化処理のプロセスは、はんだ２との接続面へのマスキングの他、リードフレーム３−２全体を粗化した後に、はんだ２との接続面を研磨等の機械加工により除去する方法が好適である。また、全体を粗化したリードフレームのはんだ接続面に対し、チップ接続の前に予めリードフレーム側にはんだを接続しておいても良い。
＜はんだについて＞
はんだ２に関しては、チップ１やリードフレーム３−１及び３−２の仕様を考慮して、はんだ材、接続方法、接続条件を慎重に選定する必要がある。
（i）はんだ材
はんだ材に関しては、一般的なＳｎ系はんだが好適である。濡れ性を向上させる場合には、Ｓｎ−Ａｇ系のはんだを用いてもよい。チップのＮｉメタライズ消失が問題になる場合には、Ｓｎ−Ｃｕ系のはんだを用いても良い。
（ii）はんだ接続方法
はんだ接続方法については、従来技術のダイボンディングプロセスのうち、はんだシート、はんだワイヤ供給、溶融したはんだの直接供給等が望ましい。チップ１あるいはリードフレーム３−１及び３−２上に錘を載せる、チップ１やリードフレーム３−１及び３−２を供給するときにスクラブさせる等の方法を付加しても良い。
より具体的に、図６を用いてはんだ接続プロセス（リフロー接続プロセス）について説明する。ここでは、リフローは、真空リフロー装置を用いている。
まず、リードフレーム３−１をリードフレーム用固定治具によって固定し、リードフレーム３−１上にチップ１とはんだ２を重ねる。そして、そのチップ１とはんだ２をチップ・はんだ供給用治具で固定する（図６Ａ参照）。
図６Ａとは別の工程により、リードフレーム３−２の表面（台座部３ａのはんだ接着面以外）６に粗化処理を施しておく（図示せず）。
次に、チップ１とはんだ２を位置決めした後、このチップ１とはんだ２が動かないように、チップ・はんだ供給用治具を取り除き、その上に粗化処理済のリードフレーム３−２を供給し、リフローに接続する（図６Ｂ参照）。
リフロープロセス中は水素還元雰囲気とし、加熱前後に雰囲気置換を行う。Ｈ２還元雰囲気に置換後昇温を開始し、２５０℃ピークの温度プロファイルを用いて接続する。また、ピーク温度到達後真空脱気を行い、はんだ中のボイドを除去する。リフローによりはんだ２は溶解して表面張力が働くようになるため、図６Ｃでは、はんだ２の部分の形状が変化している。冷却後雰囲気を置換しリフロー接続プロセスを終了する（図６Ｃ参照）。
最後に、リードフレーム３−１及びリードフレーム３−２の間の空間をモールド樹脂で充填する（図示せず）。
（iii）接続条件
接続条件に関しては、採用するはんだの融点直上から３５０℃程度までの間から選定すればよい。濡れ性を向上させる場合には高温側の温度、チップ１表面のＮｉメタライズ消失が問題になる場合には低温側の温度が好適である。接続時の雰囲気は、大気中よりもＮ２雰囲気の方が望ましい。さらに、濡れ性を向上させるためには、Ｈ２や蟻酸等の還元雰囲気とすべきである。
＜実施形態の効果＞
上述したような本発明の半導体装置の構造により、リードフレーム３−２（第２のリードフレーム）には台座部が一体的に形成されて（分離したものをはんだ等で接続した構造ではないことを意味する）設けられており、かつその側面及びリードフレーム本体のモールド樹脂と接触する部分には表面が粗化されている。このため、はんだの未接続やチップの位置ずれの原因であるはんだの濡れ上がりを防止することが可能である。また、その後封止に用いるモールド樹脂とリードフレームの密着性が向上し、チップ破壊やはんだ接続部寿命低下の原因であるモールド樹脂の剥離を防止することが可能である。これにより、はんだ接続時の不具合を低減し、かつ高信頼なパワーモジュールを得ることができる。
［実施例１］
本発明の実施例１を以下に示す。ここでは、サンプルとして台座部を一体形成したＣｕリードフレームを用いた。リードフレームは、粗化の無いＣｕ無垢表面を有しているもの、及び台座部側面及びリードフレーム本体に部分的に粗化を施したもの、の２種類を用いた。
リードフレームの部分的な粗化は、一度リードフレーム全体に粗化した後、研磨により台座部のはんだ接続面の粗化を除去することにより形成した。また、はんだはシート状のＳｎ３Ａｇ０．５Ｃｕはんだを用いた。リフローは真空リフロー装置を用い、２５０℃ピークの温度プロファイルを用いて接続した。
それぞれ２０個のサンプルに対しはんだ接続を行い、はんだの濡れ上がり、はんだ未接続、チップ位置ずれの発生の有無を確認した。
図７は、これらをまとめた結果を示している。図７からも分かるように、粗化処理を施していないリードフレームを用いる場合には前述の不具合が発生しているが、粗化処理を施したリードフレームを用いる場合には不具合は発生しなかった。
また、その後このチップ接続されたリードフレームに対し、樹脂モールドを行った。その後、温度サイクル試験を行った。粗化の無いリードフレームでは、全てのサンプルにおいて樹脂の剥離が発生し、２０個中５個のサンプルにおいてチップの割れが発生した。
一方、部分的な粗化のあるリードフレームでは、全てのサンプルにおいてチップの割れが発生しなかった。また、はんだの疲労寿命も、粗化の無いリードフレームに比べて部分的な粗化のあるリードフレームの方が進展しているクラック進展している部分が小さく、長寿命であった。
［実施例２］
本発明の実施例２を以下に示す。実施例１と同様、サンプルとして台座部を一体形成したＣｕリードフレームを用いた。実施例１と同様、台座部側面及びリードフレーム本体に粗化を施したもの、及びそれぞれ粗化がなくＣｕ無垢表面を有しているものの２種類を用いた。リードフレームは、はんだ接続面をマスクした後リードフレームを酸に浸漬して部分的な粗化を形成し、その後マスクを剥離させてはんだ接続に用いた。はんだはシート状のＳｎ３Ａｇ０．５Ｃｕはんだを用いた。リフローは真空リフロー装置を用い、２５０℃ピークの温度プロファイルを用いて接続した。
それぞれ２０個のサンプルに対しはんだ接続を行い、はんだの濡れ上がり、はんだ未接続、チップ位置ずれの発生の有無を確認した。
図８は、これらをまとめた結果を示している。粗化処理を施していないリードフレームを用いた場合には前述の不具合が発生しているが、粗化処理を施したリードフレームを用いた場合には不具合は発生しなかった。
また、その後このチップ接続されたリードフレームに対し、樹脂モールドを行った。その後、温度サイクル試験を行った。粗化の無いリードフレームでは、全てのサンプルにおいて樹脂の剥離が発生し、２０個中７個のサンプルにおいてチップの割れが発生した。一方、部分的な粗化のあるリードフレームでは、全てのサンプルにおいてチップの割れが発生しなかった。また、はんだの疲労寿命も、粗化の無いリードフレームに比べて部分的な粗化のあるリードフレームの方が進展しているクラック進展している部分が小さく、長寿命であった。
今後の高度情報化社会において電気エネルギーの需要は高い。また、環境問題における省エネや、ＣＯ２排出の低減を目的とした化石燃料削減によるオール電化等の要求もある。このような事情から、電力を高効率で使用するパワーエレクトロニクスの役割がますます重要になると考えられる。
電力を高効率で使用するため、パワーエレクトロニクス分野においては、モジュールの小型化、高放熱化の要求が大きく、これらの検討が必須である。
本発明は、チップの両面をはんだ接続する全てモジュールに対し有効であると考えられる。
１・・・チップ
２・・・はんだ
３・・・リードフレーム
３ａ・・・リード台座部（台座部）
４・・・モールド樹脂
５・・・ＣＡＮ状冷却フィン
６・・・粗化処理部分

Claims (6)

  1. 半導体素子と、
    前記半導体素子の一主面にはんだにより接続された第１のリードフレームと、
    前記半導体素子の反対面にはんだにより接続された第２のリードフレームと、を有し、
    前記第１のリードフレームと第２のリードフレームとの間には、モールド樹脂が充填されており、
    前記第２のリードフレームは、当該第２のリードフレームと一体形成され、前記半導体素子との接続部分となる台座部を有し、
    前記台座部における前記半導体素子を接続するはんだ接触面以外の部分の表面粗さは、前記台座部における前記半導体素子を接続するはんだ接触面の表面粗さよりも大きいことを特徴とする半導体装置。
  2. 請求項１において、
    前記台座部おける、前記半導体素子を接続するはんだ接触面と当該はんだ接触面以外の部分の表面とは、同材質であることを特徴とする半導体装置。
  3. 請求項１において、
    前記第２のリードフレームの前記台座部における前記半導体素子を接続するはんだ接触面以外の部分には、粗化処理が施されていることを特徴とする半導体装置。
  4. 請求項１において、
    前記第２のリードフレームの前記モールド樹脂と接続される部分の粗さと前記台座部の前記はんだ接触面以外の部分の粗さは同程度であることを特徴とする半導体装置。
  5. 第１のリードフレーム上に、半導体素子の接続面をはんだで挟んで位置決めする第１の工程と、
    台座部が一体形成されたリードフレームであって、前記台座部の表面のうちはんだとの接続面以外の部分が前記台座部のはんだとの接触面よりも粗い第２のリードフレームの前記台座部を、前記第１の工程で前記半導体素子を挟んだはんだのうち前記第１のリードフレームに接続されたはんだとは異なるはんだの接触面に位置決めする第２の工程と、
    前記第２の工程後に、位置決めされた前記第１及び第２のリードフレームをスクラブさせて、前記第１及び第２のリードフレームと前記半導体素子を接続する第３の工程と、
    前記第１のリードフレームと前記第２のリードフレームとの間の空間にモールド樹脂を充填する第４の工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 請求項５において、
    前記第２のリードフレームの前記モールド樹脂と接続される部分の粗さと前記台座部の前記はんだ接触面以外の部分の粗さを同程度とすることを特徴とする半導体装置の製造方法。
JP2014534387A 2012-09-07 2013-09-04 半導体装置及びその製造方法 Active JP6483440B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012197347 2012-09-07
JP2012197347 2012-09-07
PCT/JP2013/073791 WO2014038587A1 (ja) 2012-09-07 2013-09-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014038587A1 true JPWO2014038587A1 (ja) 2016-08-12
JP6483440B2 JP6483440B2 (ja) 2019-03-13

Family

ID=50237196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534387A Active JP6483440B2 (ja) 2012-09-07 2013-09-04 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9530722B2 (ja)
JP (1) JP6483440B2 (ja)
CN (1) CN104603937B (ja)
DE (1) DE112013003902B4 (ja)
WO (1) WO2014038587A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6578900B2 (ja) 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
WO2016132453A1 (ja) * 2015-02-17 2016-08-25 株式会社日立製作所 半導体装置
JP6696480B2 (ja) 2017-03-22 2020-05-20 株式会社デンソー 半導体装置
US11145621B2 (en) * 2018-06-06 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP7124133B2 (ja) * 2019-02-13 2022-08-23 日立Astemo株式会社 半導体装置
JP2021009973A (ja) * 2019-07-03 2021-01-28 Ｓｈプレシジョン株式会社 リードフレームおよびリードフレームの製造方法
WO2023024700A1 (zh) * 2021-08-26 2023-03-02 上海凯虹科技电子有限公司 封装体、引线框架及其粗化方法
CN116613110B (zh) * 2023-06-16 2024-02-23 广东气派科技有限公司 一种增强散热的盖板封装结构制备方法及盖板封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2000100854A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2002329828A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2006179655A (ja) * 2004-12-22 2006-07-06 Toyota Motor Corp 半導体モジュール
JP2011198804A (ja) * 2010-03-17 2011-10-06 Nissan Motor Co Ltd 半導体装置
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP2012074648A (ja) * 2010-09-30 2012-04-12 Hitachi Automotive Systems Ltd パワー半導体モジュール及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861966B2 (ja) * 1996-09-30 1999-02-24 日本電気株式会社 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3601432B2 (ja) 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
JP4292686B2 (ja) 2000-06-08 2009-07-08 株式会社デンソー 冷媒冷却型両面冷却半導体装置
EP2234154B1 (en) 2000-04-19 2016-03-30 Denso Corporation Coolant cooled type semiconductor device
US6750818B2 (en) 2000-12-04 2004-06-15 Tensorcomm, Inc. Method and apparatus to compute the geolocation of a communication device using orthogonal projections
JP4302607B2 (ja) 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP2006261569A (ja) * 2005-03-18 2006-09-28 Dowa Mining Co Ltd サブマウントおよびその製造方法
TWI462236B (zh) 2005-03-18 2014-11-21 同和電子科技有限公司 副載置片及其製造方法
JP2008071886A (ja) 2006-09-13 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法
JP2008187045A (ja) 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
US8450149B2 (en) * 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US20130341780A1 (en) * 2012-06-20 2013-12-26 Infineon Technologies Ag Chip arrangements and a method for forming a chip arrangement

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2000100854A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2002329828A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2006179655A (ja) * 2004-12-22 2006-07-06 Toyota Motor Corp 半導体モジュール
JP2011198804A (ja) * 2010-03-17 2011-10-06 Nissan Motor Co Ltd 半導体装置
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP2012074648A (ja) * 2010-09-30 2012-04-12 Hitachi Automotive Systems Ltd パワー半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
DE112013003902T8 (de) 2015-05-07
CN104603937A (zh) 2015-05-06
US20150294927A1 (en) 2015-10-15
DE112013003902B4 (de) 2022-05-12
JP6483440B2 (ja) 2019-03-13
DE112013003902T5 (de) 2015-04-16
WO2014038587A1 (ja) 2014-03-13
US9530722B2 (en) 2016-12-27
CN104603937B (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6483440B2 (ja) 半導体装置及びその製造方法
JP5613914B2 (ja) パワーモジュール用基板
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2009135392A (ja) ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2006339174A (ja) 半導体装置
JP2013157377A (ja) 半導体装置の半田付け方法および半田付け治具
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
US20130083492A1 (en) Power module package and method of manufacturing the same
JP2006210956A (ja) 半導体装置
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
JP2008294390A (ja) モジュール構成
JP2006210958A (ja) 半導体装置
CN116092952A (zh) 一种基于PTFE涂料的倒装SiC半桥模块及制备工艺
CN108110459B (zh) 一种大功率ipm模块端子连接结构
JP5131205B2 (ja) パワーモジュール用基板の製造方法
JP4208893B2 (ja) 半導体装置の製造方法
JP5131204B2 (ja) パワーモジュール用基板の製造方法
JP4345590B2 (ja) 構造体と、パワーモジュール基板と、その基板を用いたパワーモジュール、及び、それらの製造方法
JP2010087367A (ja) 半導体装置の製造方法
JP4579855B2 (ja) 電子冷熱モジュールおよびその製造方法
JP2010082668A (ja) 接合構造及びその製造方法
JP5708733B2 (ja) パワーモジュール用基板の製造方法
JP2016178152A (ja) 半導体装置及び半導体装置の製造方法
JP2006210957A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170801

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250