JPWO2010058569A1 - 不揮発性記憶素子および不揮発性記憶装置 - Google Patents

不揮発性記憶素子および不揮発性記憶装置 Download PDF

Info

Publication number
JPWO2010058569A1
JPWO2010058569A1 JP2010512447A JP2010512447A JPWO2010058569A1 JP WO2010058569 A1 JPWO2010058569 A1 JP WO2010058569A1 JP 2010512447 A JP2010512447 A JP 2010512447A JP 2010512447 A JP2010512447 A JP 2010512447A JP WO2010058569 A1 JPWO2010058569 A1 JP WO2010058569A1
Authority
JP
Japan
Prior art keywords
electrode
resistance
current
layer
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010512447A
Other languages
English (en)
Other versions
JP4531863B2 (ja
Inventor
三河　巧
巧 三河
清孝 辻
清孝 辻
崇志 岡田
崇志 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4531863B2 publication Critical patent/JP4531863B2/ja
Publication of JPWO2010058569A1 publication Critical patent/JPWO2010058569A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

極性の異なる電気的信号を印加することにより低抵抗状態と高抵抗状態との間を可逆的に遷移する抵抗変化型素子１０５と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が第１の値であって極性が第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、第１の電流が第２の電流より大きくなる電流制限素子１１２とを備え、抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に電流制限素子に印加される電圧の極性が第１の極性となるように、抵抗変化型素子と電流制限素子とが直列に接続されている。

Description


本発明は、電圧パルスの印加により安定に保持する抵抗値が変化する抵抗変化型素子を有する不揮発性記憶素子および不揮発性記憶装置に関する。

近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化型素子（ＲｅＲＡＭ）を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化型素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。抵抗変化型素子は電気的刺激によって生じる熱によって結晶状態が変わることを原因として抵抗値が変化する相変化型素子（ＰＣＲＡＭ）と異なり、電気的刺激が直接的に、すなわち電子の授受を介して抵抗変化材料の酸化還元状態を変化させることによって、素子の抵抗値を変化させる。
この抵抗変化型素子を搭載した大容量不揮発メモリの一例として、クロスポイント型の不揮発性記憶素子が提案されている。微細化に適した構造の素子であり、記憶部としての抵抗変化膜と、電流制限素子としてバリスタなどの非線形素子を用いた構成の素子が開示されている（例えば、特許文献１参照）。
図１９は、従来の抵抗変化型素子を搭載した不揮発性記憶装置を示す図である。この図は、ビット線３１０とワード線３２０と、これらの各交点に形成されるメモリセル３８０からなるクロスポイントメモリセルアレイにおいて、ビット線３１０方向に沿ったメモリセル３８０の断面図を示したものである。電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化層３３０が上部電極３４０と下部電極３５０に挟まれて、抵抗変化型素子３６０を形成している。抵抗変化型素子３６０の上部に、双方向に電流を流せる非線形の電流・電圧特性を有する２端子の非線形素子３７０が形成されており、抵抗変化型素子３６０と非線形素子３７０の直列回路でメモリセル３８０を形成する。非線形素子３７０は、ダイオード等のように電圧変化に対する電流変化が一定でない非線形の電流−電圧特性を有する２端子素子である。また、上部配線となるビット線３１０は非線形素子３７０と電気的に接続されており、下部配線となるワード線３２０は、抵抗変化型素子３６０の下部電極３５０と電気的に接続されている。この非線形素子３７０では、メモリセル３８０の書き換え時に双方向に電流が流れるため、例えば、双方向（正電圧側と負電圧側の両方）に対称で非線形な電流−電圧特性を有するバリスタ（ＺｎＯやＳｒＴｉＯ３など）が用いられている。以上の構成により、抵抗変化型素子３６０の書き換えに必要な電流密度、３０ｋＡ／ｃｍ２以上の電流を流すことができ、大容量化を実現できるとしている。
特開２００６−２０３０９８号公報

しかしながら、従来のバリスタのように双方向に対称で非線形な電流・電圧特性を有する電流制限素子を搭載したクロスポイントメモリでは、抵抗変化動作（電圧を印加することで高抵抗状態と低抵抗状態との間を可逆的に遷移すること）が不安定になり、場合によっては過電流により、抵抗変化型素子もしくは電流制限素子が破壊されるという課題があった。
また、書き換えに必要な電流を得ようと電流駆動能力の高い電流制限素子を用いた場合には、クロスポイントメモリ固有の課題の一つである非選択セルの漏れ電流が増大し、選択セルの書き換え、読み出しを困難にするという課題もあった。
本発明は、上記の課題を解決するもので、抵抗変化動作を安定にし、またクロスポイントメモリの漏れ電流を低減できる抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を提供することを目的とする。

本発明者らは、従来の抵抗変化型の不揮発性記憶素子において抵抗変化動作を安定化し、漏れ電流を低減するために、鋭意検討を行った。その結果以下の点に気づいた。
極性の異なる電圧を印加することで高抵抗状態と低抵抗状態との間を可逆的に遷移するバイポーラ型の抵抗変化型素子は、低抵抗状態から高抵抗状態に変化させる時（高抵抗化時：リセット動作時）の電流および電圧が、高抵抗状態から低抵抗状態に変化させる時（低抵抗化時：セット動作時）の電流および電圧に比べて大きい。すなわち、バイポーラ方の抵抗変化型素子は、極性に対して非対称な電流−電圧特性を有する。
かかる特性を有する抵抗変化型素子と、双方向に対称な電流制限素子（印加電圧の絶対値が小さい場合には抵抗が大きく、印加電圧の絶対値が大きくなると共に電流−電圧曲線の傾き（ΔＩ／ΔＶ）が大きくなる素子）とを接続した場合を考える。このとき、高抵抗化に必要な電流を流すことができるよう、電流制限素子の電流駆動能力を高めに設定すると、低抵抗化時には相対的に電流制限素子による電流制限が不十分となり、抵抗変化型素子に過剰な電流が流れてしまう。また、非選択セルを流れる漏れ電流が大きくなり、選択セルについてのデータの書込や読み出しが困難となる。一方、低抵抗化時に適切な電流制限がされるように電流制限素子の電流駆動能力を低めに設定すれば、高抵抗化時に十分な電流が抵抗変化型素子に流れず、高抵抗状態への遷移が不十分となる。これが、上述した不具合を引き起こす原因と考えられる。かかる不具合は、抵抗変化型素子の特性に合わせて、電圧の極性に応じた非対称な電流−電圧特性を有する電流制限素子を直列に接続することにより解決される。

すなわち、上記課題を解決するために、本発明の不揮発性記憶素子は、極性の異なる電気的信号を印加することにより低抵抗状態と高抵抗状態との間を可逆的に遷移する抵抗変化型素子と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって極性が前記第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる電流制限素子とを備え、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する、酸素不足型の遷移金属酸化物からなる抵抗変化層とを備え、前記抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に前記電流制限素子に印加される電圧の極性が前記第１の極性となるように、前記抵抗変化型素子と前記電流制限素子とが直列に接続され、前記第１の電極と前記第２の電極との間に電気的信号を印加したときに抵抗変化現象の発現する界面が、前記第１の電極と前記抵抗変化層との界面、および、前記第２の電極と前記抵抗変化層との界面のうち、一方の界面に固定されている。

かかる構成では、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
本発明の他の不揮発性記憶素子は、極性の異なる電気的信号を印加することにより低抵抗状態と前記低抵抗状態よりも抵抗値の大きな高抵抗状態との間を可逆的に遷移する抵抗変化型素子と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって極性が前記第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる、非対称な特性を有する双方向型の電流制限素子とを備え、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する、酸素不足型の遷移金属酸化物からなる抵抗変化層とを備え、前記抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に前記抵抗変化型素子に流れる電流の方向と、前記電流制限素子に前記第１の電流が流れる時の電流の方向とが一致するように、前記抵抗変化型素子と前記電流制限素子とが直列に接続され、前記第１の電極と前記第２の電極との間に電気的信号を印加したときに抵抗変化現象の発現する界面が、前記第１の電極と前記抵抗変化層との界面、および、前記第２の電極と前記抵抗変化層との界面のうち、一方の界面に固定されている。

かかる構成では、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。

上記不揮発性記憶素子において、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、前記電流制限素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極との間に介在する半導体層とを備え、前記第３の電極と前記第４の電極との間に前記第３の電極を基準として前記第４の電極の電位が正となるような極性が前記第１の極性となるように構成され、以下の（Ａ）または（Ｂ）のいずれかを満たすように構成されていてもよい。
（Ａ）前記第２の電極と前記第３の電極とが前記抵抗変化層および前記半導体層のいずれをも介せずに接続されている。
（Ｂ）前記第１の電極と前記第４の電極とが前記抵抗変化層および前記半導体層のいずれをも介せずに接続されている。
かかる構成でも、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、前記電流制限素子は、第３の電極と、前記第１の電極と、前記第３の電極と前記第１の電極との間に介在する半導体層とを備え、前記第３の電極と前記第１の電極との間に前記第３の電極を基準として前記第１の電極の電位が正となる極性が前記第１の極性となるように構成されていてもよい。あるいは上記不揮発性記憶素子において、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に前記第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、前記電流制限素子は、前記第２の電極と、第４の電極と、前記第２の電極と前記第４の電極との間に介在する半導体層とを備え、前記第２の電極と前記第４の電極との間に前記第２の電極を基準として前記第４の電極の電位が正となる極性が前記第１の極性となるように構成されていてもよい。
かかる構成ではさらに、抵抗変化型素子と電流制限素子とで電極が共通化されることで、製造プロセスが単純化されると共に、より高密度な記憶装置が実現できる。
上記不揮発性記憶素子において、前記第１の電極は第１の材料で構成され、前記第２の電極は第２の材料で構成され、前記第１の材料の標準電極電位をＶ１とし、前記第２の材料の標準電極電位をＶ２とし、前記酸素不足型の遷移金属酸化物における当該遷移金属の標準電極電位をＶｔとするとき、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２を満たしてもよい。
かかる構成では、抵抗変化型素子の電極材料を適切に選択することで、抵抗変化層の抵抗変化する領域を、より高い標準電極電位Ｖ２を有する第２電極との界面に固定することができ、遷移金属酸化物の標準電極電位Ｖｔより低い標準電極電位Ｖ１を有する第１電極との界面での誤動作を抑制することができる。即ち、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記抵抗変化層は、前記第１の電極と物理的に接触しＭＯｘ（Ｍは遷移金属元素）で表される組成を有する第１の層と、前記第２の電極と物理的に接触しＭＯｙで表される組成を有する第２の層とを備え、ｘ＜ｙを満たしてもよい。
かかる構成では、抵抗変化層の変化する領域をより酸素含有率が高い第２電極との界面に固定することができる。抵抗変化動作のメカニズムは、電極界面近傍における酸素の酸化・還元が支配的であり、酸化・還元に寄与できる酸素が多い界面で優先的に動作するからである。この構成においても、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記半導体層はｎ型半導体からなり、前記第３の電極と前記第４の電極とは異なる材料で構成され、前記半導体層の電子親和力をχｓとし、前記第３の電極の仕事関数をφ１とし、前記第４の電極の仕事関数をφ２とするとき、χｓ＜φ１＜φ２を満たしてもよい。
かかる構成では、半導体層と第３の電極との間のショットキー障壁と、半導体層と第４の電極との間のショットキー障壁とで、高さが異なることになる。ダイオード素子の電流駆動能力は半導体層と金属界面の逆バイアスが印加した方向の電流によって決定されるので、より障壁の低い第３電極に逆バイアスがかかる方向の電流駆動能力が高くなる。この場合には、第４電極から第３電極の方向に電流が流れる場合に、逆の方向に比べてより電流が流れやすくなる。抵抗変化層と第２電極との界面で抵抗変化する場合には、抵抗変化素子の第１電極とダイオード素子の第４電極とが接続されることが好ましい。もしくは抵抗変化素子の第２電極とダイオード素子の第３電極とが接続されることが好ましい。このような接続をすることにより、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、上部電極と下部電極とで半導体層との接触面積を異ならせる必要がないので、同一マスクを用いてダイオード素子を形成することができ、プロセスコストの低減、微細化の点で有利である。
上記不揮発性記憶素子において、前記半導体層はｎ型半導体からなり、前記第３の電極と前記第１の電極とは異なる材料で構成され、前記半導体層の電子親和力をχｓとし、前記第３の電極の仕事関数をφ１とし、前記第１の電極の仕事関数をφ２とするとき、χｓ＜φ１＜φ２を満たしてもよい。あるいは上記不揮発性記憶素子において、前記半導体層はｎ型半導体からなり、前記第２の電極と前記第４の電極とは異なる材料で構成され、前記半導体層の電子親和力をχｓとし、前記第２の電極の仕事関数をφ１とし、前記第４の電極の仕事関数をφ２とするとき、χｓ＜φ１＜φ２を満たしてもよい。
かかる構成でも、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、上部電極と下部電極とで半導体層との接触面積を異ならせる必要がないので、同一マスクを用いてダイオード素子を形成することができ、プロセスコストの低減、微細化の点で有利である。
上記不揮発性記憶素子において、前記第３の電極と前記半導体層とが接触する部分の面積をＳ１とし、前記第４の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、Ｓ１＞Ｓ２を満たしてもよい。
かかる構成では、より接触面積の大きい第３電極に逆バイアスがかかる方向の電流駆動能力が高くなる。この場合にも、第４電極から第３電極の方向により電流が流れるので、抵抗変化層と第２電極との界面で抵抗変化する場合には、抵抗変化素子の第１電極とダイオード素子の第４電極を接続する、もしくは抵抗変化素子の第２電極とダイオード素子の第３電極を接続することが好ましい。このような接続をすることにより、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、前述のように電流制限素子の上部電極と下部電極とで電極材料を異ならせる必要がないので、新たな汚染源ともなりうる金属を半導体に導入することもなく、製造方法上の点で有利である。
上記不揮発性記憶素子において、前記第３の電極と前記半導体層とが接触する部分の面積をＳ１とし、前記第１の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、Ｓ１＞Ｓ２を満たしてもよい。あるいは上記不揮発性記憶素子において、前記第２の電極と前記半導体層とが接触する部分の面積をＳ１とし、前記第４の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、Ｓ１＞Ｓ２を満たしてもよい。
かかる構成でも、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、前述のように電流制限素子の上部電極と下部電極とで電極材料を異ならせる必要がないので、新たな汚染源ともなりうる金属を半導体に導入することもなく、製造方法上の点で有利である。
上記不揮発性記憶素子において、前記遷移金属酸化物がタンタル酸化物またはハフニウム酸化物であってもよい。
かかる構成では、動作の高速性に加え、安定して可逆的な書き換えが可能な特性と良好な抵抗値のリテンション特性とを有する。特にタンタル酸化物を用いた場合には、通常のＳｉ半導体プロセスと親和性の高い製造プロセスで不揮発性記憶装置を製造できる。

また、本発明の不揮発性記憶装置は、基板と、前記基板の上に互い平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点のそれぞれに対応して前記第１の配線と前記第２の配線とを電気的に接続するように設けられた複数の、上記不揮発性記憶素子と、を備えた、クロスポイント型の不揮発性記憶装置である。

かかる構成により、抵抗変化動作を安定にすることに加えて、漏れ電流を低減できるクロスポイントメモリ型の不揮発性記憶装置を提供することができる。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

本発明の抵抗変化型の不揮発性記憶素子および不揮発性記憶装置は、バイポーラ型の抵抗変化型素子を備えた不揮発性記憶素子において、抵抗変化動作を安定にするという効果を奏する。また、かかる不揮発性記憶素子をクロスポイントメモリセルアレイに適用した場合には、非選択セルの漏れ電流を低減できるという効果を奏する。

図１は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図２は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す上面図である。 図３は抵抗変化型素子の特性を示す図であって、図３（ａ）は抵抗変化型素子１０５の電流−電圧特性の一例を示したグラフ、（ｂ）は抵抗変化型素子１０５に電気的パルスを印加した場合における抵抗値の変化の一例を示したグラフである。 図４は対称な電流−電圧特性を有する電流制限素子の説明図であって、図４（ａ）は同一金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子の厚み方向のエネルギーバンド図、図４（ｂ）は図４（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。 図５は非対称な電流−電圧特性を有する電流制限素子の説明図であって、図５（ａ）は電流制限素子１１２（互いに異なる金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子）の厚み方向のエネルギーバンド図、図５（ｂ）は図５（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。 図６は、電流制限素子における、各界面における電圧の分圧関係と電流とを示す図であり、図６（ａ）は、図４に示した対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図、図６（ｂ）は、図５に示した非対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図である。 図７は、本発明の第１実施形態に係る不揮発性記憶装置の回路を説明する図であって、図７（ａ）は、本発明の第１実施形態に係る不揮発性記憶装置の回路図、図７（ｂ）は図７（ａ）の選択セルを基準にした場合に選択セル及び非選択セルに流れる電流を示す等価回路図である。 図８は、選択しうる金属および半導体層の一例を示す表である。 図９は、本実施形態の不揮発性記憶装置１０の製造方法を示す工程図であって、図９（ａ）は基板上に第１の配線を形成するステップを示す図、図９（ｂ）は第１の層間絶縁層と第１のコンタクトプラグと第２のコンタクトプラグとを形成するステップを示す図、図９（ｃ）は抵抗変化型素子を形成するステップを示す図、図９（ｄ）は第２の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップを示す図である。 図１０は、本実施形態の不揮発性記憶装置１０の製造方法を示す工程図であって、図１０（ａ）は電流制限素子を形成するステップを示す図、図１０（ｂ）は第３の層間絶縁層と第５のコンタクトプラグと第６のコンタクトプラグとを形成するステップを示す図、図１０（ｃ）は第２の配線と引き出し配線とを形成するステップを示す図である。 図１１は、本発明の第２実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図１２は、本発明の第３実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図１３は、本実施形態の不揮発性記憶装置３０の要部の製造方法を示す工程図であって、図１３（ａ）は第２の層間絶縁層上に導電層と半導体層と導電層とをこの順に形成するステップを示す図、図１３（ｂ）は導電層上にレジストパターンを形成するステップを示す図、図１３（ｃ）は電流制限素子の上部電極を形成するステップを示す図、図１３（ｄ）は半導体層上に所望のマスクを用いてレジストパターンを形成するステップを示す図、図１３（ｅ）は電流制限素子の半導体層および下部電極を形成するステップを示す図である。 図１４は、本発明の第４実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図１５は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１５（ａ）は基板上に第１の配線および第１の導電層を形成するステップを示す図、図１５（ｂ）は第１の層間絶縁層とスルーホールと第１の抵抗変化層とを形成するステップを示す図、図１５（ｃ）は第２の抵抗変化層の材料を充填するステップを示す図、図１５（ｄ）は第１の中間電極を形成するステップを示す図、図１５（ｅ）は第１のコンタクトプラグを形成するステップを示す図である。 図１６は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１６（ａ）は第１の半導体層と第２の導電層と第２の配線と第３の導電層とを形成するステップを示す図、図１６（ｂ）は第２の層間絶縁層とスルーホールと第３の抵抗変化層とを形成するステップを示す図、図１６（ｃ）は第４の抵抗変化層の材料を充填するステップを示す図である。 図１７は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１７（ａ）は第２の中間電極を形成するステップを示す図、図１７（ｂ）は第２のコンタクトプラグを形成するステップを示す図、図１７（ｃ）は第２の半導体層と第４の導電層と第３の配線とを形成するステップを示す図である。 図１８は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１８（ａ）は第３の層間絶縁層と第３のコンタクトプラグ２２３と第４のコンタクトプラグとを形成するステップを示す図、図１８（ｂ）は第１の引き出し配線２２５および第２の引き出し配線２２６を形成するステップを示す図である。 図１９は、従来の抵抗変化型素子を搭載した不揮発性記憶装置を示す図である。

以下、本発明の実施の形態を、図面を参照しながら説明する。なお、図面中で同じ符号が付されているものは、説明を省略する場合がある。また図面は、理解しやすくするために、それぞれの構成要素を模式的に示している。したがって、各部材の正確な形状や大きさの比率を示すものではない。
（第１実施形態）
［概略構成］
図１は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。図２は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す上面図である。図２において１Ａ−１Ａ’で示された一点鎖線の断面を矢印方向に見た断面図が図１に相当する。
図１に示すように本実施形態の不揮発性記憶装置１０は、概略として、基板１００と、基板１００の主面上において互いに平行にかつ第１の方向（図１および図２において左右方向）に延びるように形成された複数の第１の配線１０１と、該複数の第１の配線１０１の上方に基板１００の主面と平行な面内において互いに平行にかつ第２の方向（図１において紙面に垂直な方向、図２において上下方向）に延びるようにかつ該複数の第１の配線１０１と立体交差するように形成された複数の第２の配線１１９と、第１の配線１０１と第２の配線１１９との立体交差点のそれぞれに対応して第１の配線１０１と第２の配線１１９とを接続（電気的に接続、以下同様）するように設けられた不揮発性記憶素子１１と、を備えている。
不揮発性記憶素子１１は、抵抗変化型素子１０５と、電流制限素子１１２と、抵抗変化型素子１０５および電流制限素子１１２を接続する第３のコンタクトプラグ１１０と、を備えている。
抵抗変化型素子１０５は、下部電極１０６（第１の電極）と、上部電極１０８（第２の電極）と、下部電極１０６と上部電極１０８との間に介在する抵抗変化層１０７とを備えている。下部電極１０６と抵抗変化層１０７とは物理的に接触しており、上部電極１０８と抵抗変化層１０７とは物理的に接触している。
電流制限素子１１２は、下部電極１１３（第３の電極）と、上部電極１１５（第４の電極）と、下部電極１１３と上部電極１１５との間に介在する半導体層１１４とを備えている。下部電極１１３と半導体層１１４とは物理的に接触しており、上部電極１１５と半導体層１１４とは物理的に接触している。
基板１００の上には、第１の配線１０１を覆うように第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２の上に、第１の配線１０１の積層方向（図１の上方向：以下、厚み方向）から見て第１の電極配線１０１の上に等間隔で並ぶように、複数の抵抗変化型素子１０５が形成されている。第１の配線１０１とその上方にある抵抗変化型素子１０５の下部電極１０６とは、第１の層間絶縁層１０２を貫通するように形成された第１のコンタクトプラグ１０３によって接続されている。
第１の層間絶縁層１０２の上には、抵抗変化型素子１０５を覆うように第２の層間絶縁層１０９が形成されている。第２の層間絶縁層１０９の上に、厚み方向から見て抵抗変化型素子１０５と重なるように、複数の電流制限素子１１２が形成されている。第３のコンタクトプラグ１１０は、抵抗変化型素子１０５の上部電極１０８と電流制限素子１１２の下部電極１１３とを、抵抗変化層１０７および半導体層１１４のいずれをも介せずに接続（ショート）する。
第２の層間絶縁層１０９の上には、電流制限素子１１２を覆うように第３の層間絶縁層１１６が形成されている。第３の層間絶縁層１１６の上に、厚み方向から見て第１の電極配線と直交するようにかつ抵抗変化型素子１０５および電流制限素子１１２と重なるように、第２の配線１１９が形成されている。第２の配線１１９とその下方にある電流制限素子１１２の上部電極１１５とは、第３の層間絶縁層１１６を貫通するように形成された第５のコンタクトプラグ１１７によって接続されている。
また第３の層間絶縁層１１６の上には、厚み方向から見て不揮発性記憶素子１１が並ぶ領域の外に、第２の配線１１９と平行に、すなわち第２の方向に延びるように、引き出し配線１２０が形成されている。第１の配線１０１と引き出し配線１２０とを接続するように、第２のコンタクトプラグ１０４と、第４のコンタクトプラグ１１１と、第６のコンタクトプラグ１１８とが、それぞれ第１の層間絶縁層１０２、第２の層間絶縁層１０９、第３の層間絶縁層１１６を貫通するように形成されている。すなわち、第２のコンタクトプラグ１０４と第４のコンタクトプラグ１１１と第６のコンタクトプラグ１１８とは、この順に積層されて互いに接続されることによりスタックコンタクトを形成し、第１の配線１０１と引き出し配線１２０とを接続する。
第１の配線１０１と第２の配線１１９と引き出し配線１２０とは、例えばアルミにより構成される。第１の層間絶縁層１０２と第２の層間絶縁層１０９と第３の層間絶縁層１１６とは、例えば酸化シリコンにより構成される。第１のコンタクトプラグ１０３と第２のコンタクトプラグ１０４と第３のコンタクトプラグ１１０と第４のコンタクトプラグ１１１と第５のコンタクトプラグ１１７と第６のコンタクトプラグ１１８とは、例えばタングステンにより構成される。
かかる構成により、不揮発性記憶装置１０を厚み方向からみると、互いに交差する第１の配線１０１と第２の配線１１９との立体交差点のそれぞれに不揮発性記憶素子１１が設けられている、いわゆるクロスポイント型のメモリセルアレイを備えた不揮発性記憶装置が実現される。
［抵抗変化型素子の構成］
本実施形態の抵抗変化型素子１０５において、抵抗変化層１０７は、酸素不足型の遷移金属酸化物（化学量論的な酸化物と比較して酸素の含有量［原子比：総原子数に占める酸素原子数の割合］が少ない遷移金属酸化物）を含む。好ましくは抵抗変化層１０７は、タンタルの酸素不足型酸化物（ＴａＯｘ：０＜ｘ＜２．５）またはハフニウムの酸素不足型酸化物（ＨｆＯｘ：０＜ｘ＜２）からなる遷移金属酸化物を含む。より好ましくは抵抗変化層１０７は、タンタルの酸素不足型酸化物またはハフニウムの酸素不足型酸化物で構成される。
これらの抵抗変化層は、可逆的に安定した書き換え特性を有し、抵抗変化現象を利用した不揮発性記憶素子を得ることを目的として発明されたものであ。それぞれ関連特許出願２００７−２６７５８３号、および関連特許出願２００７−２６７６８４号で詳細に説明されている。
本実施形態の抵抗変化型素子１０５において、下部電極１０６を構成する材料（第１の材料）の標準電極電位をＶ１、上部電極１０８を構成する材料（第２の材料）の標準電極電位をＶ２、抵抗変化層１０７に含まれる酸素不足型の遷移金属酸化物において、当該遷移金属自体（当該遷移金属の酸化数がゼロの場合）の標準電極電位をＶｔとすると、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす。
Ｖｔ＜Ｖ２を満たすことにより、上部電極１０８の材料が抵抗変化層１０７の材料よりも酸化されにくくなる。その結果、上部電極１０８と抵抗変化層１０７との界面において電子の授受が発生する際、上部電極１０８の材料は酸化還元されず、抵抗変化層１０７の材料が酸化還元される。これにより、抵抗変化層１０７の酸化状態が変化し、抵抗変化現象が発現する。
Ｖ１＜Ｖ２の関係を満たすことにより、電極界面における酸化・還元反応が、上部電極１０８側で優先的に発現する。即ち、抵抗変化現象が発現する界面を上部電極側に固定できる。
高抵抗化時（リセット動作時）には、下部電極１０６を基準として上部電極１０８側に正の電圧（正極性の電気的信号）が印加され、電流は上部電極１０８から下部電極１０６へと流れる。これにより、上部電極側では抵抗変化層１０７から電極へと電子が奪われることにより、抵抗変化層１０７の材料が酸化され、抵抗値が上昇する。
低抵抗化時（セット動作時）には、下部電極１０６を基準として上部電極１０８側に負の電圧（負極性の電気的信号）が印加され、電流は下部電極１０６から上部電極１０８へと流れる。これにより、上部電極側では電極から抵抗変化層１０７へと電子が付与されることにより、抵抗変化層１０７の材料が還元され、抵抗値が低下する。
下部電極１０６には例えばタンタル窒化物（ＴａＮ）、上部電極１０８には例えば白金（Ｐｔ）を用いることができる。下部電極の標準電極電位をＶ１とすると、Ｖ１＝０．４８Ｖ（タンタル窒化物の標準電極電位）である。上部電極の標準電極電位をＶ２とすると、Ｖ２＝１．１８Ｖ（白金の標準電極電位）である。
抵抗変化層１０７がタンタル酸化物の場合には、Ｖｔ＝−０．６Ｖ（タンタルの標準電極電位）である。よって、Ｖｔ＜Ｖ２および、Ｖ１＜Ｖ２の関係を満たす。
抵抗変化層１０７がハフニウム酸化物の場合には、Ｖｔ＝−１．５５Ｖ（ハフニウムの標準電極電位）である。やはりＶｔ＜Ｖ２、Ｖ１＜Ｖ２の関係を満たす。
抵抗変化層の厚みは例えば３０ｎｍとできる。
［抵抗変化型素子の特性］

以下では、抵抗変化層１０７の材料としてタンタル酸化物（膜厚：約３０ｎｍ）を用いた場合の抵抗変化型素子１０５の特性について述べる。図３は抵抗変化型素子の特性を示す図であって、図３（ａ）は抵抗変化型素子１０５の電流−電圧特性の一例を示したグラフ、（ｂ）は抵抗変化型素子１０５に電気的パルスを印加した場合における抵抗値の変化の一例を示したグラフである。
図３（ａ）に示すように、下部電極１０６を基準として上部電極１０８に正の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ａ点で低抵抗状態から高抵抗状態へ変化する（高抵抗化）。Ａ点における電圧は＋０．９Ｖ程度、電流は＋９ｍＡ程度である。次に、高抵抗状態にある抵抗変化型素子に対して、下部電極１０６を基準として上部電極１０８に負の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ｃ点で高抵抗状態から低抵抗状態へ変化する（低抵抗化）。Ｃ点における電圧は−０．７Ｖ程度、電流は−０．１ｍＡ程度である。
高抵抗状態は、低抵抗状態よりも抵抗値（下部電極１０６と上部電極１０８との間の抵抗値）の高い状態を言う。逆に、低抵抗状態は、高抵抗状態よりも抵抗値が低い状態を言う。
抵抗変化型素子１０５を高抵抗化させるためには、Ａ点に到達するように、９ｍＡ程度の電流を流す必要がある。一方、低抵抗化させるためには、Ｃ点に到達させればよく、０．１ｍＡ程度の電流しか流す必要がない。すなわち、抵抗変化型素子１０５は、高抵抗化に必要な電流が、低抵抗化に必要な電流よりも大きいという特性を示す。
図３（ｂ）は、下部電極１０６と上部電極１０８の間に、下部電極１０６を基準として上部電極１０８に、電圧が＋１．５Ｖでパルス幅が１００ｎｓｅｃの電気的パルス（電気的信号）と、電圧が−１．２Ｖでパルス幅が１００ｎｓｅｃの電気的パルスとを交互に印加した時の、抵抗変化型素子１０５の抵抗値（下部電極１０６と上部電極１０８との間の抵抗値）の測定結果の一例である。図に示すように、電圧が＋１．５Ｖである電気的パルスを印加すると抵抗値は１２００〜１５００Ω程度（高抵抗状態）となる。逆に、電圧が−１.２Ｖの電気的パルスを印加すると抵抗値は１５０Ω程度（低抵抗状態）となる。高抵抗状態と低抵抗状態との間では、抵抗値に約１桁の違いが生じる。このように、抵抗変化型素子１０５が安定に抵抗変化を繰り返すとき、高抵抗化時に印加される電気的パルスの電圧の絶対値が、低抵抗化時に印加される電気的パルスの電圧の絶対値よりも大きい、という特性を示す。
以上のように、抵抗変化型素子１０５は、極性に対して非対称の特性を有する。

［電流制限素子の構成］
上述の構成における電流制限素子１１２の構成は、タングステンからなる下部電極１１３、ｎ型半導体のシリコンからなる半導体層１１４、タンタル窒化物からなる上部電極１１５からなる。半導体層１１４の厚みは例えば３〜２０ｎｍとできる。タングステンの仕事関数は４．６ｅＶ、シリコンの電子親和力は３．７８ｅＶ、タンタル窒化物の仕事関数は４．７６ｅＶである。下部電極の仕事関数をφ１、半導体層の電子親和力をχｓ、上部電極の仕事関数をφ２とすると、χｓ＜φ１＜φ２を満たす。かかる構成により、非対称な特性を有する双方向型の電流制限素子（ＭＳＭダイオード素子）を実現することができる。
［電流制限素子の特性］
電流制限素子１１２は、金属−半導体界面に形成されるショットキー障壁を利用したＭＳＭダイオードである。電流制限素子１１２は、電圧の極性に応じた非対称な電流−電圧特性を有する。すなわち、下部電極１１３を基準として上部電極１１５に、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が正極性（第１の極性）である電圧を印加したときに流れる電流を第１の電流とし、絶対値が第１の値であって極性が負極性（第１の極性と異なる第２の極性）である電圧を印加したときに流れる電流を第２の電流とするとき、第１の電流が第２の電流より大きくなるような電流−電圧特性を有する。つまり電流制限素子１１２は、第１の極性の電圧を印加した時の方が、第２の極性の電圧を印加した時よりも、電流駆動能力が高い。例えば、該所定の電圧値を１Ｖとすれば、０＜ａ＜１となる任意のａに対し（すなわち、０より大きく１より小さい区間の全範囲において）、下部電極を基準として上部電極に＋ａＶの電圧を印加した場合に流れる電流が、下部電極を基準として上部電極に−ａＶの電圧を印加した場合に流れる電流よりも大きくなるという特性を有する。
電流制限素子とは、後に説明する図４（ａ）および図４（ｂ）に示されているように、第１の極性および第２の極性のいずれにおいても、印加される電圧の絶対値が大きくなるほど、流れる電流の絶対値も大きくなるという電流電圧特性（単調増加特性）と、第１の極性および第２の極性のいずれにおいても、印加される電圧の絶対値が大きくなるほど、電圧に対する電流の変化率（傾き：電流の絶対値の変化量／電圧の絶対値の変化量）が大きくなるという電流電圧特性（非線形特性）とを有する素子を言う。
該所定の電圧値は、具体的には以下のように規定されうる。抵抗変化型素子１０５と電流制限素子１１２とは、直列に接続されて不揮発性記憶素子１１を構成する。抵抗変化型素子１０５を高抵抗化または低抵抗化するために必要な電圧が抵抗変化型素子１０５の下部電極１０６と上部電極１０８との間に印加されるように、この不揮発性記憶素子１１の両端に電圧を印加したときに、電流制限素子１１２の下部電極１１３と上部電極１１５との間に印加される電圧（高抵抗化時または低抵抗化時に電流制限素子１１２に印加される電圧）のうち、絶対値の大きい方の電圧の絶対値を該所定の電圧値としうる。かかる構成により、実際の動作において抵抗変化型素子１０５の抵抗状態を遷移させる際に、電流制限素子１１２が適切な電流制限を実現することが可能となる。該所定の電圧値の具体例としては、上述した抵抗変化型素子（下部電極：タンタル窒化物、上部電極：白金、抵抗変化層：タンタル酸化物、抵抗変化層の厚み：３０ｎｍ、厚み方向から見た形状：０．５μｍ×０．５μｍの正方形）と電流制限素子（下部電極：タングステン、上部電極：タンタル窒化物、半導体層：シリコン、半導体層の厚み：１０ｎｍ、厚み方向から見た形状：０．５μｍ×０．５μｍの正方形）を用いた場合では、３．０［Ｖ］としうる。
上記特性を説明するために、まず、極性に応じた対称な電流−電圧特性を有する電流制限素子について概説する。かかる電流制限素子は、例えば、下部電極と上部電極とを同一の金属で構成し、両電極でｎ型半導体を挟持することで得られる。
図４は対称な電流−電圧特性を有する電流制限素子の説明図であって、図４（ａ）は同一金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子の厚み方向のエネルギーバンド図、図４（ｂ）は図４（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。
図４（ａ）に示すように、電極材料である金属の仕事関数をφ１、ｎ型半導体の仕事関数をφｓ、ｎ型半導体の電子親和力をχsとする。金属（電極）とｎ型半導体との界面には、ショットキー障壁が形成される。ショットキー障壁の高さをφＢとすると、φＢ＝φ１−χｓを満たす。平衡状態では電流は流れないので、金属とn型半導体のフェルミ準位は一致する。金属との界面から十分離れた半導体層中心部の電子密度は接触前から変わらないので、エネルギーバンドは下へ曲がっている。
ショットキー障壁を通して流れる電流Ｊ（金属から半導体に向けて流れる電流）は、理論的には以下の式（１）
Ｊ∝ｅｘｐ（−φＢ／ｋＴ）ｅｘｐ［（ｑＶ／ｋＴ）−１］・・・（１）
を満たす。ただし、Ｖ：半導体を基準とした金属の電位、ｑ：電子の電荷、ｋ：ボルツマン定数、Ｔ：絶対温度である。
すなわち、金属が半導体よりも電位が高くなるように電圧を印加したとき（順バイアス電圧：Ｖ＞０）には、電流が金属から半導体へと流れる（電子は半導体から金属へと流れる）。半導体の電位が低下すると、半導体内部の電子のポテンシャルが上昇する。半導体側から見た障壁の高さは相対的に低下し、電子が障壁を越えて流れやすくなる。よって、順バイアス電圧が印加された場合には、電圧の絶対値が大きくなるにつれて電流が指数関数的に増加する。
一方、金属が半導体よりも電位が低くなるように電圧を印加したとき（逆バイアス電圧：Ｖ＜０）には、電流が半導体から金属へと流れる（電子は金属から半導体へと流れる）。半導体の電位が上昇すると、半導体内部の電子のポテンシャルは低下する。ここで、金属から半導体へと電子が流れるためには、電子が金属側から見た障壁を越える必要がある。しかし、金属側から見た障壁の高さは電圧が印加されても変化しない。よって、逆バイアス電圧が印加された場合には、電圧の絶対値が大きくなるにつれて電流が一定値に収束する。
なお、ＭＳＭダイオードにおいて印加される電圧の絶対値が大きくなっていくと、逆バイアスとなっている界面のショットキー障壁の傾きが急になり、結果として障壁は薄くなる。電圧の絶対値が一定レベルを超えると、トンネル効果などによって、電子が容易に障壁を通過するようになる。つまり、電圧の絶対値が一定レベルを超えると、逆バイアスの界面における障壁の影響は無視できるようになる。
以上まとめると、ＭＳＭダイオードでは、電圧の絶対値が一定レベルを下回る場合には逆バイアスとなっている界面に生じるショットキー障壁の影響によって高い抵抗値を示すが、電圧の絶対値が一定レベルを超えると抵抗値は急激に低下するという特徴を持つ。
図４（ｂ）に示すように、電流−電圧特性は極性に対して対称かつ電圧に対して非線形である。極性に対して対称であるとは、印加電圧Ｖの絶対値が等しい場合には電流の絶対値が等しくなることを意味する。電圧に対して非線形であるとは、印加電圧の絶対値が小さい領域では電流があまり流れず、印加電圧の絶対値が大きい領域では大きな電流が流れることを意味する（曲線Ｉ）。すなわち、印加電圧の絶対値が大きくなればなるほど、傾き（ΔＩ／ΔＶ）が大きくなっていく。
次に、本実施形態における、極性に応じた非対称な電流−電圧特性を有する電流制限素子１１２について説明する。本実施形態の電流制限素子１１２は、下部電極と上部電極とを異なる金属で構成し、両電極でｎ型半導体を挟持することで得られる。
図５は非対称な電流−電圧特性を有する電流制限素子の説明図であって、図５（ａ）は電流制限素子１１２（互いに異なる金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子）の厚み方向のエネルギーバンド図、図５（ｂ）は図５（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。
図５（ａ）に示すように、下部電極の材料を金属１、上部電極の材料を金属２とする。金属１の仕事関数をφ１、金属２の仕事関数をφ２（ただし、φ２＞φ１）、ｎ型半導体の仕事関数をφｓ、ｎ型半導体の電子親和力をχsとする。下部電極とｎ型半導体との界面、および上部電極とｎ型半導体との界面には、それぞれ異なる高さのショットキー障壁が形成される。下部電極側の障壁の高さをφＢ１、上部電極側の障壁の高さをφＢ２とすると、φＢ１＝φ１−χｓ、φＢ２＝φ２−χｓを満たす。φ２＞φ１より、上部電極側の障壁が下部電極側の障壁より高くなる。このため、上部電極側が逆バイアスの場合（下部電極を基準として上部電極に負電圧を印加した場合）の方が、上部電極側が順バイアスの場合（下部電極を基準として上部電極に正電圧を印加した場合）よりも、電流が流れにくくなる（電流駆動能力が低い）。
図５（ｂ）に示すように、電流−電圧特性は極性に対して非対称かつ電圧に対して非線形である。印加電圧の絶対値が小さい領域では電流があまり流れず、印加電圧の絶対値が大きい領域では大きな電流が流れる点では図４（ｂ）の曲線Ｉと同様である。しかし、電圧の絶対値が等しければ、下部電極を基準として上部電極に正電圧を印加した場合に流れる電流の方が、下部電極を基準として上部電極に負電圧を印加した場合に流れる電流よりも大きくなっている（曲線ＩＩ）。
曲線ＩＩの、Ｖ＜０、Ｉ＜０の部分（負部分）について絶対値をとり、Ｖ＞０、Ｉ＞０となる部分（正部分）と共にプロットすると、負部分の曲線と正部分の曲線とは、少なくとも０より大きく所定の電圧値（例えば１Ｖ）より小さい範囲では交わらない。よって、０Ｖより大きく該所定の電圧値より小さい任意の値をａとして、下部電極を基準として上部電極に＋ａＶの電圧を印加した場合に流れる電流は、下部電極を基準として上部電極に−ａＶの電圧を印加した場合に流れる電流よりも常に大きくなるという関係が満たされる。
一般に、ＭＳＭダイオード素子に流れる電流は、印加電圧の絶対値が一定レベル以下となる範囲では、逆バイアスとなっている界面によって電流が制限されるため、２つのショットキーダイオードを異なる向きに直列に接続したモデルにより説明しうる。以下、電流制限素子１１２において電流−電圧特性が非対称となるメカニズムにつき、該モデルを用いて説明する。
図６は、電流制限素子における、各界面における電圧の分圧関係と電流とを示す図であり、図６（ａ）は、図４に示した対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図、図６（ｂ）は、図５に示した非対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図である。
図６（ａ）に示す対称な電流制限素子において、下部電極を基準として上部電極に正電圧ＶＴＯＴＡＬ（＞０）を印加する場合を考える。このとき、半導体層と上部電極との界面（以下、上部電極界面）では、電子が半導体から金属へと流れるため、順バイアスとなる。上部電極界面を流れる電流（順バイアス方向の電流）ＩＦ（＞０）は、上部電極界面に分配される電圧をＶＦ（＞０）として、以下の式（２）
ＩＦ∝ｅｘｐ（−φＢ／ｋＴ）ｅｘｐ［（ｑＶＦ／ｋＴ）−１］・・・（２）
を満たす。一方、半導体層と下部電極との界面（以下、下部電極界面）では、電子が金属から半導体へと流れるため、逆バイアスとなる。下部電極界面を流れる電流（逆バイアス方向の電流）ＩＲ（＞０）は、下部電極界面に分配される電圧をＶＲ（＞０）として、以下の式（３）
ＩＲ∝−ｅｘｐ（−φＢ／ｋＴ）ｅｘｐ［（−ｑＶＲ／ｋＴ）−１］・・・（３）
の関係を満たす。同一のデバイスでは、両界面を流れる電流が等しくなるから、現実の電流および電圧は、２つのグラフの交点Ａに収束する。すなわち、交点Ａにおける電流をＩ０、電圧をＶ０とすると、Ｖ０＝ＶＦ、ＶＦ＋ＶＲ＝ＶＴＯＴＡＬとすれば、上記２つの式（２）、（３）のＩＦおよびＩＲはＩ０に等しくなる。
また、下部電極を基準として上部電極に負電圧−ＶＴＯＴＡＬを印加する場合にも、同様に考えることができる。この場合には、流れる電流が−Ｉ０、上部電極界面に分配される電圧が−ＶＲ、下部電極界面に分配される電圧が−ＶＦとなる。すなわち、対称な電流制限素子では、印加される電圧の絶対値が等しければ、電流の大きさも等しくなる（図５（ｂ）の曲線Ｉ参照）。
図６（ｂ）は、図５に示した非対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図である。
非対称な電流制限素子において、下部電極を基準として上部電極に正電圧ＶＴＯＴＡＬを印加する場合を考える。このときも、上部電極界面では順バイアスとなり、下部電極界面では逆バイアスとなる。上部電極界面に流れる順バイアス方向の電流Ｉ２Ｆ（＞０）は、上部電極界面に分配される電圧をＶ２Ｆ（＞０）として、以下の式（４）
Ｉ２Ｆ∝ｅｘｐ（−φＢ２／ｋＴ）ｅｘｐ［（ｑＶ２Ｆ／ｋＴ）−１］・・・（４）
を満たす。一方、下部電極界面に流れる逆バイアス方向の電流Ｉ１Ｒ（＞０）は、下部電極界面に分配される電圧をＶ１Ｒ（＞０）として、以下の式（５）
Ｉ１Ｒ∝−ｅｘｐ（−φＢ１／ｋＴ）ｅｘｐ［（−ｑＶ１Ｒ／ｋＴ）−１］・・・（５）
を満たす。現実の電流および電圧は、２つのグラフの交点Ｃに収束する。交点Ｃにおける電流をＩＵ、電圧をＶＵとすると、ＶＵ＝Ｖ２Ｆ、Ｖ２Ｆ＋Ｖ１Ｒ＝ＶＴＯＴＡＬとすれば、ＩＵ（＝Ｉ２Ｆ＝Ｉ１Ｒ）は上記２つの式（４）、（５）を満たす。
また、下部電極を基準として上部電極に負電圧−ＶＴＯＴＡＬを印加する場合を考える。このとき、上部電極界面は金属（電極）が半導体層よりも低電位となるから逆バイアスとなり、下部電極界面は金属（電極）が半導体層よりも高電位となるから順バイアスとなる。上部電極界面に流れる逆バイアス方向の電流Ｉ２Ｒ（＞０）は、上部電極界面に分配される電圧をＶ２Ｒ（＞０）として、以下の式（６）
Ｉ２Ｒ∝−ｅｘｐ（−φＢ２／ｋＴ）ｅｘｐ［（−ｑＶ２Ｒ／ｋＴ）−１］・・・（６）
を満たす。一方、下部電極界面に流れる順バイアス方向の電流Ｉ１Ｆ（＞０）は、下部電極界面に分配される電圧をＶ１Ｆ（＞０）として、以下の式（７）
Ｉ１Ｆ∝ｅｘｐ（−φＢ１／ｋＴ）ｅｘｐ［（ｑＶ１Ｆ／ｋＴ）−１］・・・（７）
を満たす。現実の電流および電圧は、２つのグラフの交点Ｂに収束する。交点Ｂにおける電流をＩＬ、電圧をＶＬとすると、ＶＬ＝Ｖ１Ｆ、Ｖ１Ｆ＋Ｖ２Ｒ＝ＶＴＯＴＡＬとすれば、ＩＬ（＝Ｉ１Ｆ＝Ｉ２Ｒ）は上記２つの式（６）、（７）を満たす。
なお、上述の説明は、印加電圧が比較的低く、逆バイアスとなっている界面の影響が無視できない場合を示している。電圧の絶対値が大きくなれば、かかる影響は無視できるようになり、電流制限素子の抵抗値は急激に低下する。
図を見れば分かるように、ＩＵ＞ＩＬである。すなわち、下部電極１１３を基準として上部電極１１５に正電圧を印加した場合（点Ｃ）の方が、下部電極１１３を基準として上部電極１１５に負電圧を印加した場合（点Ｂ）よりも、より大きな電流が流れる（図５（ｂ）の曲線ＩＩ参照）。このように、上部電極１１３と下部電極１１５とを互いに異なる金属で構成することにより、非対称の電流制限素子１１２が得られる。
なお、電流制限素子の具体的な特性は、それぞれの層の厚さや電極面の大きさなどによって変化する。電流制限素子の具体的な構成は、上記説明を参照しつつ、抵抗変化型素子やその他の構成要素との関係で所望の特性が得られるように、適宜選択されうる。かかる具体的な設計は当業者において容易であるので、詳細な説明は省略する。
［本実施形態の不揮発性記憶装置および不揮発性記憶素子の特徴］
本実施形態の不揮発性記憶装置１０および不揮発性記憶素子１１では、抵抗変化型素子１０５と電流制限素子１１２とが直列に接続され、抵抗変化型素子１０５を低抵抗状態から高抵抗状態へと遷移させる際（高抵抗化時）に電流制限素子１１２に印加される電圧が、電流制限素子に印加される電圧の絶対値が等しい場合に電流制限素子により大きな電流が流れる極性（第１の極性）となるように構成されている。具体的には、抵抗変化型素子１０５を高抵抗化する場合、本実施形態では抵抗変化型素子１０５の上部電極１０８から下部電極１０６へと電流が流れる。かかる方向の電流が流れるということは、対応する電流制限素子１１２には、下部電極１１３を基準として上部電極１１５が正の電位となるような極性の電圧が印加されることを意味する。そして、下部電極１１３を基準として上部電極１１５が正の電位になる極性は、電流制限素子１１２の電流駆動能力が大きくなる極性（第１の極性）である。
言い換えれば、抵抗変化型素子１０５の抵抗変化層１０７を低抵抗状態から高抵抗状態へと変化させるための電圧の方向が、電流制限素子１１２の電流駆動能力が大きい方向と同一であり、抵抗変化型素子１０５の抵抗変化層１０７を高抵抗状態から低抵抗状態へと変化させるための電圧の方向が、電流制限素子の電流駆動能力が小さい方向と同一になるように、抵抗変化型素子１０５の上部電極１０８と電流制限素子１１２の下部電極１１３とが、抵抗変化層１０７および半導体層１１４のいずれをも介せずに接続されている。
さらに別の言い方をすれば、抵抗変化型素子１０５を低抵抗状態から高抵抗状態へと遷移させる際に抵抗変化型素子１０５に流れる電流の方向と、電流制限素子１１２に第１の電流が流れる時の電流の方向とが一致するように、抵抗変化型素子１０５と電流制限素子１１２とが直列に接続されている。
このような構成とすることにより、第１の配線１０１を基準として第２の配線１１９に正の電圧を印加する時（抵抗変化型素子１０５を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第１の配線１０１を基準として第２の配線１１９に負の電圧を印加する時（抵抗変化型素子１０５を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後突然に大電流が流れることを、電流制限素子１１２により防止できる。よって、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。

図７は、本発明の第１実施形態に係る不揮発性記憶装置の回路を説明する図であって、図７（ａ）は、本発明の第１実施形態に係る不揮発性記憶装置の回路図、図７（ｂ）は図７（ａ）の選択セルを基準にした場合に選択セル及び非選択セルに流れる電流を示す等価回路図である。
図７（ａ）に示すように、Ｎ行のワード線（第１の配線１０１）とＭ列のビット線（第２の配線１１９）との立体交差点のそれぞれに対応して、抵抗変化型素子１０５および電流制限素子１１２が形成され、クロスポイントメモリセルアレイが構成されている。電流制限素子１１２は極性に対して非対称の特性を有するので、ダイオード素子の記号△、▽の大小で電流駆動能力を示している。
図７（ｂ）に示すように、選択ワード線（第１の配線１０１）に０Ｖ、選択ビット線（第２の配線１１９）にＶＭが印加されると、選択セルに書き換え電流Ｉcellが流れる。このとき非選択セルには、選択セルと同じ列にある（Ｍ−１）個のセルと選択セルと同じ行にある（Ｎ−１）個のセルとを結ぶ電流パス、すなわち両者の積である（Ｎ−１）×（Ｍ−１）個の組み合わせの数だけ漏れ電流パスが存在し、そこを流れる電流の総和が漏れ電流Ｉsneakとなる。選択セルに正負のいずれかの電圧を印加した場合でも、非対称な電流制限素子を用いることで、漏れ電流のパスには必ず電流駆動能力の低い方向の電流制限素子が１個以上挟まれることになる。よって、全体として漏れ電流を低くすることができる。

［変形例］
抵抗変化型素子と電流制限素子との配置（上下関係）を入れ換えて形成した場合には、抵抗変化型素子の下部電極と電流制限素子の上部電極とを、抵抗変化層および半導体層のいずれをも介せずに接続すれば、同様の効果が得ることができる。
抵抗変化型素子と電流制限素子とを直列に接続するにあたり、一方の上部電極と他方の下部電極を同一部材としてもよい。具体的には、抵抗変化型素子が下側に設けられ、電流制限素子が上側に設けられる場合には、抵抗変化型素子の上部電極と電流制限素子の下部電極とを同一部材としてもよい。電流制限素子が下側に設けられ、抵抗変化型素子が上側に設けられる場合には、電流制限素子の上部電極と抵抗変化型素子の下部電極とを同一部材としてもよい。
EleSetPositionEleSetPosition上述の説明では、第２の配線１１９から第１の配線１０１へと電流が流れる際（基板に対し上方から下方に向けて電流が流れる際）に、抵抗変化型素子が高抵抗化し、電流制限素子の電流駆動能力が大きくなるように構成されていた。しかし、第１の配線１０１から第２の配線１１９へと電流が流れる際（基板に対し下方から上方に向けて電流が流れる際）に、抵抗変化型素子が高抵抗化し、電流制限素子の電流駆動能力が大きくなるように構成されていてもよい。この場合には、例えば、抵抗変化型素子および電流制限素子のそれぞれにおいて、上部電極と下部電極との材料を入れ替えればよい。さらに抵抗変化型素子と電流制限素子との配置（上下関係）が入れ替えられてもよい。
上述の説明では、電流制限素子の下部電極にタングステン、半導体層にｎ型シリコン、上部電極にタンタル窒化物を採用したが、χｓ＜φ１＜φ２を満たすならば、他の金属や半導体層を用いてもよい。図８は、選択しうる金属および半導体層の一例を示す表である。また、ｎ型シリコンに窒素を添加することで、電流駆動能力を低減する（φＢを上昇させる）ことができ、所望の電流駆動能力を設計することが可能である。また、上部電極界面の窒素添加量と下部電極界面の窒素添加量の大小関係をつけることで、異なる電極を用いた場合と同様の効果を得ることができる。よって、窒素添加量を上部電極側と下部電極側で異ならせることで、非対称な特性を有する電流制限素子を形成することも可能である。
電流制限素子の半導体層は、シリコンの他、窒化シリコンなど任意の半導体材料を用いることができる。現実の不揮発性記憶装置１０では、電気抵抗や電流容量の関係で、窒化シリコンとすることが好ましい。
［製造方法］
図９および図１０は、本実施形態の不揮発性記憶装置１０の製造方法を示す工程図である。図９（ａ）は基板上に第１の配線を形成するステップを示す図、図９（ｂ）は第１の層間絶縁層と第１のコンタクトプラグと第２のコンタクトプラグとを形成するステップを示す図、図９（ｃ）は抵抗変化型素子を形成するステップを示す図、図９（ｄ）は第２の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップを示す図である。図１０（ａ）は電流制限素子を形成するステップを示す図、図１０（ｂ）は第３の層間絶縁層と第５のコンタクトプラグと第６のコンタクトプラグとを形成するステップを示す図、図１０（ｃ）は第２の配線と引き出し配線とを形成するステップを示す図である。
図９（ａ）に示すように、基板上に第１の配線を形成するステップでは、トランジスタや下層配線などが形成されている基板１００上に、所望のマスクを用いて第１の配線１０１が形成される。
次に、図９（ｂ）に示すように、第１の層間絶縁層と第１のコンタクトプラグと第２のコンタクトプラグとを形成するステップでは、第１の配線１０１を被覆するように、基板１００の全面に第１の層間絶縁層１０２が形成される。第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）が形成される。該コンタクトホールに、タングステンを主成分とする充填材が埋め込まれて、第１のコンタクトプラグ１０３、第２のコンタクトプラグ１０４が形成される。
次に、図９（ｃ）に示すように、抵抗変化型素子を形成するステップでは、第１の層間絶縁層１０２上にタンタル窒化物からなる導電層、タンタル酸化物からなる抵抗変化層、白金からなる導電層がこの順で成膜される。第１のコンタクトプラグ１０３の上端面が被覆されかつ第２のコンタクトプラグ１０４の上端面が露出するように、所望のマスクでパターニングがされ、抵抗変化型素子１０５の下部電極１０６、抵抗変化層１０７、上部電極１０８が形成される。酸素不足型のタンタル酸化物は、例えば、タンタルからなるターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成することができる。
次に、図９（ｄ）に示すように、第２の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップでは、抵抗変化型素子１０５を被覆するように第１の層間絶縁層１０２の全面に第２の層間絶縁層１０９が形成される。第２の層間絶縁層１０９を貫通して抵抗変化型素子１０５の上部電極１０８に達するコンタクトホール（開口）及び第２の層間絶縁層１０９を貫通して第２のコンタクトプラグ１０４に達するコンタクトホール（開口）が形成される。前者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第３のコンタクトプラグ１１０が形成される。後者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第４のコンタクトプラグ１１１が形成される。
次に、図１０（ａ）に示すように、電流制限素子を形成するステップでは、第２の層間絶縁層１０９上にタングステンからなる導電層、シリコンあるいは窒化シリコンからなる半導体層、タンタル窒化物からなる導電層がこの順に成膜される。第３のコンタクトプラグ１１０の上端面が被覆されかつ第４のコンタクトプラグ１１１の上端面が露出するように、所望のマスクでパターニングがされ、電流制限素子１１２の下部電極１１３、半導体層１１４、上部電極１１５が形成される。
次に、図１０（ｂ）に示すように、第３の層間絶縁層と第５のコンタクトプラグと第６のコンタクトプラグとを形成するステップでは、電流制限素子１１２を被覆するように第２の層間絶縁層の全面に第３の層間絶縁層１１６が形成される。第３の層間絶縁層１１６を貫通して電流制限素子１１２の上部電極１１５に達するコンタクトホール（開口）及び第３の層間絶縁層１１６を貫通して第４のコンタクトプラグ１１１に達するコンタクトホール（開口）を形成する。前者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第５のコンタクトプラグ１１７が形成される。後者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第６のコンタクトプラグ１１８が形成される。
次に、図１０（ｃ）に示すように、第２の配線と引き出し配線とを形成するステップでは、第３の層間絶縁層１１６上に、第５のコンタクトプラグ１１７の上端面を被覆するように第２の配線１１９を、また、第６のコンタクトプラグ１１８の上端面を被覆するように引き出し配線１２０を、所望のマスクでパターニングする。
以上のような製造方法とすることにより、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
（第２実施形態）
図１１は、本発明の第２実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。第２実施形態の不揮発性記憶装置２０および不揮発性記憶素子２１は、抵抗変化型素子の抵抗変化層が積層構造を有する点で、第１実施形態の不揮発性記憶装置１０および不揮発性記憶素子１１と異なる。その他の構成は第１実施形態と同様である。よって、第２実施形態において第１実施形態と共通する構成要素には同一の符号および名称を付して説明を省略する。
図１１に示すように、不揮発性記憶装置２０および不揮発性記憶素子２１において、抵抗変化層は、抵抗変化層１０７ａ（第１の層）および抵抗変化層１０７ｂ（第２の層）の２層からなる。抵抗変化層１０７ａおよび抵抗変化層１０７ｂは、同一元素からなる。すなわち、同一遷移金属の酸素不足型酸化物である。しかし、下部電極１０６と接する接抵抗変化層１０７ａの酸素含有率（遷移金属をＭとし、抵抗変化層１０７ａの組成をＭＯｘと表した場合の、ｘの値）は、上部電極１０８と接する抵抗変化層１０７ｂの酸素含有率（遷移金属をＭとし、抵抗変化層１０７ｂの組成をＭＯｙと表した場合の、ｙの値）よりも低くなっている（ｘ＜ｙ）。
抵抗変化動作のメカニズムは、電極界面近傍における遷移金属の酸化−還元反応が支配的である。よって、酸化−還元反応に寄与できる酸素の多い上部電極側（上部電極１０８と抵抗変化層１０７ｂとの界面）で優先的に抵抗変化現象が発現することになる。
抵抗変化層１０７ａおよび抵抗変化層１０７ｂの厚みは、例えば、３０〜５０ｎｍとできる。抵抗変化層１０７ａおよび抵抗変化層１０７ｂの厚み方向から見た形状は、例えば、０．５μｍ×０．５μｍの正方形とできる。
本実施形態の構成においても、抵抗変化現象が発現する界面が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置および不揮発性記憶素子を実現することができる。酸素含有率の異なる抵抗変化層は、例えば、第１実施形態で示した抵抗変化層の製造方法（反応性スパッタ法）で形成することができる。すなわち、成膜時の酸素流量を高くすれば、積層されるタンタル酸化物の酸素含有率は高くなり、酸素流量を低くすれば、積層される酸素含有率は低くなる。
（第３実施形態）
図１２は、本発明の第３実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。第３実施形態の不揮発性記憶装置３０および不揮発性記憶素子３１は、電流制限素子の下部電極および上部電極の大きさ（接触面積）が異なっている点で、第２実施形態の不揮発性記憶装置２０および不揮発性記憶素子２１と異なる。その他の構成は第２実施形態と同様である。よって、第３実施形態において第２実施形態と共通する構成要素には同一の符号および名称を付して説明を省略する。
図１２に示すように、不揮発性記憶装置３０および不揮発性記憶素子３１において、下部電極１１３と半導体層１１４との接触面積をＳ１、上部電極１１５’と半導体層１１４との接触面積をＳ２とすると、Ｓ１＞Ｓ２となっている。（図１２では第１の配線１０１と平行な断面しか示していないが、第２の配線１１９と平行な断面においても、上部電極１１５’の幅は半導体層１１４の幅よりも小さくなっている。）
上述したようにＭＳＭダイオードの電流駆動能力は、逆バイアス方向の電流の大小によって決まる。本実施形態では、面積が大きい下部電極界面（接触面積＝Ｓ１）に逆バイアス方向（半導体層１１４が下部電極１１３より高い電位となる方向）の電圧が印加された場合に流れる電流が、面積が小さい上部電極界面（接触面積＝Ｓ２）に逆バイアス方向（半導体層１１４が上部電極１１５’より高い電位となる方向）の電圧が印加された場合に流れる電流よりも大きくなる。よって、電流制限素子１１２’は上部電極から下部電極側に電流が流れる場合に、電流駆動能力が大きくなる。
抵抗変化型素子１０５の上部電極１０８と電流制限素子１１２’の下部電極１１３とを接続する構成とすることにより、第１の配線１０１を基準として第２の配線１１９に正の電圧を印加する時（抵抗変化型素子１０５を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第１の配線１０１を基準として第２の配線１１９に負の電圧を印加する時（抵抗変化型素子１０５を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後、突然に大電流が流れることを電流制限素子１１２’により防止できる。よって、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。
［製造方法］
図１３は、本実施形態の不揮発性記憶装置３０の要部の製造方法を示す工程図である。他の部分の製造方法は、第１実施形態と同様であるので説明を省略する。
図１３（ａ）は第２の層間絶縁層上に導電層と半導体層と導電層とをこの順に形成するステップを示す図、図１３（ｂ）は導電層上にレジストパターンを形成するステップを示す図、図１３（ｃ）は電流制限素子の上部電極を形成するステップを示す図、図１３（ｄ）は半導体層上に所望のマスクを用いてレジストパターンを形成するステップを示す図、図１３（ｅ）は電流制限素子の半導体層および下部電極を形成するステップを示す図である。
図１３（ａ）に示すように、第２の層間絶縁層上に導電層と半導体層と導電層とをこの順に形成するステップでは、第３のコンタクトプラグ１１０および第４のコンタクトプラグ１１１が形成された第２の層間絶縁層１０９上の全面に、タングステンからなる導電層１１３ａと、シリコンあるいは窒化シリコンからなる半導体層１１４ａと、タンタル窒化物からなる導電層１１５ａとが、この順に成膜される。
次に、図１３（ｂ）に示すように、導電層上にレジストパターンを形成するステップでは、タンタル窒化物からなる導電層１１５ａ上に所望のマスクを用いてレジストパターン１２１が形成される。
次に、図１３（ｃ）に示すように、電流制限素子の上部電極を形成するステップでは、レジストパターン１２１を用いて、タンタル窒化物からなる導電層１１５ａがパターニングされ、電流制限素子の上部電極１１５’が形成され、残ったレジストは除去される。
次に、図１３（ｄ）に示すように、半導体層上に所望のマスクを用いてレジストパターンを形成するステップでは、電流制限素子１１２’の上部電極１１５’が被覆されるように、シリコンからなる半導体層１１４ａ上に、所望のマスクを用いてレジストパターン１２２が形成される。
次に、図１３（ｅ）に示すように、電流制限素子の半導体層および下部電極を形成するステップでは、レジストパターン１２２を用いて、第３のコンタクトプラグ１１０の上端面が被覆されかつ第４のコンタクトプラグ１１１の上端面が露出するように、シリコンあるいは窒化シリコンからなる半導体層１１４ａとタングステンからなる導電層１１３ａとがパターニングされ、電流制限素子１１２’の半導体層１１４および下部電極１１３が形成される。

このような製造方法により、上部電極と下部電極との間で半導体層との接触面積が異なる電流制限素子を備えた不揮発性記憶装置および不揮発性記憶素子を実現することができる。

（第４実施形態）
［構成］
図１４は、本発明の第４実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。第４実施形態の不揮発性記憶装置４０および不揮発性記憶素子４１は、第１実施形態〜第３実施形態と異なり、抵抗変化型素子の下部電極を配線と一体的に形成すると共にその余をスルーホール内に形成し、電流制限素子の下部電極をスルーホール内に形成すると共にその余を配線と一体的に形成し、更にメモリセルを２層化している。第４実施形態は、微細化及び大容量化に適している。
図１４に示すように本実施形態の不揮発性記憶装置４０は、概略として、基板２００と、基板２００の主面上において互いに平行にかつ第１の方向（図１４において左右方向）に延びるように形成された複数の第１の配線２０１と、該複数の第１の配線２０１の上方に基板２００の主面と平行な面何において互いに平行にかつ第２の方向（図１４において紙面に垂直な方向）に延びるようにかつ該複数の第１の配線２０１と立体交差するように形成された複数の第２の配線２１１と、該複数の第２の配線２１１の上方に基板２００の主面と平行な面何において互いに平行にかつ第３の方向（図１４において左右方向）に延びるようにかつ該複数の第２の配線２１１と立体交差するように形成された複数の第３の配線２２１と、第１の配線２０１と第２の配線２１１との立体交差点のそれぞれに対応して第１の配線２０１と第２の配線２１１とを接続するように設けられた第１の不揮発性記憶素子４１と、第２の配線２１１と第３の配線２２１との立体交差点のそれぞれに対応して第２の配線２１１と第３の配線２２１とを接続するように設けられた第２の不揮発性記憶素子４２とを備えている。なお、本実施形態では、第１の配線２０１と第３の配線２２１とは、第１の配線２０１の積層方向（図１４の上方向：以下、厚み方向）から見ると同一形状であって互いに重なり合っている。
第１の不揮発性記憶素子４１は、第１の抵抗変化型素子２０４と第１の電流制限素子２０８とを備えている。ただし後述するように、第１の抵抗変化型素子２０４の上部電極と第１の電流制限素子２０８の下部電極とは、同一部材である。
第１の抵抗変化型素子２０４は、下部電極（第２の電極）を構成する第１の導電層２０２と、上部電極（第１の電極）を構成する第１の中間電極２０６と、これら２つの電極に挟まれた抵抗変化層とを備える。抵抗変化層は、第１の抵抗変化層２０５ｂ（第２の層）および第２の抵抗変化層２０５ａ（第１の層）の２層からなる。第１の導電層２０２と接する第１の抵抗変化層２０５ｂは、酸素含有率の高い酸素欠損型のタンタル酸化物からなる。第１の中間電極２０６と接する第２の抵抗変化層２０５ａは、酸素含有率の低い酸素欠損型のタンタル酸化物からなる。なお、タンタル酸化物の代わりにハフニウム酸化物を用いてもよい。あるいは、他の酸素不足型の遷移金属酸化物を用いてもよい。なお、第１の抵抗変化層２０５ｂと第２の抵抗変化層２０５ａにおける酸素含有率の定義については、第２実施形態と同様であるので詳細な説明を省略する。
第１の抵抗変化層２０５ａおよび第２の抵抗変化層２０５ｂの厚みは、それぞれ例えば、１００〜２００ｎｍ、１〜１０ｎｍとできる。第１の抵抗変化層２０５ａおよび第２の抵抗変化層２０５ｂの厚み方向から見た直径は、それぞれ例えば、５０〜３００ｎｍφとできる。
第１の電流制限素子２０８は、下部電極（第１の電極）を構成する第１の中間電極２０６と、上部電極（第３の電極）を構成する第２の導電層２１０と、これら２つの電極に挟まれた第１の半導体層２０９とを備える。第１の中間電極２０６は、第１の抵抗変化型素子２０４の上部電極と、第１の電流制限素子２０８の下部電極という２つの役割を果たす。
第２の不揮発性記憶素子４２は、第２の抵抗変化型素子２１４と第２の電流制限素子２１８とを備えている。ただし後述するように、第２の抵抗変化型素子２２４の上部電極と第２の電流制限素子２２８の下部電極とは、同一部材である。
第２の抵抗変化型素子２１４は、下部電極（第２の電極）を構成する第３の導電層２１２と、上部電極（第１の電極）を構成する第２の中間電極２１６と、これら２つの電極に挟まれた抵抗変化層とを備える。抵抗変化層は、第３の抵抗変化層２１５ｂ（第２の層）および第４の抵抗変化層２１５ａ（第１の層）の２層からなる。第３の導電層２１２と接する第３の抵抗変化層２１５ｂは、酸素含有率の高い酸素欠損型のタンタル酸化物からなる。第２の中間電極２１６と接する第４の抵抗変化層２１５ａは、酸素含有率の低い酸素欠損型のタンタル酸化物からなる。なお、タンタル酸化物の代わりにハフニウム酸化物を用いてもよい。あるいは、他の酸素不足型の遷移金属酸化物を用いてもよい。なお、第３の抵抗変化層２１５ｂと第４の抵抗変化層２１５ａにおける酸素含有率の定義については、第２実施形態と同様であるので詳細な説明を省略する。
第３の抵抗変化層２１５ａおよび第４の抵抗変化層２１５ｂの厚みは、それぞれ例えば、１００〜２００ｎｍ、１〜１０ｎｍとできる。
第２の電流制限素子２１８は、下部電極（第１の電極）を構成する第２の中間電極２１６と、上部電極（第３の電極）を構成する第４の導電層２２０と、これら２つの電極に挟まれた第２の半導体層２１９とを備える。第２の中間電極２１６は、第２の抵抗変化型素子２１４の上部電極と、第２の電流制限素子２１８の下部電極という２つの役割を果たす。
基板２００の上には、第１の配線２０１と第１の導電層２０２とが、厚み方向から見て同一形状で互いに重なり合うようにこの順に積層されている。第１の配線２０１および第１の導電層２０２を覆うように第１の層間絶縁層２０３が形成されている。第１の導電層２０２の上には、第１の層間絶縁層２０３を貫通して第１の導電層２０２に到達するようにかつ厚み方向から見て等間隔で並ぶように、複数のスルーホールが形成され、該スルーホール中に露出した第１の導電層２０２の上に、第１の抵抗変化層２０５ｂと第２の抵抗変化層２０５ａと第１の中間電極２０６とがこの順に積層されている。
第１の層間絶縁層２０３の上には、第１の中間電極２０６の上端面を覆うように、第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とが、厚み方向から見て同一形状で互いに重なり合うようにこの順に積層されている。第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とを覆うように第２の層間絶縁層２１３が形成されている。第３の導電層２１２の上には、第２の層間絶縁層２１３を貫通して第３の導電層２１２に到達するように、厚み方向から見て等間隔で並ぶように複数のスルーホールが形成され、該スルーホール中に露出した第３の導電層２１２の上に、第３の抵抗変化層２１５ｂと第４の抵抗変化層２１５ａと第２の中間電極２１６とがこの順に積層されている。
第２の層間絶縁層２１３の上には、第２の中間電極２１６の上端面を覆うように、第２の半導体層２１９と第４の導電層２２０と第３の配線２２１とが、厚み方向から見て同一形状で互いに重なり合うようにこの順に積層されている。第２の半導体層２１９と第４の導電層２２０と第３の配線２２１とを覆うように、第３の層間絶縁層２２２が形成されている。第３の配線の端部には、第３の層間絶縁層２２２を貫通して第３の配線に到達するようにコンタクトホールが形成され、該コンタクトホール中に露出した第３の配線の上に第４のコンタクトプラグ２２４が形成され、その上端面を覆うように、かつ第３の配線と立体交差する第４の方向に延びるように、第１の引き出し配線２２５が形成されている。
第３の層間絶縁層２２２の上には、厚み方向から見て第１の不揮発性記憶素子４１および第２の不揮発性記憶素子４２が並ぶ領域の外に、第１の引き出し配線２２５と平行に、すなわち第４の方向に延びるように、第２の引き出し配線２２６が形成されている。第１の配線２０１と引き出し配線２２６とを接続するように、第１のコンタクトプラグ２０７と、第２のコンタクトプラグ２１７と、第３のコンタクトプラグ２２３とが、それぞれ第１の層間絶縁層２０３、第２の層間絶縁層２１３、第３の層間絶縁層２２２を貫通するように形成されている。すなわち、第１のコンタクトプラグ１０７と第２のコンタクトプラグ２１７と第３のコンタクトプラグ２２３とは、この順に積層されて互いに接続されることによりスタックコンタクトを形成し、第１の配線２０１と引き出し配線２２６とを接続する。
かかる構成により、不揮発性記憶装置４０を厚み方向からみると、互いに交差する第１の配線２０１と第２の配線２１１との立体交差点のそれぞれに第１の不揮発性記憶素子４１が設けられ、互いに交差する第２の配線２１１と第３の配線２２１との立体交差点のそれぞれに第２の不揮発性記憶素子４２が設けられている、２層のクロスポイント型メモリセルアレイを備えた不揮発性記憶装置が実現される。
第１の導電層２０２および第３の導電層２１２は、抵抗変化型素子の下部電極として機能するものであり、例えば白金により構成される。第１の中間電極２０６および第２の中間電極２１６は、抵抗変化型素子の上部電極および電流制限素子の下部電極として機能するものであり、例えばタンタル窒化物により構成される。第２の導電層２１０および第４の導電層２２０は、電流制限素子の上部電極として機能するものであり、例えばタングステンにより構成される。第１の半導体層２０９および第２の半導体層２１９は、例えばシリコンや窒化シリコンにより構成される。
第１の配線２０１と第２の配線２１１と第３の配線２２１と第１の引き出し配線２２５と第２の引き出し配線２２６とは、例えば銅により構成される。第１のコンタクトプラグ２０７と第２のコンタクトプラグ２１７と第３のコンタクトプラグ２２３と第４のコンタクトプラグ２２４とは、例えばタングステンにより構成される。第１の層間絶縁層２０３と第２の層間絶縁層２１３と第３の層間絶縁層２２２とは、例えば酸化シリコンにより構成される。
第１の抵抗変化型素子２０４および第２の抵抗変化型素子２１４において、下部電極（第１の導電層２０２および第３の導電層２１２）の材料（第２の材料）の標準電極電位（白金：１．１８Ｖ＝Ｖ２）が上部電極（第１の中間電極２０６および第２の中間電極２１６）の材料（第１の材料）の標準電極電位（タンタル窒化物：０．４８Ｖ＝Ｖ１）よりも高くなっている。抵抗変化層がタンタル酸化物の場合には、Ｖｔ＝−０．６Ｖ（タンタルの標準電極電位）である。抵抗変化層がハフニウム酸化物の場合には、Ｖｔ＝−１．５５Ｖ（ハフニウムの標準電極電位）である。よって、いずれの場合でも、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす。
また、下部電極と接する第１の抵抗変化層２０５ｂの方が上部電極と接する第２の抵抗変化層２０５ａよりも酸素含有率が高く、下部電極と接する第３の抵抗変化層２１５ｂの方が上部電極と接する第４の抵抗変化層２１５ａよりも酸素含有率が高い。よって、第１実施形態乃至第２実施形態で述べた理由により、下部電極と抵抗変化層との界面で抵抗変化現象が優先的に発現する。高抵抗化時には、上部電極を基準として下部電極へ正電圧が印加され、電流は下部電極から上部電極へと流れる。低抵抗化時には、上部電極を基準として下部電極へ負電圧が印加され、電流は上部電極から下部電極へと流れる。（第１実施形態乃至第３実施形態とは上下が逆になっている。）
第１の電流制限素子２０８および第２の電流制限素子２１８において、上部電極（第２の導電層２１０および第４の導電層２２０）の仕事関数（タングステン：φ１＝４．６ｅＶ）が、下部電極（第１の中間電極２０６および第２の中間電極２１６）の仕事関数（タンタル窒化物：φ２＝４．７８ｅＶ）より小さい。また、上部電極と半導体層とが接触する部分の面積は、下部電極と半導体層とが接触する部分の面積より大きい。よって、上部電極側が逆バイアスとなる場合の電流は、下部電極側が逆バイアスとなる場合の電流よりも大きくなる。すなわち、電流が下部電極から上部電極に流れる場合の方が、第１の電流制限素子２０８および第２の電流制限素子２１８の電流駆動能力は大きくなる。（第１実施形態乃至第３実施形態とは上下が逆になっている。）
［本実施形態の不揮発性記憶装置および不揮発性記憶素子の特徴］
本実施形態の不揮発性記憶装置４０および不揮発性記憶素子４１、４２では、抵抗変化型素子と電流制限素子とが直列に接続され、抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際（高抵抗化時）に電流制限素子に印加される電圧が、電流制限素子に印加される電圧の絶対値が等しい場合に電流制限素子により大きな電流が流れる極性となるように構成されている。具体的には、抵抗変化型素子を高抵抗化する場合、本実施形態では抵抗変化型素子の下部電極から上部電極へと電流が流れる。かかる方向の電流が流れるということは、対応する電流制限素子には、下部電極を基準として上部電極が負の電位となるような極性の電圧が印加されることを意味する。そして、下部電極を基準として上部電極が負の電位となる極性は、該電流制限素子の電流駆動能力が大きくなる極性である。
言い換えれば、抵抗変化型素子の抵抗変化層を低抵抗状態から高抵抗状態へと変化させるための電圧の方向が、電流制限素子の電流駆動能力が大きい方向と同一であり、抵抗変化型素子の抵抗変化層を高抵抗状態から低抵抗状態へと変化させるための電圧の方向が、電流制限素子の電流駆動能力が小さい方向と同一になるように、抵抗変化型素子の上部電極と電流制限素子の下部電極とが、同一部材で構成されている。
このような構成とすることにより、第１の配線２０１を基準として第２の配線２１１に負の電圧を印加する時（抵抗変化型素子２０４を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第１の配線２０１を基準として第２の配線２１１に正の電圧を印加する時（抵抗変化型素子２０４を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後で突然に大電流が流れることを、電流制限素子２０８により防止できる。
また、第２の配線２１１を基準として第３の配線２１１に負の電圧を印加する時（抵抗変化型素子２１４を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第２の配線２１１を基準として第３の配線２２１に正の電圧を印加する時（抵抗変化型素子２１４を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後、突然に大電流が流れることを電流制限素子２１８により防止できる。
したがって、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。
さらに、本実施形態の不揮発性記憶装置４０および不揮発性記憶素子４１、４２は、抵抗変化型素子の上部電極と電流制限素子の下部電極が同一部材で構成され、かつ抵抗変化型素子の下部電極および電流制限素子の半導体層および上部電極が、厚み方向から見て配線と同一形状で配線と重なるように形成されている。このため、微細化及び大容量化に適している。
［変形例］
本実施形態においても、第１実施形態に示したような変形例が可能である。
抵抗変化型素子と電流制限素子との配置（上下関係）を入れ換えて形成した場合には、抵抗変化型素子の下部電極と電流制限素子の上部電極とが同一部材（第２電極）となる。
全体の上下を入れ替えてもよい。すなわち、第１の配線２０１を基準として第２の配線２１１に正の電圧を印加する時に抵抗変化型素子２０４が高抵抗化するように、また第２の配線２１１を基準として第３の配線２２１に正の電圧を印加する時に抵抗変化型素子２１４が高抵抗化するように、不揮発性記憶装置４０および不揮発性記憶素子４１、４２が構成されてもよい。
あるいは、抵抗変化型素子２０４と抵抗変化型素子２１４とで、高抵抗化するときに流れる電流の方向が上下逆であってもよい。
［製造方法］
図１５乃至図１８は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図である。
図１５（ａ）は基板上に第１の配線および第１の導電層を形成するステップを示す図、図１５（ｂ）は第１の層間絶縁層とスルーホールと第１の抵抗変化層とを形成するステップを示す図、図１５（ｃ）は第２の抵抗変化層の材料を充填するステップを示す図、図１５（ｄ）は第１の中間電極を形成するステップを示す図、図１５（ｅ）は第１のコンタクトプラグを形成するステップを示す図である。
図１６（ａ）は第１の半導体層と第２の導電層と第２の配線と第３の導電層とを形成するステップを示す図、図１６（ｂ）は第２の層間絶縁層とスルーホールと第３の抵抗変化層とを形成するステップを示す図、図１６（ｃ）は第４の抵抗変化層の材料を充填するステップを示す図である。
図１７（ａ）は第２の中間電極を形成するステップを示す図、図１７（ｂ）は第２のコンタクトプラグを形成するステップを示す図、図１７（ｃ）は第２の半導体層と第４の導電層と第３の配線とを形成するステップを示す図である。
図１８（ａ）は第３の層間絶縁層と第３のコンタクトプラグ２２３と第４のコンタクトプラグとを形成するステップを示す図、図１８（ｂ）は第１の引き出し配線２２５および第２の引き出し配線２２６を形成するステップを示す図である。
図１５（ａ）に示すように、基板上に第１の配線および第１の導電層を形成するステップでは、トランジスタや下層配線などが形成されている基板２００上に、第１の配線２０１の材料（銅）および第１の導電層２０２の材料（白金）がこの順に積層された後、所望のマスクを用いてパターニングすることで、第１の配線２０１および第１の導電層２０２が形成される。

次に、図１５（ｂ）に示すように、第１の層間絶縁層とスルーホールと第１の抵抗変化層とを形成するステップでは、第１の配線２０１および第１の導電層２０２を被覆するように、基板２００の全面に、第１の層間絶縁層２０３が形成される。第１の層間絶縁層２０３を貫通して第１の導電層２０２に達するスルーホール（開口）が形成される。該スルーホールの底部に露出する第１の導電層２０２の上に、酸素含有率の高い酸素不足型のタンタル酸化物がスパッタ法を用いて積層され、第１の抵抗変化層２０５ｂが形成される。（第１の層間絶縁層２０３上に積層された不要な抵抗変化層はＣＭＰ法により除去される）。
次に、図１５（ｃ）に示すように、第２の抵抗変化層の材料を充填するステップでは、スルーホール中に、酸素含有率の低い酸素不足型のタンタル酸化物がスパッタ法を用いて充填される。（第１の層間絶縁層２０３上に積層された不要な抵抗変化層もまた、ＣＭＰ法により除去される）。
次に、図１５（ｄ）に示すように、第１の中間電極を形成するステップでは、酸素含有率の低い酸素不足型のタンタル酸化物の一部がエッチング法により除去され、第２の抵抗変化層２０５ａが完成する。第２の抵抗変化層２０５ａの上に形成された凹部に、タンタル窒化物からなる第１の中間電極２０６が、スパッタ法を用いて埋め込み形成される（第１の層間絶縁層２０３上に積層された不要なタンタル窒化物は、ＣＭＰ法により除去される）。
次に、図１５（ｅ）に示すように、第１のコンタクトプラグを形成するステップでは、第１の層間絶縁層２０３を貫通して第１の導電層２０２に達するコンタクトホールが形成される。該コンタクトホールがタングステンで充填されて、第１のコンタクトプラグ２０７が形成される。
次に、図１６（ａ）に示すように、第１の半導体層と第２の導電層と第２の配線と第３の導電層とを形成するステップでは、第１の層間絶縁層２０３上に第１の半導体層２０９の材料（シリコンあるいは窒化シリコン）、第２の導電層２１０の材料（タングステン）、第２の配線２１１の材料（銅）、第３の導電層２１２の材料（白金）がこの順に成膜される。その後、第１の中間電極２０６の上端面は被覆されかつ第１のコンタクトプラグ２０７の上端面は露出されるように、所望のマスクでパターニングが行われる。該パターニングは、厚み方向から見て第２の配線２１１が第１の配線２０１と直交するように行われる。これにより、第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とが完成する。
次に、図１６（ｂ）に示すように、第２の層間絶縁層とスルーホールと第３の抵抗変化層とを形成するステップでは、第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とを被覆するように、第１の層間絶縁層２０３の全面に、第２の層間絶縁層２１３が形成される。第２の層間絶縁層２１３を貫通して第３の導電層２１２に達するスルーホール（開口）が形成される。該スルーホールの底部に露出する第３の導電層２１２の上に、酸素含有率の高い酸素不足型のタンタル酸化物がスパッタ法を用いて積層され、第３の抵抗変化層２１５ｂが形成される（第２の層間絶縁層２１３上に積層された不要な抵抗変化層はＣＭＰ法により除去される）。
次に、図１６（ｃ）に示すように、第４の抵抗変化層の材料を充填するステップでは、スルーホール中に、酸素含有率の低い酸素不足型のタンタル酸化物がスパッタ法を用いて充填される（第２の層間絶縁層２１３上に積層された不要な抵抗変化層もまた、ＣＭＰ法により除去される）。
次に、図１７（ａ）に示すように、第２の中間電極を形成するステップでは、酸素含有率の低い酸素不足型のタンタル酸化物の一部がエッチング法により除去され、第４の抵抗変化層２１５ａが完成する。第４の抵抗変化層２１５ａの上に形成された凹部に、タンタル窒化物からなる第２の中間電極２１６が、スパッタ法を用いて埋め込み形成される（第２の層間絶縁層２１３上に積層された不要なタンタル窒化物は、ＣＭＰ法により除去される）。
次に、図１７（ｂ）に示すように、第２のコンタクトプラグを形成するステップでは、第２の層間絶縁層２１３を貫通して第３の導電層２１２に達するコンタクトホールが形成される。該コンタクトホールがタングステンで充填されて、第２のコンタクトプラグ２1７が形成される。
次に、図１７（ｃ）に示すように、第２の半導体層と第４の導電層と第３の配線とを形成するステップでは、第２の層間絶縁層２１３上に第２の半導体層２１９の材料（シリコンあるいは窒化シリコン）、第４の導電層２２０の材料（タングステン）、第３の配線２２１の材料（銅）がこの順に成膜される。その後、第２の中間電極２１６の上端面は被覆されかつ第２のコンタクトプラグ２１７の上端面は露出されるように、所望のマスクでパターニングが行われる。該パターニングは、厚み方向から見て第３の配線２２１が第２の配線２１１と直交するように行われる。
次に、図１８（ａ）に示すように、第３の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップでは、第２の半導体層２１９と第４の導電層２２０と第３の配線２２１とを被覆するように、第２の層間絶縁層２１３の全面に、第３の層間絶縁層２２２が形成される。第３の層間絶縁層２２２を貫通して第２のコンタクトプラグ２１７および第３の配線２２１の上端面に達するコンタクトホール（開口）が形成される。それぞれのコンタクトホールにタングステンが充填され、第３のコンタクトプラグ２２３および第４のコンタクトプラグ２２４が形成される（第３の層間絶縁層２２２上に積層された不要なタングステンはＣＭＰ法により除去される）。
次に、図１８（ｂ）に示すように、第１の引き出し配線２２５および第２の引き出し配線２２６を形成するステップでは、第３の層間絶縁層２２２上に、第３のコンタクトプラグ２２３および第４のコンタクトプラグ２２４のそれぞれの上端面が被覆されるように、引き出し配線２２５および引き出し配線２２６が所望のマスクでパターニングされる。

以上のような製造方法とすることにより、安定に抵抗変化動作をし、かつ微細化、多層化に適した抵抗変化型の不揮発性記憶装置を実現することができる。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び機能の詳細を実質的に変更できる。

本発明の不揮発性記憶素子および不揮発性記憶装置は、抵抗変化動作を安定にし、またクロスポイントメモリの漏れ電流を低減できる抵抗変化型の不揮発性記憶素子および不揮発性記憶装置として有用である。

１０ 本発明の第１実施形態に係る不揮発性記憶装置
１１ 本発明の第１実施形態に係る不揮発性記憶素子
２０ 本発明の第２実施形態に係る不揮発性記憶装置
２１ 本発明の第２実施形態に係る不揮発性記憶素子
３０ 本発明の第３実施形態に係る不揮発性記憶装置
３１ 本発明の第３実施形態に係る不揮発性記憶素子
４０ 本発明の第４実施形態に係る不揮発性記憶装置
４１ 本発明の第４実施形態に係る不揮発性記憶素子
４２ 本発明の第４実施形態に係る不揮発性記憶素子
５０ 従来の抵抗変化型素子を搭載した不揮発性記憶装置
１００ 基板
１０１ 第１の配線
１０２ 第１の層間絶縁層
１０３ 第１のコンタクトプラグ
１０４ 第２のコンタクトプラグ
１０５ 抵抗変化型素子
１０６ 抵抗変化型素子の下部電極
１０７ 抵抗変化層
１０７ａ 酸素含有量の低い抵抗変化層（第１の層）
１０７ｂ 酸素含有量の高い抵抗変化層（第２の層）
１０８ 抵抗変化型素子の上部電極
１０９ 第２の層間絶縁層
１１０ 第３のコンタクトプラグ
１１１ 第４のコンタクトプラグ
１１２ 電流制限素子
１１３、１１３ａ 電流制限素子の下部電極
１１４、１１４ａ 半導体層
１１５、１１５ａ 電流制限素子の上部電極
１１６ 第３の層間絶縁層
１１７ 第５のコンタクトプラグ
１１８ 第６のコンタクトプラグ
１１９ 第２の配線
１２０ 引き出し配線
１２１、１２２ レジストパターン
２００ 基板
２０１ 第１の配線
２０２ 第１の導電層
２０３ 第１の層間絶縁層
２０４ 第１の抵抗変化型素子
２０５ａ 第１の酸素含有率の低い抵抗変化層
２０５ｂ 第１の酸素含有率の高い抵抗変化層
２０６ 第１の中間電極
２０７ 第１のコンタクトプラグ
２０８ 第１の電流制限素子
２０９ 第１の半導体層
２１０ 第２の導電層
２１１ 第２の配線
２１２ 第３の導電層
２１３ 第２の層間絶縁層
２１４ 第２の抵抗変化型素子
２１５ａ 第２の酸素含有率の低い抵抗変化層
２１５ｂ 第２の酸素含有率の高い抵抗変化層
２１６ 第２の中間電極
２１７ 第２のコンタクトプラグ
２１８ 第２の電流制限素子
２１９ 第２の半導体層
２２０ 第４の導電層
２２１ 第３の配線
２２２ 第３の層間絶縁層
２２３ 第３のコンタクトプラグ
２２４ 第４のコンタクトプラグ
２２５ 第１の引き出し配線
２２６ 第２の引き出し配線
３１０ 上部配線（ビット線）
３２０ 下部配線（ワード線）
３３０ 抵抗変化層
３４０ 上部電極
３５０ 下部電極
３６０ 抵抗変化型素子
３７０ 非線形素子（バリスタ）
３８０ メモリセル
本発明は、電圧パルスの印加により安定に保持する抵抗値が変化する抵抗変化型素子を有する不揮発性記憶素子および不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化型素子（ＲｅＲＡＭ）を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化型素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。抵抗変化型素子は電気的刺激によって生じる熱によって結晶状態が変わることを原因として抵抗値が変化する相変化型素子（ＰＣＲＡＭ）と異なり、電気的刺激が直接的に、すなわち電子の授受を介して抵抗変化材料の酸化還元状態を変化させることによって、素子の抵抗値を変化させる。
この抵抗変化型素子を搭載した大容量不揮発メモリの一例として、クロスポイント型の不揮発性記憶素子が提案されている。微細化に適した構造の素子であり、記憶部としての抵抗変化膜と、電流制限素子としてバリスタなどの非線形素子を用いた構成の素子が開示されている（例えば、特許文献１参照）。
図１９は、従来の抵抗変化型素子を搭載した不揮発性記憶装置を示す図である。この図は、ビット線３１０とワード線３２０と、これらの各交点に形成されるメモリセル３８０からなるクロスポイントメモリセルアレイにおいて、ビット線３１０方向に沿ったメモリセル３８０の断面図を示したものである。電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化層３３０が上部電極３４０と下部電極３５０に挟まれて、抵抗変化型素子３６０を形成している。抵抗変化型素子３６０の上部に、双方向に電流を流せる非線形の電流・電圧特性を有する２端子の非線形素子３７０が形成されており、抵抗変化型素子３６０と非線形素子３７０の直列回路でメモリセル３８０を形成する。非線形素子３７０は、ダイオード等のように電圧変化に対する電流変化が一定でない非線形の電流−電圧特性を有する２端子素子である。また、上部配線となるビット線３１０は非線形素子３７０と電気的に接続されており、下部配線となるワード線３２０は、抵抗変化型素子３６０の下部電極３５０と電気的に接続されている。この非線形素子３７０では、メモリセル３８０の書き換え時に双方向に電流が流れるため、例えば、双方向（正電圧側と負電圧側の両方）に対称で非線形な電流−電圧特性を有するバリスタ（ＺｎＯやＳｒＴｉＯ３など）が用いられている。以上の構成により、抵抗変化型素子３６０の書き換えに必要な電流密度、３０ｋＡ／ｃｍ２以上の電流を流すことができ、大容量化を実現できるとしている。
特開２００６−２０３０９８号公報
しかしながら、従来のバリスタのように双方向に対称で非線形な電流・電圧特性を有する電流制限素子を搭載したクロスポイントメモリでは、抵抗変化動作（電圧を印加することで高抵抗状態と低抵抗状態との間を可逆的に遷移すること）が不安定になり、場合によっては過電流により、抵抗変化型素子もしくは電流制限素子が破壊されるという課題があった。
また、書き換えに必要な電流を得ようと電流駆動能力の高い電流制限素子を用いた場合には、クロスポイントメモリ固有の課題の一つである非選択セルの漏れ電流が増大し、選択セルの書き換え、読み出しを困難にするという課題もあった。
本発明は、上記の課題を解決するもので、抵抗変化動作を安定にし、またクロスポイントメモリの漏れ電流を低減できる抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を提供することを目的とする。
本発明者らは、従来の抵抗変化型の不揮発性記憶素子において抵抗変化動作を安定化し、漏れ電流を低減するために、鋭意検討を行った。その結果以下の点に気づいた。
極性の異なる電圧を印加することで高抵抗状態と低抵抗状態との間を可逆的に遷移するバイポーラ型の抵抗変化型素子は、低抵抗状態から高抵抗状態に変化させる時（高抵抗化時：リセット動作時）の電流および電圧が、高抵抗状態から低抵抗状態に変化させる時（低抵抗化時：セット動作時）の電流および電圧に比べて大きい。すなわち、バイポーラ方の抵抗変化型素子は、極性に対して非対称な電流−電圧特性を有する。
かかる特性を有する抵抗変化型素子と、双方向に対称な電流制限素子（印加電圧の絶対値が小さい場合には抵抗が大きく、印加電圧の絶対値が大きくなると共に電流−電圧曲線の傾き（ΔＩ／ΔＶ）が大きくなる素子）とを接続した場合を考える。このとき、高抵抗化に必要な電流を流すことができるよう、電流制限素子の電流駆動能力を高めに設定すると、低抵抗化時には相対的に電流制限素子による電流制限が不十分となり、抵抗変化型素子に過剰な電流が流れてしまう。また、非選択セルを流れる漏れ電流が大きくなり、選択セルについてのデータの書込や読み出しが困難となる。一方、低抵抗化時に適切な電流制限がされるように電流制限素子の電流駆動能力を低めに設定すれば、高抵抗化時に十分な電流が抵抗変化型素子に流れず、高抵抗状態への遷移が不十分となる。これが、上述した不具合を引き起こす原因と考えられる。かかる不具合は、抵抗変化型素子の特性に合わせて、電圧の極性に応じた非対称な電流−電圧特性を有する電流制限素子を直列に接続することにより解決される。
すなわち、上記課題を解決するために、本発明の不揮発性記憶素子は、極性の異なる電気的信号を印加することにより低抵抗状態と高抵抗状態との間を可逆的に遷移する抵抗変化型素子と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって極性が前記第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる電流制限素子とを備え、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する、酸素不足型の遷移金属酸化物からなる抵抗変化層とを備え、前記抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に前記電流制限素子に印加される電圧の極性が前記第１の極性となるように、前記抵抗変化型素子と前記電流制限素子とが直列に接続され、前記第１の電極と前記第２の電極との間に電気的信号を印加したときに抵抗変化現象の発現する界面が、前記第１の電極と前記抵抗変化層との界面、および、前記第２の電極と前記抵抗変化層との界面のうち、一方の界面に固定されている。
かかる構成では、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
本発明の他の不揮発性記憶素子は、極性の異なる電気的信号を印加することにより低抵抗状態と前記低抵抗状態よりも抵抗値の大きな高抵抗状態との間を可逆的に遷移する抵抗変化型素子と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって極性が前記第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる、非対称な特性を有する双方向型の電流制限素子とを備え、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する、酸素不足型の遷移金属酸化物からなる抵抗変化層とを備え、前記抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に前記抵抗変化型素子に流れる電流の方向と、前記電流制限素子に前記第１の電流が流れる時の電流の方向とが一致するように、前記抵抗変化型素子と前記電流制限素子とが直列に接続され、前記第１の電極と前記第２の電極との間に電気的信号を印加したときに抵抗変化現象の発現する界面が、前記第１の電極と前記抵抗変化層との界面、および、前記第２の電極と前記抵抗変化層との界面のうち、一方の界面に固定されている。
かかる構成では、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、前記電流制限素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極との間に介在する半導体層とを備え、前記第３の電極と前記第４の電極との間に前記第３の電極を基準として前記第４の電極の電位が正となるような極性が前記第１の極性となるように構成され、以下の（Ａ）または（Ｂ）のいずれかを満たすように構成されていてもよい。
（Ａ）前記第２の電極と前記第３の電極とが前記抵抗変化層および前記半導体層のいずれをも介せずに接続されている。
（Ｂ）前記第１の電極と前記第４の電極とが前記抵抗変化層および前記半導体層のいずれをも介せずに接続されている。
かかる構成でも、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、前記電流制限素子は、第３の電極と、前記第１の電極と、前記第３の電極と前記第１の電極との間に介在する半導体層とを備え、前記第３の電極と前記第１の電極との間に前記第３の電極を基準として前記第１の電極の電位が正となる極性が前記第１の極性となるように構成されていてもよい。あるいは上記不揮発性記憶素子において、前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に前記第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、前記電流制限素子は、前記第２の電極と、第４の電極と、前記第２の電極と前記第４の電極との間に介在する半導体層とを備え、前記第２の電極と前記第４の電極との間に前記第２の電極を基準として前記第４の電極の電位が正となる極性が前記第１の極性となるように構成されていてもよい。
かかる構成ではさらに、抵抗変化型素子と電流制限素子とで電極が共通化されることで、製造プロセスが単純化されると共に、より高密度な記憶装置が実現できる。
上記不揮発性記憶素子において、前記第１の電極は第１の材料で構成され、前記第２の電極は第２の材料で構成され、前記第１の材料の標準電極電位をＶ１とし、前記第２の材料の標準電極電位をＶ２とし、前記酸素不足型の遷移金属酸化物における当該遷移金属の標準電極電位をＶｔとするとき、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２を満たしてもよい。
かかる構成では、抵抗変化型素子の電極材料を適切に選択することで、抵抗変化層の抵抗変化する領域を、より高い標準電極電位Ｖ２を有する第２電極との界面に固定することができ、遷移金属酸化物の標準電極電位Ｖｔより低い標準電極電位Ｖ１を有する第１電極との界面での誤動作を抑制することができる。即ち、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記抵抗変化層は、前記第１の電極と物理的に接触しＭＯｘ（Ｍは遷移金属元素）で表される組成を有する第１の層と、前記第２の電極と物理的に接触しＭＯｙで表される組成を有する第２の層とを備え、ｘ＜ｙを満たしてもよい。
かかる構成では、抵抗変化層の変化する領域をより酸素含有率が高い第２電極との界面に固定することができる。抵抗変化動作のメカニズムは、電極界面近傍における酸素の酸化・還元が支配的であり、酸化・還元に寄与できる酸素が多い界面で優先的に動作するからである。この構成においても、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
上記不揮発性記憶素子において、前記半導体層はｎ型半導体からなり、前記第３の電極と前記第４の電極とは異なる材料で構成され、前記半導体層の電子親和力をχｓとし、前記第３の電極の仕事関数をφ１とし、前記第４の電極の仕事関数をφ２とするとき、χｓ＜φ１＜φ２を満たしてもよい。
かかる構成では、半導体層と第３の電極との間のショットキー障壁と、半導体層と第４の電極との間のショットキー障壁とで、高さが異なることになる。ダイオード素子の電流駆動能力は半導体層と金属界面の逆バイアスが印加した方向の電流によって決定されるので、より障壁の低い第３電極に逆バイアスがかかる方向の電流駆動能力が高くなる。この場合には、第４電極から第３電極の方向に電流が流れる場合に、逆の方向に比べてより電流が流れやすくなる。抵抗変化層と第２電極との界面で抵抗変化する場合には、抵抗変化素子の第１電極とダイオード素子の第４電極とが接続されることが好ましい。もしくは抵抗変化素子の第２電極とダイオード素子の第３電極とが接続されることが好ましい。このような接続をすることにより、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、上部電極と下部電極とで半導体層との接触面積を異ならせる必要がないので、同一マスクを用いてダイオード素子を形成することができ、プロセスコストの低減、微細化の点で有利である。
上記不揮発性記憶素子において、前記半導体層はｎ型半導体からなり、前記第３の電極と前記第１の電極とは異なる材料で構成され、前記半導体層の電子親和力をχｓとし、前記第３の電極の仕事関数をφ１とし、前記第１の電極の仕事関数をφ２とするとき、χｓ＜φ１＜φ２を満たしてもよい。あるいは上記不揮発性記憶素子において、前記半導体層はｎ型半導体からなり、前記第２の電極と前記第４の電極とは異なる材料で構成され、前記半導体層の電子親和力をχｓとし、前記第２の電極の仕事関数をφ１とし、前記第４の電極の仕事関数をφ２とするとき、χｓ＜φ１＜φ２を満たしてもよい。
かかる構成でも、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、上部電極と下部電極とで半導体層との接触面積を異ならせる必要がないので、同一マスクを用いてダイオード素子を形成することができ、プロセスコストの低減、微細化の点で有利である。
上記不揮発性記憶素子において、前記第３の電極と前記半導体層とが接触する部分の面積をＳ１とし、前記第４の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、Ｓ１＞Ｓ２を満たしてもよい。
かかる構成では、より接触面積の大きい第３電極に逆バイアスがかかる方向の電流駆動能力が高くなる。この場合にも、第４電極から第３電極の方向により電流が流れるので、抵抗変化層と第２電極との界面で抵抗変化する場合には、抵抗変化素子の第１電極とダイオード素子の第４電極を接続する、もしくは抵抗変化素子の第２電極とダイオード素子の第３電極を接続することが好ましい。このような接続をすることにより、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、前述のように電流制限素子の上部電極と下部電極とで電極材料を異ならせる必要がないので、新たな汚染源ともなりうる金属を半導体に導入することもなく、製造方法上の点で有利である。
上記不揮発性記憶素子において、前記第３の電極と前記半導体層とが接触する部分の面積をＳ１とし、前記第１の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、Ｓ１＞Ｓ２を満たしてもよい。あるいは上記不揮発性記憶素子において、前記第２の電極と前記半導体層とが接触する部分の面積をＳ１とし、前記第４の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、Ｓ１＞Ｓ２を満たしてもよい。
かかる構成でも、高抵抗化させるリセット動作時には必要とする大きい電流が十分得られ、また低抵抗化させるセット動作時には、あまり電流が流れずに必要最低限の電流を流すことができ、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。また、前述のように電流制限素子の上部電極と下部電極とで電極材料を異ならせる必要がないので、新たな汚染源ともなりうる金属を半導体に導入することもなく、製造方法上の点で有利である。
上記不揮発性記憶素子において、前記遷移金属酸化物がタンタル酸化物またはハフニウム酸化物であってもよい。
かかる構成では、動作の高速性に加え、安定して可逆的な書き換えが可能な特性と良好な抵抗値のリテンション特性とを有する。特にタンタル酸化物を用いた場合には、通常のＳｉ半導体プロセスと親和性の高い製造プロセスで不揮発性記憶装置を製造できる。
また、本発明の不揮発性記憶装置は、基板と、前記基板の上に互い平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点のそれぞれに対応して前記第１の配線と前記第２の配線とを電気的に接続するように設けられた複数の、上記不揮発性記憶素子と、を備えた、クロスポイント型の不揮発性記憶装置である。
かかる構成により、抵抗変化動作を安定にすることに加えて、漏れ電流を低減できるクロスポイントメモリ型の不揮発性記憶装置を提供することができる。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明の抵抗変化型の不揮発性記憶素子および不揮発性記憶装置は、バイポーラ型の抵抗変化型素子を備えた不揮発性記憶素子において、抵抗変化動作を安定にするという効果を奏する。また、かかる不揮発性記憶素子をクロスポイントメモリセルアレイに適用した場合には、非選択セルの漏れ電流を低減できるという効果を奏する。
図１は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図２は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す上面図である。 図３は抵抗変化型素子の特性を示す図であって、図３（ａ）は抵抗変化型素子１０５の電流−電圧特性の一例を示したグラフ、（ｂ）は抵抗変化型素子１０５に電気的パルスを印加した場合における抵抗値の変化の一例を示したグラフである。 図４は対称な電流−電圧特性を有する電流制限素子の説明図であって、図４（ａ）は同一金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子の厚み方向のエネルギーバンド図、図４（ｂ）は図４（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。 図５は非対称な電流−電圧特性を有する電流制限素子の説明図であって、図５（ａ）は電流制限素子１１２（互いに異なる金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子）の厚み方向のエネルギーバンド図、図５（ｂ）は図５（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。 図６は、電流制限素子における、各界面における電圧の分圧関係と電流とを示す図であり、図６（ａ）は、図４に示した対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図、図６（ｂ）は、図５に示した非対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図である。 図７は、本発明の第１実施形態に係る不揮発性記憶装置の回路を説明する図であって、図７（ａ）は、本発明の第１実施形態に係る不揮発性記憶装置の回路図、図７（ｂ）は図７（ａ）の選択セルを基準にした場合に選択セル及び非選択セルに流れる電流を示す等価回路図である。 図８は、選択しうる金属および半導体層の一例を示す表である。 図９は、本実施形態の不揮発性記憶装置１０の製造方法を示す工程図であって、図９（ａ）は基板上に第１の配線を形成するステップを示す図、図９（ｂ）は第１の層間絶縁層と第１のコンタクトプラグと第２のコンタクトプラグとを形成するステップを示す図、図９（ｃ）は抵抗変化型素子を形成するステップを示す図、図９（ｄ）は第２の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップを示す図である。 図１０は、本実施形態の不揮発性記憶装置１０の製造方法を示す工程図であって、図１０（ａ）は電流制限素子を形成するステップを示す図、図１０（ｂ）は第３の層間絶縁層と第５のコンタクトプラグと第６のコンタクトプラグとを形成するステップを示す図、図１０（ｃ）は第２の配線と引き出し配線とを形成するステップを示す図である。 図１１は、本発明の第２実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図１２は、本発明の第３実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図１３は、本実施形態の不揮発性記憶装置３０の要部の製造方法を示す工程図であって、図１３（ａ）は第２の層間絶縁層上に導電層と半導体層と導電層とをこの順に形成するステップを示す図、図１３（ｂ）は導電層上にレジストパターンを形成するステップを示す図、図１３（ｃ）は電流制限素子の上部電極を形成するステップを示す図、図１３（ｄ）は半導体層上に所望のマスクを用いてレジストパターンを形成するステップを示す図、図１３（ｅ）は電流制限素子の半導体層および下部電極を形成するステップを示す図である。 図１４は、本発明の第４実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。 図１５は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１５（ａ）は基板上に第１の配線および第１の導電層を形成するステップを示す図、図１５（ｂ）は第１の層間絶縁層とスルーホールと第１の抵抗変化層とを形成するステップを示す図、図１５（ｃ）は第２の抵抗変化層の材料を充填するステップを示す図、図１５（ｄ）は第１の中間電極を形成するステップを示す図、図１５（ｅ）は第１のコンタクトプラグを形成するステップを示す図である。 図１６は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１６（ａ）は第１の半導体層と第２の導電層と第２の配線と第３の導電層とを形成するステップを示す図、図１６（ｂ）は第２の層間絶縁層とスルーホールと第３の抵抗変化層とを形成するステップを示す図、図１６（ｃ）は第４の抵抗変化層の材料を充填するステップを示す図である。 図１７は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１７（ａ）は第２の中間電極を形成するステップを示す図、図１７（ｂ）は第２のコンタクトプラグを形成するステップを示す図、図１７（ｃ）は第２の半導体層と第４の導電層と第３の配線とを形成するステップを示す図である。 図１８は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図であって、図１８（ａ）は第３の層間絶縁層と第３のコンタクトプラグ２２３と第４のコンタクトプラグとを形成するステップを示す図、図１８（ｂ）は第１の引き出し配線２２５および第２の引き出し配線２２６を形成するステップを示す図である。 図１９は、従来の抵抗変化型素子を搭載した不揮発性記憶装置を示す図である。
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、図面中で同じ符号が付されているものは、説明を省略する場合がある。また図面は、理解しやすくするために、それぞれの構成要素を模式的に示している。したがって、各部材の正確な形状や大きさの比率を示すものではない。
（第１実施形態）
［概略構成］
図１は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。図２は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す上面図である。図２において１Ａ−１Ａ’で示された一点鎖線の断面を矢印方向に見た断面図が図１に相当する。
図１に示すように本実施形態の不揮発性記憶装置１０は、概略として、基板１００と、基板１００の主面上において互いに平行にかつ第１の方向（図１および図２において左右方向）に延びるように形成された複数の第１の配線１０１と、該複数の第１の配線１０１の上方に基板１００の主面と平行な面内において互いに平行にかつ第２の方向（図１において紙面に垂直な方向、図２において上下方向）に延びるようにかつ該複数の第１の配線１０１と立体交差するように形成された複数の第２の配線１１９と、第１の配線１０１と第２の配線１１９との立体交差点のそれぞれに対応して第１の配線１０１と第２の配線１１９とを接続（電気的に接続、以下同様）するように設けられた不揮発性記憶素子１１と、を備えている。
不揮発性記憶素子１１は、抵抗変化型素子１０５と、電流制限素子１１２と、抵抗変化型素子１０５および電流制限素子１１２を接続する第３のコンタクトプラグ１１０と、を備えている。
抵抗変化型素子１０５は、下部電極１０６（第１の電極）と、上部電極１０８（第２の電極）と、下部電極１０６と上部電極１０８との間に介在する抵抗変化層１０７とを備えている。下部電極１０６と抵抗変化層１０７とは物理的に接触しており、上部電極１０８と抵抗変化層１０７とは物理的に接触している。
電流制限素子１１２は、下部電極１１３（第３の電極）と、上部電極１１５（第４の電極）と、下部電極１１３と上部電極１１５との間に介在する半導体層１１４とを備えている。下部電極１１３と半導体層１１４とは物理的に接触しており、上部電極１１５と半導体層１１４とは物理的に接触している。
基板１００の上には、第１の配線１０１を覆うように第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２の上に、第１の配線１０１の積層方向（図１の上方向：以下、厚み方向）から見て第１の電極配線１０１の上に等間隔で並ぶように、複数の抵抗変化型素子１０５が形成されている。第１の配線１０１とその上方にある抵抗変化型素子１０５の下部電極１０６とは、第１の層間絶縁層１０２を貫通するように形成された第１のコンタクトプラグ１０３によって接続されている。
第１の層間絶縁層１０２の上には、抵抗変化型素子１０５を覆うように第２の層間絶縁層１０９が形成されている。第２の層間絶縁層１０９の上に、厚み方向から見て抵抗変化型素子１０５と重なるように、複数の電流制限素子１１２が形成されている。第３のコンタクトプラグ１１０は、抵抗変化型素子１０５の上部電極１０８と電流制限素子１１２の下部電極１１３とを、抵抗変化層１０７および半導体層１１４のいずれをも介せずに接続（ショート）する。
第２の層間絶縁層１０９の上には、電流制限素子１１２を覆うように第３の層間絶縁層１１６が形成されている。第３の層間絶縁層１１６の上に、厚み方向から見て第１の電極配線と直交するようにかつ抵抗変化型素子１０５および電流制限素子１１２と重なるように、第２の配線１１９が形成されている。第２の配線１１９とその下方にある電流制限素子１１２の上部電極１１５とは、第３の層間絶縁層１１６を貫通するように形成された第５のコンタクトプラグ１１７によって接続されている。
また第３の層間絶縁層１１６の上には、厚み方向から見て不揮発性記憶素子１１が並ぶ領域の外に、第２の配線１１９と平行に、すなわち第２の方向に延びるように、引き出し配線１２０が形成されている。第１の配線１０１と引き出し配線１２０とを接続するように、第２のコンタクトプラグ１０４と、第４のコンタクトプラグ１１１と、第６のコンタクトプラグ１１８とが、それぞれ第１の層間絶縁層１０２、第２の層間絶縁層１０９、第３の層間絶縁層１１６を貫通するように形成されている。すなわち、第２のコンタクトプラグ１０４と第４のコンタクトプラグ１１１と第６のコンタクトプラグ１１８とは、この順に積層されて互いに接続されることによりスタックコンタクトを形成し、第１の配線１０１と引き出し配線１２０とを接続する。
第１の配線１０１と第２の配線１１９と引き出し配線１２０とは、例えばアルミにより構成される。第１の層間絶縁層１０２と第２の層間絶縁層１０９と第３の層間絶縁層１１６とは、例えば酸化シリコンにより構成される。第１のコンタクトプラグ１０３と第２のコンタクトプラグ１０４と第３のコンタクトプラグ１１０と第４のコンタクトプラグ１１１と第５のコンタクトプラグ１１７と第６のコンタクトプラグ１１８とは、例えばタングステンにより構成される。
かかる構成により、不揮発性記憶装置１０を厚み方向からみると、互いに交差する第１の配線１０１と第２の配線１１９との立体交差点のそれぞれに不揮発性記憶素子１１が設けられている、いわゆるクロスポイント型のメモリセルアレイを備えた不揮発性記憶装置が実現される。
［抵抗変化型素子の構成］
本実施形態の抵抗変化型素子１０５において、抵抗変化層１０７は、酸素不足型の遷移金属酸化物（化学量論的な酸化物と比較して酸素の含有量［原子比：総原子数に占める酸素原子数の割合］が少ない遷移金属酸化物）を含む。好ましくは抵抗変化層１０７は、タンタルの酸素不足型酸化物（ＴａＯｘ：０＜ｘ＜２．５）またはハフニウムの酸素不足型酸化物（ＨｆＯｘ：０＜ｘ＜２）からなる遷移金属酸化物を含む。より好ましくは抵抗変化層１０７は、タンタルの酸素不足型酸化物またはハフニウムの酸素不足型酸化物で構成される。
これらの抵抗変化層は、可逆的に安定した書き換え特性を有し、抵抗変化現象を利用した不揮発性記憶素子を得ることを目的として発明されたものであ。それぞれ関連特許出願２００７−２６７５８３号、および関連特許出願２００７−２６７６８４号で詳細に説明されている。
本実施形態の抵抗変化型素子１０５において、下部電極１０６を構成する材料（第１の材料）の標準電極電位をＶ１、上部電極１０８を構成する材料（第２の材料）の標準電極電位をＶ２、抵抗変化層１０７に含まれる酸素不足型の遷移金属酸化物において、当該遷移金属自体（当該遷移金属の酸化数がゼロの場合）の標準電極電位をＶｔとすると、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす。
Ｖｔ＜Ｖ２を満たすことにより、上部電極１０８の材料が抵抗変化層１０７の材料よりも酸化されにくくなる。その結果、上部電極１０８と抵抗変化層１０７との界面において電子の授受が発生する際、上部電極１０８の材料は酸化還元されず、抵抗変化層１０７の材料が酸化還元される。これにより、抵抗変化層１０７の酸化状態が変化し、抵抗変化現象が発現する。
Ｖ１＜Ｖ２の関係を満たすことにより、電極界面における酸化・還元反応が、上部電極１０８側で優先的に発現する。即ち、抵抗変化現象が発現する界面を上部電極側に固定できる。
高抵抗化時（リセット動作時）には、下部電極１０６を基準として上部電極１０８側に正の電圧（正極性の電気的信号）が印加され、電流は上部電極１０８から下部電極１０６へと流れる。これにより、上部電極側では抵抗変化層１０７から電極へと電子が奪われることにより、抵抗変化層１０７の材料が酸化され、抵抗値が上昇する。
低抵抗化時（セット動作時）には、下部電極１０６を基準として上部電極１０８側に負の電圧（負極性の電気的信号）が印加され、電流は下部電極１０６から上部電極１０８へと流れる。これにより、上部電極側では電極から抵抗変化層１０７へと電子が付与されることにより、抵抗変化層１０７の材料が還元され、抵抗値が低下する。
下部電極１０６には例えばタンタル窒化物（ＴａＮ）、上部電極１０８には例えば白金（Ｐｔ）を用いることができる。下部電極の標準電極電位をＶ１とすると、Ｖ１＝０．４８Ｖ（タンタル窒化物の標準電極電位）である。上部電極の標準電極電位をＶ２とすると、Ｖ２＝１．１８Ｖ（白金の標準電極電位）である。
抵抗変化層１０７がタンタル酸化物の場合には、Ｖｔ＝−０．６Ｖ（タンタルの標準電極電位）である。よって、Ｖｔ＜Ｖ２および、Ｖ１＜Ｖ２の関係を満たす。
抵抗変化層１０７がハフニウム酸化物の場合には、Ｖｔ＝−１．５５Ｖ（ハフニウムの標準電極電位）である。やはりＶｔ＜Ｖ２、Ｖ１＜Ｖ２の関係を満たす。
抵抗変化層の厚みは例えば３０ｎｍとできる。
［抵抗変化型素子の特性］
以下では、抵抗変化層１０７の材料としてタンタル酸化物（膜厚：約３０ｎｍ）を用いた場合の抵抗変化型素子１０５の特性について述べる。図３は抵抗変化型素子の特性を示す図であって、図３（ａ）は抵抗変化型素子１０５の電流−電圧特性の一例を示したグラフ、（ｂ）は抵抗変化型素子１０５に電気的パルスを印加した場合における抵抗値の変化の一例を示したグラフである。
図３（ａ）に示すように、下部電極１０６を基準として上部電極１０８に正の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ａ点で低抵抗状態から高抵抗状態へ変化する（高抵抗化）。Ａ点における電圧は＋０．９Ｖ程度、電流は＋９ｍＡ程度である。次に、高抵抗状態にある抵抗変化型素子に対して、下部電極１０６を基準として上部電極１０８に負の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ｃ点で高抵抗状態から低抵抗状態へ変化する（低抵抗化）。Ｃ点における電圧は−０．７Ｖ程度、電流は−０．１ｍＡ程度である。
高抵抗状態は、低抵抗状態よりも抵抗値（下部電極１０６と上部電極１０８との間の抵抗値）の高い状態を言う。逆に、低抵抗状態は、高抵抗状態よりも抵抗値が低い状態を言う。
抵抗変化型素子１０５を高抵抗化させるためには、Ａ点に到達するように、９ｍＡ程度の電流を流す必要がある。一方、低抵抗化させるためには、Ｃ点に到達させればよく、０．１ｍＡ程度の電流しか流す必要がない。すなわち、抵抗変化型素子１０５は、高抵抗化に必要な電流が、低抵抗化に必要な電流よりも大きいという特性を示す。
図３（ｂ）は、下部電極１０６と上部電極１０８の間に、下部電極１０６を基準として上部電極１０８に、電圧が＋１．５Ｖでパルス幅が１００ｎｓｅｃの電気的パルス（電気的信号）と、電圧が−１．２Ｖでパルス幅が１００ｎｓｅｃの電気的パルスとを交互に印加した時の、抵抗変化型素子１０５の抵抗値（下部電極１０６と上部電極１０８との間の抵抗値）の測定結果の一例である。図に示すように、電圧が＋１．５Ｖである電気的パルスを印加すると抵抗値は１２００〜１５００Ω程度（高抵抗状態）となる。逆に、電圧が−１.２Ｖの電気的パルスを印加すると抵抗値は１５０Ω程度（低抵抗状態）となる。高抵抗状態と低抵抗状態との間では、抵抗値に約１桁の違いが生じる。このように、抵抗変化型素子１０５が安定に抵抗変化を繰り返すとき、高抵抗化時に印加される電気的パルスの電圧の絶対値が、低抵抗化時に印加される電気的パルスの電圧の絶対値よりも大きい、という特性を示す。
以上のように、抵抗変化型素子１０５は、極性に対して非対称の特性を有する。
［電流制限素子の構成］
上述の構成における電流制限素子１１２の構成は、タングステンからなる下部電極１１３、ｎ型半導体のシリコンからなる半導体層１１４、タンタル窒化物からなる上部電極１１５からなる。半導体層１１４の厚みは例えば３〜２０ｎｍとできる。タングステンの仕事関数は４．６ｅＶ、シリコンの電子親和力は３．７８ｅＶ、タンタル窒化物の仕事関数は４．７６ｅＶである。下部電極の仕事関数をφ１、半導体層の電子親和力をχｓ、上部電極の仕事関数をφ２とすると、χｓ＜φ１＜φ２を満たす。かかる構成により、非対称な特性を有する双方向型の電流制限素子（ＭＳＭダイオード素子）を実現することができる。
［電流制限素子の特性］
電流制限素子１１２は、金属−半導体界面に形成されるショットキー障壁を利用したＭＳＭダイオードである。電流制限素子１１２は、電圧の極性に応じた非対称な電流−電圧特性を有する。すなわち、下部電極１１３を基準として上部電極１１５に、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が正極性（第１の極性）である電圧を印加したときに流れる電流を第１の電流とし、絶対値が第１の値であって極性が負極性（第１の極性と異なる第２の極性）である電圧を印加したときに流れる電流を第２の電流とするとき、第１の電流が第２の電流より大きくなるような電流−電圧特性を有する。つまり電流制限素子１１２は、第１の極性の電圧を印加した時の方が、第２の極性の電圧を印加した時よりも、電流駆動能力が高い。例えば、該所定の電圧値を１Ｖとすれば、０＜ａ＜１となる任意のａに対し（すなわち、０より大きく１より小さい区間の全範囲において）、下部電極を基準として上部電極に＋ａＶの電圧を印加した場合に流れる電流が、下部電極を基準として上部電極に−ａＶの電圧を印加した場合に流れる電流よりも大きくなるという特性を有する。
電流制限素子とは、後に説明する図４（ａ）および図４（ｂ）に示されているように、第１の極性および第２の極性のいずれにおいても、印加される電圧の絶対値が大きくなるほど、流れる電流の絶対値も大きくなるという電流電圧特性（単調増加特性）と、第１の極性および第２の極性のいずれにおいても、印加される電圧の絶対値が大きくなるほど、電圧に対する電流の変化率（傾き：電流の絶対値の変化量／電圧の絶対値の変化量）が大きくなるという電流電圧特性（非線形特性）とを有する素子を言う。
該所定の電圧値は、具体的には以下のように規定されうる。抵抗変化型素子１０５と電流制限素子１１２とは、直列に接続されて不揮発性記憶素子１１を構成する。抵抗変化型素子１０５を高抵抗化または低抵抗化するために必要な電圧が抵抗変化型素子１０５の下部電極１０６と上部電極１０８との間に印加されるように、この不揮発性記憶素子１１の両端に電圧を印加したときに、電流制限素子１１２の下部電極１１３と上部電極１１５との間に印加される電圧（高抵抗化時または低抵抗化時に電流制限素子１１２に印加される電圧）のうち、絶対値の大きい方の電圧の絶対値を該所定の電圧値としうる。かかる構成により、実際の動作において抵抗変化型素子１０５の抵抗状態を遷移させる際に、電流制限素子１１２が適切な電流制限を実現することが可能となる。該所定の電圧値の具体例としては、上述した抵抗変化型素子（下部電極：タンタル窒化物、上部電極：白金、抵抗変化層：タンタル酸化物、抵抗変化層の厚み：３０ｎｍ、厚み方向から見た形状：０．５μｍ×０．５μｍの正方形）と電流制限素子（下部電極：タングステン、上部電極：タンタル窒化物、半導体層：シリコン、半導体層の厚み：１０ｎｍ、厚み方向から見た形状：０．５μｍ×０．５μｍの正方形）を用いた場合では、３．０［Ｖ］としうる。
上記特性を説明するために、まず、極性に応じた対称な電流−電圧特性を有する電流制限素子について概説する。かかる電流制限素子は、例えば、下部電極と上部電極とを同一の金属で構成し、両電極でｎ型半導体を挟持することで得られる。
図４は対称な電流−電圧特性を有する電流制限素子の説明図であって、図４（ａ）は同一金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子の厚み方向のエネルギーバンド図、図４（ｂ）は図４（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。
図４（ａ）に示すように、電極材料である金属の仕事関数をφ１、ｎ型半導体の仕事関数をφｓ、ｎ型半導体の電子親和力をχsとする。金属（電極）とｎ型半導体との界面には、ショットキー障壁が形成される。ショットキー障壁の高さをφＢとすると、φＢ＝φ１−χｓを満たす。平衡状態では電流は流れないので、金属とn型半導体のフェルミ準位は一致する。金属との界面から十分離れた半導体層中心部の電子密度は接触前から変わらないので、エネルギーバンドは下へ曲がっている。
ショットキー障壁を通して流れる電流Ｊ（金属から半導体に向けて流れる電流）は、理論的には以下の式（１）
Ｊ∝ｅｘｐ（−φＢ／ｋＴ）ｅｘｐ［（ｑＶ／ｋＴ）−１］・・・（１）
を満たす。ただし、Ｖ：半導体を基準とした金属の電位、ｑ：電子の電荷、ｋ：ボルツマン定数、Ｔ：絶対温度である。
すなわち、金属が半導体よりも電位が高くなるように電圧を印加したとき（順バイアス電圧：Ｖ＞０）には、電流が金属から半導体へと流れる（電子は半導体から金属へと流れる）。半導体の電位が低下すると、半導体内部の電子のポテンシャルが上昇する。半導体側から見た障壁の高さは相対的に低下し、電子が障壁を越えて流れやすくなる。よって、順バイアス電圧が印加された場合には、電圧の絶対値が大きくなるにつれて電流が指数関数的に増加する。
一方、金属が半導体よりも電位が低くなるように電圧を印加したとき（逆バイアス電圧：Ｖ＜０）には、電流が半導体から金属へと流れる（電子は金属から半導体へと流れる）。半導体の電位が上昇すると、半導体内部の電子のポテンシャルは低下する。ここで、金属から半導体へと電子が流れるためには、電子が金属側から見た障壁を越える必要がある。しかし、金属側から見た障壁の高さは電圧が印加されても変化しない。よって、逆バイアス電圧が印加された場合には、電圧の絶対値が大きくなるにつれて電流が一定値に収束する。
なお、ＭＳＭダイオードにおいて印加される電圧の絶対値が大きくなっていくと、逆バイアスとなっている界面のショットキー障壁の傾きが急になり、結果として障壁は薄くなる。電圧の絶対値が一定レベルを超えると、トンネル効果などによって、電子が容易に障壁を通過するようになる。つまり、電圧の絶対値が一定レベルを超えると、逆バイアスの界面における障壁の影響は無視できるようになる。
以上まとめると、ＭＳＭダイオードでは、電圧の絶対値が一定レベルを下回る場合には逆バイアスとなっている界面に生じるショットキー障壁の影響によって高い抵抗値を示すが、電圧の絶対値が一定レベルを超えると抵抗値は急激に低下するという特徴を持つ。
図４（ｂ）に示すように、電流−電圧特性は極性に対して対称かつ電圧に対して非線形である。極性に対して対称であるとは、印加電圧Ｖの絶対値が等しい場合には電流の絶対値が等しくなることを意味する。電圧に対して非線形であるとは、印加電圧の絶対値が小さい領域では電流があまり流れず、印加電圧の絶対値が大きい領域では大きな電流が流れることを意味する（曲線Ｉ）。すなわち、印加電圧の絶対値が大きくなればなるほど、傾き（ΔＩ／ΔＶ）が大きくなっていく。
次に、本実施形態における、極性に応じた非対称な電流−電圧特性を有する電流制限素子１１２について説明する。本実施形態の電流制限素子１１２は、下部電極と上部電極とを異なる金属で構成し、両電極でｎ型半導体を挟持することで得られる。
図５は非対称な電流−電圧特性を有する電流制限素子の説明図であって、図５（ａ）は電流制限素子１１２（互いに異なる金属で構成された下部電極と上部電極とでｎ型半導体を挟持した電流制限素子）の厚み方向のエネルギーバンド図、図５（ｂ）は図５（ａ）の電流制限素子の電流−電圧特性を模式的に示すグラフである。
図５（ａ）に示すように、下部電極の材料を金属１、上部電極の材料を金属２とする。金属１の仕事関数をφ１、金属２の仕事関数をφ２（ただし、φ２＞φ１）、ｎ型半導体の仕事関数をφｓ、ｎ型半導体の電子親和力をχsとする。下部電極とｎ型半導体との界面、および上部電極とｎ型半導体との界面には、それぞれ異なる高さのショットキー障壁が形成される。下部電極側の障壁の高さをφＢ１、上部電極側の障壁の高さをφＢ２とすると、φＢ１＝φ１−χｓ、φＢ２＝φ２−χｓを満たす。φ２＞φ１より、上部電極側の障壁が下部電極側の障壁より高くなる。このため、上部電極側が逆バイアスの場合（下部電極を基準として上部電極に負電圧を印加した場合）の方が、上部電極側が順バイアスの場合（下部電極を基準として上部電極に正電圧を印加した場合）よりも、電流が流れにくくなる（電流駆動能力が低い）。
図５（ｂ）に示すように、電流−電圧特性は極性に対して非対称かつ電圧に対して非線形である。印加電圧の絶対値が小さい領域では電流があまり流れず、印加電圧の絶対値が大きい領域では大きな電流が流れる点では図４（ｂ）の曲線Ｉと同様である。しかし、電圧の絶対値が等しければ、下部電極を基準として上部電極に正電圧を印加した場合に流れる電流の方が、下部電極を基準として上部電極に負電圧を印加した場合に流れる電流よりも大きくなっている（曲線ＩＩ）。
曲線ＩＩの、Ｖ＜０、Ｉ＜０の部分（負部分）について絶対値をとり、Ｖ＞０、Ｉ＞０となる部分（正部分）と共にプロットすると、負部分の曲線と正部分の曲線とは、少なくとも０より大きく所定の電圧値（例えば１Ｖ）より小さい範囲では交わらない。よって、０Ｖより大きく該所定の電圧値より小さい任意の値をａとして、下部電極を基準として上部電極に＋ａＶの電圧を印加した場合に流れる電流は、下部電極を基準として上部電極に−ａＶの電圧を印加した場合に流れる電流よりも常に大きくなるという関係が満たされる。
一般に、ＭＳＭダイオード素子に流れる電流は、印加電圧の絶対値が一定レベル以下となる範囲では、逆バイアスとなっている界面によって電流が制限されるため、２つのショットキーダイオードを異なる向きに直列に接続したモデルにより説明しうる。以下、電流制限素子１１２において電流−電圧特性が非対称となるメカニズムにつき、該モデルを用いて説明する。
図６は、電流制限素子における、各界面における電圧の分圧関係と電流とを示す図であり、図６（ａ）は、図４に示した対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図、図６（ｂ）は、図５に示した非対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図である。
図６（ａ）に示す対称な電流制限素子において、下部電極を基準として上部電極に正電圧ＶＴＯＴＡＬ（＞０）を印加する場合を考える。このとき、半導体層と上部電極との界面（以下、上部電極界面）では、電子が半導体から金属へと流れるため、順バイアスとなる。上部電極界面を流れる電流（順バイアス方向の電流）ＩＦ（＞０）は、上部電極界面に分配される電圧をＶＦ（＞０）として、以下の式（２）
ＩＦ∝ｅｘｐ（−φＢ／ｋＴ）ｅｘｐ［（ｑＶＦ／ｋＴ）−１］・・・（２）
を満たす。一方、半導体層と下部電極との界面（以下、下部電極界面）では、電子が金属から半導体へと流れるため、逆バイアスとなる。下部電極界面を流れる電流（逆バイアス方向の電流）ＩＲ（＞０）は、下部電極界面に分配される電圧をＶＲ（＞０）として、以下の式（３）
ＩＲ∝−ｅｘｐ（−φＢ／ｋＴ）ｅｘｐ［（−ｑＶＲ／ｋＴ）−１］・・・（３）
の関係を満たす。同一のデバイスでは、両界面を流れる電流が等しくなるから、現実の電流および電圧は、２つのグラフの交点Ａに収束する。すなわち、交点Ａにおける電流をＩ０、電圧をＶ０とすると、Ｖ０＝ＶＦ、ＶＦ＋ＶＲ＝ＶＴＯＴＡＬとすれば、上記２つの式（２）、（３）のＩＦおよびＩＲはＩ０に等しくなる。
また、下部電極を基準として上部電極に負電圧−ＶＴＯＴＡＬを印加する場合にも、同様に考えることができる。この場合には、流れる電流が−Ｉ０、上部電極界面に分配される電圧が−ＶＲ、下部電極界面に分配される電圧が−ＶＦとなる。すなわち、対称な電流制限素子では、印加される電圧の絶対値が等しければ、電流の大きさも等しくなる（図５（ｂ）の曲線Ｉ参照）。
図６（ｂ）は、図５に示した非対称な電流制限素子における、各界面における電圧の分圧関係と電流とを示す図である。
非対称な電流制限素子において、下部電極を基準として上部電極に正電圧ＶＴＯＴＡＬを印加する場合を考える。このときも、上部電極界面では順バイアスとなり、下部電極界面では逆バイアスとなる。上部電極界面に流れる順バイアス方向の電流Ｉ２Ｆ（＞０）は、上部電極界面に分配される電圧をＶ２Ｆ（＞０）として、以下の式（４）
Ｉ２Ｆ∝ｅｘｐ（−φＢ２／ｋＴ）ｅｘｐ［（ｑＶ２Ｆ／ｋＴ）−１］・・・（４）
を満たす。一方、下部電極界面に流れる逆バイアス方向の電流Ｉ１Ｒ（＞０）は、下部電極界面に分配される電圧をＶ１Ｒ（＞０）として、以下の式（５）
Ｉ１Ｒ∝−ｅｘｐ（−φＢ１／ｋＴ）ｅｘｐ［（−ｑＶ１Ｒ／ｋＴ）−１］・・・（５）
を満たす。現実の電流および電圧は、２つのグラフの交点Ｃに収束する。交点Ｃにおける電流をＩＵ、電圧をＶＵとすると、ＶＵ＝Ｖ２Ｆ、Ｖ２Ｆ＋Ｖ１Ｒ＝ＶＴＯＴＡＬとすれば、ＩＵ（＝Ｉ２Ｆ＝Ｉ１Ｒ）は上記２つの式（４）、（５）を満たす。
また、下部電極を基準として上部電極に負電圧−ＶＴＯＴＡＬを印加する場合を考える。このとき、上部電極界面は金属（電極）が半導体層よりも低電位となるから逆バイアスとなり、下部電極界面は金属（電極）が半導体層よりも高電位となるから順バイアスとなる。上部電極界面に流れる逆バイアス方向の電流Ｉ２Ｒ（＞０）は、上部電極界面に分配される電圧をＶ２Ｒ（＞０）として、以下の式（６）
Ｉ２Ｒ∝−ｅｘｐ（−φＢ２／ｋＴ）ｅｘｐ［（−ｑＶ２Ｒ／ｋＴ）−１］・・・（６）
を満たす。一方、下部電極界面に流れる順バイアス方向の電流Ｉ１Ｆ（＞０）は、下部電極界面に分配される電圧をＶ１Ｆ（＞０）として、以下の式（７）
Ｉ１Ｆ∝ｅｘｐ（−φＢ１／ｋＴ）ｅｘｐ［（ｑＶ１Ｆ／ｋＴ）−１］・・・（７）
を満たす。現実の電流および電圧は、２つのグラフの交点Ｂに収束する。交点Ｂにおける電流をＩＬ、電圧をＶＬとすると、ＶＬ＝Ｖ１Ｆ、Ｖ１Ｆ＋Ｖ２Ｒ＝ＶＴＯＴＡＬとすれば、ＩＬ（＝Ｉ１Ｆ＝Ｉ２Ｒ）は上記２つの式（６）、（７）を満たす。
なお、上述の説明は、印加電圧が比較的低く、逆バイアスとなっている界面の影響が無視できない場合を示している。電圧の絶対値が大きくなれば、かかる影響は無視できるようになり、電流制限素子の抵抗値は急激に低下する。
図を見れば分かるように、ＩＵ＞ＩＬである。すなわち、下部電極１１３を基準として上部電極１１５に正電圧を印加した場合（点Ｃ）の方が、下部電極１１３を基準として上部電極１１５に負電圧を印加した場合（点Ｂ）よりも、より大きな電流が流れる（図５（ｂ）の曲線ＩＩ参照）。このように、上部電極１１３と下部電極１１５とを互いに異なる金属で構成することにより、非対称の電流制限素子１１２が得られる。
なお、電流制限素子の具体的な特性は、それぞれの層の厚さや電極面の大きさなどによって変化する。電流制限素子の具体的な構成は、上記説明を参照しつつ、抵抗変化型素子やその他の構成要素との関係で所望の特性が得られるように、適宜選択されうる。かかる具体的な設計は当業者において容易であるので、詳細な説明は省略する。
［本実施形態の不揮発性記憶装置および不揮発性記憶素子の特徴］
本実施形態の不揮発性記憶装置１０および不揮発性記憶素子１１では、抵抗変化型素子１０５と電流制限素子１１２とが直列に接続され、抵抗変化型素子１０５を低抵抗状態から高抵抗状態へと遷移させる際（高抵抗化時）に電流制限素子１１２に印加される電圧が、電流制限素子に印加される電圧の絶対値が等しい場合に電流制限素子により大きな電流が流れる極性（第１の極性）となるように構成されている。具体的には、抵抗変化型素子１０５を高抵抗化する場合、本実施形態では抵抗変化型素子１０５の上部電極１０８から下部電極１０６へと電流が流れる。かかる方向の電流が流れるということは、対応する電流制限素子１１２には、下部電極１１３を基準として上部電極１１５が正の電位となるような極性の電圧が印加されることを意味する。そして、下部電極１１３を基準として上部電極１１５が正の電位になる極性は、電流制限素子１１２の電流駆動能力が大きくなる極性（第１の極性）である。
言い換えれば、抵抗変化型素子１０５の抵抗変化層１０７を低抵抗状態から高抵抗状態へと変化させるための電圧の方向が、電流制限素子１１２の電流駆動能力が大きい方向と同一であり、抵抗変化型素子１０５の抵抗変化層１０７を高抵抗状態から低抵抗状態へと変化させるための電圧の方向が、電流制限素子の電流駆動能力が小さい方向と同一になるように、抵抗変化型素子１０５の上部電極１０８と電流制限素子１１２の下部電極１１３とが、抵抗変化層１０７および半導体層１１４のいずれをも介せずに接続されている。
さらに別の言い方をすれば、抵抗変化型素子１０５を低抵抗状態から高抵抗状態へと遷移させる際に抵抗変化型素子１０５に流れる電流の方向と、電流制限素子１１２に第１の電流が流れる時の電流の方向とが一致するように、抵抗変化型素子１０５と電流制限素子１１２とが直列に接続されている。
このような構成とすることにより、第１の配線１０１を基準として第２の配線１１９に正の電圧を印加する時（抵抗変化型素子１０５を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第１の配線１０１を基準として第２の配線１１９に負の電圧を印加する時（抵抗変化型素子１０５を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後突然に大電流が流れることを、電流制限素子１１２により防止できる。よって、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。
図７は、本発明の第１実施形態に係る不揮発性記憶装置の回路を説明する図であって、図７（ａ）は、本発明の第１実施形態に係る不揮発性記憶装置の回路図、図７（ｂ）は図７（ａ）の選択セルを基準にした場合に選択セル及び非選択セルに流れる電流を示す等価回路図である。
図７（ａ）に示すように、Ｎ行のワード線（第１の配線１０１）とＭ列のビット線（第２の配線１１９）との立体交差点のそれぞれに対応して、抵抗変化型素子１０５および電流制限素子１１２が形成され、クロスポイントメモリセルアレイが構成されている。電流制限素子１１２は極性に対して非対称の特性を有するので、ダイオード素子の記号△、▽の大小で電流駆動能力を示している。
図７（ｂ）に示すように、選択ワード線（第１の配線１０１）に０Ｖ、選択ビット線（第２の配線１１９）にＶＭが印加されると、選択セルに書き換え電流Ｉcellが流れる。このとき非選択セルには、選択セルと同じ列にある（Ｍ−１）個のセルと選択セルと同じ行にある（Ｎ−１）個のセルとを結ぶ電流パス、すなわち両者の積である（Ｎ−１）×（Ｍ−１）個の組み合わせの数だけ漏れ電流パスが存在し、そこを流れる電流の総和が漏れ電流Ｉsneakとなる。選択セルに正負のいずれかの電圧を印加した場合でも、非対称な電流制限素子を用いることで、漏れ電流のパスには必ず電流駆動能力の低い方向の電流制限素子が１個以上挟まれることになる。よって、全体として漏れ電流を低くすることができる。
［変形例］
抵抗変化型素子と電流制限素子との配置（上下関係）を入れ換えて形成した場合には、抵抗変化型素子の下部電極と電流制限素子の上部電極とを、抵抗変化層および半導体層のいずれをも介せずに接続すれば、同様の効果が得ることができる。
抵抗変化型素子と電流制限素子とを直列に接続するにあたり、一方の上部電極と他方の下部電極を同一部材としてもよい。具体的には、抵抗変化型素子が下側に設けられ、電流制限素子が上側に設けられる場合には、抵抗変化型素子の上部電極と電流制限素子の下部電極とを同一部材としてもよい。電流制限素子が下側に設けられ、抵抗変化型素子が上側に設けられる場合には、電流制限素子の上部電極と抵抗変化型素子の下部電極とを同一部材としてもよい。
上述の説明では、第２の配線１１９から第１の配線１０１へと電流が流れる際（基板に対し上方から下方に向けて電流が流れる際）に、抵抗変化型素子が高抵抗化し、電流制限素子の電流駆動能力が大きくなるように構成されていた。しかし、第１の配線１０１から第２の配線１１９へと電流が流れる際（基板に対し下方から上方に向けて電流が流れる際）に、抵抗変化型素子が高抵抗化し、電流制限素子の電流駆動能力が大きくなるように構成されていてもよい。この場合には、例えば、抵抗変化型素子および電流制限素子のそれぞれにおいて、上部電極と下部電極との材料を入れ替えればよい。さらに抵抗変化型素子と電流制限素子との配置（上下関係）が入れ替えられてもよい。
上述の説明では、電流制限素子の下部電極にタングステン、半導体層にｎ型シリコン、上部電極にタンタル窒化物を採用したが、χｓ＜φ１＜φ２を満たすならば、他の金属や半導体層を用いてもよい。図８は、選択しうる金属および半導体層の一例を示す表である。また、ｎ型シリコンに窒素を添加することで、電流駆動能力を低減する（φＢを上昇させる）ことができ、所望の電流駆動能力を設計することが可能である。また、上部電極界面の窒素添加量と下部電極界面の窒素添加量の大小関係をつけることで、異なる電極を用いた場合と同様の効果を得ることができる。よって、窒素添加量を上部電極側と下部電極側で異ならせることで、非対称な特性を有する電流制限素子を形成することも可能である。
電流制限素子の半導体層は、シリコンの他、窒化シリコンなど任意の半導体材料を用いることができる。現実の不揮発性記憶装置１０では、電気抵抗や電流容量の関係で、窒化シリコンとすることが好ましい。
［製造方法］
図９および図１０は、本実施形態の不揮発性記憶装置１０の製造方法を示す工程図である。図９（ａ）は基板上に第１の配線を形成するステップを示す図、図９（ｂ）は第１の層間絶縁層と第１のコンタクトプラグと第２のコンタクトプラグとを形成するステップを示す図、図９（ｃ）は抵抗変化型素子を形成するステップを示す図、図９（ｄ）は第２の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップを示す図である。図１０（ａ）は電流制限素子を形成するステップを示す図、図１０（ｂ）は第３の層間絶縁層と第５のコンタクトプラグと第６のコンタクトプラグとを形成するステップを示す図、図１０（ｃ）は第２の配線と引き出し配線とを形成するステップを示す図である。
図９（ａ）に示すように、基板上に第１の配線を形成するステップでは、トランジスタや下層配線などが形成されている基板１００上に、所望のマスクを用いて第１の配線１０１が形成される。
次に、図９（ｂ）に示すように、第１の層間絶縁層と第１のコンタクトプラグと第２のコンタクトプラグとを形成するステップでは、第１の配線１０１を被覆するように、基板１００の全面に第１の層間絶縁層１０２が形成される。第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）が形成される。該コンタクトホールに、タングステンを主成分とする充填材が埋め込まれて、第１のコンタクトプラグ１０３、第２のコンタクトプラグ１０４が形成される。
次に、図９（ｃ）に示すように、抵抗変化型素子を形成するステップでは、第１の層間絶縁層１０２上にタンタル窒化物からなる導電層、タンタル酸化物からなる抵抗変化層、白金からなる導電層がこの順で成膜される。第１のコンタクトプラグ１０３の上端面が被覆されかつ第２のコンタクトプラグ１０４の上端面が露出するように、所望のマスクでパターニングがされ、抵抗変化型素子１０５の下部電極１０６、抵抗変化層１０７、上部電極１０８が形成される。酸素不足型のタンタル酸化物は、例えば、タンタルからなるターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成することができる。
次に、図９（ｄ）に示すように、第２の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップでは、抵抗変化型素子１０５を被覆するように第１の層間絶縁層１０２の全面に第２の層間絶縁層１０９が形成される。第２の層間絶縁層１０９を貫通して抵抗変化型素子１０５の上部電極１０８に達するコンタクトホール（開口）及び第２の層間絶縁層１０９を貫通して第２のコンタクトプラグ１０４に達するコンタクトホール（開口）が形成される。前者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第３のコンタクトプラグ１１０が形成される。後者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第４のコンタクトプラグ１１１が形成される。
次に、図１０（ａ）に示すように、電流制限素子を形成するステップでは、第２の層間絶縁層１０９上にタングステンからなる導電層、シリコンあるいは窒化シリコンからなる半導体層、タンタル窒化物からなる導電層がこの順に成膜される。第３のコンタクトプラグ１１０の上端面が被覆されかつ第４のコンタクトプラグ１１１の上端面が露出するように、所望のマスクでパターニングがされ、電流制限素子１１２の下部電極１１３、半導体層１１４、上部電極１１５が形成される。
次に、図１０（ｂ）に示すように、第３の層間絶縁層と第５のコンタクトプラグと第６のコンタクトプラグとを形成するステップでは、電流制限素子１１２を被覆するように第２の層間絶縁層の全面に第３の層間絶縁層１１６が形成される。第３の層間絶縁層１１６を貫通して電流制限素子１１２の上部電極１１５に達するコンタクトホール（開口）及び第３の層間絶縁層１１６を貫通して第４のコンタクトプラグ１１１に達するコンタクトホール（開口）を形成する。前者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第５のコンタクトプラグ１１７が形成される。後者のコンタクトホールにタングステンを主成分とする充填材が埋め込まれて第６のコンタクトプラグ１１８が形成される。
次に、図１０（ｃ）に示すように、第２の配線と引き出し配線とを形成するステップでは、第３の層間絶縁層１１６上に、第５のコンタクトプラグ１１７の上端面を被覆するように第２の配線１１９を、また、第６のコンタクトプラグ１１８の上端面を被覆するように引き出し配線１２０を、所望のマスクでパターニングする。
以上のような製造方法とすることにより、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
（第２実施形態）
図１１は、本発明の第２実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。第２実施形態の不揮発性記憶装置２０および不揮発性記憶素子２１は、抵抗変化型素子の抵抗変化層が積層構造を有する点で、第１実施形態の不揮発性記憶装置１０および不揮発性記憶素子１１と異なる。その他の構成は第１実施形態と同様である。よって、第２実施形態において第１実施形態と共通する構成要素には同一の符号および名称を付して説明を省略する。
図１１に示すように、不揮発性記憶装置２０および不揮発性記憶素子２１において、抵抗変化層は、抵抗変化層１０７ａ（第１の層）および抵抗変化層１０７ｂ（第２の層）の２層からなる。抵抗変化層１０７ａおよび抵抗変化層１０７ｂは、同一元素からなる。すなわち、同一遷移金属の酸素不足型酸化物である。しかし、下部電極１０６と接する接抵抗変化層１０７ａの酸素含有率（遷移金属をＭとし、抵抗変化層１０７ａの組成をＭＯｘと表した場合の、ｘの値）は、上部電極１０８と接する抵抗変化層１０７ｂの酸素含有率（遷移金属をＭとし、抵抗変化層１０７ｂの組成をＭＯｙと表した場合の、ｙの値）よりも低くなっている（ｘ＜ｙ）。
抵抗変化動作のメカニズムは、電極界面近傍における遷移金属の酸化−還元反応が支配的である。よって、酸化−還元反応に寄与できる酸素の多い上部電極側（上部電極１０８と抵抗変化層１０７ｂとの界面）で優先的に抵抗変化現象が発現することになる。
抵抗変化層１０７ａおよび抵抗変化層１０７ｂの厚みは、例えば、３０〜５０ｎｍとできる。抵抗変化層１０７ａおよび抵抗変化層１０７ｂの厚み方向から見た形状は、例えば、０．５μｍ×０．５μｍの正方形とできる。
本実施形態の構成においても、抵抗変化現象が発現する界面が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置および不揮発性記憶素子を実現することができる。酸素含有率の異なる抵抗変化層は、例えば、第１実施形態で示した抵抗変化層の製造方法（反応性スパッタ法）で形成することができる。すなわち、成膜時の酸素流量を高くすれば、積層されるタンタル酸化物の酸素含有率は高くなり、酸素流量を低くすれば、積層される酸素含有率は低くなる。
（第３実施形態）
図１２は、本発明の第３実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。第３実施形態の不揮発性記憶装置３０および不揮発性記憶素子３１は、電流制限素子の下部電極および上部電極の大きさ（接触面積）が異なっている点で、第２実施形態の不揮発性記憶装置２０および不揮発性記憶素子２１と異なる。その他の構成は第２実施形態と同様である。よって、第３実施形態において第２実施形態と共通する構成要素には同一の符号および名称を付して説明を省略する。
図１２に示すように、不揮発性記憶装置３０および不揮発性記憶素子３１において、下部電極１１３と半導体層１１４との接触面積をＳ１、上部電極１１５’と半導体層１１４との接触面積をＳ２とすると、Ｓ１＞Ｓ２となっている。（図１２では第１の配線１０１と平行な断面しか示していないが、第２の配線１１９と平行な断面においても、上部電極１１５’の幅は半導体層１１４の幅よりも小さくなっている。）
上述したようにＭＳＭダイオードの電流駆動能力は、逆バイアス方向の電流の大小によって決まる。本実施形態では、面積が大きい下部電極界面（接触面積＝Ｓ１）に逆バイアス方向（半導体層１１４が下部電極１１３より高い電位となる方向）の電圧が印加された場合に流れる電流が、面積が小さい上部電極界面（接触面積＝Ｓ２）に逆バイアス方向（半導体層１１４が上部電極１１５’より高い電位となる方向）の電圧が印加された場合に流れる電流よりも大きくなる。よって、電流制限素子１１２’は上部電極から下部電極側に電流が流れる場合に、電流駆動能力が大きくなる。
抵抗変化型素子１０５の上部電極１０８と電流制限素子１１２’の下部電極１１３とを接続する構成とすることにより、第１の配線１０１を基準として第２の配線１１９に正の電圧を印加する時（抵抗変化型素子１０５を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第１の配線１０１を基準として第２の配線１１９に負の電圧を印加する時（抵抗変化型素子１０５を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後、突然に大電流が流れることを電流制限素子１１２’により防止できる。よって、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。
［製造方法］
図１３は、本実施形態の不揮発性記憶装置３０の要部の製造方法を示す工程図である。他の部分の製造方法は、第１実施形態と同様であるので説明を省略する。
図１３（ａ）は第２の層間絶縁層上に導電層と半導体層と導電層とをこの順に形成するステップを示す図、図１３（ｂ）は導電層上にレジストパターンを形成するステップを示す図、図１３（ｃ）は電流制限素子の上部電極を形成するステップを示す図、図１３（ｄ）は半導体層上に所望のマスクを用いてレジストパターンを形成するステップを示す図、図１３（ｅ）は電流制限素子の半導体層および下部電極を形成するステップを示す図である。
図１３（ａ）に示すように、第２の層間絶縁層上に導電層と半導体層と導電層とをこの順に形成するステップでは、第３のコンタクトプラグ１１０および第４のコンタクトプラグ１１１が形成された第２の層間絶縁層１０９上の全面に、タングステンからなる導電層１１３ａと、シリコンあるいは窒化シリコンからなる半導体層１１４ａと、タンタル窒化物からなる導電層１１５ａとが、この順に成膜される。
次に、図１３（ｂ）に示すように、導電層上にレジストパターンを形成するステップでは、タンタル窒化物からなる導電層１１５ａ上に所望のマスクを用いてレジストパターン１２１が形成される。
次に、図１３（ｃ）に示すように、電流制限素子の上部電極を形成するステップでは、レジストパターン１２１を用いて、タンタル窒化物からなる導電層１１５ａがパターニングされ、電流制限素子の上部電極１１５’が形成され、残ったレジストは除去される。
次に、図１３（ｄ）に示すように、半導体層上に所望のマスクを用いてレジストパターンを形成するステップでは、電流制限素子１１２’の上部電極１１５’が被覆されるように、シリコンからなる半導体層１１４ａ上に、所望のマスクを用いてレジストパターン１２２が形成される。
次に、図１３（ｅ）に示すように、電流制限素子の半導体層および下部電極を形成するステップでは、レジストパターン１２２を用いて、第３のコンタクトプラグ１１０の上端面が被覆されかつ第４のコンタクトプラグ１１１の上端面が露出するように、シリコンあるいは窒化シリコンからなる半導体層１１４ａとタングステンからなる導電層１１３ａとがパターニングされ、電流制限素子１１２’の半導体層１１４および下部電極１１３が形成される。
このような製造方法により、上部電極と下部電極との間で半導体層との接触面積が異なる電流制限素子を備えた不揮発性記憶装置および不揮発性記憶素子を実現することができる。
（第４実施形態）
［構成］
図１４は、本発明の第４実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す断面図である。第４実施形態の不揮発性記憶装置４０および不揮発性記憶素子４１は、第１実施形態〜第３実施形態と異なり、抵抗変化型素子の下部電極を配線と一体的に形成すると共にその余をスルーホール内に形成し、電流制限素子の下部電極をスルーホール内に形成すると共にその余を配線と一体的に形成し、更にメモリセルを２層化している。第４実施形態は、微細化及び大容量化に適している。
図１４に示すように本実施形態の不揮発性記憶装置４０は、概略として、基板２００と、基板２００の主面上において互いに平行にかつ第１の方向（図１４において左右方向）に延びるように形成された複数の第１の配線２０１と、該複数の第１の配線２０１の上方に基板２００の主面と平行な面何において互いに平行にかつ第２の方向（図１４において紙面に垂直な方向）に延びるようにかつ該複数の第１の配線２０１と立体交差するように形成された複数の第２の配線２１１と、該複数の第２の配線２１１の上方に基板２００の主面と平行な面何において互いに平行にかつ第３の方向（図１４において左右方向）に延びるようにかつ該複数の第２の配線２１１と立体交差するように形成された複数の第３の配線２２１と、第１の配線２０１と第２の配線２１１との立体交差点のそれぞれに対応して第１の配線２０１と第２の配線２１１とを接続するように設けられた第１の不揮発性記憶素子４１と、第２の配線２１１と第３の配線２２１との立体交差点のそれぞれに対応して第２の配線２１１と第３の配線２２１とを接続するように設けられた第２の不揮発性記憶素子４２とを備えている。なお、本実施形態では、第１の配線２０１と第３の配線２２１とは、第１の配線２０１の積層方向（図１４の上方向：以下、厚み方向）から見ると同一形状であって互いに重なり合っている。
第１の不揮発性記憶素子４１は、第１の抵抗変化型素子２０４と第１の電流制限素子２０８とを備えている。ただし後述するように、第１の抵抗変化型素子２０４の上部電極と第１の電流制限素子２０８の下部電極とは、同一部材である。
第１の抵抗変化型素子２０４は、下部電極（第２の電極）を構成する第１の導電層２０２と、上部電極（第１の電極）を構成する第１の中間電極２０６と、これら２つの電極に挟まれた抵抗変化層とを備える。抵抗変化層は、第１の抵抗変化層２０５ｂ（第２の層）および第２の抵抗変化層２０５ａ（第１の層）の２層からなる。第１の導電層２０２と接する第１の抵抗変化層２０５ｂは、酸素含有率の高い酸素欠損型のタンタル酸化物からなる。第１の中間電極２０６と接する第２の抵抗変化層２０５ａは、酸素含有率の低い酸素欠損型のタンタル酸化物からなる。なお、タンタル酸化物の代わりにハフニウム酸化物を用いてもよい。あるいは、他の酸素不足型の遷移金属酸化物を用いてもよい。なお、第１の抵抗変化層２０５ｂと第２の抵抗変化層２０５ａにおける酸素含有率の定義については、第２実施形態と同様であるので詳細な説明を省略する。
第１の抵抗変化層２０５ａおよび第２の抵抗変化層２０５ｂの厚みは、それぞれ例えば、１００〜２００ｎｍ、１〜１０ｎｍとできる。第１の抵抗変化層２０５ａおよび第２の抵抗変化層２０５ｂの厚み方向から見た直径は、それぞれ例えば、５０〜３００ｎｍφとできる。
第１の電流制限素子２０８は、下部電極（第１の電極）を構成する第１の中間電極２０６と、上部電極（第３の電極）を構成する第２の導電層２１０と、これら２つの電極に挟まれた第１の半導体層２０９とを備える。第１の中間電極２０６は、第１の抵抗変化型素子２０４の上部電極と、第１の電流制限素子２０８の下部電極という２つの役割を果たす。
第２の不揮発性記憶素子４２は、第２の抵抗変化型素子２１４と第２の電流制限素子２１８とを備えている。ただし後述するように、第２の抵抗変化型素子２２４の上部電極と第２の電流制限素子２２８の下部電極とは、同一部材である。
第２の抵抗変化型素子２１４は、下部電極（第２の電極）を構成する第３の導電層２１２と、上部電極（第１の電極）を構成する第２の中間電極２１６と、これら２つの電極に挟まれた抵抗変化層とを備える。抵抗変化層は、第３の抵抗変化層２１５ｂ（第２の層）および第４の抵抗変化層２１５ａ（第１の層）の２層からなる。第３の導電層２１２と接する第３の抵抗変化層２１５ｂは、酸素含有率の高い酸素欠損型のタンタル酸化物からなる。第２の中間電極２１６と接する第４の抵抗変化層２１５ａは、酸素含有率の低い酸素欠損型のタンタル酸化物からなる。なお、タンタル酸化物の代わりにハフニウム酸化物を用いてもよい。あるいは、他の酸素不足型の遷移金属酸化物を用いてもよい。なお、第３の抵抗変化層２１５ｂと第４の抵抗変化層２１５ａにおける酸素含有率の定義については、第２実施形態と同様であるので詳細な説明を省略する。
第３の抵抗変化層２１５ａおよび第４の抵抗変化層２１５ｂの厚みは、それぞれ例えば、１００〜２００ｎｍ、１〜１０ｎｍとできる。
第２の電流制限素子２１８は、下部電極（第１の電極）を構成する第２の中間電極２１６と、上部電極（第３の電極）を構成する第４の導電層２２０と、これら２つの電極に挟まれた第２の半導体層２１９とを備える。第２の中間電極２１６は、第２の抵抗変化型素子２１４の上部電極と、第２の電流制限素子２１８の下部電極という２つの役割を果たす。
基板２００の上には、第１の配線２０１と第１の導電層２０２とが、厚み方向から見て同一形状で互いに重なり合うようにこの順に積層されている。第１の配線２０１および第１の導電層２０２を覆うように第１の層間絶縁層２０３が形成されている。第１の導電層２０２の上には、第１の層間絶縁層２０３を貫通して第１の導電層２０２に到達するようにかつ厚み方向から見て等間隔で並ぶように、複数のスルーホールが形成され、該スルーホール中に露出した第１の導電層２０２の上に、第１の抵抗変化層２０５ｂと第２の抵抗変化層２０５ａと第１の中間電極２０６とがこの順に積層されている。
第１の層間絶縁層２０３の上には、第１の中間電極２０６の上端面を覆うように、第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とが、厚み方向から見て同一形状で互いに重なり合うようにこの順に積層されている。第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とを覆うように第２の層間絶縁層２１３が形成されている。第３の導電層２１２の上には、第２の層間絶縁層２１３を貫通して第３の導電層２１２に到達するように、厚み方向から見て等間隔で並ぶように複数のスルーホールが形成され、該スルーホール中に露出した第３の導電層２１２の上に、第３の抵抗変化層２１５ｂと第４の抵抗変化層２１５ａと第２の中間電極２１６とがこの順に積層されている。
第２の層間絶縁層２１３の上には、第２の中間電極２１６の上端面を覆うように、第２の半導体層２１９と第４の導電層２２０と第３の配線２２１とが、厚み方向から見て同一形状で互いに重なり合うようにこの順に積層されている。第２の半導体層２１９と第４の導電層２２０と第３の配線２２１とを覆うように、第３の層間絶縁層２２２が形成されている。第３の配線の端部には、第３の層間絶縁層２２２を貫通して第３の配線に到達するようにコンタクトホールが形成され、該コンタクトホール中に露出した第３の配線の上に第４のコンタクトプラグ２２４が形成され、その上端面を覆うように、かつ第３の配線と立体交差する第４の方向に延びるように、第１の引き出し配線２２５が形成されている。
第３の層間絶縁層２２２の上には、厚み方向から見て第１の不揮発性記憶素子４１および第２の不揮発性記憶素子４２が並ぶ領域の外に、第１の引き出し配線２２５と平行に、すなわち第４の方向に延びるように、第２の引き出し配線２２６が形成されている。第１の配線２０１と引き出し配線２２６とを接続するように、第１のコンタクトプラグ２０７と、第２のコンタクトプラグ２１７と、第３のコンタクトプラグ２２３とが、それぞれ第１の層間絶縁層２０３、第２の層間絶縁層２１３、第３の層間絶縁層２２２を貫通するように形成されている。すなわち、第１のコンタクトプラグ１０７と第２のコンタクトプラグ２１７と第３のコンタクトプラグ２２３とは、この順に積層されて互いに接続されることによりスタックコンタクトを形成し、第１の配線２０１と引き出し配線２２６とを接続する。
かかる構成により、不揮発性記憶装置４０を厚み方向からみると、互いに交差する第１の配線２０１と第２の配線２１１との立体交差点のそれぞれに第１の不揮発性記憶素子４１が設けられ、互いに交差する第２の配線２１１と第３の配線２２１との立体交差点のそれぞれに第２の不揮発性記憶素子４２が設けられている、２層のクロスポイント型メモリセルアレイを備えた不揮発性記憶装置が実現される。
第１の導電層２０２および第３の導電層２１２は、抵抗変化型素子の下部電極として機能するものであり、例えば白金により構成される。第１の中間電極２０６および第２の中間電極２１６は、抵抗変化型素子の上部電極および電流制限素子の下部電極として機能するものであり、例えばタンタル窒化物により構成される。第２の導電層２１０および第４の導電層２２０は、電流制限素子の上部電極として機能するものであり、例えばタングステンにより構成される。第１の半導体層２０９および第２の半導体層２１９は、例えばシリコンや窒化シリコンにより構成される。
第１の配線２０１と第２の配線２１１と第３の配線２２１と第１の引き出し配線２２５と第２の引き出し配線２２６とは、例えば銅により構成される。第１のコンタクトプラグ２０７と第２のコンタクトプラグ２１７と第３のコンタクトプラグ２２３と第４のコンタクトプラグ２２４とは、例えばタングステンにより構成される。第１の層間絶縁層２０３と第２の層間絶縁層２１３と第３の層間絶縁層２２２とは、例えば酸化シリコンにより構成される。
第１の抵抗変化型素子２０４および第２の抵抗変化型素子２１４において、下部電極（第１の導電層２０２および第３の導電層２１２）の材料（第２の材料）の標準電極電位（白金：１．１８Ｖ＝Ｖ２）が上部電極（第１の中間電極２０６および第２の中間電極２１６）の材料（第１の材料）の標準電極電位（タンタル窒化物：０．４８Ｖ＝Ｖ１）よりも高くなっている。抵抗変化層がタンタル酸化物の場合には、Ｖｔ＝−０．６Ｖ（タンタルの標準電極電位）である。抵抗変化層がハフニウム酸化物の場合には、Ｖｔ＝−１．５５Ｖ（ハフニウムの標準電極電位）である。よって、いずれの場合でも、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす。
また、下部電極と接する第１の抵抗変化層２０５ｂの方が上部電極と接する第２の抵抗変化層２０５ａよりも酸素含有率が高く、下部電極と接する第３の抵抗変化層２１５ｂの方が上部電極と接する第４の抵抗変化層２１５ａよりも酸素含有率が高い。よって、第１実施形態乃至第２実施形態で述べた理由により、下部電極と抵抗変化層との界面で抵抗変化現象が優先的に発現する。高抵抗化時には、上部電極を基準として下部電極へ正電圧が印加され、電流は下部電極から上部電極へと流れる。低抵抗化時には、上部電極を基準として下部電極へ負電圧が印加され、電流は上部電極から下部電極へと流れる。（第１実施形態乃至第３実施形態とは上下が逆になっている。）
第１の電流制限素子２０８および第２の電流制限素子２１８において、上部電極（第２の導電層２１０および第４の導電層２２０）の仕事関数（タングステン：φ１＝４．６ｅＶ）が、下部電極（第１の中間電極２０６および第２の中間電極２１６）の仕事関数（タンタル窒化物：φ２＝４．７８ｅＶ）より小さい。また、上部電極と半導体層とが接触する部分の面積は、下部電極と半導体層とが接触する部分の面積より大きい。よって、上部電極側が逆バイアスとなる場合の電流は、下部電極側が逆バイアスとなる場合の電流よりも大きくなる。すなわち、電流が下部電極から上部電極に流れる場合の方が、第１の電流制限素子２０８および第２の電流制限素子２１８の電流駆動能力は大きくなる。（第１実施形態乃至第３実施形態とは上下が逆になっている。）
［本実施形態の不揮発性記憶装置および不揮発性記憶素子の特徴］
本実施形態の不揮発性記憶装置４０および不揮発性記憶素子４１、４２では、抵抗変化型素子と電流制限素子とが直列に接続され、抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際（高抵抗化時）に電流制限素子に印加される電圧が、電流制限素子に印加される電圧の絶対値が等しい場合に電流制限素子により大きな電流が流れる極性となるように構成されている。具体的には、抵抗変化型素子を高抵抗化する場合、本実施形態では抵抗変化型素子の下部電極から上部電極へと電流が流れる。かかる方向の電流が流れるということは、対応する電流制限素子には、下部電極を基準として上部電極が負の電位となるような極性の電圧が印加されることを意味する。そして、下部電極を基準として上部電極が負の電位となる極性は、該電流制限素子の電流駆動能力が大きくなる極性である。
言い換えれば、抵抗変化型素子の抵抗変化層を低抵抗状態から高抵抗状態へと変化させるための電圧の方向が、電流制限素子の電流駆動能力が大きい方向と同一であり、抵抗変化型素子の抵抗変化層を高抵抗状態から低抵抗状態へと変化させるための電圧の方向が、電流制限素子の電流駆動能力が小さい方向と同一になるように、抵抗変化型素子の上部電極と電流制限素子の下部電極とが、同一部材で構成されている。
このような構成とすることにより、第１の配線２０１を基準として第２の配線２１１に負の電圧を印加する時（抵抗変化型素子２０４を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第１の配線２０１を基準として第２の配線２１１に正の電圧を印加する時（抵抗変化型素子２０４を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後で突然に大電流が流れることを、電流制限素子２０８により防止できる。
また、第２の配線２１１を基準として第３の配線２１１に負の電圧を印加する時（抵抗変化型素子２１４を高抵抗化する時）には、高抵抗化に必要な大電流が得られる。第２の配線２１１を基準として第３の配線２２１に正の電圧を印加する時（抵抗変化型素子２１４を低抵抗化する時）には、低抵抗化に必要な最低限の電流を流しつつ、低抵抗化した後、突然に大電流が流れることを電流制限素子２１８により防止できる。
したがって、安定に抵抗変化動作をする抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。
さらに、本実施形態の不揮発性記憶装置４０および不揮発性記憶素子４１、４２は、抵抗変化型素子の上部電極と電流制限素子の下部電極が同一部材で構成され、かつ抵抗変化型素子の下部電極および電流制限素子の半導体層および上部電極が、厚み方向から見て配線と同一形状で配線と重なるように形成されている。このため、微細化及び大容量化に適している。
［変形例］
本実施形態においても、第１実施形態に示したような変形例が可能である。
抵抗変化型素子と電流制限素子との配置（上下関係）を入れ換えて形成した場合には、抵抗変化型素子の下部電極と電流制限素子の上部電極とが同一部材（第２電極）となる。
全体の上下を入れ替えてもよい。すなわち、第１の配線２０１を基準として第２の配線２１１に正の電圧を印加する時に抵抗変化型素子２０４が高抵抗化するように、また第２の配線２１１を基準として第３の配線２２１に正の電圧を印加する時に抵抗変化型素子２１４が高抵抗化するように、不揮発性記憶装置４０および不揮発性記憶素子４１、４２が構成されてもよい。
あるいは、抵抗変化型素子２０４と抵抗変化型素子２１４とで、高抵抗化するときに流れる電流の方向が上下逆であってもよい。
［製造方法］
図１５乃至図１８は、本実施形態の不揮発性記憶装置４０の製造方法を示す工程図である。
図１５（ａ）は基板上に第１の配線および第１の導電層を形成するステップを示す図、図１５（ｂ）は第１の層間絶縁層とスルーホールと第１の抵抗変化層とを形成するステップを示す図、図１５（ｃ）は第２の抵抗変化層の材料を充填するステップを示す図、図１５（ｄ）は第１の中間電極を形成するステップを示す図、図１５（ｅ）は第１のコンタクトプラグを形成するステップを示す図である。
図１６（ａ）は第１の半導体層と第２の導電層と第２の配線と第３の導電層とを形成するステップを示す図、図１６（ｂ）は第２の層間絶縁層とスルーホールと第３の抵抗変化層とを形成するステップを示す図、図１６（ｃ）は第４の抵抗変化層の材料を充填するステップを示す図である。
図１７（ａ）は第２の中間電極を形成するステップを示す図、図１７（ｂ）は第２のコンタクトプラグを形成するステップを示す図、図１７（ｃ）は第２の半導体層と第４の導電層と第３の配線とを形成するステップを示す図である。
図１８（ａ）は第３の層間絶縁層と第３のコンタクトプラグ２２３と第４のコンタクトプラグとを形成するステップを示す図、図１８（ｂ）は第１の引き出し配線２２５および第２の引き出し配線２２６を形成するステップを示す図である。
図１５（ａ）に示すように、基板上に第１の配線および第１の導電層を形成するステップでは、トランジスタや下層配線などが形成されている基板２００上に、第１の配線２０１の材料（銅）および第１の導電層２０２の材料（白金）がこの順に積層された後、所望のマスクを用いてパターニングすることで、第１の配線２０１および第１の導電層２０２が形成される。
次に、図１５（ｂ）に示すように、第１の層間絶縁層とスルーホールと第１の抵抗変化層とを形成するステップでは、第１の配線２０１および第１の導電層２０２を被覆するように、基板２００の全面に、第１の層間絶縁層２０３が形成される。第１の層間絶縁層２０３を貫通して第１の導電層２０２に達するスルーホール（開口）が形成される。該スルーホールの底部に露出する第１の導電層２０２の上に、酸素含有率の高い酸素不足型のタンタル酸化物がスパッタ法を用いて積層され、第１の抵抗変化層２０５ｂが形成される。（第１の層間絶縁層２０３上に積層された不要な抵抗変化層はＣＭＰ法により除去される）。
次に、図１５（ｃ）に示すように、第２の抵抗変化層の材料を充填するステップでは、スルーホール中に、酸素含有率の低い酸素不足型のタンタル酸化物がスパッタ法を用いて充填される。（第１の層間絶縁層２０３上に積層された不要な抵抗変化層もまた、ＣＭＰ法により除去される）。
次に、図１５（ｄ）に示すように、第１の中間電極を形成するステップでは、酸素含有率の低い酸素不足型のタンタル酸化物の一部がエッチング法により除去され、第２の抵抗変化層２０５ａが完成する。第２の抵抗変化層２０５ａの上に形成された凹部に、タンタル窒化物からなる第１の中間電極２０６が、スパッタ法を用いて埋め込み形成される（第１の層間絶縁層２０３上に積層された不要なタンタル窒化物は、ＣＭＰ法により除去される）。
次に、図１５（ｅ）に示すように、第１のコンタクトプラグを形成するステップでは、第１の層間絶縁層２０３を貫通して第１の導電層２０２に達するコンタクトホールが形成される。該コンタクトホールがタングステンで充填されて、第１のコンタクトプラグ２０７が形成される。
次に、図１６（ａ）に示すように、第１の半導体層と第２の導電層と第２の配線と第３の導電層とを形成するステップでは、第１の層間絶縁層２０３上に第１の半導体層２０９の材料（シリコンあるいは窒化シリコン）、第２の導電層２１０の材料（タングステン）、第２の配線２１１の材料（銅）、第３の導電層２１２の材料（白金）がこの順に成膜される。その後、第１の中間電極２０６の上端面は被覆されかつ第１のコンタクトプラグ２０７の上端面は露出されるように、所望のマスクでパターニングが行われる。該パターニングは、厚み方向から見て第２の配線２１１が第１の配線２０１と直交するように行われる。これにより、第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とが完成する。
次に、図１６（ｂ）に示すように、第２の層間絶縁層とスルーホールと第３の抵抗変化層とを形成するステップでは、第１の半導体層２０９と第２の導電層２１０と第２の配線２１１と第３の導電層２１２とを被覆するように、第１の層間絶縁層２０３の全面に、第２の層間絶縁層２１３が形成される。第２の層間絶縁層２１３を貫通して第３の導電層２１２に達するスルーホール（開口）が形成される。該スルーホールの底部に露出する第３の導電層２１２の上に、酸素含有率の高い酸素不足型のタンタル酸化物がスパッタ法を用いて積層され、第３の抵抗変化層２１５ｂが形成される（第２の層間絶縁層２１３上に積層された不要な抵抗変化層はＣＭＰ法により除去される）。
次に、図１６（ｃ）に示すように、第４の抵抗変化層の材料を充填するステップでは、スルーホール中に、酸素含有率の低い酸素不足型のタンタル酸化物がスパッタ法を用いて充填される（第２の層間絶縁層２１３上に積層された不要な抵抗変化層もまた、ＣＭＰ法により除去される）。
次に、図１７（ａ）に示すように、第２の中間電極を形成するステップでは、酸素含有率の低い酸素不足型のタンタル酸化物の一部がエッチング法により除去され、第４の抵抗変化層２１５ａが完成する。第４の抵抗変化層２１５ａの上に形成された凹部に、タンタル窒化物からなる第２の中間電極２１６が、スパッタ法を用いて埋め込み形成される（第２の層間絶縁層２１３上に積層された不要なタンタル窒化物は、ＣＭＰ法により除去される）。
次に、図１７（ｂ）に示すように、第２のコンタクトプラグを形成するステップでは、第２の層間絶縁層２１３を貫通して第３の導電層２１２に達するコンタクトホールが形成される。該コンタクトホールがタングステンで充填されて、第２のコンタクトプラグ２1７が形成される。
次に、図１７（ｃ）に示すように、第２の半導体層と第４の導電層と第３の配線とを形成するステップでは、第２の層間絶縁層２１３上に第２の半導体層２１９の材料（シリコンあるいは窒化シリコン）、第４の導電層２２０の材料（タングステン）、第３の配線２２１の材料（銅）がこの順に成膜される。その後、第２の中間電極２１６の上端面は被覆されかつ第２のコンタクトプラグ２１７の上端面は露出されるように、所望のマスクでパターニングが行われる。該パターニングは、厚み方向から見て第３の配線２２１が第２の配線２１１と直交するように行われる。
次に、図１８（ａ）に示すように、第３の層間絶縁層と第３のコンタクトプラグと第４のコンタクトプラグとを形成するステップでは、第２の半導体層２１９と第４の導電層２２０と第３の配線２２１とを被覆するように、第２の層間絶縁層２１３の全面に、第３の層間絶縁層２２２が形成される。第３の層間絶縁層２２２を貫通して第２のコンタクトプラグ２１７および第３の配線２２１の上端面に達するコンタクトホール（開口）が形成される。それぞれのコンタクトホールにタングステンが充填され、第３のコンタクトプラグ２２３および第４のコンタクトプラグ２２４が形成される（第３の層間絶縁層２２２上に積層された不要なタングステンはＣＭＰ法により除去される）。
次に、図１８（ｂ）に示すように、第１の引き出し配線２２５および第２の引き出し配線２２６を形成するステップでは、第３の層間絶縁層２２２上に、第３のコンタクトプラグ２２３および第４のコンタクトプラグ２２４のそれぞれの上端面が被覆されるように、引き出し配線２２５および引き出し配線２２６が所望のマスクでパターニングされる。
以上のような製造方法とすることにより、安定に抵抗変化動作をし、かつ微細化、多層化に適した抵抗変化型の不揮発性記憶装置を実現することができる。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び機能の詳細を実質的に変更できる。
本発明の不揮発性記憶素子および不揮発性記憶装置は、抵抗変化動作を安定にし、またクロスポイントメモリの漏れ電流を低減できる抵抗変化型の不揮発性記憶素子および不揮発性記憶装置として有用である。
１０ 本発明の第１実施形態に係る不揮発性記憶装置
１１ 本発明の第１実施形態に係る不揮発性記憶素子
２０ 本発明の第２実施形態に係る不揮発性記憶装置
２１ 本発明の第２実施形態に係る不揮発性記憶素子
３０ 本発明の第３実施形態に係る不揮発性記憶装置
３１ 本発明の第３実施形態に係る不揮発性記憶素子
４０ 本発明の第４実施形態に係る不揮発性記憶装置
４１ 本発明の第４実施形態に係る不揮発性記憶素子
４２ 本発明の第４実施形態に係る不揮発性記憶素子
５０ 従来の抵抗変化型素子を搭載した不揮発性記憶装置
１００ 基板
１０１ 第１の配線
１０２ 第１の層間絶縁層
１０３ 第１のコンタクトプラグ
１０４ 第２のコンタクトプラグ
１０５ 抵抗変化型素子
１０６ 抵抗変化型素子の下部電極
１０７ 抵抗変化層
１０７ａ 酸素含有量の低い抵抗変化層（第１の層）
１０７ｂ 酸素含有量の高い抵抗変化層（第２の層）
１０８ 抵抗変化型素子の上部電極
１０９ 第２の層間絶縁層
１１０ 第３のコンタクトプラグ
１１１ 第４のコンタクトプラグ
１１２ 電流制限素子
１１３、１１３ａ 電流制限素子の下部電極
１１４、１１４ａ 半導体層
１１５、１１５ａ 電流制限素子の上部電極
１１６ 第３の層間絶縁層
１１７ 第５のコンタクトプラグ
１１８ 第６のコンタクトプラグ
１１９ 第２の配線
１２０ 引き出し配線
１２１、１２２ レジストパターン
２００ 基板
２０１ 第１の配線
２０２ 第１の導電層
２０３ 第１の層間絶縁層
２０４ 第１の抵抗変化型素子
２０５ａ 第１の酸素含有率の低い抵抗変化層
２０５ｂ 第１の酸素含有率の高い抵抗変化層
２０６ 第１の中間電極
２０７ 第１のコンタクトプラグ
２０８ 第１の電流制限素子
２０９ 第１の半導体層
２１０ 第２の導電層
２１１ 第２の配線
２１２ 第３の導電層
２１３ 第２の層間絶縁層
２１４ 第２の抵抗変化型素子
２１５ａ 第２の酸素含有率の低い抵抗変化層
２１５ｂ 第２の酸素含有率の高い抵抗変化層
２１６ 第２の中間電極
２１７ 第２のコンタクトプラグ
２１８ 第２の電流制限素子
２１９ 第２の半導体層
２２０ 第４の導電層
２２１ 第３の配線
２２２ 第３の層間絶縁層
２２３ 第３のコンタクトプラグ
２２４ 第４のコンタクトプラグ
２２５ 第１の引き出し配線
２２６ 第２の引き出し配線
３１０ 上部配線（ビット線）
３２０ 下部配線（ワード線）
３３０ 抵抗変化層
３４０ 上部電極
３５０ 下部電極
３６０ 抵抗変化型素子
３７０ 非線形素子（バリスタ）
３８０ メモリセル

Claims (15)

  1. 極性の異なる電気的信号を印加することにより低抵抗状態と高抵抗状態との間を可逆的に遷移する抵抗変化型素子と、
    絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって極性が前記第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる電流制限素子とを備え、
    前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する、酸素不足型の遷移金属酸化物からなる抵抗変化層とを備え、
    前記抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に前記電流制限素子に印加される電圧の極性が前記第１の極性となるように、前記抵抗変化型素子と前記電流制限素子とが直列に接続され、
    前記第１の電極と前記第２の電極との間に電気的信号を印加したときに抵抗変化現象の発現する界面が、前記第１の電極と前記抵抗変化層との界面、および、前記第２の電極と前記抵抗変化層との界面のうち、一方の界面に固定されている、
    不揮発性記憶素子。
  2. 極性の異なる電気的信号を印加することにより低抵抗状態と前記低抵抗状態よりも抵抗値の大きな高抵抗状態との間を可逆的に遷移する抵抗変化型素子と、
    絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって極性が前記第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる、非対称な特性を有する双方向型の電流制限素子とを備え、

    前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する、酸素不足型の遷移金属酸化物からなる抵抗変化層とを備え、
    前記抵抗変化型素子を低抵抗状態から高抵抗状態へと遷移させる際に前記抵抗変化型素子に流れる電流の方向と、前記電流制限素子に前記第１の電流が流れる時の電流の方向とが一致するように、前記抵抗変化型素子と前記電流制限素子とが直列に接続され、
    前記第１の電極と前記第２の電極との間に電気的信号を印加したときに抵抗変化現象の発現する界面が、前記第１の電極と前記抵抗変化層との界面、および、前記第２の電極と前記抵抗変化層との界面のうち、一方の界面に固定されている、

    不揮発性記憶素子。
  3. 前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、
    前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、
    前記電流制限素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極との間に介在する半導体層とを備え、前記第３の電極と前記第４の電極との間に前記第３の電極を基準として前記第４の電極の電位が正となるような極性が前記第１の極性となるように構成され、
    以下の（Ａ）または（Ｂ）のいずれかを満たすように構成されている、請求項１に記載の不揮発性記憶素子。
    （Ａ）前記第２の電極と前記第３の電極とが前記抵抗変化層および前記半導体層のいずれをも介せずに接続されている。
    （Ｂ）前記第１の電極と前記第４の電極とが前記抵抗変化層および前記半導体層のいずれをも介せずに接続されている。
  4. 前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に前記第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、
    前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、
    前記電流制限素子は、第３の電極と、前記第１の電極と、前記第３の電極と前記第１の電極との間に介在する半導体層とを備え、前記第３の電極と前記第１の電極との間に前記第３の電極を基準として前記第１の電極の電位が正となる極性が前記第１の極性となるように構成されている、請求項１に記載の不揮発性記憶素子。
  5. 前記抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在する抵抗変化層とを備え、前記第１の電極と前記第２の電極との間に前記第１の電極を基準として正極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が上昇し、前記第１の電極と前記第２の電極との間に第１の電極を基準として負極性の電気的信号を印加すると前記第１の電極と前記第２の電極との間の抵抗値が低下するように構成され、
    前記抵抗変化層は酸素不足型の遷移金属酸化物を含み、
    前記電流制限素子は、前記第２の電極と、第４の電極と、前記第２の電極と前記第４の電極との間に介在する半導体層とを備え、前記第２の電極と前記第４の電極との間に前記第２の電極を基準として前記第４の電極の電位が正となる極性が前記第１の極性となるように構成されている、請求項１に記載の不揮発性記憶素子。
  6. 前記第１の電極は第１の材料で構成され、
    前記第２の電極は第２の材料で構成され、
    前記第１の材料の標準電極電位をＶ１とし、
    前記第２の材料の標準電極電位をＶ２とし、
    前記酸素不足型の遷移金属酸化物における当該遷移金属の標準電極電位をＶｔとするとき、
    Ｖｔ＜Ｖ２およびＶ１＜Ｖ２を満たす、請求項３乃至５に記載の不揮発性記憶素子。
  7. 前記抵抗変化層は、前記第１の電極と物理的に接触しＭＯｘ（Ｍは遷移金属元素）で表される組成を有する第１の層と、前記第２の電極と物理的に接触しＭＯｙで表される組成を有する第２の層とを備え、ｘ＜ｙを満たす、請求項３乃至５に記載の不揮発性記憶素子。
  8. 前記半導体層はｎ型半導体からなり、
    前記第３の電極と前記第４の電極とは異なる材料で構成され、
    前記半導体層の電子親和力をχｓとし、
    前記第３の電極の仕事関数をφ１とし、
    前記第４の電極の仕事関数をφ２とするとき、
    χｓ＜φ１＜φ２を満たす、請求項３に記載の不揮発性記憶素子。
  9. 前記半導体層はｎ型半導体からなり、
    前記第３の電極と前記第１の電極とは異なる材料で構成され、
    前記半導体層の電子親和力をχｓとし、
    前記第３の電極の仕事関数をφ１とし、
    前記第１の電極の仕事関数をφ２とするとき、
    χｓ＜φ１＜φ２を満たす、請求項４に記載の不揮発性記憶素子。
  10. 前記半導体層はｎ型半導体からなり、
    前記第２の電極と前記第４の電極とは異なる材料で構成され、
    前記半導体層の電子親和力をχｓとし、
    前記第２の電極の仕事関数をφ１とし、
    前記第４の電極の仕事関数をφ２とするとき、
    χｓ＜φ１＜φ２を満たす、請求項５に記載の不揮発性記憶素子。
  11. 前記第３の電極と前記半導体層とが接触する部分の面積をＳ１とし、
    前記第４の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、
    Ｓ１＞Ｓ２を満たす、請求項３に記載の不揮発性記憶素子。
  12. 前記第３の電極と前記半導体層とが接触する部分の面積をＳ１とし、
    前記第１の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、
    Ｓ１＞Ｓ２を満たす、請求項４に記載の不揮発性記憶素子。
  13. 前記第２の電極と前記半導体層とが接触する部分の面積をＳ１とし、
    前記第４の電極と前記半導体層とが接触する部分の面積をＳ２とするとき、
    Ｓ１＞Ｓ２を満たす、請求項５に記載の不揮発性記憶素子。
  14. 前記遷移金属酸化物がタンタル酸化物またはハフニウム酸化物である、請求項３乃至５に記載の不揮発性記憶素子。

  15. 基板と、前記基板の上に互い平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点のそれぞれに対応して前記第１の配線と前記第２の配線とを電気的に接続するように設けられた複数の、請求項１に記載の不揮発性記憶素子と、を備えた、クロスポイント型の不揮発性記憶装置。
JP2010512447A 2008-11-19 2009-11-18 不揮発性記憶素子および不揮発性記憶装置 Active JP4531863B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008295866 2008-11-19
JP2008295866 2008-11-19
PCT/JP2009/006196 WO2010058569A1 (ja) 2008-11-19 2009-11-18 不揮発性記憶素子および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP4531863B2 JP4531863B2 (ja) 2010-08-25
JPWO2010058569A1 true JPWO2010058569A1 (ja) 2012-04-19

Family

ID=42198012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010512447A Active JP4531863B2 (ja) 2008-11-19 2009-11-18 不揮発性記憶素子および不揮発性記憶装置

Country Status (3)

Country Link
US (2) US8227788B2 (ja)
JP (1) JP4531863B2 (ja)
WO (1) WO2010058569A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611443B2 (ja) * 2007-11-29 2011-01-12 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP2011040112A (ja) * 2009-08-06 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
US20130224930A1 (en) * 2010-06-21 2013-08-29 Koji Arita Method for manufacturing variable resistance element
CN102576709B (zh) * 2010-08-17 2015-03-04 松下电器产业株式会社 非易失性存储装置及其制造方法
US8759190B2 (en) 2010-09-17 2014-06-24 Panasonic Corporation Current steering element and non-volatile memory element incorporating current steering element
US9142292B2 (en) 2011-02-02 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method for reading data from nonvolatile storage element, and nonvolatile storage device
CN103262240B (zh) * 2011-02-23 2016-08-03 松下知识产权经营株式会社 非易失性存储元件及其制造方法
JP2012203936A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
US9343672B2 (en) * 2011-06-07 2016-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices, nonvolatile memory cells and methods of manufacturing nonvolatile memory devices
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
WO2013080496A1 (ja) * 2011-12-02 2013-06-06 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
US9105332B2 (en) 2012-03-15 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device
JP5406418B1 (ja) * 2012-03-29 2014-02-05 パナソニック株式会社 不揮発性記憶装置
RU2632256C2 (ru) * 2012-04-19 2017-10-03 Карнеги Меллон Юниверсити Диод на гетеропереходах металл-полупроводник-металл (мпм)
US8804402B2 (en) * 2012-08-31 2014-08-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US8952470B2 (en) 2012-09-10 2015-02-10 James John Lupino Low cost high density nonvolatile memory array device employing thin film transistors and back to back Schottky diodes
JP2014082279A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 不揮発性記憶装置及びその製造方法
US9530822B2 (en) 2013-04-28 2016-12-27 Alexander Mikhailovich Shukh High density nonvolatile memory
US9042158B2 (en) 2013-05-21 2015-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with protective resistance film
CN105518892A (zh) * 2013-09-09 2016-04-20 J·J·卢皮诺 采用薄膜晶体管和肖特基二极管的非易失性存储器装置
WO2015198573A1 (ja) * 2014-06-25 2015-12-30 日本電気株式会社 半導体装置、および半導体装置の製造方法
US9425390B2 (en) 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US9679945B2 (en) * 2015-09-04 2017-06-13 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10468458B2 (en) * 2016-05-10 2019-11-05 Winbond Electronics Corp. Resistive random access memory having selector and current limiter structures
US10658030B2 (en) * 2017-11-29 2020-05-19 International Business Machines Corporation Synaptic crossbar memory array
CN108630810B (zh) * 2018-05-14 2022-07-19 中国科学院微电子研究所 1s1r存储器集成结构及其制备方法
EP3823042A1 (en) 2019-11-12 2021-05-19 Imec VZW Bipolar selector device for a memory array
US11856798B2 (en) * 2022-03-01 2023-12-26 International Business Machines Corporation Resistive random-access memory random number generator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311772A (ja) * 2006-05-17 2007-11-29 Sharp Corp 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008062688A1 (fr) * 2006-11-20 2008-05-29 Panasonic Corporation Dispositif de stockage semiconducteur non volatile et son procédé de fabrication
WO2008117494A1 (ja) * 2007-03-22 2008-10-02 Panasonic Corporation 記憶素子及び記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
JP2006311910A (ja) 2005-05-09 2006-11-16 Shunji Kondo 簡易型消火器具
US20070015348A1 (en) 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7303971B2 (en) 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
JP2007158325A (ja) 2005-12-07 2007-06-21 Sharp Corp 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
KR100802111B1 (ko) 2006-03-28 2008-02-11 삼성광주전자 주식회사 안전회로가 구현된 충전장치 및 그의 충전방법
JP4251576B2 (ja) 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
JP4745395B2 (ja) * 2006-11-17 2011-08-10 パナソニック株式会社 抵抗変化型記憶装置
CN101636840B (zh) 2006-11-17 2011-05-25 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP4366448B2 (ja) * 2007-02-23 2009-11-18 パナソニック株式会社 不揮発性メモリ装置、および不揮発性メモリ装置におけるデータ書込方法
JP4344011B2 (ja) * 2007-08-01 2009-10-14 パナソニック株式会社 不揮発性記憶装置
JP2010287582A (ja) 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311772A (ja) * 2006-05-17 2007-11-29 Sharp Corp 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008062688A1 (fr) * 2006-11-20 2008-05-29 Panasonic Corporation Dispositif de stockage semiconducteur non volatile et son procédé de fabrication
WO2008117494A1 (ja) * 2007-03-22 2008-10-02 Panasonic Corporation 記憶素子及び記憶装置

Also Published As

Publication number Publication date
JP4531863B2 (ja) 2010-08-25
US20100295012A1 (en) 2010-11-25
WO2010058569A1 (ja) 2010-05-27
US8227788B2 (en) 2012-07-24
US20130056701A1 (en) 2013-03-07
US8399875B1 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
JP4531863B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5427982B2 (ja) 不揮発性記憶装置及びその製造方法
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
JP4621817B1 (ja) 不揮発性記憶素子およびこれを備えた半導体記憶装置
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5072967B2 (ja) 電流制限素子とそれを用いたメモリ装置およびその製造方法
JPWO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
JP2015195339A (ja) 抵抗変化型不揮発性記憶素子およびその製造方法、ならびに抵抗変化型不揮発性記憶装置
KR102631895B1 (ko) 기억 소자 및 기억 장치
JP2009135291A (ja) 半導体メモリ装置
US20140138607A1 (en) Non-volatile memory device and manufacturing method thereof
JP5367198B1 (ja) 抵抗変化型不揮発性記憶装置
JP2008218855A (ja) 不揮発性記憶素子及びその製造方法
WO2018221114A1 (ja) メモリ装置およびメモリ装置の製造方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
US20230093157A1 (en) Storage device
JP2010087329A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100609

R150 Certificate of patent or registration of utility model

Ref document number: 4531863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250