JP2008218855A - 不揮発性記憶素子及びその製造方法 - Google Patents

Abstract

【課題】 良好な抵抗変化素子及びバリア層を有する不揮発性記憶素子及びその製造方法を提供する。
【解決手段】 下部電極層２ａと、下部電極層２ａより上方に形成された上部電極層４ａと、下部電極層２ａと上部電極層４ａとの間に形成され、下部電極層２ａと上部電極層４ａとの間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層３と、下部電極層２ａ、抵抗変化層３及び上部電極層４ａを覆う層間絶縁層５と、下部電極層２ａ及び上部電極層４ａの層間絶縁層５と接する領域に形成されたバリア層２ｂ，４ｂとを備え、抵抗変化層３及びバリア層２ｂ，４ｂは、下部電極層２ａ及び上部電極層４ａを構成する少なくとも１つの元素の酸化物を含んでいる。
【選択図】 図２(a)

Description

本発明は、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶素子及びその製造方法に関する。

近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、さらに大容量で、かつ不揮発性の記憶素子の要求が高まってきている。こうした要求に応えるための１つの方策として、与えられた電気的パルスによって抵抗値が変化し、その状態を保持し続ける材料を用いた記憶素子が注目されている。

図１２は、このような不揮発性記憶素子の第１の従来例（例えば、特許文献１を参照。）の構成を示す要部断面図である。この不揮発性記憶素子は、図１２に示すように、基板１１０の主面にトランジスタ１６０と不揮発性記憶部２００が形成されている。トランジスタ１６０は不揮発性記憶部２００のビット線への導通を制御する回路を構成するもので、ソース領域１２０、ドレイン領域１３０、ゲート絶縁膜１４０及びゲート電極１５０で構成されている。不揮発性記憶部２００は、ドレイン領域１３０に接続された下部電極１７０と、電圧パルス又は電流パルスによって抵抗が可逆的に変化する抵抗変化層１８０と、上部電極１９０とを備えている。さらに、基板１１０上に形成されたトランジスタ１６０及び不揮発性記憶部２００は層間絶縁層２１０により覆われ、上部電極１９０は電極配線２２０に接続されている。

抵抗変化層１８０を構成する物質としては、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ_２Ｏ_５）、亜鉛酸化物（ＺｎＯ）、ニオブ酸化物（Ｎｂ_２Ｏ_５）、チタン酸化物（ＴｉＯ_２）、タングステン酸化物（ＷＯ_３）、又はコバルト酸化物（ＣｏＯ）等が用いられている。このような遷移金属酸化物は、閾値以上の電圧又は電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに電圧又は電流が印加されるまで、その抵抗値を維持し続けることが知られている。

図１３(ａ)は、このような不揮発性記憶素子の第２の従来例（例えば、特許文献２を参照。）の構成を示す斜視図であり、図１３(ｂ)は、図１３(ａ)のXIIIB-XIIIB線に沿った断面を示す断面図である。図１２に示す第１の従来例が、１トランジスタ／１不揮発性記憶部の構成になっているのに対して、図１３(ａ)及び(ｂ)に示す第２の従来例は、ワード線とビット線の交点（立体交差点）にアクティブ層を介在させたクロスポイント型である。

図１３(ａ)に示すように、基板２３０には下部電極２４０が形成され、その上にアクティブ層２５０が形成されている。アクティブ層２５０の上には、下部電極２４０に直交するように上部電極２６０が形成されている。図１３(ｂ)に示すように、下部電極２４０と上部電極２６０とが立体交差している領域が記憶領域２７０になっており、下部電極２４０と上部電極２６０とはそれぞれワード線又はビット線として機能する。この例においては、記憶領域２７０は便宜上示した領域であって、その組成は全くその他の領域と同じである。基板２３０は、ＬａＡｌＯ_３、Ｓｉ、ＴｉＮなどのアモルファス、多結晶又は単結晶で構成されている。下部電極２４０の材料としては、ＹＢＣＯ（ＹＢａ_２Ｃｕ_３Ｏ_７）が、またアクティブ層２５０の材料としては、印加される電気信号に応答して抵抗が変化する材料が用いられる。
特開２００４−３６３６０４号公報 特開２００３−６８９８４号公報

上記第１の従来例では、電圧又は電流によって抵抗値が可逆的に変化する抵抗変化層が上部電極及び下部電極に挟まれた領域に形成されている。この抵抗変化物質層の周囲は、通常、半導体デバイスに用いられる層間絶縁層（例えば、二酸化シリコン膜）２１０で囲まれている。この場合、電極間の領域以外の領域における抵抗変化層をエッチング除去するとき、その電極間の領域に残される抵抗変化層の側壁部が損傷を受けるために、電気特性及び抵抗変化特性が劣化しやすくなる。

また、上記第２の従来例では、下部電極２４０と上部電極２６０とのクロスポイントをすべて含んでアクティブ層（本発明の抵抗変化層に同じ）２５０が形成されているため、加工の過程で記憶領域の損傷が発生することはない。しかしながら、記憶素子の高密度化に伴い、クロスポイント間でのクロストークが発生しやすくなるため、大容量化に対する制約となり得る。

さらに、金属からなる電極層を層間絶縁膜から保護するために、電極と層間絶縁層との間にバリア層を形成することが多いが、そのバリア層は、薄く且つ緻密な膜であることが求められる。しかしながら、スパッタリング法などを用いて薄膜を堆積することによりバリア層を形成する場合では、様々な凹凸部が形成されるため、緻密な膜を安定して得ることができない。

本発明は、このような課題を解決するためになされたもので、その目的は、良好な抵抗変化層及びバリア層を有する不揮発性記憶素子及びその製造方法を提供することにある。

上記課題を解決するために本発明の不揮発性記憶素子は、下部電極層と、前記下部電極層より上方に形成された上部電極層と、前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、前記下部電極層、前記抵抗変化層及び前記上部電極層を覆う層間絶縁層と、前記下部電極層及び前記上部電極層の前記層間絶縁層と接する領域に形成されたバリア層とを備え、前記抵抗変化層及びバリア層は、前記下部電極層及び前記上部電極層を構成する少なくとも１つの元素の酸化物を含む。

前記発明に係る不揮発性記憶素子は、基板と、前記基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、前記複数の第１の電極配線と前記複数の第２の電極配線との交差領域のそれぞれに形成されるプラグ部における前記第１の電極配線部分が前記下部電極層を構成し、前記プラグ部における前記第２の電極配線部分が前記上部電極層を構成するようにしてもよい。

また、前記発明に係る不揮発性記憶素子は、前記下部電極層又は前記上部電極層と電気的に接続された整流素子を更に備えるようにしてもよい。

また、前記発明に係る不揮発性記憶素子において、前記酸化物層は遷移金属酸化物であることが好ましい。

また、前記発明に係る不揮発性記憶素子は、前記下部電極層及び前記上部電極層と電気的に接続された半導体集積回路を更に備えるようにしてもよい。

本発明の不揮発性記憶素子の製造方法は、下部電極層と、前記下部電極層より上方に形成された上部電極層と、前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、基板上に、前記下部電極層を形成する工程Ａと、前記下部電極層を覆う層間絶縁層を形成する工程Ｂと、熱処理によって、前記下部電極層と前記層間絶縁層との界面に、前記下部電極層を構成する少なくとも１つの元素の酸化物を含む第１の酸化物層を形成する工程Ｃと、前記第１の酸化物層上に、前記上部電極層を形成する工程Ｄと、前記上部電極層上を覆う層間絶縁層を形成する工程Ｅと、熱処理によって、前記上部電極層と前記層間絶縁層との界面に、前記上部電極層を構成する少なくとも１つの元素の酸化物を含む第２の酸化物層を形成する工程Ｆと を有し、前記抵抗変化層は、前記下部電極層と前記上部電極層との間に形成された酸化物層で構成される。

上述した第１の酸化物層及び第２の酸化物層は、熱処理を行うことによって、自己形成的に形成される。したがって、下部電極層と上部電極層との間に形成される酸化物層で構成される抵抗変化層が自己形成的に形成されていることになる。これにより、従来のように、抵抗変化層の側壁部に損傷を与えることがなく、電気特性及び抵抗変化特性の劣化を防止することができる。

前記発明に係る不揮発性記憶素子の製造方法において、前記工程Ｄが、前記第１の酸化物層上に、その第１の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記上部電極層を形成する工程とを有し、 前記工程Ｆが、熱処理によって、前記第２の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第１の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも１つの元素の酸化物で構成される前記抵抗変化層とする工程であってもよい。

また、本発明の不揮発性記憶素子の製造方法は、基板と、前記基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記第１の電極配線と前記第２の電極配線との間に形成され、前記第１の電極配線と前記第２の電極配線との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、基板上に、前記複数の第１の電極配線を形成する工程Ａと、前記第１の電極配線を覆う層間絶縁層を形成する工程Ｂと、熱処理によって、前記第１の電極配線と前記層間絶縁層との界面に、前記第１の電極配線を構成する少なくとも１つの元素の第１の酸化物層を形成する工程Ｃと、後に前記複数の第１の電極配線と交差するように前記複数の第２の電極配線を形成したときの前記複数の第１の電極配線と前記複数の第２の電極配線との交差領域に相当する領域にプラグ部を形成することにより、前記第１の酸化物層を露出させる工程Ｄと、露出された第１の酸化物層上に、前記複数の第１の電極配線と交差するように、前記複数の第２の電極配線を形成する工程Ｅと、熱処理によって、前記複数の第２の電極配線と前記層間絶縁層との界面に、前記第２の電極配線を構成する少なくとも１つの元素の第２の酸化物層を形成する工程Ｆとを有し、前記抵抗変化層は、前記第１の電極配線と前記第２の電極配線との間に形成された酸化物層で構成される。

このように構成することにより、自己形成的に形成される抵抗変化層を有するクロスポイント型の不揮発性記憶素子を容易に製造することができる。

前記発明に係る不揮発性記憶素子の製造方法において、前記工程Ｅが、前記第１の酸化物層上に、その第１の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記複数の第２の電極配線を形成する工程とを有し、前記工程Ｆが、熱処理によって、前記第２の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第１の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも１つの元素の酸化物で構成される前記抵抗変化層とする工程であってもよい。

また、前記発明に係る不揮発性記憶素子の製造方法は、前記第１の電極配線の前記プラグ部における領域又は前記第２の電極配線の前記プラグ部における領域と電気的に接続される整流素子を形成する工程を更に有していてもよい。

さらに、前記発明に係る不揮発性記憶素子の製造方法は、前記下部電極層及び前記上部電極層と電気的に接続される半導体集積回路を前記基板に形成する工程を更に有していてもよい。

本発明によれば、良好な抵抗変化層及びバリア層を有する不揮発性記憶素子を提供することができる。

以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、全ての図面を通じて、同じ要素には同じ符号を付しており、その説明を省略する場合がある。また、便宜上、一部が拡大されて図示される場合がある。

（本発明の概念）
図１は、本発明の不揮発性記憶素子の概念を模式的に示す断面図である。図１に示すように、本発明の不揮発性記憶素子１は、下部電極層２ａと、下部電極層２ａより上方に形成された上部電極層４ａとを備えている。これらの下部電極層２ａと上部電極層４ａとの間には、下部電極層２ａ及び上部電極層４ａを構成する少なくとも１つの元素の酸化物で構成される抵抗変化層３が自己形成的に形成されている。

下部電極層２ａ、抵抗変化層３及び上部電極層４ａは、層間絶縁層５により覆われている。そして、下部電極層２ａの層間絶縁層５と接する領域及び上部電極層４ａの層間絶縁層５と接する領域には、下部電極層２ａ及び上部電極層４ａを構成する少なくとも１つの元素の酸化物で構成されるバリア層２ｂ及び４ｂがそれぞれ自己形成的に形成されている。

このように、本発明では、自己形成的に形成される酸化物で抵抗変化層３を構成する。これにより、エッチングすることなく、下部電極層２ａと上部電極層４ａとの間に抵抗変化層３を形成することができる。また、本発明では、同様にして、自己形成的に形成される酸化物でバリア層２ｂ及び４ｂを構成する。これにより、下部電極層２ａ及び上部電極層４ａと層間絶縁層５との間に緻密で均一なバリア層２ｂ及び４ｂを形成することができる。

以下、このような本発明の不揮発性記憶素子１の具体的な実施の形態を順に説明する。

（実施の形態１）
［不揮発性記憶素子の構成］
図２(ａ)は、本発明の実施の形態１に係る不揮発性記憶素子の構成を示す断面図であり、図２(ｂ)は、同じく構成を模式的に示す平面図である。なお、通常の場合、基板上には多数の記憶素子が形成されるが、図面の簡略化のため、ここでは１個の記憶素子のみが図示されている。

図２(ａ)に示すように、本実施の形態の不揮発性記憶素子１Ａは、半導体集積回路が形成されているシリコン半導体等の基板７上に形成されている。基板７上には配線パターン６が形成されており、その配線パターン６の上には、下部電極層２ａが形成されている。下部電極層２ａの上には、抵抗変化層３が形成されており、その抵抗変化層３の上には、上部電極層４ａが形成されている。そして、これら配線パターン６、下部電極層２ａ、抵抗変化層３及び上部電極層４ａを覆うように層間絶縁層５が形成されている。

層間絶縁層５の上面には配線パターン８が形成されている。そして、層間絶縁層５を貫通するようコンタクト８ａが形成され、このコンタクト８ａによって上部電極層４ａが配線パターン８に接続されている。

また、下部電極層２ａの層間絶縁層５と接する領域にはバリア層２ｂが、上部電極層４ａの層間絶縁層５と接する領域にはバリア層４ｂがそれぞれ形成されている。

下部電極層２ａ及び上部電極層４ａは、例えば白金−鉄（ＰｔＦｅ）又は銅−鉄（ＣｕＦｅ）等の遷移金属を含む電極材料で構成されている。また、抵抗変化層３並びにバリア層２ｂ及び４ｂは、下部電極層２ａ及び上部電極層４ａに含まれる遷移金属の酸化物で構成されている。したがって、下部電極層２ａ及び上部電極層４ａが白金−鉄（ＰｔＦｅ）又は銅−鉄（ＣｕＦｅ）を含む電極材料で構成されている場合、抵抗変化層３並びにバリア層２ｂ及び４ｂは、酸化鉄（Ｆｅ−Ｏ）などで構成されることになる。

なお、図２（ｂ）に示すように、基板７に形成されている半導体集積回路９と不揮発性記憶素子１Ａとは、電気的に接続されている。より詳細には、半導体集積回路９と不揮発性記憶素子１Ａの下部電極層２ａ及び上部電極層４ａとが、電気的に接続されている。

［不揮発性記憶素子の動作］
次に、以上のように構成された不揮発性記憶素子１Ａの動作を説明する。

この不揮発性記憶素子１Ａにおいては、下部電極層２ａと上部電極層４ａとの間に第１の所定の電気パルス（電流パルス又は電圧パルス）を印加する。この場合、抵抗変化層３にこの電気パルスが印加されることになる。これにより、この抵抗変化層３の抵抗値が第１の所定の抵抗値となり、その状態を維持する。そして、この状態において、下部電極層２ａと上部電極層４ａとの間に第２の所定の電気パルスを印加すると、抵抗変化層３の抵抗値が第２の所定の抵抗値となり、その状態を維持する。

ここで、第１の所定の抵抗値と第２の所定の抵抗値とを、例えば２値データの２つの値にそれぞれ対応させる。その結果、第１又は第２の所定の電気パルスを抵抗変化層３に印加することにより、不揮発性記憶素子１Ａに２値データを書き込むことができる。また、不揮発性記憶素子１Ａに対し、抵抗変化層３の抵抗値が変化しないような電圧又は電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子１Ａに書き込まれた２値データを読み出すことができる。

［不揮発性記憶素子の製造方法］
次に、不揮発性記憶素子１Ａの製造方法について説明する。

図３(ａ)乃至(ｇ)は、本発明の実施の形態１に係る不揮発性記憶素子１Ａの製造方法の工程を示す断面図である。

図３(ａ)に示す工程において、所定の配線パターン６が形成された基板７上に、下部電極層２ａを形成する。そして、フォトリソプロセス及びエッチングプロセスにより、下部電極層２ａを所定のパターンに形成した後、図３(ｂ)に示す工程において、下部電極層２ａを覆う層間絶縁層５を形成する。

次に、図３(ｃ)に示す工程において、基板７を４００℃以上とする熱処理により、下部電極層２ａと層間絶縁層５との界面に、下部電極層２ａを構成する遷移金属の酸化物層であるバリア層２ｂを形成する。このバリア層２ｂは、下部電極層２ａを構成する遷移金属が拡散することによって、自己形成的に形成される。

次に、図３(ｄ)に示す工程において、エッチングプロセスにより、下部電極層２ａ上のバリア層２ｂを露出させた後、その上に上部電極層４ａを形成する。そして、フォトリソプロセス及びエッチングプロセスにより、上部電極層４ａを所定のパターンに形成した後、図３(ｅ)に示す工程において、上部電極層４ａを覆う層間絶縁層５を形成する。

次に、図３(ｆ)に示す工程において、基板７を４００℃以上とする熱処理により、上部電極層４ａと層間絶縁層５との界面に、上部電極層４ａを構成する遷移金属の酸化物層であるバリア層４ｂを形成する。このバリア層４ｂは、上部電極層４ａを構成する遷移金属が拡散することによって、自己形成的に形成される。

そして、図３(ｇ)に示す工程において、フォトリソグラフィを用いたエッチングにより、層間絶縁層５にその表面から上部電極層４ａに至るようにコンタクトホールを形成した後、スパッタリング及びフォトリソグラフィにより、層間絶縁層５の表面の所定位置に、そのコンタクトホールを埋めるようにして配線パターン８を形成する。これにより、コンタクトホールを埋めるコンタクト８ａにより上部電極層４ａに接続された配線パターン８が形成される。

このように形成された配線パターン６及び８と、基板７に形成される半導体集積回路とは電気的に接続される。したがって、この半導体集積回路と不揮発性記憶素子１Ａの下部電極層２ａ及び上部電極層４ａとが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。

このようにして、図２(ａ)及び(ｂ)に示す不揮発性記憶素子１Ａが製造される。この不揮発性記憶素子１Ａを用いて、例えば１トランジスタ／１不揮発性記憶部の構成からなる不揮発性記憶素子を作製することができる。

以上のとおり、抵抗変化層３を自己形成的に形成することによって、従来のように、抵抗変化層の側壁部に損傷を与えることがなく、電気特性及び抵抗変化特性の劣化を防止することができる。また、熱処理における温度及び処理時間などを制御することによって、所望の厚みの抵抗変化層を形成することができるため、抵抗変化層の薄層化を実現することができる。

また、バリア層２ｂ及び４ｂを自己形成的に形成することによって、当該バリア層２ｂ及び４ｂを緻密且つ均一な層とすることができる。

さらに、上記のような製造方法の場合、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価な不揮発性記憶素子を安定して得ることができる。

（実施の形態２）
実施の形態１に係る不揮発性記憶素子の場合、抵抗変化層及びバリア層は同一の材料で構成されている。これに対し、実施の形態２に係る不揮発性記憶素子は、抵抗変化層とバリア層とが異なる材料で構成されている。

［不揮発性記憶素子の構成］
図４は、本発明の実施の形態２に係る不揮発性記憶素子の構成を示す断面図である。なお、通常の場合、基板上には多数の記憶素子が形成されるが、図面の簡略化のため、ここでは１個の記憶素子のみが図示されている。

図４に示すように、本実施の形態の不揮発性記憶素子１Ｂでは、下部電極層２ａと上部電極層４ａとの間に、抵抗変化層３ｂが形成されている。また、実施の形態１の場合と同様に、下部電極層２ａの層間絶縁層５と接する領域にはバリア層２ｂが、上部電極層４ａの層間絶縁層５と接する領域にはバリア層４ｂがそれぞれ形成されている。

ここで、下部電極層２ａ及び上部電極層４ａは、例えば白金マンガン（ＰｔＭｎ）又は銅マンガン（ＣｕＭｎ）等の遷移金属を含む電極材料で構成されている。また、抵抗変化層３ｂ並びにバリア層２ｂ及び４ｂは、下部電極層２ａ及び上部電極層４ａに含まれる遷移金属の酸化物で構成されている。ここでは、バリア層２ｂ及び４ｂは、例えば酸化マンガン（Ｍｎ−Ｏ）などで構成される。また、抵抗変化層３ｂは、例えばＦｅ−Ｍｎ−Ｏなどで構成される。

なお、本実施の形態の不揮発性記憶素子１Ｂにおけるその他の構成については実施の形態１の不揮発性記憶素子１Ａと同様であるため、同一符号を付して説明を省略する。

また、動作についても実施の形態１の場合と同様であるので、説明を省略する。

［不揮発性記憶素子の製造方法］
次に、不揮発性記憶素子１Ｂの製造方法について説明する。

図５(ａ)乃至(ｉ)は、本発明の実施の形態２に係る不揮発性記憶素子１Ｂの製造方法の工程を示す断面図である。

図５(ａ)に示す工程において、所定の配線パターン６が形成された基板７上に、下部電極層２ａが形成される。そして、フォトリソプロセス及びエッチングプロセスにより、下部電極層２ａを所定のパターンに形成した後、図５(ｂ)に示す工程において、下部電極層２ａを覆う層間絶縁層５を形成する。

次に、図５(ｃ)に示す工程において、基板７を４００℃以上とする熱処理により、下部電極層２ａと層間絶縁層５との界面に、下部電極層２ａを構成する遷移金属の酸化物層であるバリア層２ｂを形成する。このバリア層２ｂは、下部電極層２ａを構成する遷移金属が拡散することによって、自己形成的に形成される。

次に、図５(ｄ)に示す工程において、エッチングプロセスにより、下部電極層２ａ上のバリア層２ｂを露出させた後、その上に抵抗変化ベース層３ａを形成する。この抵抗変化ベース層３ａは、例えば酸化鉄（Ｆｅ−Ｏ）などで構成される。そして、図５(ｅ)に示す工程において、フォトリソプロセス及びエッチングプロセスにより、抵抗変化ベース層３ａを所定のパターンに形成する。

次に、図５(ｆ)に示す工程において、抵抗変化ベース層３ａ上に、上部電極層４ａを形成する。そして、フォトリソプロセス及びエッチングプロセスにより、上部電極層４ａを所定のパターンに形成した後、図５(ｇ)に示す工程において、上部電極層４ａを覆う層間絶縁層５を形成する。

次に、図５(ｈ)に示す工程において、基板７を４００℃以上とする熱処理により、上部電極層４ａと層間絶縁層５との界面に、上部電極層４ａを構成する遷移金属の酸化物層であるバリア層４ｂを形成する。このバリア層４ｂは、上部電極層４ａを構成する遷移金属が拡散することによって、自己形成的に形成される。また、この工程において、抵抗変化ベース層３ａがバリア層２ｂ及び４ｂと混ざり合って、抵抗変化層３ｂが形成される。抵抗変化ベース層３ａが酸化鉄（Ｆｅ−Ｏ）で構成される場合、抵抗変化層３ｂはＦｅ−Ｍｎ−Ｏで構成されることになる。

そして、図５(ｉ)に示す工程において、フォトリソグラフィを用いたエッチングにより、層間絶縁層５にその表面から上部電極層４ａに至るようにコンタクトホールを形成した後、スパッタリングとフォトリソグラフィにより、層間絶縁層５の表面の所定位置に、そのコンタクトホールを埋めるようにして配線パターン８を形成する。これにより、コンタクトホールを埋めるコンタクト８ａにより上部電極層４ａに接続された配線パターン８が形成される。

このように形成された配線パターン６及び８と、基板７に形成された半導体集積回路とは電気的に接続される。したがって、この半導体集積回路と不揮発性記憶素子１Ｂの下部電極層２ａ及び上部電極層４ａとが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。

以上の製造方法によれば、異なる材料で構成される抵抗変化層３ｂとバリア層２ｂ及び４ｂを自己形成的に形成することができ、実施の形態１の場合と同様に、電気特性及び抵抗変化特性の劣化の防止並びに抵抗変化層の薄層化を図ることができるとともに、緻密且つ均一なバリア層を得ることができる。

また、実施の形態１の場合と同様に、本実施の形態における製造方法でも、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価な不揮発性記憶素子を安定して得ることができる。

（実施の形態３）
実施の形態３に係る不揮発性記憶素子は、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた、いわゆるクロスポイント型のものである。

［不揮発性記憶素子の構成］
図６(ａ)は、本発明の実施の形態３に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図６(ｂ)は、図６（ａ）のVIB-VIB線に沿った断面を示す断面図である。なお、便宜上、図６(ａ)では、基板などの一部構成が省略されている。

図６(ａ)及び(ｂ)に示すように、本実施の形態の不揮発性記憶素子１０Ａでは、基板１７の上に、複数の第１の電極配線１２が形成されている。この複数の第１の電極配線１２は、各々が細長い矩形（一定の幅及び所定の長さを有する帯状）に形成され、基板１７の主面に平行な第１の平面（図示せず）内において互いに平行に形成されている。また、基板１７の上には、複数の第２の電極配線１４が形成されている。この複数の第２の電極配線１４は、各々が細長い矩形（一定の幅及び所定の長さを有する帯状）に形成され、第１の平面より上方に位置し第１の平面に実質的に平行な第２の平面（図示せず）内において互いに平行に形成されている。したがって、複数の第１の電極配線１２と複数の第２の電極配線１４とは、平面視において、互いに直交している（直角に立体交差している）。その複数の第１の電極配線１２と複数の第２の電極配線１４との交差領域のそれぞれには、プラグ部１１が形成される。このプラグ部１１における第１の電極配線１２部分が下部電極層１２ａを構成し、同じく第２の電極配線１４部分が上部電極層１４ａを構成する。これらの下部電極層１２ａ及び上部電極層１４ａの間には抵抗変化層１３が形成される。これにより、第１の電極配線１２と第２の電極配線１４との立体交差点のそれぞれにメモリセルが形成されていることになる。

基板１７の上に、第１の電極配線１２、下部電極層１２ａ、抵抗変化層１３、上部電極層１４ａ、及び第２の電極配線１４の間隙を埋めるように、層間絶縁層１５が形成されている。そして、下部電極層１２ａの層間絶縁層１５と接する領域にはバリア層１２ｂが、上部電極層１４ａの層間絶縁層１５と接する領域にはバリア層１４ｂがそれぞれ形成されている。

図６(ｂ)に示すように、後述する方法で製造することによって、バリア層１２ｂは、基板１７と第１の電極配線１２との間にも形成されることになる。

下部電極層１２ａ及び上部電極層１４ａは、実施の形態１の場合と同様に、例えば白金−鉄（ＰｔＦｅ）又は銅−鉄（ＣｕＦｅ）等の遷移金属を含む電極材料で構成されている。また、抵抗変化層１３並びにバリア層１２ｂ及び１４ｂは、下部電極層１２ａ及び上部電極層１４ａに含まれる遷移金属の酸化物で構成されており、実施の形態１の場合と同様に、下部電極層１２ａ及び上部電極層１４ａが白金−鉄（ＰｔＦｅ）又は銅−鉄（ＣｕＦｅ）を含む電極材料で構成されている場合では、抵抗変化層１３並びにバリア層１２ｂ及び１４ｂが酸化鉄（Ｆｅ−Ｏ）などで構成されることになる。

なお、第１の電極配線１２及び第２の電極配線１４は、その一方がワード線として機能し、その他方がビット線として機能する。

［不揮発性記憶素子の製造方法］
次に、不揮発性記憶素子１０Ａの製造方法について説明する。

図７(ａ)乃至(ｈ)は、本発明の実施の形態３に係る不揮発性記憶素子１０Ａの製造方法の工程を示す図であって、図７(ａ)、(ｃ)、(ｅ)及び(ｇ)は平面図、図７(ｂ)、(ｄ)、(ｆ)及び(ｈ)は断面図である。

なお、実際の不揮発性記憶素子１０Ａでは、多数の第１の電極配線１２及び第２の電極配線１４が形成され、それらの第１の電極配線１２と第２の電極配線１４とが交差する領域のそれぞれにプラグ部１１が形成されるが、図７(ａ)乃至(ｈ)においては、３本の第１の電極配線１２及び第２の電極配線１４が形成されている不揮発性記憶素子１０Ａが示されている。

図７(ａ)及び(ｂ)に示す工程において、少なくとも表面に絶縁層を有する基板１７上に、第１の電極配線１２を形成する。この第１の電極配線１２は、フォトリソプロセス及びエッチングプロセスにより、細長い矩形状に形成される。なお、以下では、細長い矩形状のものだけではなく、成膜したときの状態をも含めて、第１の電極配線１２と呼ぶ。

次に、第１の電極配線１２を覆う層間絶縁層１５を形成した後、図７(ｃ)及び(ｄ)に示す工程において、熱処理により、第１の電極配線１２と層間絶縁層１５との界面に、下部電極層１２ａを構成する遷移金属の酸化物層であるバリア層１２ｂを形成する。このバリア層１２ｂは、第１の電極配線１２を構成する遷移金属が拡散することによって、自己形成的に形成される。

なお、この工程の際に、第１の電極配線１２と基板１７との界面にも、バリア層１２ｂが形成される。

次に、図７(ｅ)及び(ｆ)に示す工程において、後述するように第１の電極配線１２と交差するように第２の電極配線１４が形成されたときに第１の電極配線１２と第２の電極配線１４とが交差する領域に相当する領域に、プラグ部１１を形成し、バリア層１２ｂを露出させる。

次に、バリア層１２ｂ上に、第１の電極配線１２と交差するように第２の電極配線１４を形成した後、図７(ｇ)及び(ｈ)に示す工程において、熱処理により、第２の電極配線１４と層間絶縁層１５との界面に、第２の電極配線１４を構成する遷移金属の酸化物層を形成する。この酸化物層は、第２の電極配線１４を構成する遷移金属が拡散することによって、自己形成的に形成される。この酸化物層のうち、上部電極層１４ａと層間絶縁層１５との界面に形成された部分はバリア層１４ｂを構成する。

ここで、第１の電極配線１２のプラグ部１１における領域が下部電極層１２ａを構成し、第２の電極配線１４のプラグ部１１における領域が上部電極層１４ａを構成する。また、第１の電極配線１２と層間絶縁層１５との界面に形成されたバリア層１２ｂを構成する酸化物層のうち、下部電極層１２ａ及び上部電極層１４ａの間の領域は抵抗変化層１３を構成する。

このように形成された第１の電極配線１２及び第２の電極配線１４と、基板１７に形成された半導体集積回路とは電気的に接続される。その結果、この半導体集積回路と不揮発性記憶素子１０Ａの下部電極層１２ａ及び上部電極層１４ａとが、電気的に接続される。なお、半導体集積回路の形成工程は従来のものと同様である。

以上のとおり、抵抗変化層１３を自己形成的に形成することによって、従来のように、抵抗変化層の側壁部に損傷を与えることがなく、電気特性及び抵抗変化特性の劣化を防止することができる。また、下部電極層１２ａと上部電極層１４ａとの間の短絡不良などを防止することができるため、安定的な特性を有する不揮発性記憶素子を得ることができる。また、熱処理における温度及び処理時間などを制御することによって、所望の厚みの抵抗変化層を形成することができるため、抵抗変化層の薄層化を実現することができる。

また、バリア層１２ｂ及び１４ｂを自己形成的に形成することによって、当該バリア層１２ｂ及び１４ｂを緻密且つ均一な層とすることができる。

また、バリア層１２ｂ及び抵抗変化層１３は同じ酸化物により構成されているが、抵抗変化層１３は上部電極層１４ａからの拡散もあるため金属量は多く、金属に対する酸素量がバリア層１２ｂに比べ少ない。そのため、例えば抵抗変化層１３をＦｅＯ_ｘと表し、バリア層１２ｂをＦｅＯ_ｙと表すとき、ｘ＜ｙが成り立ち、それぞれの抵抗値はＦｅＯ_ｘ＜ＦｅＯ_ｙとなる。その結果、本実施の形態では、抵抗値のより高いバリア層１２ｂにより抵抗変化層１３が分離されていることになるため、抵抗変化層１３を高密度に配置したとしても、クロストークを防止することができる。

さらに、上記のような製造方法の場合、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価なクロスポイント型の不揮発性記憶素子を安定して得ることができる。

（実施の形態４）
実施の形態３に係る不揮発性記憶素子の場合、抵抗変化層及びバリア層は同一の材料で構成されている。これに対し、実施の形態４に係る不揮発性記憶素子は、抵抗変化層とバリア層とが異なる材料で構成されたクロスポイント型のものである。

［不揮発性記憶素子の構成］
図８(ａ)は、本発明の実施の形態４に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図８(ｂ)は、図８（ａ）のVIIIB-VIIIB線に沿った断面を示す断面図である。なお、便宜上、図８(ａ)では、基板などの一部構成が省略されている。

図８(ａ)及び(ｂ)に示すように、本実施の形態の不揮発性記憶素子１０Ｂでは、下部電極層１２ａと上部電極層１４ａとの間に、抵抗変化層１３ｂが形成されている。また、実施の形態３の場合と同様に、下部電極層１２ａの層間絶縁層１５と接する領域にはバリア層１２ｂが、上部電極層１４ａの層間絶縁層１５と接する領域にはバリア層１４ｂがそれぞれ形成されている。

ここで、下部電極層１２ａ及び上部電極層１４ａは、例えば白金マンガン（ＰｔＭｎ）又は銅マンガン（ＣｕＭｎ）等の遷移金属を含む電極材料で構成されている。また、抵抗変化層１３ｂ並びにバリア層１２ｂ及び１４ｂは、下部電極層１２ａ及び上部電極層１４ａに含まれる遷移金属の酸化物で構成されている。ここでは、バリア層１２ｂ及び１４ｂは、例えば酸化マンガン（Ｍｎ−Ｏ）などで構成される。また、抵抗変化層１３ｂは、例えばＦｅ−Ｍｎ−Ｏなで構成される。

なお、本実施の形態の不揮発性記憶素子１０Ｂにおけるその他の構成については実施の形態３の不揮発性記憶素子１０Ａと同様であるため、同一符号を付して説明を省略する。

［不揮発性記憶素子の製造方法］
次に、不揮発性記憶素子１０Ｂの製造方法について説明する。

図９(ａ)乃至(ｈ)は、本発明の実施の形態４に係る不揮発性記憶素子１０Ｂの製造方法の工程を示す図であって、図９(ａ)、(ｃ)、(ｅ)及び(ｇ)は平面図、図９(ｂ)、(ｄ)、(ｆ)及び(ｈ)は断面図である。

なお、実施の形態３の場合と同様に、図９(ａ)乃至(ｈ)においては、３本の第１の電極配線１２及び第２の電極配線１４が形成されている不揮発性記憶素子１０Ｂが示されている。

図９(ａ)及び(ｂ)に示す工程において、少なくとも表面に絶縁層を有する基板１７上に、第１の電極配線１２を形成する。この第１の電極配線１２は、フォトリソプロセス及びエッチングプロセスにより、細長い矩形状に形成される。なお、以下では、細長い矩形状のものだけではなく、成膜したときの状態をも含めて、第１の電極配線１２と呼ぶ。

次に、第１の電極配線１２を覆う層間絶縁層１５を形成した後、図９(ｃ)及び(ｄ)に示す工程において、熱処理により、第１の電極配線１２と層間絶縁層１５との界面に、第１の電極配線１２を構成する遷移金属の酸化物層であるバリア層１２ｂを形成し、その後、後述するように第１の電極配線１２と交差するように第２の電極配線１４が形成されたときに第１の電極配線１２と第２の電極配線１４とが交差する領域に相当する領域にプラグ部１１を形成して、バリア層１２ｂを露出させる。

ここで、バリア層１２ｂは、第１の電極配線１２を構成する遷移金属が拡散することによって、自己形成的に形成される。

なお、この工程の際に、第１の電極配線１２と基板１７との界面にも、バリア層１２ｂが形成される。

次に、図９(ｅ)及び(ｆ)に示す工程において、露出されたバリア層１２ｂ上に、抵抗変化ベース層１３ａを形成する。この抵抗変化ベース層１３ａは、例えば酸化鉄（Ｆｅ−Ｏ）などで構成される。

次に、抵抗変化ベース層１３ａ上に、第１の電極配線１２と交差するように第２の電極配線１４を形成した後、図９(ｇ)及び(ｈ)に示す工程において、熱処理により、第２の電極配線１４と層間絶縁層１５との界面に、第２の電極配線１４を構成する遷移金属の酸化物層であるバリア層１４ｂを形成する。このバリア層１４ｂは、第２の電極配線１４を構成する遷移金属が拡散することによって、自己形成的に形成される。

また、この工程において、抵抗変化ベース層１３ａがバリア層１２ｂ及び１４ｂと混ざり合って、抵抗変化層１３ｂが形成される。抵抗変化ベース層１３ａが酸化鉄（Ｆｅ−Ｏ）で構成される場合、抵抗変化層１３ｂはＦｅ−Ｍｎ−Ｏで構成されることになる。

このように形成された第１の電極配線１２及び第２の電極配線１４と、基板１７に形成された半導体集積回路とは電気的に接続される。その結果、この半導体集積回路と不揮発性記憶素子１０Ｂの下部電極層１２ａ及び上部電極層１４ａとが、電気的に接続される。なお、半導体集積回路の形成工程は従来のものと同様である。

なお、第１の電極配線１２のプラグ部１１における領域が下部電極層１２ａを構成し、第２の電極配線１４のプラグ部１１における領域が上部電極層１４ａを構成することになる。

以上の製造方法によれば、異なる材料で構成される抵抗変化層１３ｂ並びにバリア層１２ｂ及び１４ｂを自己形成的に形成することができ、実施の形態３の場合と同様に、電気特性及び抵抗変化特性の劣化の防止並びに抵抗変化層の薄層化を図ることができるとともに、緻密且つ均一なバリア層を得ることができる。

また、実施の形態３の場合と同様に、本実施の形態における製造方法でも、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価なクロスポイント型の不揮発性記憶素子を安定して得ることができる。

（実施の形態５）
図１０(ａ)は、本発明の実施の形態５に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図１０(ｂ)は、図１０（ａ）のXB-XB線に沿った断面を示す断面図である。なお、便宜上、図１０(ａ)では、基板などの一部構成が省略されている。

図１０(ａ)及び(ｂ)に示すように、本実施の形態の不揮発性記憶素子１０Ｃは、第１の電極配線１２と第２の電極配線１８との交差する領域において、上部電極層１４ａと第２の電極配線１８との間に整流素子１９を設けている。なお、不揮発性記憶素子１０Ｃのその他の構成については、実施の形態３の不揮発性記憶素子１０Ａの場合と同様であるので、同一符号を付して説明を省略する。

上記のとおり、本実施の形態では、上部電極層１４ａと第２の電極配線１８との間に整流素子１９が設けられているが、整流素子１９が設けられる位置はこれに限られるわけではなく、下部電極層１２ａ又は上部電極層１４ａに電気的に接続されていればよい。

なお、整流素子１９としてＭＳＭダイオードを用いる場合であれば、金属−半導体−金属を順次堆積することによって、整流素子１９を形成することができる。この場合、半導体材料としては、窒素欠損型窒化シリコン（ＳｉＮｘ）膜などを用いることができるが、勿論これに限定されるわけではない。また、整流素子１９としてＭＩＭダイオードを用いる場合であれば、金属−絶縁体−金属を順次堆積することによって、整流素子１９を形成することができる。

このように、整流素子を備えることによって、書き込みエラー及び読み込みエラーなどを防止することができ、更に高性能で安定な不揮発性記憶素子を得ることができる。

（実施の形態６）
図１１(ａ)は、本発明の実施の形態６に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図１１(ｂ)は、図１１（ａ）のXIB-XIB線に沿った断面を示す断面図である。なお、便宜上、図１１(ａ)では、基板などの一部構成が省略されている。

図１１(ａ)及び(ｂ)に示すように、本実施の形態の不揮発性記憶素子１０Ｄは、第１の電極配線１２と第２の電極配線１８との交差する領域において、上部電極層１４ａと第２の電極配線１８との間に整流素子１９を設けている。なお、不揮発性記憶素子１０Ｄのその他の構成については、実施の形態４の不揮発性記憶素子１０Ｂの場合と同様であるので、同一符号を付して説明を省略する。

上記のとおり、本実施の形態では、上部電極層１４ａと第２の電極配線１８との間に整流素子１９が設けられているが、整流素子１９が設けられる位置はこれに限られるわけではない点は、実施の形態５の場合と同様である。

このように、整流素子を備えることによって、書き込みエラー及び読み込みエラーなどを防止することができ、更に高性能で安定な不揮発性記憶素子を得ることができる。

本発明の不揮発性記憶素子は、良好な抵抗変化層及びバリア層を有しており、パーソナルコンピュータ又は携帯電話等の種々の電子機器に用いられる不揮発性記憶素子等として有用である。

本発明の不揮発性記憶素子の概念を模式的に示す断面図 本発明の実施の形態１に係る不揮発性記憶素子の構成を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子の構成を模式的に示す平面図 本発明の実施の形態１に係る不揮発性記憶素子の下部電極層を形成する工程を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子の上部電極層を形成する工程を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態１に係る不揮発性記憶素子の配線パターンを形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の構成を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の下部電極層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の上部電極層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態２に係る不揮発性記憶素子の配線パターンを形成する工程を示す断面図 本発明の実施の形態３に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図６（ａ）のVIB-VIB線に沿った断面を示す断面図 本発明の実施の形態３に係る不揮発性記憶素子の第１の電極配線を形成する工程を示す平面図 本発明の実施の形態３に係る不揮発性記憶素子の第１の電極配線を形成する工程を示す断面図 本発明の実施の形態３に係る不揮発性記憶素子のバリア層を形成する工程を示す平面図 本発明の実施の形態３に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態３に係る不揮発性記憶素子のプラグ部を形成する工程を示す平面図 本発明の実施の形態３に係る不揮発性記憶素子のプラグ部を形成する工程を示す断面図 本発明の実施の形態３に係る不揮発性記憶素子の酸化物層を形成する工程を示す平面図 本発明の実施の形態３に係る不揮発性記憶素子の酸化物層を形成する工程を示す断面図 本発明の実施の形態４に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図８（ａ）のVIIIB-VIIIB線に沿った断面を示す断面図 本発明の実施の形態４に係る不揮発性記憶素子の第１の電極配線を形成する工程を示す平面図 本発明の実施の形態４に係る不揮発性記憶素子の第１の電極配線を形成する工程を示す断面図 本発明の実施の形態４に係る不揮発性記憶素子のバリア層及びプラグ部を形成する工程を示す平面図 本発明の実施の形態４に係る不揮発性記憶素子のバリア層及びプラグ部を形成する工程を示す断面図 本発明の実施の形態４に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す平面図 本発明の実施の形態４に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す断面図 本発明の実施の形態４に係る不揮発性記憶素子の酸化物層を形成する工程を示す平面図 本発明の実施の形態４に係る不揮発性記憶素子の酸化物層を形成する工程を示す断面図 本発明の実施の形態５に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図１０（ａ）のXB-XB線に沿った断面を示す断面図 本発明の実施の形態６に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図１１（ａ）のXIB-XIB線に沿った断面を示す断面図 不揮発性記憶素子の第１の従来例の構成を示す要部断面図 不揮発性記憶素子の第２の従来例の構成を示す斜視図 図１３(ａ)のXIIIB-XIIIB線に沿った断面を示す断面図

符号の説明

１，１Ａ，１Ｂ，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 不揮発性記憶素子
２ａ，１２ａ 下部電極層
２ｂ，１２ｂ バリア層
３，３ｂ，１３，１３ｂ 抵抗変化層
３ａ，１３ａ 抵抗変化ベース層
４ａ，１４ａ 上部電極層
４ｂ，１４ｂ バリア層
５，１５ 層間絶縁層
６，８ 配線パターン
７，１７ 基板
８ａ コンタクトホール
９ 半導体集積回路
１２ 第１の電極配線
１４，１８ 第２の電極配線
１９ 整流素子
１２０ ソース領域
１３０ ドレイン領域
１４０ ゲート絶縁膜
１５０ ゲート電極
１６０ トランジスタ
１７０，２４０ 下部電極
１８０ 抵抗変化物質層
１９０，２６０ 上部電極
２００ 不揮発性記憶部
２２０ 電極配線
２５０ アクティブ層
２７０ 記憶領域

Claims (11)

1. 下部電極層と、
   前記下部電極層より上方に形成された上部電極層と、
   前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、
   前記下部電極層、前記抵抗変化層及び前記上部電極層を覆う層間絶縁層と、
   前記下部電極層及び前記上部電極層の前記層間絶縁層と接する領域に形成されたバリア層とを備え、
   前記抵抗変化層及びバリア層は、前記下部電極層及び前記上部電極層を構成する少なくとも１つの元素の酸化物を含む、不揮発性記憶素子。
2. 基板と、
   前記基板の上に互い平行に形成された複数の第１の電極配線と、
   前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、
   前記複数の第１の電極配線と前記複数の第２の電極配線との交差領域のそれぞれに形成されるプラグ部における前記第１の電極配線部分が前記下部電極層を構成し、
   前記プラグ部における前記第２の電極配線部分が前記上部電極層を構成する、請求項１に記載の不揮発性記憶素子。
3. 前記下部電極層又は前記上部電極層と電気的に接続された整流素子を更に備える、請求項２に記載の不揮発性記憶素子。
4. 前記酸化物層は遷移金属酸化物である、請求項１に記載の不揮発性記憶素子。
5. 前記下部電極層及び前記上部電極層と電気的に接続された半導体集積回路を更に備える、請求項１に記載の不揮発性記憶素子。
6. 下部電極層と、前記下部電極層より上方に形成された上部電極層と、前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、
   基板上に、前記下部電極層を形成する工程Ａと、
   前記下部電極層を覆う層間絶縁層を形成する工程Ｂと、
   熱処理によって、前記下部電極層と前記層間絶縁層との界面に、前記下部電極層を構成する少なくとも１つの元素の酸化物を含む第１の酸化物層を形成する工程Ｃと、
   前記第１の酸化物層上に、前記上部電極層を形成する工程Ｄと、
   前記上部電極層上を覆う層間絶縁層を形成する工程Ｅと、
   熱処理によって、前記上部電極層と前記層間絶縁層との界面に、前記上部電極層を構成する少なくとも１つの元素の酸化物を含む第２の酸化物層を形成する工程Ｆと
   を有し、
   前記抵抗変化層は、前記下部電極層と前記上部電極層との間に形成された酸化物層で構成される、不揮発性記憶素子の製造方法。
7. 前記工程Ｄは、前記第１の酸化物層上に、その第１の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記上部電極層を形成する工程とを有し、
   前記工程Ｆは、熱処理によって、前記第２の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第１の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも１つの元素の酸化物で構成される前記抵抗変化層とする工程である、請求項６に記載の不揮発性記憶素子の製造方法。
8. 基板と、前記基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記第１の電極配線と前記第２の電極配線との間に形成され、前記第１の電極配線と前記第２の電極配線との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、
   基板上に、前記複数の第１の電極配線を形成する工程Ａと、
   前記第１の電極配線を覆う層間絶縁層を形成する工程Ｂと、
   熱処理によって、前記第１の電極配線と前記層間絶縁層との界面に、前記第１の電極配線を構成する少なくとも１つの元素の第１の酸化物層を形成する工程Ｃと、
   後に前記複数の第１の電極配線と交差するように前記複数の第２の電極配線を形成したときの前記複数の第１の電極配線と前記複数の第２の電極配線との交差領域に相当する領域にプラグ部を形成することにより、前記第１の酸化物層を露出させる工程Ｄと、
   露出された第１の酸化物層上に、前記複数の第１の電極配線と交差するように、前記複数の第２の電極配線を形成する工程Ｅと、
   熱処理によって、前記複数の第２の電極配線と前記層間絶縁層との界面に、前記第２の電極配線を構成する少なくとも１つの元素の第２の酸化物層を形成する工程Ｆと
   を有し、
   前記抵抗変化層は、前記第１の電極配線と前記第２の電極配線との間に形成された酸化物層で構成される、不揮発性記憶素子の製造方法。
9. 前記工程Ｅは、前記第１の酸化物層上に、その第１の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記複数の第２の電極配線を形成する工程とを有し、
   前記工程Ｆは、熱処理によって、前記第２の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第１の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも１つの元素の酸化物で構成される前記抵抗変化層とする工程である、請求項８に記載の不揮発性記憶素子の製造方法。
10. 前記第１の電極配線の前記プラグ部における領域又は前記第２の電極配線の前記プラグ部における領域と電気的に接続される整流素子を形成する工程を更に有する、請求項８に記載の不揮発性記憶素子の製造方法。
11. 前記下部電極層及び前記上部電極層と電気的に接続される半導体集積回路を前記基板に形成する工程を更に有する、請求項６又は請求項８に記載の不揮発性記憶素子の製造方法。
    

Images