JP2008218855A - 不揮発性記憶素子及びその製造方法 - Google Patents

不揮発性記憶素子及びその製造方法 Download PDF

Info

Publication number
JP2008218855A
JP2008218855A JP2007056731A JP2007056731A JP2008218855A JP 2008218855 A JP2008218855 A JP 2008218855A JP 2007056731 A JP2007056731 A JP 2007056731A JP 2007056731 A JP2007056731 A JP 2007056731A JP 2008218855 A JP2008218855 A JP 2008218855A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
electrode
memory element
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007056731A
Other languages
English (en)
Inventor
Yoshio Kawashima
良男 川島
Takumi Mikawa
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007056731A priority Critical patent/JP2008218855A/ja
Publication of JP2008218855A publication Critical patent/JP2008218855A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Adjustable Resistors (AREA)

Abstract

【課題】 良好な抵抗変化素子及びバリア層を有する不揮発性記憶素子及びその製造方法を提供する。
【解決手段】 下部電極層2aと、下部電極層2aより上方に形成された上部電極層4aと、下部電極層2aと上部電極層4aとの間に形成され、下部電極層2aと上部電極層4aとの間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層3と、下部電極層2a、抵抗変化層3及び上部電極層4aを覆う層間絶縁層5と、下部電極層2a及び上部電極層4aの層間絶縁層5と接する領域に形成されたバリア層2b,4bとを備え、抵抗変化層3及びバリア層2b,4bは、下部電極層2a及び上部電極層4aを構成する少なくとも1つの元素の酸化物を含んでいる。
【選択図】 図2(a)

Description

本発明は、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶素子及びその製造方法に関する。
近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、さらに大容量で、かつ不揮発性の記憶素子の要求が高まってきている。こうした要求に応えるための1つの方策として、与えられた電気的パルスによって抵抗値が変化し、その状態を保持し続ける材料を用いた記憶素子が注目されている。
図12は、このような不揮発性記憶素子の第1の従来例(例えば、特許文献1を参照。)の構成を示す要部断面図である。この不揮発性記憶素子は、図12に示すように、基板110の主面にトランジスタ160と不揮発性記憶部200が形成されている。トランジスタ160は不揮発性記憶部200のビット線への導通を制御する回路を構成するもので、ソース領域120、ドレイン領域130、ゲート絶縁膜140及びゲート電極150で構成されている。不揮発性記憶部200は、ドレイン領域130に接続された下部電極170と、電圧パルス又は電流パルスによって抵抗が可逆的に変化する抵抗変化層180と、上部電極190とを備えている。さらに、基板110上に形成されたトランジスタ160及び不揮発性記憶部200は層間絶縁層210により覆われ、上部電極190は電極配線220に接続されている。
抵抗変化層180を構成する物質としては、ニッケル酸化物(NiO)、バナジウム酸化物(V)、亜鉛酸化物(ZnO)、ニオブ酸化物(Nb)、チタン酸化物(TiO)、タングステン酸化物(WO)、又はコバルト酸化物(CoO)等が用いられている。このような遷移金属酸化物は、閾値以上の電圧又は電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに電圧又は電流が印加されるまで、その抵抗値を維持し続けることが知られている。
図13(a)は、このような不揮発性記憶素子の第2の従来例(例えば、特許文献2を参照。)の構成を示す斜視図であり、図13(b)は、図13(a)のXIIIB-XIIIB線に沿った断面を示す断面図である。図12に示す第1の従来例が、1トランジスタ/1不揮発性記憶部の構成になっているのに対して、図13(a)及び(b)に示す第2の従来例は、ワード線とビット線の交点(立体交差点)にアクティブ層を介在させたクロスポイント型である。
図13(a)に示すように、基板230には下部電極240が形成され、その上にアクティブ層250が形成されている。アクティブ層250の上には、下部電極240に直交するように上部電極260が形成されている。図13(b)に示すように、下部電極240と上部電極260とが立体交差している領域が記憶領域270になっており、下部電極240と上部電極260とはそれぞれワード線又はビット線として機能する。この例においては、記憶領域270は便宜上示した領域であって、その組成は全くその他の領域と同じである。基板230は、LaAlO、Si、TiNなどのアモルファス、多結晶又は単結晶で構成されている。下部電極240の材料としては、YBCO(YBaCu)が、またアクティブ層250の材料としては、印加される電気信号に応答して抵抗が変化する材料が用いられる。
特開2004−363604号公報 特開2003−68984号公報
上記第1の従来例では、電圧又は電流によって抵抗値が可逆的に変化する抵抗変化層が上部電極及び下部電極に挟まれた領域に形成されている。この抵抗変化物質層の周囲は、通常、半導体デバイスに用いられる層間絶縁層(例えば、二酸化シリコン膜)210で囲まれている。この場合、電極間の領域以外の領域における抵抗変化層をエッチング除去するとき、その電極間の領域に残される抵抗変化層の側壁部が損傷を受けるために、電気特性及び抵抗変化特性が劣化しやすくなる。
また、上記第2の従来例では、下部電極240と上部電極260とのクロスポイントをすべて含んでアクティブ層(本発明の抵抗変化層に同じ)250が形成されているため、加工の過程で記憶領域の損傷が発生することはない。しかしながら、記憶素子の高密度化に伴い、クロスポイント間でのクロストークが発生しやすくなるため、大容量化に対する制約となり得る。
さらに、金属からなる電極層を層間絶縁膜から保護するために、電極と層間絶縁層との間にバリア層を形成することが多いが、そのバリア層は、薄く且つ緻密な膜であることが求められる。しかしながら、スパッタリング法などを用いて薄膜を堆積することによりバリア層を形成する場合では、様々な凹凸部が形成されるため、緻密な膜を安定して得ることができない。
本発明は、このような課題を解決するためになされたもので、その目的は、良好な抵抗変化層及びバリア層を有する不揮発性記憶素子及びその製造方法を提供することにある。
上記課題を解決するために本発明の不揮発性記憶素子は、下部電極層と、前記下部電極層より上方に形成された上部電極層と、前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、前記下部電極層、前記抵抗変化層及び前記上部電極層を覆う層間絶縁層と、前記下部電極層及び前記上部電極層の前記層間絶縁層と接する領域に形成されたバリア層とを備え、前記抵抗変化層及びバリア層は、前記下部電極層及び前記上部電極層を構成する少なくとも1つの元素の酸化物を含む。
前記発明に係る不揮発性記憶素子は、基板と、前記基板の上に互い平行に形成された複数の第1の電極配線と、前記複数の第1の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第1の電極配線に立体交差するように形成された複数の第2の電極配線とをさらに備え、前記複数の第1の電極配線と前記複数の第2の電極配線との交差領域のそれぞれに形成されるプラグ部における前記第1の電極配線部分が前記下部電極層を構成し、前記プラグ部における前記第2の電極配線部分が前記上部電極層を構成するようにしてもよい。
また、前記発明に係る不揮発性記憶素子は、前記下部電極層又は前記上部電極層と電気的に接続された整流素子を更に備えるようにしてもよい。
また、前記発明に係る不揮発性記憶素子において、前記酸化物層は遷移金属酸化物であることが好ましい。
また、前記発明に係る不揮発性記憶素子は、前記下部電極層及び前記上部電極層と電気的に接続された半導体集積回路を更に備えるようにしてもよい。
本発明の不揮発性記憶素子の製造方法は、下部電極層と、前記下部電極層より上方に形成された上部電極層と、前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、基板上に、前記下部電極層を形成する工程Aと、前記下部電極層を覆う層間絶縁層を形成する工程Bと、熱処理によって、前記下部電極層と前記層間絶縁層との界面に、前記下部電極層を構成する少なくとも1つの元素の酸化物を含む第1の酸化物層を形成する工程Cと、前記第1の酸化物層上に、前記上部電極層を形成する工程Dと、前記上部電極層上を覆う層間絶縁層を形成する工程Eと、熱処理によって、前記上部電極層と前記層間絶縁層との界面に、前記上部電極層を構成する少なくとも1つの元素の酸化物を含む第2の酸化物層を形成する工程Fと を有し、前記抵抗変化層は、前記下部電極層と前記上部電極層との間に形成された酸化物層で構成される。
上述した第1の酸化物層及び第2の酸化物層は、熱処理を行うことによって、自己形成的に形成される。したがって、下部電極層と上部電極層との間に形成される酸化物層で構成される抵抗変化層が自己形成的に形成されていることになる。これにより、従来のように、抵抗変化層の側壁部に損傷を与えることがなく、電気特性及び抵抗変化特性の劣化を防止することができる。
前記発明に係る不揮発性記憶素子の製造方法において、前記工程Dが、前記第1の酸化物層上に、その第1の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記上部電極層を形成する工程とを有し、 前記工程Fが、熱処理によって、前記第2の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第1の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも1つの元素の酸化物で構成される前記抵抗変化層とする工程であってもよい。
また、本発明の不揮発性記憶素子の製造方法は、基板と、前記基板の上に互い平行に形成された複数の第1の電極配線と、前記複数の第1の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第1の電極配線に立体交差するように形成された複数の第2の電極配線と、前記第1の電極配線と前記第2の電極配線との間に形成され、前記第1の電極配線と前記第2の電極配線との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、基板上に、前記複数の第1の電極配線を形成する工程Aと、前記第1の電極配線を覆う層間絶縁層を形成する工程Bと、熱処理によって、前記第1の電極配線と前記層間絶縁層との界面に、前記第1の電極配線を構成する少なくとも1つの元素の第1の酸化物層を形成する工程Cと、後に前記複数の第1の電極配線と交差するように前記複数の第2の電極配線を形成したときの前記複数の第1の電極配線と前記複数の第2の電極配線との交差領域に相当する領域にプラグ部を形成することにより、前記第1の酸化物層を露出させる工程Dと、露出された第1の酸化物層上に、前記複数の第1の電極配線と交差するように、前記複数の第2の電極配線を形成する工程Eと、熱処理によって、前記複数の第2の電極配線と前記層間絶縁層との界面に、前記第2の電極配線を構成する少なくとも1つの元素の第2の酸化物層を形成する工程Fとを有し、前記抵抗変化層は、前記第1の電極配線と前記第2の電極配線との間に形成された酸化物層で構成される。
このように構成することにより、自己形成的に形成される抵抗変化層を有するクロスポイント型の不揮発性記憶素子を容易に製造することができる。
前記発明に係る不揮発性記憶素子の製造方法において、前記工程Eが、前記第1の酸化物層上に、その第1の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記複数の第2の電極配線を形成する工程とを有し、前記工程Fが、熱処理によって、前記第2の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第1の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも1つの元素の酸化物で構成される前記抵抗変化層とする工程であってもよい。
また、前記発明に係る不揮発性記憶素子の製造方法は、前記第1の電極配線の前記プラグ部における領域又は前記第2の電極配線の前記プラグ部における領域と電気的に接続される整流素子を形成する工程を更に有していてもよい。
さらに、前記発明に係る不揮発性記憶素子の製造方法は、前記下部電極層及び前記上部電極層と電気的に接続される半導体集積回路を前記基板に形成する工程を更に有していてもよい。
本発明によれば、良好な抵抗変化層及びバリア層を有する不揮発性記憶素子を提供することができる。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、全ての図面を通じて、同じ要素には同じ符号を付しており、その説明を省略する場合がある。また、便宜上、一部が拡大されて図示される場合がある。
(本発明の概念)
図1は、本発明の不揮発性記憶素子の概念を模式的に示す断面図である。図1に示すように、本発明の不揮発性記憶素子1は、下部電極層2aと、下部電極層2aより上方に形成された上部電極層4aとを備えている。これらの下部電極層2aと上部電極層4aとの間には、下部電極層2a及び上部電極層4aを構成する少なくとも1つの元素の酸化物で構成される抵抗変化層3が自己形成的に形成されている。
下部電極層2a、抵抗変化層3及び上部電極層4aは、層間絶縁層5により覆われている。そして、下部電極層2aの層間絶縁層5と接する領域及び上部電極層4aの層間絶縁層5と接する領域には、下部電極層2a及び上部電極層4aを構成する少なくとも1つの元素の酸化物で構成されるバリア層2b及び4bがそれぞれ自己形成的に形成されている。
このように、本発明では、自己形成的に形成される酸化物で抵抗変化層3を構成する。これにより、エッチングすることなく、下部電極層2aと上部電極層4aとの間に抵抗変化層3を形成することができる。また、本発明では、同様にして、自己形成的に形成される酸化物でバリア層2b及び4bを構成する。これにより、下部電極層2a及び上部電極層4aと層間絶縁層5との間に緻密で均一なバリア層2b及び4bを形成することができる。
以下、このような本発明の不揮発性記憶素子1の具体的な実施の形態を順に説明する。
(実施の形態1)
[不揮発性記憶素子の構成]
図2(a)は、本発明の実施の形態1に係る不揮発性記憶素子の構成を示す断面図であり、図2(b)は、同じく構成を模式的に示す平面図である。なお、通常の場合、基板上には多数の記憶素子が形成されるが、図面の簡略化のため、ここでは1個の記憶素子のみが図示されている。
図2(a)に示すように、本実施の形態の不揮発性記憶素子1Aは、半導体集積回路が形成されているシリコン半導体等の基板7上に形成されている。基板7上には配線パターン6が形成されており、その配線パターン6の上には、下部電極層2aが形成されている。下部電極層2aの上には、抵抗変化層3が形成されており、その抵抗変化層3の上には、上部電極層4aが形成されている。そして、これら配線パターン6、下部電極層2a、抵抗変化層3及び上部電極層4aを覆うように層間絶縁層5が形成されている。
層間絶縁層5の上面には配線パターン8が形成されている。そして、層間絶縁層5を貫通するようコンタクト8aが形成され、このコンタクト8aによって上部電極層4aが配線パターン8に接続されている。
また、下部電極層2aの層間絶縁層5と接する領域にはバリア層2bが、上部電極層4aの層間絶縁層5と接する領域にはバリア層4bがそれぞれ形成されている。
下部電極層2a及び上部電極層4aは、例えば白金−鉄(PtFe)又は銅−鉄(CuFe)等の遷移金属を含む電極材料で構成されている。また、抵抗変化層3並びにバリア層2b及び4bは、下部電極層2a及び上部電極層4aに含まれる遷移金属の酸化物で構成されている。したがって、下部電極層2a及び上部電極層4aが白金−鉄(PtFe)又は銅−鉄(CuFe)を含む電極材料で構成されている場合、抵抗変化層3並びにバリア層2b及び4bは、酸化鉄(Fe−O)などで構成されることになる。
なお、図2(b)に示すように、基板7に形成されている半導体集積回路9と不揮発性記憶素子1Aとは、電気的に接続されている。より詳細には、半導体集積回路9と不揮発性記憶素子1Aの下部電極層2a及び上部電極層4aとが、電気的に接続されている。
[不揮発性記憶素子の動作]
次に、以上のように構成された不揮発性記憶素子1Aの動作を説明する。
この不揮発性記憶素子1Aにおいては、下部電極層2aと上部電極層4aとの間に第1の所定の電気パルス(電流パルス又は電圧パルス)を印加する。この場合、抵抗変化層3にこの電気パルスが印加されることになる。これにより、この抵抗変化層3の抵抗値が第1の所定の抵抗値となり、その状態を維持する。そして、この状態において、下部電極層2aと上部電極層4aとの間に第2の所定の電気パルスを印加すると、抵抗変化層3の抵抗値が第2の所定の抵抗値となり、その状態を維持する。
ここで、第1の所定の抵抗値と第2の所定の抵抗値とを、例えば2値データの2つの値にそれぞれ対応させる。その結果、第1又は第2の所定の電気パルスを抵抗変化層3に印加することにより、不揮発性記憶素子1Aに2値データを書き込むことができる。また、不揮発性記憶素子1Aに対し、抵抗変化層3の抵抗値が変化しないような電圧又は電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子1Aに書き込まれた2値データを読み出すことができる。
[不揮発性記憶素子の製造方法]
次に、不揮発性記憶素子1Aの製造方法について説明する。
図3(a)乃至(g)は、本発明の実施の形態1に係る不揮発性記憶素子1Aの製造方法の工程を示す断面図である。
図3(a)に示す工程において、所定の配線パターン6が形成された基板7上に、下部電極層2aを形成する。そして、フォトリソプロセス及びエッチングプロセスにより、下部電極層2aを所定のパターンに形成した後、図3(b)に示す工程において、下部電極層2aを覆う層間絶縁層5を形成する。
次に、図3(c)に示す工程において、基板7を400℃以上とする熱処理により、下部電極層2aと層間絶縁層5との界面に、下部電極層2aを構成する遷移金属の酸化物層であるバリア層2bを形成する。このバリア層2bは、下部電極層2aを構成する遷移金属が拡散することによって、自己形成的に形成される。
次に、図3(d)に示す工程において、エッチングプロセスにより、下部電極層2a上のバリア層2bを露出させた後、その上に上部電極層4aを形成する。そして、フォトリソプロセス及びエッチングプロセスにより、上部電極層4aを所定のパターンに形成した後、図3(e)に示す工程において、上部電極層4aを覆う層間絶縁層5を形成する。
次に、図3(f)に示す工程において、基板7を400℃以上とする熱処理により、上部電極層4aと層間絶縁層5との界面に、上部電極層4aを構成する遷移金属の酸化物層であるバリア層4bを形成する。このバリア層4bは、上部電極層4aを構成する遷移金属が拡散することによって、自己形成的に形成される。
そして、図3(g)に示す工程において、フォトリソグラフィを用いたエッチングにより、層間絶縁層5にその表面から上部電極層4aに至るようにコンタクトホールを形成した後、スパッタリング及びフォトリソグラフィにより、層間絶縁層5の表面の所定位置に、そのコンタクトホールを埋めるようにして配線パターン8を形成する。これにより、コンタクトホールを埋めるコンタクト8aにより上部電極層4aに接続された配線パターン8が形成される。
このように形成された配線パターン6及び8と、基板7に形成される半導体集積回路とは電気的に接続される。したがって、この半導体集積回路と不揮発性記憶素子1Aの下部電極層2a及び上部電極層4aとが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。
このようにして、図2(a)及び(b)に示す不揮発性記憶素子1Aが製造される。この不揮発性記憶素子1Aを用いて、例えば1トランジスタ/1不揮発性記憶部の構成からなる不揮発性記憶素子を作製することができる。
以上のとおり、抵抗変化層3を自己形成的に形成することによって、従来のように、抵抗変化層の側壁部に損傷を与えることがなく、電気特性及び抵抗変化特性の劣化を防止することができる。また、熱処理における温度及び処理時間などを制御することによって、所望の厚みの抵抗変化層を形成することができるため、抵抗変化層の薄層化を実現することができる。
また、バリア層2b及び4bを自己形成的に形成することによって、当該バリア層2b及び4bを緻密且つ均一な層とすることができる。
さらに、上記のような製造方法の場合、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価な不揮発性記憶素子を安定して得ることができる。
(実施の形態2)
実施の形態1に係る不揮発性記憶素子の場合、抵抗変化層及びバリア層は同一の材料で構成されている。これに対し、実施の形態2に係る不揮発性記憶素子は、抵抗変化層とバリア層とが異なる材料で構成されている。
[不揮発性記憶素子の構成]
図4は、本発明の実施の形態2に係る不揮発性記憶素子の構成を示す断面図である。なお、通常の場合、基板上には多数の記憶素子が形成されるが、図面の簡略化のため、ここでは1個の記憶素子のみが図示されている。
図4に示すように、本実施の形態の不揮発性記憶素子1Bでは、下部電極層2aと上部電極層4aとの間に、抵抗変化層3bが形成されている。また、実施の形態1の場合と同様に、下部電極層2aの層間絶縁層5と接する領域にはバリア層2bが、上部電極層4aの層間絶縁層5と接する領域にはバリア層4bがそれぞれ形成されている。
ここで、下部電極層2a及び上部電極層4aは、例えば白金マンガン(PtMn)又は銅マンガン(CuMn)等の遷移金属を含む電極材料で構成されている。また、抵抗変化層3b並びにバリア層2b及び4bは、下部電極層2a及び上部電極層4aに含まれる遷移金属の酸化物で構成されている。ここでは、バリア層2b及び4bは、例えば酸化マンガン(Mn−O)などで構成される。また、抵抗変化層3bは、例えばFe−Mn−Oなどで構成される。
なお、本実施の形態の不揮発性記憶素子1Bにおけるその他の構成については実施の形態1の不揮発性記憶素子1Aと同様であるため、同一符号を付して説明を省略する。
また、動作についても実施の形態1の場合と同様であるので、説明を省略する。
[不揮発性記憶素子の製造方法]
次に、不揮発性記憶素子1Bの製造方法について説明する。
図5(a)乃至(i)は、本発明の実施の形態2に係る不揮発性記憶素子1Bの製造方法の工程を示す断面図である。
図5(a)に示す工程において、所定の配線パターン6が形成された基板7上に、下部電極層2aが形成される。そして、フォトリソプロセス及びエッチングプロセスにより、下部電極層2aを所定のパターンに形成した後、図5(b)に示す工程において、下部電極層2aを覆う層間絶縁層5を形成する。
次に、図5(c)に示す工程において、基板7を400℃以上とする熱処理により、下部電極層2aと層間絶縁層5との界面に、下部電極層2aを構成する遷移金属の酸化物層であるバリア層2bを形成する。このバリア層2bは、下部電極層2aを構成する遷移金属が拡散することによって、自己形成的に形成される。
次に、図5(d)に示す工程において、エッチングプロセスにより、下部電極層2a上のバリア層2bを露出させた後、その上に抵抗変化ベース層3aを形成する。この抵抗変化ベース層3aは、例えば酸化鉄(Fe−O)などで構成される。そして、図5(e)に示す工程において、フォトリソプロセス及びエッチングプロセスにより、抵抗変化ベース層3aを所定のパターンに形成する。
次に、図5(f)に示す工程において、抵抗変化ベース層3a上に、上部電極層4aを形成する。そして、フォトリソプロセス及びエッチングプロセスにより、上部電極層4aを所定のパターンに形成した後、図5(g)に示す工程において、上部電極層4aを覆う層間絶縁層5を形成する。
次に、図5(h)に示す工程において、基板7を400℃以上とする熱処理により、上部電極層4aと層間絶縁層5との界面に、上部電極層4aを構成する遷移金属の酸化物層であるバリア層4bを形成する。このバリア層4bは、上部電極層4aを構成する遷移金属が拡散することによって、自己形成的に形成される。また、この工程において、抵抗変化ベース層3aがバリア層2b及び4bと混ざり合って、抵抗変化層3bが形成される。抵抗変化ベース層3aが酸化鉄(Fe−O)で構成される場合、抵抗変化層3bはFe−Mn−Oで構成されることになる。
そして、図5(i)に示す工程において、フォトリソグラフィを用いたエッチングにより、層間絶縁層5にその表面から上部電極層4aに至るようにコンタクトホールを形成した後、スパッタリングとフォトリソグラフィにより、層間絶縁層5の表面の所定位置に、そのコンタクトホールを埋めるようにして配線パターン8を形成する。これにより、コンタクトホールを埋めるコンタクト8aにより上部電極層4aに接続された配線パターン8が形成される。
このように形成された配線パターン6及び8と、基板7に形成された半導体集積回路とは電気的に接続される。したがって、この半導体集積回路と不揮発性記憶素子1Bの下部電極層2a及び上部電極層4aとが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。
以上の製造方法によれば、異なる材料で構成される抵抗変化層3bとバリア層2b及び4bを自己形成的に形成することができ、実施の形態1の場合と同様に、電気特性及び抵抗変化特性の劣化の防止並びに抵抗変化層の薄層化を図ることができるとともに、緻密且つ均一なバリア層を得ることができる。
また、実施の形態1の場合と同様に、本実施の形態における製造方法でも、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価な不揮発性記憶素子を安定して得ることができる。
(実施の形態3)
実施の形態3に係る不揮発性記憶素子は、ワード線とビット線との交点(立体交差点)にアクティブ層を介在させた、いわゆるクロスポイント型のものである。
[不揮発性記憶素子の構成]
図6(a)は、本発明の実施の形態3に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図6(b)は、図6(a)のVIB-VIB線に沿った断面を示す断面図である。なお、便宜上、図6(a)では、基板などの一部構成が省略されている。
図6(a)及び(b)に示すように、本実施の形態の不揮発性記憶素子10Aでは、基板17の上に、複数の第1の電極配線12が形成されている。この複数の第1の電極配線12は、各々が細長い矩形(一定の幅及び所定の長さを有する帯状)に形成され、基板17の主面に平行な第1の平面(図示せず)内において互いに平行に形成されている。また、基板17の上には、複数の第2の電極配線14が形成されている。この複数の第2の電極配線14は、各々が細長い矩形(一定の幅及び所定の長さを有する帯状)に形成され、第1の平面より上方に位置し第1の平面に実質的に平行な第2の平面(図示せず)内において互いに平行に形成されている。したがって、複数の第1の電極配線12と複数の第2の電極配線14とは、平面視において、互いに直交している(直角に立体交差している)。その複数の第1の電極配線12と複数の第2の電極配線14との交差領域のそれぞれには、プラグ部11が形成される。このプラグ部11における第1の電極配線12部分が下部電極層12aを構成し、同じく第2の電極配線14部分が上部電極層14aを構成する。これらの下部電極層12a及び上部電極層14aの間には抵抗変化層13が形成される。これにより、第1の電極配線12と第2の電極配線14との立体交差点のそれぞれにメモリセルが形成されていることになる。
基板17の上に、第1の電極配線12、下部電極層12a、抵抗変化層13、上部電極層14a、及び第2の電極配線14の間隙を埋めるように、層間絶縁層15が形成されている。そして、下部電極層12aの層間絶縁層15と接する領域にはバリア層12bが、上部電極層14aの層間絶縁層15と接する領域にはバリア層14bがそれぞれ形成されている。
図6(b)に示すように、後述する方法で製造することによって、バリア層12bは、基板17と第1の電極配線12との間にも形成されることになる。
下部電極層12a及び上部電極層14aは、実施の形態1の場合と同様に、例えば白金−鉄(PtFe)又は銅−鉄(CuFe)等の遷移金属を含む電極材料で構成されている。また、抵抗変化層13並びにバリア層12b及び14bは、下部電極層12a及び上部電極層14aに含まれる遷移金属の酸化物で構成されており、実施の形態1の場合と同様に、下部電極層12a及び上部電極層14aが白金−鉄(PtFe)又は銅−鉄(CuFe)を含む電極材料で構成されている場合では、抵抗変化層13並びにバリア層12b及び14bが酸化鉄(Fe−O)などで構成されることになる。
なお、第1の電極配線12及び第2の電極配線14は、その一方がワード線として機能し、その他方がビット線として機能する。
[不揮発性記憶素子の製造方法]
次に、不揮発性記憶素子10Aの製造方法について説明する。
図7(a)乃至(h)は、本発明の実施の形態3に係る不揮発性記憶素子10Aの製造方法の工程を示す図であって、図7(a)、(c)、(e)及び(g)は平面図、図7(b)、(d)、(f)及び(h)は断面図である。
なお、実際の不揮発性記憶素子10Aでは、多数の第1の電極配線12及び第2の電極配線14が形成され、それらの第1の電極配線12と第2の電極配線14とが交差する領域のそれぞれにプラグ部11が形成されるが、図7(a)乃至(h)においては、3本の第1の電極配線12及び第2の電極配線14が形成されている不揮発性記憶素子10Aが示されている。
図7(a)及び(b)に示す工程において、少なくとも表面に絶縁層を有する基板17上に、第1の電極配線12を形成する。この第1の電極配線12は、フォトリソプロセス及びエッチングプロセスにより、細長い矩形状に形成される。なお、以下では、細長い矩形状のものだけではなく、成膜したときの状態をも含めて、第1の電極配線12と呼ぶ。
次に、第1の電極配線12を覆う層間絶縁層15を形成した後、図7(c)及び(d)に示す工程において、熱処理により、第1の電極配線12と層間絶縁層15との界面に、下部電極層12aを構成する遷移金属の酸化物層であるバリア層12bを形成する。このバリア層12bは、第1の電極配線12を構成する遷移金属が拡散することによって、自己形成的に形成される。
なお、この工程の際に、第1の電極配線12と基板17との界面にも、バリア層12bが形成される。
次に、図7(e)及び(f)に示す工程において、後述するように第1の電極配線12と交差するように第2の電極配線14が形成されたときに第1の電極配線12と第2の電極配線14とが交差する領域に相当する領域に、プラグ部11を形成し、バリア層12bを露出させる。
次に、バリア層12b上に、第1の電極配線12と交差するように第2の電極配線14を形成した後、図7(g)及び(h)に示す工程において、熱処理により、第2の電極配線14と層間絶縁層15との界面に、第2の電極配線14を構成する遷移金属の酸化物層を形成する。この酸化物層は、第2の電極配線14を構成する遷移金属が拡散することによって、自己形成的に形成される。この酸化物層のうち、上部電極層14aと層間絶縁層15との界面に形成された部分はバリア層14bを構成する。
ここで、第1の電極配線12のプラグ部11における領域が下部電極層12aを構成し、第2の電極配線14のプラグ部11における領域が上部電極層14aを構成する。また、第1の電極配線12と層間絶縁層15との界面に形成されたバリア層12bを構成する酸化物層のうち、下部電極層12a及び上部電極層14aの間の領域は抵抗変化層13を構成する。
このように形成された第1の電極配線12及び第2の電極配線14と、基板17に形成された半導体集積回路とは電気的に接続される。その結果、この半導体集積回路と不揮発性記憶素子10Aの下部電極層12a及び上部電極層14aとが、電気的に接続される。なお、半導体集積回路の形成工程は従来のものと同様である。
以上のとおり、抵抗変化層13を自己形成的に形成することによって、従来のように、抵抗変化層の側壁部に損傷を与えることがなく、電気特性及び抵抗変化特性の劣化を防止することができる。また、下部電極層12aと上部電極層14aとの間の短絡不良などを防止することができるため、安定的な特性を有する不揮発性記憶素子を得ることができる。また、熱処理における温度及び処理時間などを制御することによって、所望の厚みの抵抗変化層を形成することができるため、抵抗変化層の薄層化を実現することができる。
また、バリア層12b及び14bを自己形成的に形成することによって、当該バリア層12b及び14bを緻密且つ均一な層とすることができる。
また、バリア層12b及び抵抗変化層13は同じ酸化物により構成されているが、抵抗変化層13は上部電極層14aからの拡散もあるため金属量は多く、金属に対する酸素量がバリア層12bに比べ少ない。そのため、例えば抵抗変化層13をFeOと表し、バリア層12bをFeOと表すとき、x<yが成り立ち、それぞれの抵抗値はFeO<FeOとなる。その結果、本実施の形態では、抵抗値のより高いバリア層12bにより抵抗変化層13が分離されていることになるため、抵抗変化層13を高密度に配置したとしても、クロストークを防止することができる。
さらに、上記のような製造方法の場合、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価なクロスポイント型の不揮発性記憶素子を安定して得ることができる。
(実施の形態4)
実施の形態3に係る不揮発性記憶素子の場合、抵抗変化層及びバリア層は同一の材料で構成されている。これに対し、実施の形態4に係る不揮発性記憶素子は、抵抗変化層とバリア層とが異なる材料で構成されたクロスポイント型のものである。
[不揮発性記憶素子の構成]
図8(a)は、本発明の実施の形態4に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図8(b)は、図8(a)のVIIIB-VIIIB線に沿った断面を示す断面図である。なお、便宜上、図8(a)では、基板などの一部構成が省略されている。
図8(a)及び(b)に示すように、本実施の形態の不揮発性記憶素子10Bでは、下部電極層12aと上部電極層14aとの間に、抵抗変化層13bが形成されている。また、実施の形態3の場合と同様に、下部電極層12aの層間絶縁層15と接する領域にはバリア層12bが、上部電極層14aの層間絶縁層15と接する領域にはバリア層14bがそれぞれ形成されている。
ここで、下部電極層12a及び上部電極層14aは、例えば白金マンガン(PtMn)又は銅マンガン(CuMn)等の遷移金属を含む電極材料で構成されている。また、抵抗変化層13b並びにバリア層12b及び14bは、下部電極層12a及び上部電極層14aに含まれる遷移金属の酸化物で構成されている。ここでは、バリア層12b及び14bは、例えば酸化マンガン(Mn−O)などで構成される。また、抵抗変化層13bは、例えばFe−Mn−Oなで構成される。
なお、本実施の形態の不揮発性記憶素子10Bにおけるその他の構成については実施の形態3の不揮発性記憶素子10Aと同様であるため、同一符号を付して説明を省略する。
[不揮発性記憶素子の製造方法]
次に、不揮発性記憶素子10Bの製造方法について説明する。
図9(a)乃至(h)は、本発明の実施の形態4に係る不揮発性記憶素子10Bの製造方法の工程を示す図であって、図9(a)、(c)、(e)及び(g)は平面図、図9(b)、(d)、(f)及び(h)は断面図である。
なお、実施の形態3の場合と同様に、図9(a)乃至(h)においては、3本の第1の電極配線12及び第2の電極配線14が形成されている不揮発性記憶素子10Bが示されている。
図9(a)及び(b)に示す工程において、少なくとも表面に絶縁層を有する基板17上に、第1の電極配線12を形成する。この第1の電極配線12は、フォトリソプロセス及びエッチングプロセスにより、細長い矩形状に形成される。なお、以下では、細長い矩形状のものだけではなく、成膜したときの状態をも含めて、第1の電極配線12と呼ぶ。
次に、第1の電極配線12を覆う層間絶縁層15を形成した後、図9(c)及び(d)に示す工程において、熱処理により、第1の電極配線12と層間絶縁層15との界面に、第1の電極配線12を構成する遷移金属の酸化物層であるバリア層12bを形成し、その後、後述するように第1の電極配線12と交差するように第2の電極配線14が形成されたときに第1の電極配線12と第2の電極配線14とが交差する領域に相当する領域にプラグ部11を形成して、バリア層12bを露出させる。
ここで、バリア層12bは、第1の電極配線12を構成する遷移金属が拡散することによって、自己形成的に形成される。
なお、この工程の際に、第1の電極配線12と基板17との界面にも、バリア層12bが形成される。
次に、図9(e)及び(f)に示す工程において、露出されたバリア層12b上に、抵抗変化ベース層13aを形成する。この抵抗変化ベース層13aは、例えば酸化鉄(Fe−O)などで構成される。
次に、抵抗変化ベース層13a上に、第1の電極配線12と交差するように第2の電極配線14を形成した後、図9(g)及び(h)に示す工程において、熱処理により、第2の電極配線14と層間絶縁層15との界面に、第2の電極配線14を構成する遷移金属の酸化物層であるバリア層14bを形成する。このバリア層14bは、第2の電極配線14を構成する遷移金属が拡散することによって、自己形成的に形成される。
また、この工程において、抵抗変化ベース層13aがバリア層12b及び14bと混ざり合って、抵抗変化層13bが形成される。抵抗変化ベース層13aが酸化鉄(Fe−O)で構成される場合、抵抗変化層13bはFe−Mn−Oで構成されることになる。
このように形成された第1の電極配線12及び第2の電極配線14と、基板17に形成された半導体集積回路とは電気的に接続される。その結果、この半導体集積回路と不揮発性記憶素子10Bの下部電極層12a及び上部電極層14aとが、電気的に接続される。なお、半導体集積回路の形成工程は従来のものと同様である。
なお、第1の電極配線12のプラグ部11における領域が下部電極層12aを構成し、第2の電極配線14のプラグ部11における領域が上部電極層14aを構成することになる。
以上の製造方法によれば、異なる材料で構成される抵抗変化層13b並びにバリア層12b及び14bを自己形成的に形成することができ、実施の形態3の場合と同様に、電気特性及び抵抗変化特性の劣化の防止並びに抵抗変化層の薄層化を図ることができるとともに、緻密且つ均一なバリア層を得ることができる。
また、実施の形態3の場合と同様に、本実施の形態における製造方法でも、不揮発性記憶素子の記憶部を製造する場合の従来のプロセスをほとんど変更せずに適用することができるため、安価なクロスポイント型の不揮発性記憶素子を安定して得ることができる。
(実施の形態5)
図10(a)は、本発明の実施の形態5に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図10(b)は、図10(a)のXB-XB線に沿った断面を示す断面図である。なお、便宜上、図10(a)では、基板などの一部構成が省略されている。
図10(a)及び(b)に示すように、本実施の形態の不揮発性記憶素子10Cは、第1の電極配線12と第2の電極配線18との交差する領域において、上部電極層14aと第2の電極配線18との間に整流素子19を設けている。なお、不揮発性記憶素子10Cのその他の構成については、実施の形態3の不揮発性記憶素子10Aの場合と同様であるので、同一符号を付して説明を省略する。
上記のとおり、本実施の形態では、上部電極層14aと第2の電極配線18との間に整流素子19が設けられているが、整流素子19が設けられる位置はこれに限られるわけではなく、下部電極層12a又は上部電極層14aに電気的に接続されていればよい。
なお、整流素子19としてMSMダイオードを用いる場合であれば、金属−半導体−金属を順次堆積することによって、整流素子19を形成することができる。この場合、半導体材料としては、窒素欠損型窒化シリコン(SiNx)膜などを用いることができるが、勿論これに限定されるわけではない。また、整流素子19としてMIMダイオードを用いる場合であれば、金属−絶縁体−金属を順次堆積することによって、整流素子19を形成することができる。
このように、整流素子を備えることによって、書き込みエラー及び読み込みエラーなどを防止することができ、更に高性能で安定な不揮発性記憶素子を得ることができる。
(実施の形態6)
図11(a)は、本発明の実施の形態6に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図であり、図11(b)は、図11(a)のXIB-XIB線に沿った断面を示す断面図である。なお、便宜上、図11(a)では、基板などの一部構成が省略されている。
図11(a)及び(b)に示すように、本実施の形態の不揮発性記憶素子10Dは、第1の電極配線12と第2の電極配線18との交差する領域において、上部電極層14aと第2の電極配線18との間に整流素子19を設けている。なお、不揮発性記憶素子10Dのその他の構成については、実施の形態4の不揮発性記憶素子10Bの場合と同様であるので、同一符号を付して説明を省略する。
上記のとおり、本実施の形態では、上部電極層14aと第2の電極配線18との間に整流素子19が設けられているが、整流素子19が設けられる位置はこれに限られるわけではない点は、実施の形態5の場合と同様である。
このように、整流素子を備えることによって、書き込みエラー及び読み込みエラーなどを防止することができ、更に高性能で安定な不揮発性記憶素子を得ることができる。
本発明の不揮発性記憶素子は、良好な抵抗変化層及びバリア層を有しており、パーソナルコンピュータ又は携帯電話等の種々の電子機器に用いられる不揮発性記憶素子等として有用である。
本発明の不揮発性記憶素子の概念を模式的に示す断面図 本発明の実施の形態1に係る不揮発性記憶素子の構成を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子の構成を模式的に示す平面図 本発明の実施の形態1に係る不揮発性記憶素子の下部電極層を形成する工程を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子の上部電極層を形成する工程を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態1に係る不揮発性記憶素子の配線パターンを形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の構成を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の下部電極層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の上部電極層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の層間絶縁層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態2に係る不揮発性記憶素子の配線パターンを形成する工程を示す断面図 本発明の実施の形態3に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図6(a)のVIB-VIB線に沿った断面を示す断面図 本発明の実施の形態3に係る不揮発性記憶素子の第1の電極配線を形成する工程を示す平面図 本発明の実施の形態3に係る不揮発性記憶素子の第1の電極配線を形成する工程を示す断面図 本発明の実施の形態3に係る不揮発性記憶素子のバリア層を形成する工程を示す平面図 本発明の実施の形態3に係る不揮発性記憶素子のバリア層を形成する工程を示す断面図 本発明の実施の形態3に係る不揮発性記憶素子のプラグ部を形成する工程を示す平面図 本発明の実施の形態3に係る不揮発性記憶素子のプラグ部を形成する工程を示す断面図 本発明の実施の形態3に係る不揮発性記憶素子の酸化物層を形成する工程を示す平面図 本発明の実施の形態3に係る不揮発性記憶素子の酸化物層を形成する工程を示す断面図 本発明の実施の形態4に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図8(a)のVIIIB-VIIIB線に沿った断面を示す断面図 本発明の実施の形態4に係る不揮発性記憶素子の第1の電極配線を形成する工程を示す平面図 本発明の実施の形態4に係る不揮発性記憶素子の第1の電極配線を形成する工程を示す断面図 本発明の実施の形態4に係る不揮発性記憶素子のバリア層及びプラグ部を形成する工程を示す平面図 本発明の実施の形態4に係る不揮発性記憶素子のバリア層及びプラグ部を形成する工程を示す断面図 本発明の実施の形態4に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す平面図 本発明の実施の形態4に係る不揮発性記憶素子の抵抗変化ベース層を形成する工程を示す断面図 本発明の実施の形態4に係る不揮発性記憶素子の酸化物層を形成する工程を示す平面図 本発明の実施の形態4に係る不揮発性記憶素子の酸化物層を形成する工程を示す断面図 本発明の実施の形態5に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図10(a)のXB-XB線に沿った断面を示す断面図 本発明の実施の形態6に係る不揮発性記憶素子の構成の要部を模式的に示す斜視図 図11(a)のXIB-XIB線に沿った断面を示す断面図 不揮発性記憶素子の第1の従来例の構成を示す要部断面図 不揮発性記憶素子の第2の従来例の構成を示す斜視図 図13(a)のXIIIB-XIIIB線に沿った断面を示す断面図
符号の説明
1,1A,1B,10A,10B,10C,10D 不揮発性記憶素子
2a,12a 下部電極層
2b,12b バリア層
3,3b,13,13b 抵抗変化層
3a,13a 抵抗変化ベース層
4a,14a 上部電極層
4b,14b バリア層
5,15 層間絶縁層
6,8 配線パターン
7,17 基板
8a コンタクトホール
9 半導体集積回路
12 第1の電極配線
14,18 第2の電極配線
19 整流素子
120 ソース領域
130 ドレイン領域
140 ゲート絶縁膜
150 ゲート電極
160 トランジスタ
170,240 下部電極
180 抵抗変化物質層
190,260 上部電極
200 不揮発性記憶部
220 電極配線
250 アクティブ層
270 記憶領域

Claims (11)

  1. 下部電極層と、
    前記下部電極層より上方に形成された上部電極層と、
    前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、
    前記下部電極層、前記抵抗変化層及び前記上部電極層を覆う層間絶縁層と、
    前記下部電極層及び前記上部電極層の前記層間絶縁層と接する領域に形成されたバリア層とを備え、
    前記抵抗変化層及びバリア層は、前記下部電極層及び前記上部電極層を構成する少なくとも1つの元素の酸化物を含む、不揮発性記憶素子。
  2. 基板と、
    前記基板の上に互い平行に形成された複数の第1の電極配線と、
    前記複数の第1の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第1の電極配線に立体交差するように形成された複数の第2の電極配線とをさらに備え、
    前記複数の第1の電極配線と前記複数の第2の電極配線との交差領域のそれぞれに形成されるプラグ部における前記第1の電極配線部分が前記下部電極層を構成し、
    前記プラグ部における前記第2の電極配線部分が前記上部電極層を構成する、請求項1に記載の不揮発性記憶素子。
  3. 前記下部電極層又は前記上部電極層と電気的に接続された整流素子を更に備える、請求項2に記載の不揮発性記憶素子。
  4. 前記酸化物層は遷移金属酸化物である、請求項1に記載の不揮発性記憶素子。
  5. 前記下部電極層及び前記上部電極層と電気的に接続された半導体集積回路を更に備える、請求項1に記載の不揮発性記憶素子。
  6. 下部電極層と、前記下部電極層より上方に形成された上部電極層と、前記下部電極層と前記上部電極層との間に形成され、前記下部電極層と前記上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、
    基板上に、前記下部電極層を形成する工程Aと、
    前記下部電極層を覆う層間絶縁層を形成する工程Bと、
    熱処理によって、前記下部電極層と前記層間絶縁層との界面に、前記下部電極層を構成する少なくとも1つの元素の酸化物を含む第1の酸化物層を形成する工程Cと、
    前記第1の酸化物層上に、前記上部電極層を形成する工程Dと、
    前記上部電極層上を覆う層間絶縁層を形成する工程Eと、
    熱処理によって、前記上部電極層と前記層間絶縁層との界面に、前記上部電極層を構成する少なくとも1つの元素の酸化物を含む第2の酸化物層を形成する工程Fと
    を有し、
    前記抵抗変化層は、前記下部電極層と前記上部電極層との間に形成された酸化物層で構成される、不揮発性記憶素子の製造方法。
  7. 前記工程Dは、前記第1の酸化物層上に、その第1の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記上部電極層を形成する工程とを有し、
    前記工程Fは、熱処理によって、前記第2の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第1の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも1つの元素の酸化物で構成される前記抵抗変化層とする工程である、請求項6に記載の不揮発性記憶素子の製造方法。
  8. 基板と、前記基板の上に互い平行に形成された複数の第1の電極配線と、前記複数の第1の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第1の電極配線に立体交差するように形成された複数の第2の電極配線と、前記第1の電極配線と前記第2の電極配線との間に形成され、前記第1の電極配線と前記第2の電極配線との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法において、
    基板上に、前記複数の第1の電極配線を形成する工程Aと、
    前記第1の電極配線を覆う層間絶縁層を形成する工程Bと、
    熱処理によって、前記第1の電極配線と前記層間絶縁層との界面に、前記第1の電極配線を構成する少なくとも1つの元素の第1の酸化物層を形成する工程Cと、
    後に前記複数の第1の電極配線と交差するように前記複数の第2の電極配線を形成したときの前記複数の第1の電極配線と前記複数の第2の電極配線との交差領域に相当する領域にプラグ部を形成することにより、前記第1の酸化物層を露出させる工程Dと、
    露出された第1の酸化物層上に、前記複数の第1の電極配線と交差するように、前記複数の第2の電極配線を形成する工程Eと、
    熱処理によって、前記複数の第2の電極配線と前記層間絶縁層との界面に、前記第2の電極配線を構成する少なくとも1つの元素の第2の酸化物層を形成する工程Fと
    を有し、
    前記抵抗変化層は、前記第1の電極配線と前記第2の電極配線との間に形成された酸化物層で構成される、不揮発性記憶素子の製造方法。
  9. 前記工程Eは、前記第1の酸化物層上に、その第1の酸化物層には含まれていない元素の酸化物を含む抵抗変化ベース層を形成する工程と、前記抵抗変化ベース層上に、前記複数の第2の電極配線を形成する工程とを有し、
    前記工程Fは、熱処理によって、前記第2の酸化物層を形成するとともに、前記抵抗変化ベース層を、前記第1の酸化物層には含まれていない元素及び前記上部電極層を構成する少なくとも1つの元素の酸化物で構成される前記抵抗変化層とする工程である、請求項8に記載の不揮発性記憶素子の製造方法。
  10. 前記第1の電極配線の前記プラグ部における領域又は前記第2の電極配線の前記プラグ部における領域と電気的に接続される整流素子を形成する工程を更に有する、請求項8に記載の不揮発性記憶素子の製造方法。
  11. 前記下部電極層及び前記上部電極層と電気的に接続される半導体集積回路を前記基板に形成する工程を更に有する、請求項6又は請求項8に記載の不揮発性記憶素子の製造方法。
JP2007056731A 2007-03-07 2007-03-07 不揮発性記憶素子及びその製造方法 Pending JP2008218855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007056731A JP2008218855A (ja) 2007-03-07 2007-03-07 不揮発性記憶素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007056731A JP2008218855A (ja) 2007-03-07 2007-03-07 不揮発性記憶素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008218855A true JP2008218855A (ja) 2008-09-18

Family

ID=39838513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007056731A Pending JP2008218855A (ja) 2007-03-07 2007-03-07 不揮発性記憶素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008218855A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
JP2010232229A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2013219359A (ja) * 2012-04-09 2013-10-24 Freescale Semiconductor Inc ReRAMデバイス及びその製造方法
JP2014082478A (ja) * 2012-09-26 2014-05-08 Panasonic Corp 不揮発性記憶装置およびその製造方法
JP2015195339A (ja) * 2014-03-17 2015-11-05 パナソニックIpマネジメント株式会社 抵抗変化型不揮発性記憶素子およびその製造方法、ならびに抵抗変化型不揮発性記憶装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
JP2010232229A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8569731B2 (en) 2009-03-25 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile memory device and method for manufacturing same
JP2013219359A (ja) * 2012-04-09 2013-10-24 Freescale Semiconductor Inc ReRAMデバイス及びその製造方法
JP2014082478A (ja) * 2012-09-26 2014-05-08 Panasonic Corp 不揮発性記憶装置およびその製造方法
US8952350B2 (en) 2012-09-26 2015-02-10 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device and manufacturing method thereof
US9082967B2 (en) 2012-09-26 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device and manufacturing method thereof
JP2015195339A (ja) * 2014-03-17 2015-11-05 パナソニックIpマネジメント株式会社 抵抗変化型不揮発性記憶素子およびその製造方法、ならびに抵抗変化型不揮発性記憶装置

Similar Documents

Publication Publication Date Title
JP4228033B2 (ja) 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
JP5000788B2 (ja) 不揮発性記憶装置およびその製造方法
JP4531863B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5143349B2 (ja) 2成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子の製造方法
US8384061B2 (en) Nonvolatile memory device and manufacturing method
JP4880894B2 (ja) 半導体記憶装置の構造及びその製造方法
JP4795485B2 (ja) 不揮発性記憶素子及びその製造方法
US9257485B2 (en) Memory device and apparatus including the same
US20100264393A1 (en) Nonvolatile memory device and manufacturing method thereof
JP5056096B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP4621817B1 (ja) 不揮発性記憶素子およびこれを備えた半導体記憶装置
JPWO2008050716A1 (ja) 不揮発性半導体記憶装置およびその製造方法
CN103890943A (zh) 基于异质结氧化物的忆阻元件
JP2008305888A (ja) 不揮発性記憶装置およびその製造方法
JP2008306011A (ja) 不揮発性半導体記憶装置およびその製造方法
JP5074583B2 (ja) 不揮発性記憶素子の製造方法、および不揮発性記憶装置の製造方法
JP4427630B2 (ja) 不揮発性記憶装置およびその製造方法
JP2008305889A (ja) 不揮発性記憶装置およびその製造方法
JP2008218855A (ja) 不揮発性記憶素子及びその製造方法
US9019741B2 (en) One-time programmable memory cell, memory and manufacturing method thereof
US20130175496A1 (en) Semiconductor memory device, memory chip, memory module, memory system and method for fabricating the same
JP2011151049A (ja) 不揮発性半導体記憶装置およびその製造方法
JP5338236B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法
JP2008034441A (ja) 不揮発性記憶素子及びその製造方法
JP2008047616A (ja) 不揮発性記憶素子