JP2008047616A - 不揮発性記憶素子 - Google Patents

Abstract

【課題】 抵抗変化物質層の薄膜化が可能で、かつ駆動電力の低減が可能な不揮発性記憶素子及びその製造方法を提供する。
【解決手段】 下部導体層２と、下部導体層２より上方に形成された上部導体層４と、下部導体層２と上部導体層４との間に形成された抵抗変化物質層３とを備え、抵抗変化物質層３はその下面３ａが下部導体層２の上面２ａと接触し、その上面３ｂが上部導体層４の下面４ａと接触しており、抵抗変化物質層３の下面３ａの下部導体層２の上面２ａとの接触領域３２と抵抗変化物質層３の上面３ｂの上部導体層４の下面４ａとの接触領域３３とが、下部導体層２の厚み方向から見て互いに重ならないように設けられている。
【選択図】 図１

Description

本発明は、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶素子に関する。

近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、さらに大容量で、かつ不揮発性の記憶素子の要求が高まってきている。こうした要求に応えるための１つの方策として、与えられた電気的パルスによって抵抗値が変化し、その状態を保持し続ける材料を用いた記憶素子が注目されている。

図７は、このような不揮発性記憶素子の第１の従来例（例えば、特許文献１を参照。）の構成を示す要部断面図である。この不揮発性記憶素子は、図７に示すように、基板１１０の主面にトランジスタ１６０と不揮発性記憶部２００が形成されている。トランジスタ１６０は不揮発性記憶部２００のビット線への導通を制御する回路を構成するもので、ソース領域１２０、ドレイン領域１３０、ゲート絶縁膜１４０及びゲート電極１５０で構成されている。不揮発性記憶部２００は、ドレイン領域１３０に接続された下部電極１７０と、電圧パルス又は電流パルスによって抵抗が可逆的に変化する抵抗変化物質層１８０と、上部電極１９０とを備えている。さらに、基板１１０上に形成されたトランジスタ１６０及び不揮発性記憶部２００は層間絶縁層２１０により覆われ、上部電極１９０は電極配線２２０に接続されている。

抵抗変化物質層１８０を構成する物質としては、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ_２Ｏ_５）、亜鉛酸化物（ＺｎＯ）、ニオブ酸化物（Ｎｂ_２Ｏ_５）、チタン酸化物（ＴｉＯ_２）、タングステン酸化物（ＷＯ_３）、又はコバルト酸化物（ＣｏＯ）等が用いられている。このような遷移金属酸化物は閾値以上の電圧又は電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに電圧又は電流が印加されるまでは、その抵抗値を維持し続けることが知られている。

図８は、このような不揮発性記憶素子の第２の従来例（例えば、特許文献２を参照。）の構成を示す図である。図８において、（ａ）は斜視図、（ｂ）は（ａ）のVIIIB-VIIIB線に沿った断面を示す断面図である。図７に示す第１の従来例が、１トランジスタ／１不揮発性記憶部の構成になっているのに対して、図８に示す第２の従来例は、ワード線とビット線の交点（立体交差点）にアクティブ層を介在させたクロスポイント型である。

図８（ａ）に示すように、基板２３０には下部電極２４０が形成され、その上にアクティブ層２５０が形成されている。アクティブ層２５０の上には、下部電極２４０に直交するように上部電極２６０が形成されている。図８（ｂ）に示すように、下部電極２４０と上部電極２６０とが立体交差している領域が記憶領域２７０になっており、下部電極２４０と上部電極２６０とはそれぞれワード線又はビット線の何れかとして機能する。この例においては、記憶領域２７０は便宜上示した領域であって、その組成は全くその他の領域と同じである。基板２３０は、ＬａＡｌＯ_３、Ｓｉ、ＴｉＮなどのアモルファス、多結晶又は単結晶で構成されている。下部電極２４０の材料としては、ＹＢＣＯ（ＹＢａ_２Ｃｕ_３Ｏ_７）が、またアクティブ層２５０の材料としては、印加される電気信号に応答して抵抗が変化する材料が用いられる。

また、電気的パルスに応じてその抵抗値が変化するペロブスカイト材料（例えば、Ｐｒ_１−ｘＣａ_ｘＭｎＯ_３（ＰＣＭＯ））を用いて固体記憶素子を構成する技術が特許文献３に開示されている。この第３の従来例においては、ペロブスカイト材料上に２つの電極を設け、印加される電気信号に応答して抵抗を変化させている。
特開２００４−３６３６０４号公報 特開２００３−６８９８４号公報 米国特許第６，２０４，１３９号明細書

上記第１の従来例では、電圧又は電流によって抵抗値が可逆的に変化する抵抗変化物質層（本発明の抵抗変化物質層と同じ）が上部電極及び下部電極に挟まれた領域に形成されている。この抵抗変化物質層の周囲は、通常、半導体デバイスに用いられる層間絶縁層（例えば、二酸化シリコン膜）２１０で囲まれている。このように構成されている場合であって、電極間の領域以外の領域の抵抗変化物質層をエッチング除去するときは、レジスト膜と抵抗変化物質層の選択比を十分に確保する必要があり、かつエッチング後残存する抵抗変化物質層にテーパがつくなど形状を保つことが難しいので、抵抗変化物質層をさらに薄層化しなければならない。しかし、抵抗変化物質層のさらなる薄層化は、抵抗変化物質層の低抵抗化を招き、抵抗値を可逆的に変化させるための電圧又は電流を増加させなければならず、駆動電力が増加するという問題が生じる。

また、上記第２の従来例では、下部電極２４０と上部電極２６０とのクロスポイントをすべて含んでアクティブ層（本発明の抵抗変化物質層に同じ）２５０が形成されているため、第１の従来例のような加工の困難さはないといえる。しかしながら、アクティブ層２５０を高抵抗化して駆動電力を低減させるために、アクティブ層２５０の層厚を大きくすると、層厚の面内バラツキが顕著に現れてくるようになり、特性のバラツキにもなり、信頼性に欠けるという問題が生じる。

また、上記第３の従来例では、ペロブスカイト材料（本発明の抵抗変化物質層と同じ）上に２つの電極を設けているため、下層から上層へ配線する必要がある。そのため、高密度集積化するためには、不必要な面積を要し、集積化には不向きである。さらにペロブスカイト材料より上層から配線を行う場合、他配線間距離を近づけなくてはならなくなる。これは、ショート及び遅延の原因にもなり得るため、やはり、高密度集積化は困難である。

本発明は、このような課題を解決するためになされたもので、抵抗変化物質層の薄層化が可能で、かつ駆動電力の低減化が可能な不揮発性記憶素子を提供することを目的とする。

上述した課題を解決するために、本発明の不揮発性記憶素子は、導体からなる下部導体層と、前記下部導体層より上方に形成され導体からなる上部導体層と、前記下部導体層と前記上部導体層との間に形成され抵抗変化物質からなる抵抗変化物質層とを備え、前記抵抗変化物質層はその下面が前記下部導体層の上面と接触し、その上面が前記上部導体層の下面と接触しており、前記抵抗変化物質層の下面の前記下部導体層の上面との接触領域である下面接触領域と前記抵抗変化物質層の上面の前記上部導体層の下面との接触領域である上面接触領域とが、前記下部導体層の厚み方向から見て重ならないように設けられている。

このように下面接触領域と上面接触領域とを配することによって、従来例と比べて、抵抗変化物質層の抵抗を大きくすることができ、その結果、不揮発性記憶素子の駆動電力を低減することができる。

上記発明に係る不揮発性記憶素子において、前記下部導体層の厚み方向から見た場合における前記下面接触領域及び前記上面接触領域間の距離をｌとし、前記抵抗変化物質層の層厚をｄとし、前記下面接触領域または前記上面接触領域の幅をｘとした場合に、ｌ＞ｄ^２／ｘを満足するように、前記下面接触領域と前記上面接触領域とが設けられることが好ましい。

上記式を満たすように下面接触領域と上面接触領域とを設けた場合、抵抗変化物質層の層厚の薄層化を図ることができる。

また、上記発明に係る不揮発性記憶素子において、基板と、前記基板の上に互い平行に形成され複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点の各々において、前記第１の電極配線の上に前記下部導体層としての下部電極層が形成され、前記下部電極層の上に前記抵抗変化物質層が形成され、前記抵抗変化物質層の上に前記上部導体層としての上部電極層が形成され、前記上部電極層の上に前記第２の電極配線が形成されていてもよい。

また、上記発明に係る不揮発性記憶素子において、基板と、前記基板の上に互い平行に形成され複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点の各々において、前記第１の電極配線の上に前記下部導体層としての下部電極層が形成され、前記下部電極層の上に前記抵抗変化物質層が形成され、前記抵抗変化物質層の上に前記上部導体層として前記第２の電極配線が形成されていてもよい。

また、上記発明に係る不揮発性記憶素子において、基板と、前記基板の上に互い平行に形成され複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点の各々において、前記第１の電極配線が前記下部導体層を構成しており、前記第１の電極配線の上に前記抵抗変化物質層が形成され、前記抵抗変化物質層の上に前記上部導体層としての上部電極層が形成され、前記上部電極層の上に前記第２の電極配線が形成されていてもよい。

また、上記発明に係る不揮発性記憶素子において、前記抵抗変化物質層が前記立体交差点毎に設けられていてもよい。

このような構成とすると、抵抗変化物質層を高密度に配置したとしてもクロストークを確実に防止することができる。そのため、大容量の不揮発性記憶素子を実現することができる。

また、上記発明に係る不揮発性記憶素子において、前記基板には半導体集積回路が形成されており、当該半導体集積回路と前記上部導体層及び前記下部導体層とが電気的に接続されていてもよい。

また、上記発明に係る不揮発性記憶素子において、前記抵抗変化物質層は、遷移金属酸化物材料からなることが好ましい。このような構成とすると、抵抗変化物質層の経時変化の少ない、より安定した不揮発性記憶素子を実現することができる。

また、上記前記遷移金属酸化物が四酸化三鉄（Ｆｅ_３Ｏ_４）であることが好ましい。このような構成とすると、抵抗変化物質層の抵抗値の変化特性を安定させることができる。その結果、特性が良好で、かつ大容量化が可能な不揮発性記憶素子を得ることができる。

本発明は以上に説明した構成を有し、抵抗変化物質層の薄層化が可能で、かつ駆動電力の低減が可能な不揮発性記憶素子を提供することができる。

以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、全ての図面を通じて、同じ要素には同じ符号を付しており、その説明を省略する場合がある。

（本発明の概念）
最初に本発明の不揮発性記憶素子の概念を説明する。

図１は、本発明の不揮発性記憶素子の概念を示す模式図であって、（ａ）は斜視図、（ｂ）は（ａ）のIB-IB線に沿った断面を示す断面図である。

図１に示すように、本発明の不揮発性記憶素子１は、下部導体層２と、下部導体層２より上方に該下部導体層２に実質的に平行に延在するように形成された上部導体層４と、下部導体層２と上部導体層４との間に形成された抵抗変化物質層３とを備えている。抵抗変化物質層３はその下面３ａが下部導体層２の上面２ａと接触しかつその上面３ｂが上部導体層４の下面４ａと接触している。抵抗変化物質層３の下面３ａの下部導体層２の上面２ａとの接触領域（以下、下面接触領域という）３２と抵抗変化物質層３の上面３ｂの上部導体層４の下面４ａとの接触領域（以下、上面接触領域という）３３とは、下部導体層２の厚み方向から見た場合（以下、平面視という）において、重ならないように配されている。下面接触領域３２に位置する抵抗変化物質層の部分（以下、記憶部という）１０１と、上面接触領域３３に位置する抵抗変化物質層の記憶部１０２と、それら部分１０１と１０２との間に位置する抵抗変化物質層の記憶部１０３とが不揮発性記憶部を構成する。

抵抗変化物質層３は、酸化鉄等の遷移金属酸化物材料で構成されている。具体的には、抵抗変化物質層３は、例えば、四酸化三鉄（Ｆｅ_３Ｏ_４）で構成されている。

下部導体層２及び上部導体層４は導体で構成されている。ここで、本発明において、導体とは、通常の意味における導体の他、真性半導体及び不純物をドープされて導電性を付与された不純物半導体を指す。

下部導体層２及び上部導体層４は、導体からなる層であればよく、例えば、電極、ビット線又はワード線、後述するダイオードの不純物半導体、電気配線等が該当する。

次に、以上のように構成された不揮発性記憶素子１の動作を説明する。

この不揮発性記憶素子１においては、下部導体層２と上部導体層４との間に第１の所定の電気パルス（電流パルス又は電圧パルス）を印加する。この場合、抵抗変化物質層３のうち、上述した記憶部１０１乃至１０３に実質的にこの電気パルスが印加されることになる。これにより、この記憶部１０１乃至１０３の抵抗値が第１の所定の抵抗値となり、その状態を維持する。そして、この状態において、下部導体層２と上部導体層４との間に第２の所定の電気パルスを印加すると抵抗変化物質層３の記憶部１０１乃至１０３の抵抗値が第２の所定の抵抗値となり、その状態を維持する。したがって、第１の所定の抵抗値と第２の所定の抵抗値とを、例えば２値データの２つの値にそれぞれ対応させることにより、第１又は第２の所定の電気パルスを印加して不揮発性記憶素子１に２値データを書き込むことができる。また、不揮発性記憶素子１にその抵抗値が変化しないような電圧又は電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子１に書き込まれた２値データを読み出すことができる。

次に、以上に説明した本発明の不揮発性記憶素子１の作用効果について説明する。

［駆動電力の低減化］
抵抗変化物質層の層厚並びに下部導体層及び上部導体層の幅を一定とした場合、平面視における下面接触領域と上面接触領域との距離が大きくなればなるほど、抵抗値が大きくなる。また、電圧をＶ、抵抗値をＲとした場合、駆動電力ＰはＶ^２／Ｒで表すことができるため、電圧Ｖを一定とした場合、抵抗値Ｒが大きくなればなるほど、駆動電力Ｐが小さくなる。

以上をまとめると、平面視における下面接触領域と上面接触領域との距離が大きくなればなるほど、抵抗値を大きくすることができ、その結果、駆動電力Ｐの低減化を図ることができる。

したがって、平面視において下面接触領域と上面接触領域とが重なっている場合と比べて、本発明のように重ならない場合の方が、抵抗値を大きくすることができるため、駆動電力の低減化が図られる。

このように、本発明では、駆動電力の低減化という効果が得られるが、それに加えて、抵抗変化物質層の薄層化という効果も得られる。以下、この点について、従来技術と対比しながら説明する。

［抵抗変化物質層の薄層化］
図９は、平面視において下面接触領域と上面接触領域とが完全に重なっている場合の従来の不揮発性記憶素子の構成を示す模式図であり、（ａ）は斜視図であり、（ｂ）は（ａ）のIXB-IXB線に沿った断面を示す断面図である。

図９に示すように、従来の不揮発性記憶素子５０は、下部導体層５２と、上部導体層５３と、下部導体層５２と上部導体層５３との間に形成された抵抗変化物質層５１とを備えている。抵抗変化物質層５１は、その下面が下部導体層５２の上面と接触しかつその上面が上部導体層５３の下面と接触している。抵抗変化物質層５１の下面の下部導体層５１の上面との接触領域である下面接触領域と抵抗変化物質層５１の上面の上部導体層５３の下面との接触領域である上面接触領域とは、平面視において、全く重なっている。

なお、下部導体層５２の幅と上部導体層５３の幅、すなわち下面接触領域の幅と上面接触領域の幅とは同一であるものとする。

図９に示すように、抵抗変化物質層５１の層厚をｄとし、下面接触領域及び上面接触領域の幅をｘとした場合、不揮発性記憶素子５０における抵抗変化物質層５１の抵抗値Ｒ１は、次の式１により算出される。

Ｒ１＝ρｄ／ｘ^２ … 式１
ここで、ρは抵抗変化物質層５１の抵抗率を表している。

他方、図１に示す本発明の不揮発性記憶素子１における抵抗変化物質層３の抵抗値Ｒ２は、抵抗変化物質層３の層厚をｄとし、下面接触領域３２及び上面接触領域３３の幅をｘとし、平面視における下面接触領域３２及び上面接触領域間３３間の距離をｌとし、抵抗変化物質層３の記憶部の抵抗率をρとした場合、近似的に次の式２により算出される。

Ｒ２＝ρｌ／ｄｘ … 式２
ここで、Ｒ２＞Ｒ１が成立すれば、本発明の不揮発性記憶素子１の記憶部の方が、従来の不揮発性記憶素子５０よりも抵抗値が大きくなり、したがって駆動電力が小さくなることになる。したがって、ρｌ／ｄｘ＞ρｄ／ｘ^２が成立すればよく、その結果、次の式３を満たすように、本発明の不揮発性記憶素子１における下面接触領域３２及び上面接触領域３３を配置すればよいということになる。

ｌ＞ｄ^２／ｘ … 式３
また、ｘの値を一定とした場合、この式３を満足させるためには、ｄの値が小さくなればなるほど、ｌの値も小さくてよいことになる。すなわち、抵抗変化物質層３の層厚を小さくすればするほど、下面接触領域３２及び上面接触領域３３間の距離が短くてすむことになり、その結果として不揮発性記憶素子１をコンパクトにすることができる。したがって、式３を満足するように下面接触領域３２及び上面接触領域３３を配置する場合、抵抗変化物質層３の層厚を小さくすることが望ましい。

抵抗変化物質層３の層厚を小さくする場合、加工が容易になるという利点もある。このように加工性が向上すると、抵抗変化物質層３の面内のバラツキを少なくすることができ、性能向上につながることになる。

以下、具体的な数値を用いて説明する。例えば、従来の不揮発性記憶素子５０において、抵抗変化物質層５１の層厚ｄが１００ｎｍであり、下面接触領域及び上面接触領域の幅ｘが５００ｎｍであるとする。この場合、上述した式１を適用すれば、抵抗率Ｒ１は１００ρ／２５００００となる。

他方、本発明の不揮発性記憶素子１において、下面接触領域３２及び上面接触領域３３間の距離ｌが２０ｎｍであり、下面接触領域３２及び上面接触領域３３の幅ｘが５００ｎｍであるとする。この場合、上述した式３を適用すると、抵抗変化物質層３の層厚ｄは１００ｎｍより小さくする必要がある。そこで、例えば抵抗変化物質層３の層厚ｄを５０ｎｍとすると、上述した式２より抵抗率Ｒ２は２０ρ／２５０００となる。

以上の例によれば、本発明の不揮発性記憶素子１が備える抵抗変化物質層３の記憶部の抵抗率Ｒ２は、従来の不揮発性記憶素子５０が備える抵抗変化物質層５１の抵抗率Ｒ１の２倍となる。したがって、本発明の不揮発性記憶素子１の場合、従来の不揮発性記憶素子５０と比べて、駆動電力を１／２に低減化することができる。しかも、抵抗変化物質層の層厚を比較すれば、本発明の方が、従来技術の場合と比べて、１／２の大きさとなっており、抵抗変化物質層の薄層化を実現することもできる。

また、本発明の不揮発性記憶素子１における抵抗変化物質層３の層厚ｄを、従来の不揮発性記憶素子５０における抵抗変化物質層５１の層厚ｄと同様に１００ｎｍとした場合において、上記と同様に本発明の駆動電力を従来技術のそれの１／２とするためには、下面接触領域３２及び上面接触領域３３間の距離ｌを４０ｎｍとすればよい。この距離ｌを長くすればするほど、それに応じて駆動電力を低減することが可能となる。

なお、上記の例では、本発明の不揮発性記憶素子１において、下面接触領域の幅と上面接触領域の幅とは同一であった。これに対し、これらの下面接触領域の幅と上面接触領域の幅とが異なる場合においては、そのうち小さい値の方を幅ｘとして上記と同様に計算すればよい。

このように、本発明によれば、抵抗変化物質層の層厚を薄くすることができるため、加工性が向上し、しかも、駆動電力の小さい不揮発性記憶素子１が得られることになる。

なお、上面接触領域と下面接触領域とを平面視において重ならないように配することによって、本発明の不揮発性記憶素子１を得ることができるが、このような構成は、従来の不揮発性記憶素子における記憶部の形成プロセスに対して、ほとんど変更を加えることなく、実現することができる。そのため、より高性能で安定な不揮発性記憶素子１を安価に得ることが可能となる。

以下、このような本発明の不揮発性記憶素子１の具体的な実施の形態を順に説明する。

（実施の形態１）
図２は、本発明の実施の形態１に係る不揮発性記憶素子１の構成を示す断面図である。なお、通常、不揮発性記憶素子１は多数の記憶部を有するが、図２においては、図面の簡略化のために、１つの記憶部のみ示している。また、記憶部の形状を、図示しやすいように部分的に拡大して示している。

図２に示すように、本実施の形態の不揮発性記憶素子１は、例えば半導体集積回路が形成されているシリコン半導体等の基板５上に形成されている。基板５上には導体パターン６が形成されている。導体パターン６の上には、図１の下部導体層２としての下部電極層２が形成されている。下部電極層２の上には、抵抗変化物質層３が形成されている。抵抗変化物質層３の上には、図１の上部導体層４としての上部電極層４が形成されている。そして、これら導体パターン６、下部電極層２、抵抗変化物質層３、上部電極層４を覆うように絶縁体層７が形成されている。絶縁体層７の上面には配線パターン８が形成されている。そして、絶縁体層７を貫通するようコンタクト８ａが形成され、このコンタクト８ａによって上部電極層４が配線パターン８に接続されている。

導体パターン６、下部電極層２、抵抗変化物質層３、上部電極層４、及びコンタクト８ａは、隣接するもの同士が互いに接触するように形成されている。そして、下部電極層２、抵抗変化物質層３、及び上部電極層４は図１における下部導体層２、抵抗変化物質層３、及び上部電極層４と同様に配置されている。したがって、抵抗変化物質層３の下面の下部電極層２の上面との接触領域が図１における下面接触領域３２を構成し、抵抗変化物質層３の上面の上部電極層４の下面との接触領域が図１における上面接触領域３３を構成している。そして、下面接触領域３２に位置する部分が記憶部１０１を、上面接触領域３３に位置する部分が記憶部１０２を、この下面接触領域３２と上面接触領域３３との平面視において重ならない領域３１に位置する部分が記憶部１０３をそれぞれ構成している。

下部電極層２及び上部電極層４は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）又は白金（Ｐｔ）等、半導体素子や従来の不揮発性記憶素子で用いられている電極材料で構成されている。抵抗変化物質層３は、遷移金属酸化物材料で構成されている。具体的には、四酸化三鉄（Ｆｅ_３Ｏ_４）、酸化チタン（ＴｉＯ_２）、酸化バナジウム（Ｖ_２Ｏ_５）、酸化コバルト（ＣｏＯ）、酸化ニッケル（ＮｉＯ）、酸化亜鉛（ＺｎＯ）、酸化クロム（ＣｒＯ_２）、酸化マンガン（Ｍｎ_２Ｏ_３）、酸化銅（ＣｕＯ_２）等の遷移金属酸化物を用いることができる。

なお、基板５に形成されている半導体集積回路と、下部電極層２及び上部電極層３とは、電気的に接続されている。

以上のように構成された本実施の形態の不揮発性記憶素子１の場合、下面接触領域３２と上面接触領域３３とが重ならないように配置されていることによって、これらの領域が完全に重なる場合と比べて、抵抗変化物質層の記憶部の抵抗率を大きくすることができる。その結果、不揮発性記憶素子１の駆動電力の低減化を図ることができる。

また、上述した式３を満足するように下面接触領域３２及び上面接触領域３３を配することによって、抵抗変化物質層３の薄層化を実現することができ、その結果、加工性が向上し、バラツキを低減することできる。

（実施の形態２）
図３は、本発明の実施の形態２に係る不揮発性記憶素子の要部の構成を模式的に示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）のIIIB-IIIB線に沿った断面を示す断面図である。本実施の形態は、クロスポイント型の不揮発性記憶素子へ本発明を適用した例を示す。なお、図３（ａ）及び（ｂ）においては、不揮発性記憶素子１０の要部のみを模式的に示しており、基板や層間絶縁膜等は図示を省略している。

図３（ａ）及び（ｂ）に示すように、本実施の形態の不揮発性記憶素子１０では、基板（図示せず）の上に、複数の第１の電極配線１１が形成されている。この複数の第１の電極配線１１は、各々が細長い矩形（一定の幅及び所定の長さを有する帯状）に形成され、基板の主面に平行な第１の平面（図示せず）内において互いに平行に形成されている。また、基板の上には、複数の第２の電極配線１５が形成されている。この複数の第２の電極配線１５は、各々が細長い矩形（一定の幅及び所定の長さを有する帯状）に形成され、第１の平面より上方に位置し第１の平面に実質的に平行な第２の平面（図示せず）内において互いに平行に形成されている。したがって、複数の第１の電極配線１１と複数の第２の電極配線１５とは、平面視において、互いに直交している（直角に立体交差している）。各々の第１の電極配線１１と第２の電極配線１５との立体交差点においては、第１の配線１１の上に下部電極層１２が形成され、下部電極層１２の上に抵抗変化物質層３が形成され、抵抗変化物質層３の上に上部電極層１４が形成され、上部電極層１４の上に第２の電極配線１５が形成されている。これにより、この各々の第１の電極配線１１と第２の電極配線１５との立体交差点にメモリセル７１が形成されている。そして、基板の上に、第１の電極配線１１、下部電極層１２、抵抗変化物質層３、及び上部電極層１４の間隙を埋めるように絶縁体層７が形成されている。

第１の電極配線１１、下部電極層１２、抵抗変化物質層３、上部電極層１４、及び第２の電極配線１５は、隣接するもの同士が互いに接触するように形成されている。そして、下部電極層１２、抵抗変化物質層３、及び上部電極層１４は図１における下部導体層２、抵抗変化物質層３、及び上部電極層４と同様に配置されている。したがって、抵抗変化物質層３の下面の下部電極層２の上面との接触領域が図１における下面接触領域３２を構成し、抵抗変化物質層３の上面の上部電極層４の下面との接触領域が図１における上面接触領域３３を構成している。そして、下面接触領域３２に位置する部分が記憶部１０１を、上面接触領域３３に位置する部分が記憶部１０２を、この下面接触領域３２と上面接触領域３３との平面視において重ならない領域３１に位置する部分が記憶部１０３をそれぞれ構成している。

下部電極層２及び上部電極層４は、実施の形態１の下部電極層２及び上部電極層４と同様の材料で構成されている。

第１の電極配線１１及び第２の電極配線１５は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）又は白金（Ｐｔ）等の半導体素子や従来の不揮発性記憶素子で用いられている電極材料で構成されている。

なお、第１の電極配線１１及び第２の電極配線１５は、その一方がワード線として機能し、その他方がビット線として機能する。

このように、本発明をクロスポイント型の不揮発性記憶素子へ適用した場合であっても、下面接触領域３２と上面接触領域３３とが平面視において重ならないように設けられることによって、実施の形態１の場合と同様にして、駆動電力の低減化及び抵抗変化物質層の薄層化という効果を得ることができる。

次に、本実施の形態の変形例を説明する。

図４は、本発明の実施の形態２の変形例の不揮発性記憶素子１０の構成を模式的に示す断面図である。

図４に示すように、本変形例では、図３の下部電極層１２が不純物半導体層６１で置換されている。不純物半導体層６１は、例えば、半導体層で構成されている。このように、本発明では、抵抗変化物質層３に接触する導体層は不純物半導体で構成されていてもよい。この不純物半導体層６１と第１の電極配線１１とでダイオードが形成され、これにより、クロストークや読み出しエラーが防止される。これ以外の点は、図３の構成と同じである。

なお、抵抗変化物質層３と第１の電極配線１１との間に形成する整流素子はｐｎ接合タイプのダイオードであってもよく、他のタイプの整流素子であってもよい。また、整流素子を抵抗変化物質層３と第２の電極配線１５との間に形成してもよい。従って、本発明では、整流素子のタイプによっては、抵抗変化物質層３に接触する導体層が真性半導体で構成されていてもよい。

（実施の形態３）
図５は、本発明の実施の形態３に係る不揮発性記憶素子の要部の構成を模式的に示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）のVB-VB線に沿った断面を示す断面図である。

図５（ａ）及び（ｂ）に示すように、本実施の形態の不揮発性記憶素子１０では、実施の形態２における上部電極層１４が省略されている。そして、その上部電極層１４の代わりに、第２の電極配線１５の下面が、抵抗変化物質層３の上面と接触している。したがって、本実施の形態における上面接触領域３３は、第２の電極配線１５の下面と抵抗変化物質層３の上面とが接触する領域で構成されることになる。この場合、第２の電極配線１５が、実施の形態２における上部電極層１４の機能を果たすことになる。

なお、本実施の形態におけるその他の構成については、実施の形態２の場合と同様であるので、説明を省略する。

本実施の形態においても、下面接触領域３２と上面接触領域３３（本実施の形態においては第２の電極配線１５の下面と抵抗変化物質層３の上面との接触領域）とは、平面視において、重ならないように配されている。その結果、本発明をクロスポイント型の不揮発性記憶素子へ適用した場合であっても、実施の形態１の場合と同様にして、駆動電力の低減化及び抵抗変化物質層の薄層化という効果を得ることができる。

また、本実施の形態によれば、簡略化された構成で実施の形態２の不揮発性記憶素子１０と同様の効果を奏する不揮発性記憶素子１０を得ることができる。

（実施の形態４）
図６は、本発明の実施の形態４に係る不揮発性記憶素子の要部の構成を模式的に示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）のVIB-VIB線に沿った断面を示す断面図である。

図６（ａ）及び（ｂ）に示すように、本実施の形態の不揮発性記憶素子１０では、実施の形態２における下部電極層１２が省略されている。そして、その下部電極層１２の代わりに、第１の配線電極１１の上面が、抵抗変化物質層３の下面と接触している。したがって、本実施の形態における下面接触領域３２は、第１の配線電極１１の上面と抵抗変化物質層３の下面とが接触する領域で構成されることになる。この場合、第１の電極配線１１が、実施の形態２における下部電極層１２の機能を果たすことになる。

なお、本実施の形態におけるその他の構成については、実施の形態２の場合と同様であるので、説明を省略する。

本実施の形態においても、下面接触領域３２（本実施の形態においては第１の電極配線１１の上面と抵抗変化物質層３の下面との接触領域）と上面接触領域３３とは、平面視において、重ならないように配されている。その結果、本発明をクロスポイント型の不揮発性記憶素子へ適用した場合であっても、実施の形態１の場合と同様にして、駆動電力の低減化及び抵抗変化物質層の薄層化という効果を得ることができる。

本実施の形態によれば、簡略化された構成で実施の形態２の不揮発性記憶素子１０と同様の効果を奏する不揮発性記憶素子１０を得ることができる。

なお、上述した各実施の形態においては、抵抗変化物質層が酸化鉄から構成されるものとして説明したが、本発明はこれに限定されるわけではなく、遷移金属の酸化物であればよい。

本発明の不揮発性記憶素子は、抵抗変化物質層の薄層化が可能で、かつ駆動電力の低減が可能であり、パーソナルコンピュータまたは携帯電話等の種々の電子機器に用いられる不揮発性記憶素子等として有用である。

本発明の不揮発性記憶素子の概念を示す模式図であって、（ａ）は斜視図、（ｂ）は（ａ）のIB-IB線に沿った断面を示す断面図である。 本発明の実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。 本発明の実施の形態２に係る不揮発性記憶素子の要部の構成を模式的に示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）のIIIB-IIIB線に沿った断面を示す断面図である。 本発明の実施の形態２の変形例の不揮発性記憶素子の構成を模式的に示す断面図である。 本発明の実施の形態３に係る不揮発性記憶素子の要部の構成を模式的に示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）のVB-VB線に沿った断面を示す断面図である。 本発明の実施の形態４に係る不揮発性記憶素子の要部の構成を模式的に示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）のVIB-VIB線に沿った断面を示す断面図である。 不揮発性記憶素子の第１の従来例の構成を示す要部断面図である。 不揮発性記憶素子の第２の従来例の構成を示す図である。 平面視において下面接触領域と上面接触領域とが完全に重なっている場合の従来の不揮発性記憶素子の構成を示す模式図であり、（ａ）は斜視図であり、（ｂ）は（ａ）のIXB-IXB線に沿った断面を示す断面図である。

符号の説明

１，１０ 不揮発性記憶素子
２，１２ 下部導体層、下部電極層
２ａ 下部電極層の上面
３ 抵抗変化物質層
３ａ 抵抗変化物質層の下面
３ｂ 抵抗変化物質層の上面
４，１４ 上部導体層、上部電極層
４ａ 上部導体層の下面
５ 基板
６ 導体パターン
７ 絶縁体層
８ 配線パターン
８ａ コンタクト
１１ 第１の電極配線
１５ 第２の電極配線
１２，１４，２２，２４ 接続層
３１ 重ならない領域
３２ 下面接触領域
３３ 上面接触領域
６１ 不純物半導体層
１０１，１０２，１０３ 記憶部
１２０ ソース領域
１３０ ドレイン領域
１４０ ゲート絶縁膜
１５０ ゲート電極
１６０ トランジスタ
１７０，２４０ 下部電極
１８０ 抵抗変化物質層
１９０，２６０ 上部電極
２００ 不揮発性記憶部
２１０ 層間絶縁層
２２０ 電極配線
２５０ アクティブ層
２７０ 記憶領域

Claims (9)

1. 導体からなる下部導体層と、前記下部導体層より上方に形成され導体からなる上部導体層と、前記下部導体層と前記上部導体層との間に形成され抵抗変化物質からなる抵抗変化物質層とを備え、
   前記抵抗変化物質層はその下面が前記下部導体層の上面と接触し、その上面が前記上部導体層の下面と接触しており、
   前記抵抗変化物質層の下面の前記下部導体層の上面との接触領域である下面接触領域と前記抵抗変化物質層の上面の前記上部導体層の下面との接触領域である上面接触領域とが、前記下部導体層の厚み方向から見て重ならないように設けられている、不揮発性記憶素子。
2. 前記下部導体層の厚み方向から見た場合における前記下面接触領域及び前記上面接触領域間の距離をｌとし、前記抵抗変化物質層の層厚をｄとし、前記下面接触領域または前記上面接触領域の幅をｘとした場合に、ｌ＞ｄ^２／ｘを満足するように、前記下面接触領域と前記上面接触領域とが設けられている、請求項１に記載の不揮発性記憶素子。
3. 基板と、前記基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、
   前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点の各々において、前記第１の電極配線の上に前記下部導体層としての下部電極層が形成され、前記下部電極層の上に前記抵抗変化物質層が形成され、前記抵抗変化物質層の上に前記上部導体層としての上部電極層が形成され、前記上部電極層の上に前記第２の電極配線が形成されている、請求項１又は請求項２に記載の不揮発性記憶素子。
4. 基板と、前記基板の上に互い平行に形成され複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、
   前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点の各々において、前記第１の電極配線の上に前記下部導体層としての下部電極層が形成され、前記下部電極層の上に前記抵抗変化物質層が形成され、前記抵抗変化物質層の上に前記上部導体層として前記第２の電極配線が形成されている、請求項１又は請求項２に記載の不揮発性記憶素子。
5. 基板と、前記基板の上に互い平行に形成され複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線とをさらに備え、
   前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点の各々において、前記第１の電極配線が前記下部導体層を構成しており、前記第１の電極配線の上に前記抵抗変化物質層が形成され、前記抵抗変化物質層の上に前記上部導体層としての上部電極層が形成され、前記上部電極層の上に前記第２の電極配線が形成されている、請求項１又は請求項２に記載の不揮発性記憶素子。
6. 前記抵抗変化物質層が前記立体交差点毎に設けられている、請求項３乃至請求項５の何れかに記載の不揮発性記憶素子。
7. 前記基板には半導体集積回路が形成されており、当該半導体集積回路と前記上部導体層及び前記下部導体層とが電気的に接続されている、請求項３乃至請求項６の何れかに記載の不揮発性記憶素子。
8. 前記抵抗変化物質層は、遷移金属酸化物材料からなる、請求項１乃至請求項７の何れかに記載の不揮発性記憶素子。
9. 前記遷移金属酸化物が四酸化三鉄（Ｆｅ_３Ｏ_４）である、請求項８に記載の不揮発性記憶素子。

Images