JPWO2010018677A1 - 画素、画素の製造方法、撮像装置および画像形成方法 - Google Patents

画素、画素の製造方法、撮像装置および画像形成方法 Download PDF

Info

Publication number
JPWO2010018677A1
JPWO2010018677A1 JP2010524664A JP2010524664A JPWO2010018677A1 JP WO2010018677 A1 JPWO2010018677 A1 JP WO2010018677A1 JP 2010524664 A JP2010524664 A JP 2010524664A JP 2010524664 A JP2010524664 A JP 2010524664A JP WO2010018677 A1 JPWO2010018677 A1 JP WO2010018677A1
Authority
JP
Japan
Prior art keywords
pixel
unit
region
charge
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010524664A
Other languages
English (en)
Other versions
JP5506683B2 (ja
Inventor
青山　千秋
千秋 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2010524664A priority Critical patent/JP5506683B2/ja
Publication of JPWO2010018677A1 publication Critical patent/JPWO2010018677A1/ja
Application granted granted Critical
Publication of JP5506683B2 publication Critical patent/JP5506683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本発明による画素は、光を受けて電子を発生させる光電変換部を含むフォトダイオード領域と、電荷を蓄積する電荷蓄積部と、を備えた画素である。該画素において、前記フォトダイオード領域の電子が通過しうる領域の面に存在しうる円のうち、最大径を有する円の直径を前記フォトダイオード領域における電子の通過領域の幅として、前記フォトダイオード領域内に電子排除領域を設け、前記電子の通過領域の幅が、前記電子排除領域を設けない場合より小さくなるように構成している。

Description

本発明は、電荷転送時間の短い画素、その画素の製造方法、ダイナミックレンジの広い画像を形成することのできる撮像装置および画像形成方法に関する。
従来、画素のフォトダイオード領域の形状と電荷転送時間との関係は明らかではなかった。従来の画素は、たとえば、特許文献１に記載されている。
また、従来、ダイナミックレンジの広い画像を形成する方法としては、半導体素子の非線形性を利用する方法（たとえば、特許文献２）や露光時間の異なる画像を合成する方法があった（たとえば、非特許文献１）。しかし、半導体素子の非線形性を利用する方法においては、上記の非線形性が温度の影響を受け、その補正が容易でない場合があった。また、露光時間の異なる画像を合成する方法においては、異なった時点において採取した画像を合成するため、動きのある対象の画像を高精度で形成するのが困難であった。
このように従来において、電荷転送時間を短くするようにフォトダイオード領域の形状を定めた画素は開発されていなかった。また、動きのある対象のダイナミックレンジの広い画像を高精度で形成することのできる撮像装置および画像形成方法は開発されていなかった。
特開平２−３０４９７４号公報 特開２００７−１５８５４７号公報
Mitsuhito Mase et. Al.,"A Wide Dynamic Range CMOS Image Sensor With Multiple Exposure-Time Signal Outputs and 12-bit Column-Parallel Cyclic A/D Converters", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 40, NO. 12, pp. 2787-2795, DECEMBER 2005
したがって、電荷転送時間を短くするようにフォトダイオード領域の形状を定めた画素に対するニーズがある。また、動きのある対象のダイナミックレンジの広い画像を高精度で形成することのできる撮像装置および画像形成方法に対するニーズがある。
本発明による画素は、光を受けて電子を発生させる光電変換部を含むフォトダイオード領域と、電荷を蓄積する電荷蓄積部と、を備えた画素である。該画素において、前記フォトダイオード領域の電子が通過しうる領域の面に存在しうる円のうち、最大径を有する円の直径を前記フォトダイオード領域における電子の通過領域の幅として、前記フォトダイオード領域内に電子排除領域を設け、前記電子の通過領域の幅が、前記電子排除領域を設けない場合より小さくなるように構成している。
本発明による画素においては、フォトダイオード領域に電子排除領域を設けることにより、フォトダイオード領域における電子の通過領域の幅をより小さくし、適切な電荷転送時間を実現することができる。
本発明による画素の製造方法は、光を受けて電子を発生させる光電変換部を含むフォトダイオード領域と、電荷を蓄積する電荷蓄積部と、を備え、前記フォトダイオード領域内に電子排除領域を設けた、画素の製造方法である。本発明による画素の製造方法は、前記フォトダイオード領域の電子が通過しうる領域の面に存在しうる円のうち、最大径を有する円の直径を前記フォトダイオード領域における電子の通過領域の幅として、電子の通過領域の幅の複数の値を定めるステップと、フォトダイオード領域及び電子排除領域の形状を調整して、電子の通過領域の幅の前記複数の値を有する複数の画素の形状を定めるステップと、前記複数の値を有する前記複数の画素の電荷転送時間を測定または推定するステップと、前記複数の画素のうち、最小の転送時間を示す画素を選択するステップと、含む。
本発明による画素の製造方法においては、フォトダイオード領域及び電子排除領域の形状を調整して、電子の通過領域の幅の値を変化させた素子の電荷転送時間を求め、最小の電荷転送時間を有する画素を選択することにより、最小の電荷転送時間を有する画素を製造することができる。
本発明による撮像装置は、光電変換部と、複数の電荷蓄積部と、前記複数の電荷蓄積部のそれぞれに電荷を供給する複数のゲートと、を備えた感光部を含む画素と、それぞれの画素の前記複数の電荷蓄積部のそれぞれにそれぞれの露光時間で順次電荷を蓄積する動作を繰り返すように、前記複数のゲートを制御する撮像制御部と、を備える。前記撮像制御部は、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に、同じ撮像対象に対して蓄積された電荷による出力が異なるように、前記複数のゲートを制御する。
本発明による画像形成方法は、光電変換部と、独立に機能する複数の電荷蓄積部と、を備えた画素からなる撮像手段による画像形成方法である。本方法において、それぞれの画素の前記複数の電荷蓄積部の少なくとも２個に対して、同じ撮像対象によって蓄積される電荷による出力が異なるように順次電荷を蓄積し、順次電荷を蓄積する動作を繰り返した後、それぞれの画素の前記複数の電荷蓄積部の出力に基づいて画像を形成する。
本発明によれば、同じ撮像対象に対して電荷による出力が異なるように、それぞれの画素の複数の電荷蓄積部に蓄積された電荷による出力を利用することにより、ダイナミックレンジの広い画像を形成することができる。また、本発明によれば、それぞれの画素の複数の電荷蓄積部のそれぞれにそれぞれの露光時間で順次電荷を蓄積する動作を繰り返すことによって電荷による出力を求めるので、動きのある対象の画像を高精度で形成することができる。
本発明の第１の実施形態による撮像装置の構成を示す図である。 本発明の第１の実施形態による画素ユニットのアレイの構成を示す図である。 本発明の第１の実施形態による画素ユニットの感光部の構成を示す図である。 本発明の第１の実施形態による画素ユニットの感光部の機能を示す回路図である。 本発明の第１の実施形態による撮像装置の撮像制御部の一般的な処理を示す流れ図である。 第１例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。 第１例による出力処理（図５のステップＳ５０９０）を示す流れ図である。 第２例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。 第２例による出力処理（図５のステップＳ５０９０）を示す流れ図である。 第３例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。 第４例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。 第５例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。 第３乃至第５例による出力処理（図５のステップＳ５０９０）を示す流れ図である。 本発明の第２の実施形態による撮像装置の構成を示す図である。 本発明の第２の実施形態による画素ユニットの感光部の構成を示す図である。 本発明の第２の実施形態による画素ユニットの感光部の機能を示す回路図である。 本発明の第２の実施形態による撮像装置の撮像制御部の一般的な処理を示す流れ図である。 一例による第１乃至第２露光処理（図１７のステップＳ１７０２０乃至Ｓ１７０３０）および出力処理（図１７のステップＳ１７０６０乃至Ｓ１７０９０）を示すタイムチャートである。 図３に示した画素をさらに説明するための図である。 図３に示した画素の構成を詳細に説明するための図である。 Ｐ型ウェル層を電子排除領域とした画素の構成を示す図である。 電荷蓄積部及び振り分けゲート部を電子排除領域とした画素の構成を示す図である。 イオン濃度を低くして電子が存在しにくくしたフォトダイオード領域を電子排除領域とした画素の構成を示す図である。 電荷転送部を備えていない画素の構成を示す図である。 電荷転送部を備えていない画素のポテンシャルを概念的に示す図である。 中央に電荷蓄積部を備えた画素の構成を示す図である。 ３個の光電変換部と３個の電荷蓄積部を備えた画素の構成を示す図である。 面上に配置した、複数個の図２７の画素を示す図である。 電荷転送部の内部にドレインゲート部及びドレイン電極を設けた場合と設けない場合について、電荷の未転送率と時間との関係を示す図である。 最小の電荷転送時間を有する画素の製造方法を示す流れ図である。
図１は、本発明の第１の実施形態による撮像装置の構成を示す図である。撮像装置は、感光部１０１を含む画素ユニット１００と、差出力部１０３と、撮像制御部１０５と、照明手段１０７と、を含む。撮像制御部１０５は、画素ユニット１００の感光部１０１が異なる照明条件で複数の出力を形成するように画素ユニット１００の感光部１０１および照明手段１０７を制御する。画素ユニット１００の感光部１０１は、異なる照明条件で複数の出力を形成し、差出力部１０３は、上記の複数の出力の差からダイナミックレンジの広い画像を形成する。撮像装置の各要素の構成および機能の詳細については後で説明する。
図２は、本実施形態による画素ユニット１００のアレイの構成を示す図である。従来の画素アレイと同様に、画素ユニット１００のアレイの出力は、垂直走査回路１１１および水平走査回路１１３によって走査され、読み出し回路１１５によって順次読み出される。差出力部１０３は、読み出し回路１１５に含まれ、それぞれの画素ユニット１００の複数の出力の差からダイナミックレンジの広い画像を形成する。
図３は、本実施形態による画素ユニット１００の感光部１０１の構成を示す図である。感光部１０１は、ドレイン電極ＤＥと、ドレインゲート部ＤＸと、光電変換部１０１１と、電荷転送部１０１３と、４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４と、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４と、４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４と、４個のリセット電極ＲＥ１、ＲＥ２、ＲＥ３およびＲＥ４とを備える。
光電変換部１０１１によって発生された電荷は、電荷転送部１０１３に集積される。電荷転送部１０１３に集積された電荷は、４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４によって、それぞれ、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４のいずれかに振り分けられる。ここで、図３に図示しない撮像制御部１０５は、同じ撮像対象に対して異なる条件（露光時間、照明条件など）で電荷転送部１０１３に集積された電荷が、それぞれ、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４のいずれかに振り分けられるように、図３に図示しない照明手段１０７および４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４の動作を制御する。上記の処理の詳細については後で説明する。４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４に蓄積された電荷の差が、読み出し回路１１５の差出力部１０３によって読み出される。４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４と、４個のリセット電極ＲＥ１、ＲＥ２、ＲＥ３およびＲＥ４は、それぞれ、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４に蓄積された電荷をリセットするために使用される。図３に図示しない撮像制御部１０５は、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４に蓄積された電荷をリセットする際に、それぞれ、４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４を動作させる。
図４は、本実施形態による画素ユニット１００の感光部１０１の機能を示す回路図である。４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４は、それぞれ、キャパシタＣ１、Ｃ２、Ｃ３およびＣ４として表現される。本実施形態において、撮像制御部１０５は、異なる条件（露光時間、照明条件など）で電荷が電荷転送部１０１３に集積され、それぞれ、キャパシタＣ１、Ｃ２、Ｃ３およびＣ４に蓄積されるように、振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４の動作を制御すると共に、この動作を繰り返す。したがって、キャパシタＣ１、Ｃ２、Ｃ３およびＣ４には、異なる条件（露光時間、照明条件など）で集積された電荷が繰り返しによって積分される。
図５は、本実施形態による撮像装置の撮像制御部１０５の一般的な処理を示す流れ図である。
図５のステップＳ５０１０において、撮像制御部１０５は、４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４を動作させることによって、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４に蓄積された電荷をリセットする。
図５のステップＳ５０２０において、撮像制御部１０５は、繰り返し動作の数をカウントするカウンターを０に設定する。
図５のステップＳ５０３０乃至Ｓ５０６０において、撮像制御部１０５は、感光部１０１が、それぞれ、第１乃至第４露光処理を行うように感光部１０１を制御する。第１乃至第４露光処理の詳細は後で説明する。第１乃至第４露光処理によって電荷転送部１０１３に集積された電荷は、それぞれ、振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸによって、キャパシタＣ１、Ｃ２、Ｃ３およびＣ４に蓄積される。
図５のステップＳ５０７０において、撮像制御部１０５は、カウンターの数を１増加させる。
図５のステップＳ５０８０において、撮像制御部１０５は、カウンターの数がｎ未満であるかどうか判断する。カウンターの数がｎ未満であれば、ステップＳ５０３０に戻り、第１乃至第４露光処理が繰り返される。カウンターの数がｎ以上であれば、ステップＳ５０９０に進む。
図５のステップＳ５０９０において、撮像制御部１０５は、感光部１０１および差出力部１０３が出力処理を行うように制御する。
露光処理および出力処理の詳細を、第１乃至第５例として以下に説明する。
図６は、第１例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。第１および第２露光処理の露光時間は比較的長く、第３および第４露光処理の露光時間は比較的短い。また、第１および第３露光処理の露光時間においては、照明手段１０７により撮像対象の照明が行われる。第１露光処理により、照明された撮像対象に対して比較的長い露光時間で集積された電荷が、振り分けゲート部ＴＸ１によってキャパシタＣ１に蓄積される。第２露光処理により、照明されていな撮像対象に対して比較的長い露光時間で集積された電荷が、振り分けゲート部ＴＸ２によってキャパシタＣ２に蓄積される。第３露光処理により、照明された撮像対象に対して比較的短い露光時間で集積された電荷が、振り分けゲート部ＴＸ３によってキャパシタＣ３に蓄積される。第４露光処理により、照明されていない撮像対象に対して比較的短い露光時間で集積された電荷が、振り分けゲート部ＴＸ４によってキャパシタＣ４に蓄積される。このように、第１乃至第４露光処理により、異なる条件で集積された電荷が、キャパシタＣ１乃至Ｃ４に蓄積される。第１乃至第４露光処理は、ｎ回繰り返される。
一例として、第１および第２露光処理の露光時間は３０マイクロ秒であり、第３および第４露光処理の露光時間は１０マイクロ秒である。また、繰り返し回数は１０００回である。この場合に、第１乃至第４露光処理の周期は、８０マイクロ秒である。一方、第１および第２露光処理の全露光時間は３０ミリ秒であり、第３および第４露光処理の全露光時間は１０ミリ秒である。したがって、繰り返し処理を行わずに露光処理を行う場合には、第１乃至第４露光処理の周期は、８０ミリ秒である。繰り返し処理を行わないと、それぞれの露光処理を行う時点の時間差が大きいので、撮像対象の動きの影響を受けやすい。しかし、本実施形態によれば、短い周期で第１乃至第４露光処理を繰り返し、キャパシタＣ１乃至Ｃ４によって電荷を積分することにより、動きのある撮像対象であっても動きの影響を受けずにダイナミックレンジの広い画像を形成することができる。
動きのある撮像対象のダイナミックレンジの広い画像を形成するには、実用的な観点から、第１乃至第４露光処理の露光時間は１０乃至１００マイクロ秒であり、繰り返し回数は１００回乃至１０００回であるのが好ましい。
図７は、第１例による出力処理（図５のステップＳ５０９０）を示す流れ図である。
図７のステップＳ７０１０において、差出力部１０３が、第１露光値と第２露光値との差を求め差１とする。ここで、第１乃至第４露光値とは、第１乃至第４露光処理により、それぞれ、キャパシタＣ１乃至Ｃ４に蓄積された電荷の積分値である。
図７のステップＳ７０２０において、差出力部１０３が、第３露光値と第４露光値との差を求め差２とする。
図７のステップＳ７０３０において、差出力部１０３が、感光部１０１の飽和値と第１露光値とを比較する。第１露光値が飽和値よりも大きければ、ステップＳ７０６０に進む。第１露光値が飽和値以下であれば、ステップＳ７０４０に進む。
図７のステップＳ７０４０において、差出力部１０３が、感光部１０１の飽和値と第２露光値とを比較する。第２露光値が飽和値よりも大きければ、ステップＳ７０６０に進む。第２露光値が飽和値以下であれば、ステップＳ７０５０に進む。
図７のステップＳ７０５０において、差出力部１０３が、差１を画素ユニット１００の出力として読み出す。
図７のステップＳ７０６０において、差出力部１０３が、差２を画素ユニット１００の出力として読み出す。
上記のように、第１乃至第４露光値の大きさによって画素ユニット１００の出力を変えることにより、ダイナミックレンジの広い画像を形成することができる。
図８は、第２例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。第１および第３露光処理の露光時間は比較的長く、第２および第４露光処理の露光時間は比較的短い。また、第１および第２露光処理の露光時間においては、照明手段１０７により撮像対象の照明が行われる。第１露光処理により、照明された撮像対象に対して比較的長い露光時間で集積された電荷が、振り分けゲート部ＴＸ１によってキャパシタＣ１に蓄積される。第２露光処理により、照明された撮像対象に対して比較的短い露光時間で集積された電荷が、振り分けゲート部ＴＸ２によってキャパシタＣ２に蓄積される。第３露光処理により、照明されていない撮像対象に対して比較的長い露光時間で集積された電荷が、振り分けゲート部ＴＸ３によってキャパシタＣ３に蓄積される。第４露光処理により、照明されていない撮像対象に対して比較的短い露光時間で集積された電荷が、振り分けゲート部ＴＸ４によってキャパシタＣ４に蓄積される。このように、第１乃至第４露光処理により、異なる条件で集積された電荷が、キャパシタＣ１乃至Ｃ４に蓄積される。第１乃至第４露光処理は、ｎ回繰り返される。
一例として、第１および第３露光処理の露光時間は３０マイクロ秒であり、第２および第４露光処理の露光時間は１０マイクロ秒である。また、繰り返し回数は１０００回である。この場合に、第１乃至第４露光処理の周期は、８０マイクロ秒である。一方、第１および第２露光処理の全露光時間は３０ミリ秒であり、第３および第４露光処理の全露光時間は１０ミリ秒である。したがって、繰り返し処理を行わずに露光処理を行う場合には、第１乃至第４露光処理の周期は、８０ミリ秒である。繰り返し処理を行わないと、それぞれの露光処理を行う時点の時間差が大きいので、撮像対象の動きの影響を受けやすい。しかし、本実施形態によれば、短い周期で第１乃至第４露光処理を繰り返し、キャパシタＣ１乃至Ｃ４によって電荷を積分することにより、動きのある撮像対象であっても動きの影響を受けずにダイナミックレンジの広い画像を形成することができる。
図６に示した第１例のタイムチャートと比較すると、本例においては、照明手段１０７の点滅回数を減らすことができる。
図９は、第２例による出力処理（図５のステップＳ５０９０）を示す流れ図である。
図９のステップＳ９０１０において、差出力部１０３が、第１露光値と第３露光値との差を求め差１とする。ここで、第１乃至第４露光値とは、第１乃至第４露光処理により、それぞれ、キャパシタＣ１乃至Ｃ４に蓄積された電荷の積分値である。
図９のステップＳ９０２０において、差出力部１０３が、第２露光値と第４露光値との差を求め差２とする。
図９のステップＳ９０３０において、差出力部１０３が、感光部１０１の飽和値と第１露光値とを比較する。第１露光値が飽和値よりも大きければ、ステップＳ９０６０に進む。第１露光値が飽和値以下であれば、ステップＳ９０４０に進む。
図９のステップＳ９０４０において、差出力部１０３が、感光部１０１の飽和値と第３露光値とを比較する。第３露光値が飽和値よりも大きければ、ステップＳ９０６０に進む。第３露光値が飽和値以下であれば、ステップＳ９０５０に進む。
図９のステップＳ９０５０において、差出力部１０３が、差１を画素ユニット１００の出力として読み出す。
図９のステップＳ９０６０において、差出力部１０３が、差２を画素ユニット１００の出力として読み出す。
上記のように、第１乃至第４露光値の大きさによって画素ユニット１００の出力を変えることにより、ダイナミックレンジの広い画像を形成することができる。
図１０は、第３例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。本例において、第１乃至第４露光処理の露光時間は等しいが、第１乃至第４露光処理の露光時間における照明条件が異なる。具体的には、撮像制御部１０５が、照明強度を変えるように照明手段１０７を制御する。第２乃至第４露光処理の露光時間においては、照明手段１０７により撮像対象の照明が行われる。第２露光処理の露光時間における照明強度が最も大きく、つぎに第３露光処理の露光時間における照明強度が大きく、第４露光処理の露光時間における照明強度は、第２および第３露光処理の露光時間における照明強度よりも小さい。第１露光処理の露光時間において撮像対象は照明されない。すなわち、第１露光処理の露光時間における照明強度は０である。このように、第１乃至第４露光処理により、異なる照明条件で集積された電荷が、キャパシタＣ１乃至Ｃ４に蓄積される。第１乃至第４露光処理は、ｎ回繰り返される。
図１１は、第４例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。本例において、第１乃至第４露光処理の露光時間は等しいが、第１乃至第４露光処理の露光時間における照明条件が異なる。具体的には、撮像制御部１０５が、照明強度を一定として照明時間を定めるパルス幅を変えるように照明手段１０７を制御する。第２乃至第４露光処理の露光時間においては、照明手段１０７により撮像対象の照明が行われる。第２露光処理の露光時間における照明時間（照明時間を定めるパルス幅）が最も大きく、つぎに第３露光処理の露光時間における照明時間が大きく、第４露光処理の露光時間における照明時間は、第２および第３露光処理の露光時間における照明時間よりも小さい。第１露光処理の露光時間において撮像対象は照明されない。すなわち、第１露光処理の露光時間における照明時間は０である。このように、第１乃至第４露光処理により、異なる照明条件で集積された電荷が、キャパシタＣ１乃至Ｃ４に蓄積される。第１乃至第４露光処理は、ｎ回繰り返される。
図１２は、第５例による第１乃至第４露光処理（図５のステップＳ５０３０乃至Ｓ５０６０）を示すタイムチャートである。本例において、第１乃至第４露光処理の露光時間は等しいが、第１乃至第４露光処理の露光時間における照明条件が異なる。具体的には、撮像制御部１０５が、照明強度および照明時間を定めるパルス幅を一定として該パルス数を変えるように照明手段１０７を制御する。第２乃至第４露光処理の露光時間においては、照明手段１０７により撮像対象の照明が行われる。第２露光処理の露光時間における照明時間（照明時間を定めるパルスの数）が最も大きく、つぎに第３露光処理の露光時間における照明時間が大きく、第４露光処理の露光時間における照明時間は、第２および第３露光処理の露光時間における照明時間よりも小さい。第１露光処理の露光時間において撮像対象は照明されない。すなわち、第１露光処理の露光時間における照明時間は０である。このように、第１乃至第４露光処理により、異なる照明条件で集積された電荷が、キャパシタＣ１乃至Ｃ４に蓄積される。第１乃至第４露光処理は、ｎ回繰り返される。
第３乃至第５例において、一例として、第１乃至第２露光処理の露光時間は３０マイクロ秒である。また、繰り返し回数は１０００回である。この場合に、第１乃至第４露光処理の周期は、１２０マイクロ秒である。したがって、繰り返し処理を行わずに露光処理を行う場合には、第１乃至第４露光処理の周期は、１２０ミリ秒である。繰り返し処理を行わないと、それぞれの露光処理を行う時点の時間差が大きいので、撮像対象の動きの影響を受けやすい。しかし、本実施形態によれば、短い周期で第１乃至第４露光処理を繰り返し、キャパシタＣ１乃至Ｃ４によって電荷を積分することにより、動きのある撮像対象であっても動きの影響を受けずにダイナミックレンジの広い画像を形成することができる。
図１３は、第３乃至第５例による出力処理（図５のステップＳ５０９０）を示す流れ図である。
図１３のステップＳ１３０１０において、差出力部１０３が、第２露光値と第１露光値との差を求め差１とする。ここで、第１乃至第４露光値とは、第１乃至第４露光処理により、それぞれ、キャパシタＣ１乃至Ｃ４に蓄積された電荷の積分値である。
図１３のステップＳ１３０２０において、差出力部１０３が、第３露光値と第１露光値との差を求め差２とする。
図１３のステップＳ１３０３０において、差出力部１０３が、第４露光値と第１露光値との差を求め差３とする。
図１３のステップＳ１３０４０において、差出力部１０３が、感光部１０１の飽和値と第２露光値を比較する。第２露光値が飽和値よりも小さければ、ステップＳ１３０８０に進む。第２露光値が飽和値以上であれば、ステップＳ１３０５０に進む。
図１３のステップＳ１３０５０において、差出力部１０３が、感光部１０１の飽和値と第３露光値とを比較する。第３露光値が飽和値よりも小さければ、ステップＳ１３０７０に進む。第２露光値が飽和値以上であれば、ステップＳ１３０６０に進む。
図１３のステップＳ１３０６０において、差出力部１０３が、差３を画素ユニット１００の出力として読み出す。
図１３のステップＳ１３０７０において、差出力部１０３が、差２を画素ユニット１００の出力として読み出す。
図１３のステップＳ１３０８０において、差出力部１０３が、差１を画素ユニット１００の出力として読み出す。
上記のように、第１乃至第４露光値の大きさによって画素ユニット１００の出力を変えることにより、ダイナミックレンジの広い画像を形成することができる。
上記の第１乃至第５例においては、露光時間や照明強度を変えることによって露光値（キャパシタの電圧値）を変えているが、キャパシタの電荷蓄積容量を変えることによってキャパシタの電圧値（出力）を変えてもよい。
図１４は、本発明の第２の実施形態による撮像装置の構成を示す図である。撮像装置は、感光部２０１を含む画素ユニット２００と、合成部２０３と、撮像制御部２０５と、を含む。撮像制御部２０５は、画素ユニット２００の感光部２０１が異なる条件で複数の出力を形成するように画素ユニット２００の感光部２０１を制御する。画素ユニット２００の感光部２０１は、異なる条件で複数の出力を形成し、合成部２０３は、上記の複数の出力から画素ユニット２００の適正な出力を選択し合成画像を形成する。このようにして、画素ユニット２００の出力からダイナミックレンジの広い画像が形成される。撮像装置の各要素の構成および機能の詳細については後で説明する。
図２は、本実施形態による画素ユニット２００のアレイの構成を示す図である。従来の画素アレイと同様に、画素ユニット１００のアレイの出力は、垂直走査回路１１１および水平走査回路１１３によって走査され、読み出し回路１１５によって順次読み出される。合成部２０３は、読み出し回路１１５に含まれ、それぞれの画素ユニット１００の複数の出力を選択し、合成してダイナミックレンジの広い画像を形成する。
図１５は、本実施形態による画素ユニット２００の感光部２０１の構成を示す図である。感光部２０１は、光電変換部２０１１と、電荷集積部２０１３と、２個の振り分けゲート部Ｔｘ１およびＴｘ２と、２個の電荷蓄積部２０１５１および２０１５２と、２個の読み出し転送ゲート部Ｔｘ３およびＴｘ４と、読み出し電荷蓄積部２０１７と、リセットゲート部ＲＸと、電極ＲＥとを備える。図１５は、Ａ−Ａ’の断面図も示している。
光電変換部２０１１によって発生された電荷は、電荷集積部２０１３に集積され、２個の振り分けゲート部Ｔｘ１またはＴｘ２によって、２個の電荷蓄積部２０１５１または２０１５２に振り分けられる。ここで、図１５に図示しない撮像制御部２０５は、同じ撮像対象に対して異なる条件（露光時間など）で電荷が電荷集積部２０１３に集積され、２個の電荷蓄積部２０１５１および２０１５２に振り分けられるように、２個の振り分けゲート部Ｔｘ１およびＴｘ２の動作を制御する。上記の処理の詳細については後で説明する。２個の電荷蓄積部２０１５１および２０１５２に蓄積された電荷は、それぞれ、２個の読み出し転送ゲート部Ｔｘ３およびＴｘ４によって読み出し電荷蓄積部２０１７に蓄積される。読み出し電荷蓄積部２０１７に蓄積された電荷は、読み出しゲートＴによって読み出される。リセットゲート部ＲＸと、電極ＲＥは、読み出し電荷蓄積部２０１７に蓄積された電荷をリセットするために使用される。図１５に図示しない撮像制御部１０５は、読み出し電荷蓄積部２０１７に蓄積された電荷をリセットする際に、リセットゲート部ＲＸを動作させる。本実施形態において、読み出し部を共通にすることで、アンプの性能差の補正が不要となる。
図１６は、本実施形態による画素ユニット２００の感光部２０１の機能を示す回路図である。２個の電荷蓄積部２０１５１および２０１５２は、それぞれ、キャパシタＣ１およびＣ２として表現される。本実施形態において、撮像制御部２０５は、異なる条件（露光時間など）で電荷が電荷集積部２０１３に集積され、それぞれ、キャパシタＣ１およびＣ２に蓄積されるように、振り分けゲート部Ｔｘ１およびＴｘ２の動作を制御すると共に、この動作を繰り返す。したがって、キャパシタＣ１およびＣ２には、異なる条件（露光時間など）で蓄積された電荷が繰り返しによって積分される。キャパシタＣ１およびＣ２に蓄積された電荷は、読み出し転送ゲート部Ｔｘ３および読み出しゲートＴまたは読み出し転送ゲート部Ｔｘ４および読み出しゲートＴによって読み出される。
図１７は、本実施形態による撮像装置の撮像制御部２０５の一般的な処理を示す流れ図である。
図１７のステップＳ１７０１０において、撮像制御部２０５は、繰り返し動作の数をカウントするカウンターを０に設定する。
図１７のステップＳ１７０２０乃至Ｓ１７０３０において、撮像制御部２０５は、感光部２０１が、それぞれ、第１乃至第２露光処理を行うように制御する。第１乃至第２露光処理の詳細は後で説明する。第１乃至第２露光処理によって電荷集積部２０１３に集積された電荷は、振り分けゲート部Ｔｘ１およびＴｘ２によって、キャパシタＣ１およびＣ１に蓄積される。
図１７のステップＳ１７０４０において、撮像制御部２０５は、カウンターの数を１増加させる。
図１７のステップＳ１７０５０において、撮像制御部２０５は、カウンターの数がｎ未満であるかどうか判断する。カウンターの数がｎ未満であれば、ステップＳ１７０２０に戻り、第１乃至第２露光処理が繰り返される。カウンターの数がｎ以上であれば、ステップＳ１７０６０に進む。
図１７のステップＳ１７０６０において、撮像制御部２０５は、リセットゲート部ＲＸを動作させることによって、読み出し電荷蓄積部２０１７に蓄積された電荷をリセットする。
図１７のステップＳ１７０７０において、撮像制御部２０５は、電荷蓄積部２０１５１に蓄積された電荷を、読み出し転送ゲート部Ｔｘ３によって読み出し電荷蓄積部２０１７に蓄積させる。読み出し電荷蓄積部２０１７に蓄積された電荷は、読み出しゲートＴによって読み出される。
図１７のステップＳ１７０８０において、撮像制御部２０５は、リセットゲート部ＲＸを動作させることによって、読み出し電荷蓄積部２０１７に蓄積された電荷をリセットする。
図１７のステップＳ１７０９０において、撮像制御部２０５は、電荷蓄積部２０１５１に蓄積された電荷を、読み出し転送ゲート部Ｔｘ４によって読み出し電荷蓄積部２０１７に蓄積させる。読み出し電荷蓄積部２０１７に蓄積された電荷は、読み出しゲートＴによって読み出される。
露光処理および出力処理の詳細を、例として以下に説明する。
図１８は、一例による第１乃至第２露光処理（図１７のステップＳ１７０２０乃至Ｓ１７０３０）および出力処理（図１７のステップＳ１７０６０乃至Ｓ１７０９０）を示すタイムチャートである。第１露光処理の露光時間は比較的長く、第２露光処理の露光時間は比較的短い。第１露光処理により、比較的長い露光時間で集積された電荷が、振り分けゲート部Ｔｘ１によってキャパシタＣ１に蓄積される。第２露光処理により、比較的長い露光時間で集積された電荷が、振り分けゲート部Ｔｘ２によってキャパシタＣ２に蓄積される。このように、第１乃至第２露光処理により、異なる条件で集積された電荷が、キャパシタＣ１乃至Ｃ２に蓄積される。第１乃至第２露光処理は、ｎ回繰り返される。
一例として、第１露光処理の露光時間は３０マイクロ秒であり、第２露光処理の露光時間は１０マイクロ秒である。また、繰り返し回数は１０００回である。この場合に、第１乃至第２露光処理の周期は、４０マイクロ秒である。一方、第１露光処理の全露光時間は３０ミリ秒であり、第２露光処理の全露光時間は１０ミリ秒である。したがって、繰り返し処理を行わずに露光処理を行う場合には、第１乃至第２露光処理の周期は、４０ミリ秒である。繰り返し処理を行わないと、それぞれの露光処理を行う時点の時間差が大きいので、撮像対象の動きの影響を受けやすい。しかし、本実施形態によれば、短い周期で第１乃至第２露光処理を繰り返し、キャパシタＣ１乃至Ｃ２によって電荷を積分することにより、動きのある撮像対象であっても動きの影響を受けずにダイナミックレンジの広い画像を形成することができる。
撮像制御部２０５は、リセットゲート部ＲＸにリセットパルスを送り、リセットゲート部ＲＸを動作させることによって、読み出し電荷蓄積部２０１７に蓄積された電荷をリセットする。
撮像制御部２０５は、読み出し転送ゲート部Ｔｘ３に電荷転送パルスを送り、読み出し転送ゲート部Ｔｘ３を動作させることによって電荷蓄積部２０１５１に蓄積された電荷を、読み出し電荷蓄積部２０１７に転送し、読み出しゲートＴによって読み出させる。
撮像制御部２０５は、リセットゲート部ＲＸにリセットパルスを送り、リセットゲート部ＲＸを動作させることによって、読み出し電荷蓄積部２０１７に蓄積された電荷をリセットする。
撮像制御部２０５は、読み出し転送ゲート部Ｔｘ４に電荷転送パルスを送り、読み出し転送ゲート部Ｔｘ４を動作させることによって電荷蓄積部２０１５２に蓄積された電荷を、読み出し電荷蓄積部２０１７に転送し、読み出しゲートＴによって読み出させる。
合成部２０３は、読み出しゲートＴによって読み出された第１露光処理の出力値と第２露光処理の出力値から適正な露光条件の出力を選択し、合成画像を形成する。
ここで、画素についてさらに詳細に説明する。
図１９は、図３に示した画素をさらに説明するための図である。図１９（ｂ）及び（ｃ）に示すように、画素の感光部は、４個の光電変換部１０１１用に４個のマイクロレンズレンズ１５１を備える。なお、以下において画素の感光部を単に画素と呼称する。図１９（ａ）は、図１９（ｂ）及び（ｃ）におけるＡ−Ａ’断面を示す図である。画素の面の内、光電変換部１０１１以外の領域は、遮光膜１５３で覆われている。
図２０は、図３に示した画素の構成を詳細に説明するための図である。図２０（ｂ）は、図２０（ａ）におけるＡ−Ａ’断面を示す図である。画素の一辺の長さは１２マイクロメータである。
画素は、ドレイン電極ＤＥと、ドレインゲート部ＤＸと、４個の光電変換部１０１１と、電荷転送部１０１３と、４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４と、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４と、４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４と、４個のリセット電極ＲＥ１、ＲＥ２、ＲＥ３およびＲＥ４と、を備える。図２０においては、断面図に対応する部分にのみ符号を付した。
図２０（ｂ）に示すように、光電変換部１０１１及び電荷転送部１０１３は、フォトダイオード領域である。光電変換部１０１１以外の領域は、遮光膜１５３によって覆われている。光電変換部１０１１に光が入射すると、自由電子及び自由ホールのペアが発生する。光電変換部及び電荷転送部を備えた従来の画素は、たとえば、特開平２−３０４９７４号公報に記載されている。
光電変換部１０１１によって発生された自由電子、すなわち、電荷は、電荷転送部１０１３に集積される。電荷転送部１０１３に集積された電荷は、４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４によって、それぞれ、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４のいずれかに振り分けられる。４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４と、４個のリセット電極ＲＥ１、ＲＥ２、ＲＥ３およびＲＥ４は、それぞれ、４個の電荷蓄積部１０１５１、１０１５２、１０１５３および１０１５４に蓄積された電荷をリセットするために使用される。
図２０（ａ）に示すように、電荷転送部１０１３の内部にはドレインゲート部ＤＸ及びドレイン電極ＤＥが設けられている。したがって、自由電子は、ドレインゲート部ＤＸの周囲のフォトダイオード領域を通過して光電変換部１０１１から、たとえば、電荷蓄積部１０１５２まで移動する。
ここで、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円の直径をフォトダイオード領域における自由電子の通過領域の幅と定義する。図２０（ａ）に示すドレインゲート部ＤＸ及びドレイン電極ＤＥを設けた画素の、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円はＢであり、フォトダイオード領域における自由電子の通過領域の幅は、約１．９マイクロメータである。図２０（ａ）に示す画素からドレインゲート部ＤＸ及びドレイン電極ＤＥを取り除いた画素の、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円はＣであり、フォトダイオード領域における自由電子の通過領域の幅は、約５．０マイクロメータである。
ここで、光電変換部１０１１から電荷蓄積部１０１５２までの電荷転送時間について考察する。パルス光を照射した後、振り分けゲートＴＸ２を十分長い時間（たとえば、４００マイクロ秒）開いたときに電荷蓄積部１０１５２に蓄積される電荷量をＥとする。振り分けゲートＴＸ２を開く時間を短くした場合に電荷蓄積部１０１５２に蓄積される電荷量をｅｔとして、電荷の未転送率を
未転送率=（（Ｅ−ｅｔ）／Ｅ）ｘ１００（％）
によって定義する。
図２９は、電荷転送部１０１３の内部にドレインゲート部ＤＸ及びドレイン電極ＤＥを設けた場合と設けない場合について、電荷の未転送率と時間との関係を示す図である。図２９の横軸は、時間を対数目盛で示す。図２９の縦軸は、未転送率を対数目盛で示す。図２９において、実線は、電荷転送部１０１３の内部にドレインゲート部ＤＸ及びドレイン電極ＤＥを設けない場合を示し、点線は、電荷転送部１０１３の内部にドレインゲート部ＤＸ及びドレイン電極ＤＥを設けた場合を示す。ドレインゲート部ＤＸ及びドレイン電極ＤＥを設けない場合に、未転送率１％に達するのに要する電荷転送時間は、６００マイクロ秒であるのに対し、ドレインゲート部ＤＸ及びドレイン電極ＤＥを設けた場合に、未転送率１％に達するのに要する電荷転送時間は、６マイクロ秒である。このように、未転送率１％に達するのに要する電荷転送時間で比較すると、ドレインゲート部ＤＸ及びドレイン電極ＤＥを設けた場合の電荷転送時間は、ドレインゲート部ＤＸ及びドレイン電極ＤＥを設けない場合の転送時間の１００分の１となる。
ドレインゲート部ＤＸ及びドレイン電極ＤＥを、電子が存在しにくいか存在することができない領域に置き換えても同様の効果が得られる。このような電子が存在しにくいか存在することができない領域を、本明細書及び請求の範囲において電子排除領域と呼称する。
上記のように、電荷転送時間は、自由電子の通過領域の幅の関数となり、自由電子の通過領域の幅を小さくすると電荷転送時間は短くなる。しかし、自由電子の通過領域の幅が小さすぎると、通過領域のポテンシャルが高くなり、自由電子が通過しにくくなり、電荷の転送時間が長くなる。
したがって、フォトダイオード領域および電子排除領域の形状を変えて自由電子通過領域の幅を変えることにより、電荷転送時間を最小とすることができる。一般的に、画素のサイズを考慮すると、自由電子通過領域の幅は、０．５マイクロメータから５マイクロメータの範囲で定めるのが好ましい。特に、１マイクロメータから２マイクロメータの範囲が好ましい。従来技術の同タイプの画素の電荷転送時間は、数百マイクロ秒である。本発明の実施形態の画素において、自由電子通過領域の幅を上記の範囲の適切な値とすることにより、電荷転送時間を１０マイクロ秒以下にすることができる。
ここで留意すべき点は、従来、フォトダイオード領域に電子排除領域のような電子の障害物を設けることは電子の転送時間を長くすると考えられていたことである。したがって、フォトダイオード領域に電子排除領域を設け、フォトダイオード領域および電子排除領域の形状を変えて自由電子通過領域の幅を変えることにより、電荷転送時間を最小とすることができること及び自由電子通過領域の幅をこのような範囲の適切な値とすることにより、電荷転送時間を１０マイクロ秒以下にすることができることは、本願発明者によって見出された全く新しい知見である。
図３０は、最小の電荷転送時間を有する画素の製造方法を示す流れ図である。
図３０のステップＳ０１０において、自由電子通過領域の幅の複数の目標値を仮に定める。
図３０のステップＳ０２０において、自由電子通過領域の幅の複数の目標値を実現するように、複数の画素のフォトダイオード領域および電子排除領域の形状を定める。
図３０のステップＳ０３０において、上記の複数の画素を作成し電荷転送時間を測定する。あるいは、シミュレーションによって上記の複数の画素の電荷転送時間を推定してもよい。
図３０のステップＳ０４０において、上記の複数の画素のうち、最小の電荷転送時間を有する画素を選択する。
図３０のステップＳ０５０において、自由電子通過領域の幅の複数の値と対応する複数の電荷転送時間との関係から、さらに電荷転送時間を小さくすることができるかどうか判断する。たとえば、上記の複数の画素のデータにおいて、自由電子通過領域の幅が増加するにしたがって、電荷転送時間が単調に増加または減少していれば、自由電子通過領域の幅をさらに小さくするかまたはさらに大きくすることによりさらに電荷転送時間を小さくすることができると判断することができる。さらに電荷転送時間を小さくすることができると判断すれば、ステップＳ０６０に進む。さらに電荷転送時間を小さくすることができないと判断すれば処理を終了する。
図３０のステップＳ０６０において、最小の電荷転送時間を有する画素の自由電子通過領域の幅の値の付近で複数の目標値を定め、ステップＳ０２０に戻る。
上記のステップＳ０１０乃至Ｓ０６０は、たとえば、フォトダイオード領域の形状、サイズ、電子排除領域の位置、形状、サイズのうちのいずれかを固定して実行してもよい。
具体的に、光電変換部又は電荷蓄積部の数をｎ（ｎは、ｎ≧３である整数）として、ｎ個の光電変換部又は電荷蓄積部が正ｎ角形の頂点の位置に配置され、その間がフォトダイオード領域で接続されるようにフォトダイオード領域の形状を定めてもよい。さらに、ｎが偶数であれば、面上にＸＹ直交座標を定め、フォトダイオード領域の形状をＸ軸及びＹ軸に関して線対称な図形としてもよい。電子排除領域の形状は、上記の正ｎ角形の中心又は上記のＸＹ直交座標の原点を中心とする円としてもよい。該円の直径を変化させて自由電子通過領域の幅の複数の目標値を実現するようにしてもよい（ステップＳ０２０）。電子排除領域の形状は、正多角形であってもよい。
電子排除領域は、具体的に、フォトダイオード以外の領域及びイオン濃度を低くして電子が存在しにくくしたフォトダイオード領域などである。以下に種々の電子排除領域を備えた画素の実施形態について説明する。
図２１は、Ｐ型ウェル層を電子排除領域とした画素の構成を示す図である。図２１（ｂ）は、図２１（ａ）におけるＡ−Ａ’断面を示す図である。電子排除領域ＨＰ以外の構成は、図２０の構成と同様である。
図２２は、電荷蓄積部１０１５５及び振り分けゲート部ＴＸ５を電子排除領域とした画素の構成を示す図である。図２２（ｂ）は、図２２（ａ）におけるＡ−Ａ’断面を示す図である。電子排除領域以外の構成は、図２の構成と同様である。図２２の画素は、５個の電荷蓄積部１０１５１乃至１０１５５を備える。
図２３は、イオン濃度を低くして電子が存在しにくくしたフォトダイオード領域ＬＣを電子排除領域とした画素の構成を示す図である。図２３（ｂ）は、図２３（ａ）におけるＡ−Ａ’断面を示す図である。電子排除領域ＬＣ以外の構成は、図２０の構成と同様である。
図２４は、電荷転送部を備えていない画素の構成を示す図である。図２４（ｂ）は、図２４（ａ）におけるＡ−Ａ’断面を示す図である。画素の一辺の長さは１２マイクロメータである。
画素は、光電変換部３０１１と、４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４と、４個の電荷蓄積部３０１５１、３０１５２、３０１５３および３０１５４と、４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４と、４個のリセット電極ＲＥ１、ＲＥ２、ＲＥ３およびＲＥ４と、を備える。図２４においては、断面図に対応する部分にのみ符号を付した。
図２４（ｂ）に示すように、光電変換部３０１１は、フォトダイオード領域である。光電変換部３０１１に光が入射すると、自由電子及び自由ホールのペアが発生される。
光電変換部３０１１によって発生された自由電子、すなわち、電荷は、４個の振り分けゲート部ＴＸ１、ＴＸ２、ＴＸ３およびＴＸ４によって、それぞれ、４個の電荷蓄積部３０１５１、３０１５２、３０１５３および３０１５４のいずれかに振り分けられる。４個のリセットゲート部ＲＸ１、ＲＸ２、ＲＸ３およびＲＸ４と、４個のリセット電極ＲＥ１、ＲＥ２、ＲＥ３およびＲＥ４は、それぞれ、４個の電荷蓄積部３０１５１、３０１５２、３０１５３および３０１５４に蓄積された電荷をリセットするために使用される。
図２４（ａ）及び（ｂ）に示すように、光電変換部３０１１の内部にはイオン濃度を低くして電子が存在しにくくしたフォトダイオード領域ＬＣ、すなわち、電子排除領域ＬＣが設けられている。したがって、自由電子は、電子排除領域ＬＣの周囲のフォトダイオード領域を通過して光電変換部３０１１から、たとえば、電荷蓄積部３０１５２まで移動する。ここで、電子排除領域ＬＣを設けた場合に、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円はＢであり、フォトダイオード領域における自由電子の通過領域の幅は、約１．９マイクロメータである。電子排除領域ＬＣを設けない場合に、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円はＣであり、フォトダイオード領域における自由電子の通過領域の幅は、約５マイクロメータである。
図２５は、電荷転送部を備えていない画素のポテンシャルを概念的に示す図である。
図２５（ａ１）は、電子排除領域を備えない画素の平面図である。画素は、光電変換部ＰＨと４個の振り分けゲートＴＸとを備える。振り分けゲートＴＸには、電荷蓄積部、リセットゲート及びリセット電極がさらに備わるが、図２５（ａ１）では省略している。図２５（ａ２）は、振り分けゲートＴＸが閉じている場合の、図２５（ａ１）のＡ−Ａ’断面のポテンシャルを概念的に示す図である。図２５（ａ３）は、振り分けゲートＴＸが開いている場合の、図２５（ａ１）のＡ−Ａ’断面のポテンシャルを概念的に示す図である。
図２５（ｂ１）は、電子排除領域ＨＰを備えた画素の平面図である。画素は、光電変換部ＰＨと、光電変換部ＰＨ内の電子排除領域ＰＨと、４個の振り分けゲートＴＸとを備える。振り分けゲートＴＸには、電荷蓄積部、リセットゲート及びリセット電極がさらに備わるが、図２５（ｂ１）では省略している。図２５（ｂ２）は、振り分けゲートＴＸが閉じている場合の、図２５（ｂ１）のＡ−Ａ’断面のポテンシャルを概念的に示す図である。図２５（ｂ３）は、振り分けゲートＴＸが開いている場合の、図２５（ｂ１）のＡ−Ａ’断面のポテンシャルを概念的に示す図である。電子の通過領域は、図２５（ｂ３）の、電子排除領域ＰＨに対応するポテンシャルの高い領域によって制限される。
図２６は、中央に電荷蓄積部を備えた画素の構成を示す図である。画素の一辺の長さは１２マイクロメータである。
画素は、４個の光電変換部４０１１と、電荷転送部４０１３と、１個の転送ゲート部ＴＸと、１個の電荷蓄積部４０１５と、１個のリセットゲート部ＲＸと、１個のリセット電極ＲＥと、を備える。本画素は、複数の振り分けゲート及び複数の電荷蓄積部を有さないので、振り分けによりダイナミックレンジを広げる目的に使用することはできない。
光電変換部４０１１によって発生された自由電子、すなわち、電荷は、ＴＸによって、電荷蓄積部４０１５に蓄積される。リセットゲート部ＲＸと、リセット電極ＲＥは、電荷蓄積部４０１５に蓄積された電荷をリセットするために使用される。
図２６に示すように、電荷転送部４０１３の内部には転送ゲート部ＴＸ及び電荷蓄積部４０１５が設けられている。したがって、自由電子は、転送ゲート部ＴＸ及び電荷蓄積部４０１５の周囲のフォトダイオード領域を通過して光電変換部４０１１から、電荷蓄積部４０１５まで移動する。ここで、転送ゲート部ＴＸ及び電荷蓄積部４０１５を設けた場合に、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円はＢであり、フォトダイオード領域における自由電子の通過領域の幅は、約１．８マイクロメータである。電子排除領域ＬＣを設けない場合に、フォトダイオード領域の自由電子が通過しうる領域の面に存在しうる円のうち最大径を有する円はＣであり、フォトダイオード領域における自由電子の通過領域の幅は、約５マイクロメータである。
図２７は、３個の光電変換部と３個の電荷蓄積部を備えた画素の構成を示す図である。３個の光電変換部の中心位置が正三角形の頂点位置となるように配置される。円形のマイクロレンズ５１３を使用する場合に、３個のマイクロレンズを図２７のように配置する方が、４個のマイクロレンズを図１９のように配置するよりも隙間を小さくすることができるので単位面積当たりの集光量は３％向上する。
画素は、３個の光電変換部５０１１と、電荷転送部５０１３と、３個の振り分けゲート部ＴＸ１、ＴＸ２、およびＴＸ３と、３個の電荷蓄積部５０１５１、５０１５２および５０１５３と、３個のリセットゲート部ＲＸ１、ＲＸ２およびＲＸ３と、３個のリセット電極ＲＥ１、ＲＥ２およびＲＥ３と、を備える。
光電変換部５０１１によって発生された自由電子、すなわち、電荷は、３個の振り分けゲート部ＴＸ１、ＴＸ２、およびＴＸ３によって、それぞれ、３個の電荷蓄積部５０１５１、５０１５２および５０１５３のいずれかに振り分けられる。３個のリセットゲート部ＲＸ１、ＲＸ２およびＲＸ３と、３個のリセット電極ＲＥ１、ＲＥ２およびＲＥ３は、それぞれ、３個の電荷蓄積部５０１５１、５０１５２および５０１５３に蓄積された電荷をリセットするために使用される。
図２７に示すように、電荷転送部５０１３の内部にはドレインゲート部ＤＸおよびドレイン電極ＤＥが設けられている。したがって、自由電子は、ドレインゲート部ＤＸおよびドレイン電極ＤＥの周囲のフォトダイオード領域を通過して光電変換部５０１１から、たとえば、電荷蓄積部５０１５１まで移動する。
図２８は、面上に配置した、複数個の図２７の画素を示す図である。
図１９乃至図２７に示した画素は、フォトダイオード領域の周縁部の内側の複数の光電変換部及び／又はフォトダイオード領域の周縁部の外側の複数の電荷蓄積部を備え、周辺フォトダイオード領域の中央部に電子排除領域を備えている。しかし、その他の構成であっても本発明を適用することができる。
上記の実施形態においては、自由電子が電荷キャリアとなる画素について説明した。自由電子の代わりにホールが電荷キャリアとなる画素の場合にも、電子排除領域をホール排除領域に置き換えることによって本発明を適用することができる。
本発明による実施形態の特徴は以下のとおりである。
本発明の実施形態の画素においては、前記光電変換部から前記電荷蓄積部への電荷の転送時間が最小となるように、前記通過領域の幅を定めている。
したがって、本実施形態によれば、電荷転送時間が最小の画素が得られる。
本発明の実施形態の画素においては、前記光電変換部から前記電荷蓄積部への電荷の転送時間が１０マイクロ秒以下となるように、前記通過領域の幅を定めている。
したがって、本実施形態によれば、電荷転送時間が１０マイクロ秒以下の画素が得られる。
本発明の実施形態の画素においては、前記電子排除領域がフォトダイオード以外の領域又はイオン濃度を低くしたフォトダイオード領域である。
フォトダイオード以外の領域に電子は存在することができないので、フォトダイオード以外の領域は、電子排除領域として機能する。また、イオン濃度を低くしたフォトダイオード領域は、ポテンシャルが高いので、電子は、該領域を避けて移動する。したがって、イオン濃度を低くしたフォトダイオード領域は、電子排除領域として機能する。
本発明の実施形態の画素においては、前記光電変換部または前記電荷蓄積部の少なくとも一方の数が複数である。
本実施形態によれば、複数の光電変換部または複数の電荷蓄積部を備え、電荷転送時間の短い画素が得られる。
本発明の実施形態の画素においては、前記フォトダイオード領域が、前記光電変換部で発生させた電子を前記電荷蓄積部に転送する電荷転送部をさらに含む。
光電変換部の他に電荷転送部を含む画素であっても、フォトダイオード領域における電子の通過領域の幅を、適切な電荷転送時間を実現する値とすることができる。
本発明の実施形態の撮像装置によれば、前記撮像制御部が、それぞれの画素の前記複数の電荷蓄積部の少なくとも２個に同じ撮像対象に対して異なる露光時間で電荷を蓄積するように構成されている。
本実施形態の撮像装置によれば、それぞれの画素の複数の電荷蓄積部の少なくとも２個に、同じ撮像対象に対して異なる露光時間で蓄積された電荷による出力を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の撮像装置は、前記撮像制御部に接続され、撮像対象を照明する照明手段をさらに備える。前記撮像制御部は、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に同じ撮像対象に対して異なる照明条件で電荷を蓄積するように、前記照明手段を制御する。
本実施形態の撮像装置によれば、同じ撮像対象に対して異なる照明条件で蓄積された、複数の電荷蓄積部の出力を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の撮像装置によれば、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個の電荷蓄積容量が異なる。
本実施形態の撮像装置によれば、同じ撮像対象に対して露光時間および照明条件が同じであっても、複数の電荷蓄積部の出力値（電圧値）が異なる。これらの出力値を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の撮像装置は、それぞれの画素の前記複数の電荷蓄積部の出力の差を読み出す差出力部をさらに備えている。
本実施形態の撮像装置によれば、それぞれの画素の前記複数の電荷蓄積部の出力の差を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の画像形成方法によれば、それぞれの画素の前記複数の電荷蓄積部の少なくとも２個に同じ撮像対象に対して異なる露光時間で電荷を蓄積する。
本実施形態の画像形成方法によれば、それぞれの画素の複数の電荷蓄積部の少なくとも２個に、同じ撮像対象に対して異なる露光時間で蓄積された電荷による出力を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の画像形成方法によれば、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に同じ撮像対象に対して異なる照明条件で電荷を蓄積し、それぞれの画素の前記複数の電荷蓄積部の出力の差を求め、それぞれの画素の前記差に基づいて画像を形成する。
本実施形態の画像形成方法によれば、同じ撮像対象に対して異なる照明条件で蓄積された、複数の電荷蓄積部の出力の差を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の画像形成方法によれば、それぞれの画素の前記複数の電荷蓄積部の、少なくとも４個に同じ撮像対象に対して２種類以上の照明条件および２種類以上の露光時間で電荷を蓄積し、それぞれの画素の前記複数の電荷蓄積部の出力の差を求め、それぞれの画素の前記差に基づいて画像を形成する。
本実施形態の画像形成方法によれば、同じ撮像対象に対して異なる照明条件および異なる露光時間で蓄積された、複数の電荷蓄積部の出力の差を利用することにより、ダイナミックレンジの広い画像を形成することができる。
本発明の実施形態の画像形成方法によれば、それぞれの画素の前記複数の電荷蓄積部のそれぞれに電荷を蓄積する時間が１００マイクロ秒以下であり、蓄積する動作の繰り返し回数が１００回以上である。
本実施形態の画像形成方法によれば、動きのある対象のダイナミックレンジの広い画像を実用的な観点から十分な精度で形成することができる。
１０１、２０１…感光部
１０３…差出力部
１０５、２０５…撮像制御部
２０３…合成部

Claims (17)

  1. 光を受けて電子を発生させる光電変換部を含むフォトダイオード領域と、
    電荷を蓄積する電荷蓄積部と、を備えた画素であって、
    前記フォトダイオード領域の電子が通過しうる領域の面に存在しうる円のうち、最大径を有する円の直径を前記フォトダイオード領域における電子の通過領域の幅として、前記フォトダイオード領域内に電子排除領域を設け、前記電子の通過領域の幅が、前記電子排除領域を設けない場合より小さくなるように構成した画素。
  2. 前記光電変換部から前記電荷蓄積部への電荷の転送時間が最小となるように、前記通過領域の幅を定めた請求項１に記載の画素。
  3. 前記光電変換部から前記電荷蓄積部への電荷の転送時間が１０マイクロ秒以下となるように、前記通過領域の幅を定めた請求項１に記載の画素。
  4. 前記光電変換部または前記電荷蓄積部の少なくとも一方の数が複数である、請求項１から３のいずれかに記載の画素。
  5. 前記電子排除領域が、フォトダイオード以外の領域又はイオン濃度を低くしたフォトダイオード領域である請求項１から３のいずれかに記載の画素。
  6. 前記フォトダイオード領域が、前記光電変換部で発生させた電子を前記電荷蓄積部に転送する電荷転送部をさらに含む請求項１から５のいずれかに記載の画素。
  7. 光を受けて電子を発生させる光電変換部を含むフォトダイオード領域と、電荷を蓄積する電荷蓄積部と、を備え、前記フォトダイオード領域内に電子排除領域を設けた、画素の製造方法であって、
    前記フォトダイオード領域の電子が通過しうる領域の面に存在しうる円のうち、最大径を有する円の直径を前記フォトダイオード領域における電子の通過領域の幅として、電子の通過領域の幅の複数の値を定めるステップと、
    フォトダイオード領域及び電子排除領域の形状を調整して、電子の通過領域の幅の前記複数の値を有する複数の画素の形状を定めるステップと、
    前記複数の値を有する前記複数の画素の電荷転送時間を測定または推定するステップと、
    前記複数の画素のうち、最小の転送時間を示す画素を選択するステップと、含む画素の製造方法。
  8. 光電変換部と、複数の電荷蓄積部と、前記複数の電荷蓄積部のそれぞれに電荷を供給する複数のゲートと、を備えた感光部を含む画素と、
    それぞれの画素の前記複数の電荷蓄積部のそれぞれにそれぞれの露光時間で順次電荷を蓄積する動作を繰り返すように、前記複数のゲートを制御する撮像制御部と、を備え、
    前記撮像制御部が、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に、同じ撮像対象に対して蓄積された電荷による出力が異なるように、前記複数のゲートを制御する撮像装置。
  9. 前記撮像制御部が、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に同じ撮像対象に対して異なる露光時間で電荷を蓄積するように構成された請求項８に記載の撮像装置。
  10. 前記撮像制御部に接続され、撮像対象を照明する照明手段をさらに備え、
    前記撮像制御部が、それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に同じ撮像対象に対して異なる照明条件で電荷を蓄積するように、前記照明手段を制御する請求項８に記載の撮像装置。
  11. それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個の電荷蓄積容量が異なる請求項８に記載の撮像装置。
  12. それぞれの画素の前記複数の電荷蓄積部の出力の差を読み出す差出力部をさらに備えた請求項８に記載の撮像装置。
  13. 光電変換部と、独立に機能する複数の電荷蓄積部と、を備えた画素からなる撮像手段による画像形成方法であって、それぞれの画素の前記複数の電荷蓄積部の少なくとも２個に対して、同じ撮像対象によって蓄積される電荷による出力が異なるように順次電荷を蓄積し、順次電荷を蓄積する動作を繰り返した後、それぞれの画素の前記複数の電荷蓄積部の出力に基づいて画像を形成する画像形成方法。
  14. それぞれの画素の前記複数の電荷蓄積部の少なくとも２個に同じ撮像対象に対して異なる露光時間で電荷を蓄積する請求項１３に記載された画像形成方法。
  15. それぞれの画素の前記複数の電荷蓄積部の、少なくとも２個に同じ撮像対象に対して異なる照明条件で電荷を蓄積し、それぞれの画素の前記複数の電荷蓄積部の出力の差を求め、それぞれの画素の前記差に基づいて画像を形成する請求項１３に記載された画像形成方法。
  16. それぞれの画素の前記複数の電荷蓄積部の、少なくとも４個に同じ撮像対象に対して２種類以上の照明条件および２種類以上の露光時間で電荷を蓄積し、それぞれの画素の前記複数の電荷蓄積部の出力の差を求め、それぞれの画素の前記差に基づいて画像を形成する請求項１５に記載された画像形成方法。
  17. それぞれの画素の前記複数の電荷蓄積部のそれぞれに電荷を蓄積する時間が１００マイクロ秒以下であり、蓄積する動作の繰り返し回数が１００回以上である請求項１４に記載された画像形成方法。
JP2010524664A 2008-08-11 2009-08-07 画素、画素の製造方法、撮像装置および画像形成方法 Active JP5506683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010524664A JP5506683B2 (ja) 2008-08-11 2009-08-07 画素、画素の製造方法、撮像装置および画像形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008207171 2008-08-11
JP2008207171 2008-08-11
PCT/JP2009/003815 WO2010018677A1 (ja) 2008-08-11 2009-08-07 画素、画素の製造方法、撮像装置および画像形成方法
JP2010524664A JP5506683B2 (ja) 2008-08-11 2009-08-07 画素、画素の製造方法、撮像装置および画像形成方法

Publications (2)

Publication Number Publication Date
JPWO2010018677A1 true JPWO2010018677A1 (ja) 2012-01-26
JP5506683B2 JP5506683B2 (ja) 2014-05-28

Family

ID=41668825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010524664A Active JP5506683B2 (ja) 2008-08-11 2009-08-07 画素、画素の製造方法、撮像装置および画像形成方法

Country Status (4)

Country Link
US (1) US8860861B2 (ja)
EP (2) EP2320460B1 (ja)
JP (1) JP5506683B2 (ja)
WO (1) WO2010018677A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604068B1 (ko) * 2009-09-22 2016-03-17 삼성전자주식회사 고대비 영상 생성 장치 및 방법
GB2477083A (en) * 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5456644B2 (ja) * 2010-11-17 2014-04-02 本田技研工業株式会社 受光素子及び制御方法
FR2971622A1 (fr) * 2011-07-13 2012-08-17 Commissariat Energie Atomique Pixel de capteur d'image dote d'un noeud de lecture ayant un agencement ameliore
US20130027596A1 (en) * 2011-07-27 2013-01-31 Chung Chun Wan Color imaging using time-multiplexed light sources and monochrome image sensors with multi-storage-node pixels
US9118883B2 (en) * 2011-11-28 2015-08-25 Semiconductor Components Industries, Llc High dynamic range imaging with multi-storage pixels
JP5981769B2 (ja) * 2012-05-18 2016-08-31 キヤノン株式会社 撮像装置及び露出制御方法
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP6531255B2 (ja) * 2014-07-25 2019-06-19 株式会社ブルックマンテクノロジ 光検出素子及び固体撮像装置
JP6452381B2 (ja) * 2014-10-23 2019-01-16 キヤノン株式会社 撮像装置
JP6355527B2 (ja) * 2014-10-31 2018-07-11 富士フイルム株式会社 内視鏡システム及びその作動方法
JP2017046259A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US10313600B2 (en) * 2015-10-13 2019-06-04 Canon Kabushiki Kaisha Imaging device capable of simultaneously capturing of a motion image and a static image and imaging method
JP6746421B2 (ja) 2016-07-29 2020-08-26 キヤノン株式会社 撮像装置
KR102495754B1 (ko) * 2016-10-25 2023-02-02 한화테크윈 주식회사 광역 영상의 동적 범위를 압축하는 영상 처리 장치 및 방법
WO2020080065A1 (ja) * 2018-10-16 2020-04-23 株式会社ブルックマンテクノロジ 測距装置、カメラ、及び測距装置の駆動調整方法
US10855896B1 (en) 2018-12-13 2020-12-01 Facebook Technologies, Llc Depth determination using time-of-flight and camera assembly with augmented pixels
US10791282B2 (en) * 2018-12-13 2020-09-29 Fenwick & West LLP High dynamic range camera assembly with augmented pixels
US10791286B2 (en) 2018-12-13 2020-09-29 Facebook Technologies, Llc Differentiated imaging using camera assembly with augmented pixels
CN112018133B (zh) * 2019-05-31 2023-06-06 宁波飞芯电子科技有限公司 半导体元件、半导体元件制备方法以及固态成像装置
US10902623B1 (en) 2019-11-19 2021-01-26 Facebook Technologies, Llc Three-dimensional imaging with spatial and temporal coding for depth camera assembly
US11194160B1 (en) 2020-01-21 2021-12-07 Facebook Technologies, Llc High frame rate reconstruction with N-tap camera sensor
JP2022000873A (ja) * 2020-06-19 2022-01-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11811921B2 (en) 2021-08-29 2023-11-07 International Business Machines Corporation Photon-level light shifting for enhanced file system security and authenticity

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294665A (ja) * 1988-09-30 1990-04-05 Nec Corp 固体撮像装置
JP3093212B2 (ja) 1989-05-19 2000-10-03 日本電気株式会社 固体撮像素子の製造方法
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
JP2002199284A (ja) * 2000-12-25 2002-07-12 Canon Inc 撮像素子
JP3724374B2 (ja) * 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP2004056048A (ja) * 2002-07-24 2004-02-19 Microsignal Kk 固体撮像素子
US6777662B2 (en) * 2002-07-30 2004-08-17 Freescale Semiconductor, Inc. System, circuit and method providing a dynamic range pixel cell with blooming protection
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP4208559B2 (ja) 2002-12-03 2009-01-14 キヤノン株式会社 光電変換装置
JP2004228524A (ja) * 2003-01-27 2004-08-12 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラ
KR100561003B1 (ko) * 2003-09-30 2006-03-16 동부아남반도체 주식회사 이미지 센서 및 그 제조방법
US7332786B2 (en) * 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
US7443437B2 (en) * 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
JP4407257B2 (ja) * 2003-11-27 2010-02-03 日本ビクター株式会社 固体撮像装置
JP2005164363A (ja) * 2003-12-02 2005-06-23 Shimadzu Corp 受光素子、および、この素子を用いた受光素子アレイ
JP4074599B2 (ja) * 2004-03-26 2008-04-09 シャープ株式会社 増幅型固体撮像装置
JP2006041189A (ja) 2004-07-27 2006-02-09 Hamamatsu Photonics Kk 固体撮像素子
KR100614653B1 (ko) * 2004-11-18 2006-08-22 삼성전자주식회사 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법
US7551059B2 (en) * 2005-01-06 2009-06-23 Goodrich Corporation Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
KR100642753B1 (ko) * 2005-02-11 2006-11-10 삼성전자주식회사 이미지 센서
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
KR100638260B1 (ko) * 2005-06-24 2006-10-25 한국과학기술원 씨모스 이미지 센서
US20070040922A1 (en) * 2005-08-22 2007-02-22 Micron Technology, Inc. HDR/AB on multi-way shared pixels
US7714917B2 (en) * 2005-08-30 2010-05-11 Aptina Imaging Corporation Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
JP2007073864A (ja) * 2005-09-09 2007-03-22 Seiko Epson Corp ラインセンサ及び画像情報読取装置
JP2007081083A (ja) 2005-09-14 2007-03-29 Seiko Epson Corp ラインセンサ及び画像情報読取装置
JP4205717B2 (ja) 2005-12-01 2009-01-07 本田技研工業株式会社 光センサ回路およびイメージセンサ
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
KR100772892B1 (ko) * 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
JP3996618B1 (ja) * 2006-05-11 2007-10-24 総吉 廣津 半導体撮像素子
KR100703987B1 (ko) * 2006-05-17 2007-04-09 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
JP4835270B2 (ja) * 2006-06-03 2011-12-14 株式会社ニコン 固体撮像素子及びこれを用いた撮像装置
JP5055469B2 (ja) * 2006-08-04 2012-10-24 新世代株式会社 イメージセンサ及びイメージセンサシステム
JP2008060195A (ja) 2006-08-30 2008-03-13 Nikon Corp 固体撮像装置およびその製造方法
JP5395323B2 (ja) * 2006-09-29 2014-01-22 ブレインビジョン株式会社 固体撮像素子
JP4991418B2 (ja) * 2007-07-06 2012-08-01 株式会社東芝 固体撮像装置
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
US7732845B2 (en) * 2008-04-08 2010-06-08 International Business Machines Corporation Pixel sensor with reduced image lag
EP2296368B1 (en) * 2008-06-04 2017-01-04 Shizuoka University Imaging device
JP5241454B2 (ja) * 2008-12-01 2013-07-17 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
US8531567B2 (en) * 2009-10-22 2013-09-10 Stmicroelectronics (Crolles 2) Sas Image sensor with vertical transfer gate
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
GB2477083A (en) * 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
JP5644177B2 (ja) * 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
FR2961347B1 (fr) * 2010-06-15 2012-08-24 E2V Semiconductors Capteur d'image a multiplication d'electrons
JP2012182377A (ja) * 2011-03-02 2012-09-20 Sony Corp 固体撮像装置

Also Published As

Publication number Publication date
JP5506683B2 (ja) 2014-05-28
US20110134298A1 (en) 2011-06-09
EP2445008A1 (en) 2012-04-25
US8860861B2 (en) 2014-10-14
EP2445008B1 (en) 2015-03-04
EP2320460A1 (en) 2011-05-11
EP2320460A4 (en) 2011-10-19
EP2320460B1 (en) 2013-03-13
WO2010018677A1 (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5506683B2 (ja) 画素、画素の製造方法、撮像装置および画像形成方法
WO2013140872A1 (ja) 固体撮像装置及び電子機器
CN101702753B (zh) 固体成像元件和相机系统
KR101348522B1 (ko) 고체 촬상 장치 및 거리 화상 측정 장치
KR101682246B1 (ko) 촬상 소자 및 카메라 시스템
CN103108142B (zh) 固态成像装置
WO2017022220A1 (ja) 固体撮像装置
WO2013058147A1 (ja) 撮像素子およびカメラシステム
CN106537595A (zh) 固态成像装置、ad转换器和电子设备
CN110707114A (zh) 摄像元件和电子设备
JP2013090233A (ja) 撮像素子およびカメラシステム
CN106576147A (zh) 像素电路、半导体光检测装置和辐射计数装置
US20200295069A1 (en) Microlenses for semiconductor device with single-photon avalanche diode pixels
US20120281126A1 (en) Digital integration sensor
Krishnaswami et al. Towards digital photon counting cameras for single-molecule optical nanoscopy
JP2014033047A (ja) 固体撮像装置、及び撮像装置
JP7029037B2 (ja) 固体撮像装置
Fife et al. A 0.5 μm pixel frame-transfer CCD image sensor in 110 nm CMOS
Murata et al. A 24.3 Me− full well capacity CMOS image sensor with lateral overflow integration trench capacitor for high precision near infrared absorption imaging
EP3609176A1 (en) Pixel with variable size
JPWO2016080016A1 (ja) 光検出器
CN115148752A (zh) 光电转换设备
JP2017184181A (ja) 撮像素子
JPWO2020170703A1 (ja) 撮像装置およびその駆動方法
US20240201402A1 (en) Radiation detector, method of driving the radiation detector, and radiation-image pickup system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R150 Certificate of patent or registration of utility model

Ref document number: 5506683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150