JPH0294665A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0294665A JPH0294665A JP63248002A JP24800288A JPH0294665A JP H0294665 A JPH0294665 A JP H0294665A JP 63248002 A JP63248002 A JP 63248002A JP 24800288 A JP24800288 A JP 24800288A JP H0294665 A JPH0294665 A JP H0294665A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transfer
- signal charge
- transferred
- clear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 210000004498 neuroglial cell Anatomy 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は固体撮像装置に関し、特に信号電荷を蓄積する
蓄積部に関する。
蓄積部に関する。
第３図は従来の固体撮像装置の感光画素付近のブロック
図、第４図（ａ）、（ｂ）はそれぞれ第３図のＹ−Ｙ’
線相当部で切断した半導体チップの断面模式図及びポテ
ンシャル図である。第３図、第４図において、１００は
例えばＰ型半導体基板、１はＰＮ接合型の感光画素、２
はバリアゲート、３は信号電荷の蓄積部で４は蓄積部３
に蓄積されている信号電荷のレジスタ部らへの転送を制
御するトランスファゲートである。ＰＮ接合からなる感
光画素１に光が入射することによって発生した信号電荷
はバリアゲート２を通って蓄積部３に蓄積される。所定
の蓄積時間後クロック信号φ↑Ｇを「高」レベルにし、
信号電荷Ｑをトランスファゲートを通ってレジスタ部５
に流入させる。
図、第４図（ａ）、（ｂ）はそれぞれ第３図のＹ−Ｙ’
線相当部で切断した半導体チップの断面模式図及びポテ
ンシャル図である。第３図、第４図において、１００は
例えばＰ型半導体基板、１はＰＮ接合型の感光画素、２
はバリアゲート、３は信号電荷の蓄積部で４は蓄積部３
に蓄積されている信号電荷のレジスタ部らへの転送を制
御するトランスファゲートである。ＰＮ接合からなる感
光画素１に光が入射することによって発生した信号電荷
はバリアゲート２を通って蓄積部３に蓄積される。所定
の蓄積時間後クロック信号φ↑Ｇを「高」レベルにし、
信号電荷Ｑをトランスファゲートを通ってレジスタ部５
に流入させる。
第５図（ａ）は固体撮像装置の出力部の断面模成因、第
５図（ｂ）、（Ｃ）は出力部の動作を説明するためのポ
テンシャル図である。
５図（ｂ）、（Ｃ）は出力部の動作を説明するためのポ
テンシャル図である。
クロック信号φ１．φ２を変化させることにより、信号
電荷Ｑを順次に転送する。第５図（ｂ）に示すように、
最終の転送電極１０５直下に転送されてきた信号電荷Ｑ
は次のタイミングで、第５図（ｅ）に示すように、Ｎ＋
型の浮遊拡散層１０３に流入し、浮遊拡散層の静電容量
によって電荷−電圧変換され電位変化へ■として出力さ
れる。
電荷Ｑを順次に転送する。第５図（ｂ）に示すように、
最終の転送電極１０５直下に転送されてきた信号電荷Ｑ
は次のタイミングで、第５図（ｅ）に示すように、Ｎ＋
型の浮遊拡散層１０３に流入し、浮遊拡散層の静電容量
によって電荷−電圧変換され電位変化へ■として出力さ
れる。
上述した従来の固体撮像装置は次のような欠点があった
。出力部の浮遊拡散層に多量の信号電荷が流入すると、
リセットゲート（１１１）のポテンシャル障壁を越えて
信号電荷の一部が電源（１０４）に流出してしまい、出
力が飽和してしまう。したがって低照度での信号電荷量
が大きくなるように感光画素の面積を大きくすると高照
度時に信号電荷が非常に大きくなり、出力が飽和してし
まい、ダイナミックレンジが狭くなってしまう。逆にダ
イナミックレンジを広くとるなめに感光画素の面積を小
さくすると低照度の場合の信号電荷量が小さくなり”Ｃ
しまう。
。出力部の浮遊拡散層に多量の信号電荷が流入すると、
リセットゲート（１１１）のポテンシャル障壁を越えて
信号電荷の一部が電源（１０４）に流出してしまい、出
力が飽和してしまう。したがって低照度での信号電荷量
が大きくなるように感光画素の面積を大きくすると高照
度時に信号電荷が非常に大きくなり、出力が飽和してし
まい、ダイナミックレンジが狭くなってしまう。逆にダ
イナミックレンジを広くとるなめに感光画素の面積を小
さくすると低照度の場合の信号電荷量が小さくなり”Ｃ
しまう。
本発明の目的は、低照度における感度が良好でダイナミ
ックレンジの広い固体撮像装置を提供することにある。
ックレンジの広い固体撮像装置を提供することにある。
本発明の固体撮像装置は、感光画素と、前記感光画素に
隣接して設けられ前記感光画素で発生した信号電荷の転
送を制御するバリアゲートと、前記バリアゲートに隣接
し、間に分割ゲートを挟んでそれぞれ並列に配置され前
記バリアゲートから転送される信号電荷を分配されて蓄
積する複数の蓄積部と、前記各蓄積部からそれぞれ信号
電荷をレジスタ部へ転送するトランスファゲートと、前
記蓄積部の少なくとも１つに隣接して配置されたクリア
ゲートと、前記クリアゲートに隣接して配置された電荷
排出用のドレインとが半導体基板に集積してなるという
ものである。
隣接して設けられ前記感光画素で発生した信号電荷の転
送を制御するバリアゲートと、前記バリアゲートに隣接
し、間に分割ゲートを挟んでそれぞれ並列に配置され前
記バリアゲートから転送される信号電荷を分配されて蓄
積する複数の蓄積部と、前記各蓄積部からそれぞれ信号
電荷をレジスタ部へ転送するトランスファゲートと、前
記蓄積部の少なくとも１つに隣接して配置されたクリア
ゲートと、前記クリアゲートに隣接して配置された電荷
排出用のドレインとが半導体基板に集積してなるという
ものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例を示すブロック図
、第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線相当部で切
断した半導体チップの断面図である。
、第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線相当部で切
断した半導体チップの断面図である。
この実施例は感光画素１と、感光画素１に隣接して設け
られ感光画素１で発生した信号電荷の転送を制御するバ
リアゲート２と、バリアゲート２に隣接し、間に分割ゲ
ート１４を挟んでそれぞれ並列に配置されバリアゲート
２がら転送される信号電荷を分配されて蓄積する２個の
蓄積部１３−１、．１３−２と、各蓄積部からそれぞれ
信号電荷をレジスタ部５へ転送するトランスファゲート
１５−１．．１５−２と、蓄積部のそれぞれに隣接して
配置されたグリアゲート１２−１．１２−２と、クリア
ゲート１２−１．１２−２にそれぞれ隣接して配置され
た電荷排出用のＮ＋型のドレイン１１−１．１１−２と
がＰ型半導体基板１００に集積してなるというものであ
る。
られ感光画素１で発生した信号電荷の転送を制御するバ
リアゲート２と、バリアゲート２に隣接し、間に分割ゲ
ート１４を挟んでそれぞれ並列に配置されバリアゲート
２がら転送される信号電荷を分配されて蓄積する２個の
蓄積部１３−１、．１３−２と、各蓄積部からそれぞれ
信号電荷をレジスタ部５へ転送するトランスファゲート
１５−１．．１５−２と、蓄積部のそれぞれに隣接して
配置されたグリアゲート１２−１．１２−２と、クリア
ゲート１２−１．１２−２にそれぞれ隣接して配置され
た電荷排出用のＮ＋型のドレイン１１−１．１１−２と
がＰ型半導体基板１００に集積してなるというものであ
る。
１２’−１，１２’ −２はクリアゲート電極、１３’
−１，１３’−２は蓄積ゲート電極、１４′は分割ゲー
ト電極である。
−１，１３’−２は蓄積ゲート電極、１４′は分割ゲー
ト電極である。
次に、この実施例の動作について説明する。
まず、クリアゲート１２−１．１２−２を開き（クリア
ゲート電極１．２’−１，１２’ −２に電圧１２Ｖを
印加する）蓄積部の信号電荷をすべてドレイン１１−１
及びドレイン１１−２に排出する。次にクリアゲート１
２−１及びクリアゲート１２−２を閉じ（１２’−１，
１２’ −１に電圧ＯＶを印加する）信号電荷の蓄積を
開始する。感光画素１で発生した信号電荷Ｑは、一定電
圧、例えば０■を印加された分割ゲート１４で分割され
た蓄積部１３−１及び蓄積部１３−２に流入する。蓄積
部１３−１及び蓄積部１３−２に流入した信号電荷をそ
れぞれＱｌ、Ｑ２とする。所定の蓄積時間後信号電荷を
レジスタ部５へ転送する時に、トランスファゲート１５
−１のみを開けば、信号電荷Ｑ１のみが、又、トランス
ファゲート１５−２のみを開けば、信号電荷Ｑ２のみが
、トランスファゲート１５−１及びトランスファゲート
１５−２の両方を開けばＱｌ ＋Ｑ２ ＜＝Ｑ’ｌが
転送される。転送されなかった信号電荷は再びクリアゲ
ート１２−１及びクリアゲート１２−２を開くことによ
りドレインに排出される。
ゲート電極１．２’−１，１２’ −２に電圧１２Ｖを
印加する）蓄積部の信号電荷をすべてドレイン１１−１
及びドレイン１１−２に排出する。次にクリアゲート１
２−１及びクリアゲート１２−２を閉じ（１２’−１，
１２’ −１に電圧ＯＶを印加する）信号電荷の蓄積を
開始する。感光画素１で発生した信号電荷Ｑは、一定電
圧、例えば０■を印加された分割ゲート１４で分割され
た蓄積部１３−１及び蓄積部１３−２に流入する。蓄積
部１３−１及び蓄積部１３−２に流入した信号電荷をそ
れぞれＱｌ、Ｑ２とする。所定の蓄積時間後信号電荷を
レジスタ部５へ転送する時に、トランスファゲート１５
−１のみを開けば、信号電荷Ｑ１のみが、又、トランス
ファゲート１５−２のみを開けば、信号電荷Ｑ２のみが
、トランスファゲート１５−１及びトランスファゲート
１５−２の両方を開けばＱｌ ＋Ｑ２ ＜＝Ｑ’ｌが
転送される。転送されなかった信号電荷は再びクリアゲ
ート１２−１及びクリアゲート１２−２を開くことによ
りドレインに排出される。
以上のように、信号電荷量に応じてトランスファゲート
の開閉を制御し、信号電荷が少ない時は信号電荷の全て
を、信号電荷の多い時は信号電荷の一部をレジスタ部に
転送することにより、低照度時の感度を低めることなく
高照度時のダイナミックレンジを広くとることができる
。
の開閉を制御し、信号電荷が少ない時は信号電荷の全て
を、信号電荷の多い時は信号電荷の一部をレジスタ部に
転送することにより、低照度時の感度を低めることなく
高照度時のダイナミックレンジを広くとることができる
。
第２図は本発明の第２の実施例を示すブロック図である
。
。
この実施例では、蓄積部とトランスファゲートが各３個
に分れていること、蓄積部２３−２にはクリアゲートが
隣接して設けられていないことが第１の実施例と相異し
ている。
に分れていること、蓄積部２３−２にはクリアゲートが
隣接して設けられていないことが第１の実施例と相異し
ている。
まずクリアゲート２２−１．２２−２、分割ゲート２４
−１と分割ゲート２４−２を開き、蓄積部の信号電荷を
ドレイン２１−］とドＬ３・イン２１−２に排出する。
−１と分割ゲート２４−２を開き、蓄積部の信号電荷を
ドレイン２１−］とドＬ３・イン２１−２に排出する。
次にクリアゲート２２ １とクリアゲ−）２２−２を閉
じ信号電荷の蓄積を開始する。同時に分割ゲート２４−
１と分割ゲート２．４−２を閉じ蓄積部を３個に分割す
る。感光画素１で発生した信号電荷Ｑは、バリアゲート
２を通って蓄積部２３−１．２３−２．２３−３に分配
されて流入する。それぞれの蓄積部に流入した信号電荷
をそれぞれＱｌ 、Ｑ２ 、Ｑ３とする。
じ信号電荷の蓄積を開始する。同時に分割ゲート２４−
１と分割ゲート２．４−２を閉じ蓄積部を３個に分割す
る。感光画素１で発生した信号電荷Ｑは、バリアゲート
２を通って蓄積部２３−１．２３−２．２３−３に分配
されて流入する。それぞれの蓄積部に流入した信号電荷
をそれぞれＱｌ 、Ｑ２ 、Ｑ３とする。
所定の蓄積時間後、信号電荷をレジスタ部５へ転送する
時に開くトランスファゲートを制御することにより、転
送される信号電荷量をＱ＋のみ。
時に開くトランスファゲートを制御することにより、転
送される信号電荷量をＱ＋のみ。
Ｑ２のみ、Ｑ３のみ、Ｑｌ ＋Ｑ２ 、 Ｑｔ ＋Ｑ３
。
。
Ｑ２ ＋Ｑ３ 、Ｑ ！±Ｑ２ ＋Ｑｓという様に選択
できる。
できる。
本実施例では、感光画素で発生する信号電荷量に応じて
、レジスタ部へ転送する割合を細かく制御できるので、
広範囲の撮像対象にきめ細かく対処できる利点がある。
、レジスタ部へ転送する割合を細かく制御できるので、
広範囲の撮像対象にきめ細かく対処できる利点がある。
以上説明したように本発明では、２個以上蓄積部を存し
、各／Ｚの蓄積部に独立なトランスファゲートを設ける
ことにより、照度すなわち感光画素で発生した信号電荷
量に応じて、レジスタ部へ転送する電荷量を調節するこ
とができ、低照度時の感度を低下させることなく、高照
度時のダイナミックレンジを広げることができる効果が
ある。
、各／Ｚの蓄積部に独立なトランスファゲートを設ける
ことにより、照度すなわち感光画素で発生した信号電荷
量に応じて、レジスタ部へ転送する電荷量を調節するこ
とができ、低照度時の感度を低下させることなく、高照
度時のダイナミックレンジを広げることができる効果が
ある。
なお、以上の説明ではＰＮ接合型の感光画素を用い、表
面チャネル型の固体撮像装置について行なったが、ＰＮ
Ｐ接合型の感光画素を用いても良く、埋込みチャネル型
の固体撮像装置に適用しうろことはいうまでもない。ま
た半導体基板もＰ型に限らず導電型の極性を逆にし、電
位の正負を逆にすればＮ型半導体基板にも適用できる。
面チャネル型の固体撮像装置について行なったが、ＰＮ
Ｐ接合型の感光画素を用いても良く、埋込みチャネル型
の固体撮像装置に適用しうろことはいうまでもない。ま
た半導体基板もＰ型に限らず導電型の極性を逆にし、電
位の正負を逆にすればＮ型半導体基板にも適用できる。
第１図（ａ）は本発明の第１の実施例を示すブロック図
、第１図（Ｉ：１）は第１図（ａ）のＸ−Ｘ′線相当部
で切断した半導体チップの断面図、第２図は本発明の第
２の実施例のブロック図、第３図は従来例のブロック図
、第４図（ａ）。 （ｂ）は第３図のＡ−Ａ’線相当部で切断した半導体チ
ップの断面模式図及び動作を説明するためのポテンシャ
ル図、第５図（ａ）は固体撮像装置の出力部の断面模式
図、同図（ｂ）、（Ｃ）はそれぞれ出力部の動作を説明
するためのポテンシャル図である。 １・・・感光画素、２・・・バリアゲート、３・・・蓄
積部、４．１５−１．１５−２．２５−１．２５−２．
２５−３・・・トランスファゲート、５・・・レジスタ
部、１１−１．１１−２．２１−１．２１−２・・・ド
レイン、１２−１．１２−２．２２〜１゜２２−２・・
・クリアゲート、３．１３−１．１３−２．２３−１．
２３−２．２３−３・・・蓄積部、１４．２４−１．２
４−２−・・分割ゲート、１００・・・Ｐ型半導体基板
、１０１〜１０４・・・拡散層、１０５〜１０９・・・
転送電極、１１０・・・出力ゲート電極、１１１・・・
リセットゲート電極。
、第１図（Ｉ：１）は第１図（ａ）のＸ−Ｘ′線相当部
で切断した半導体チップの断面図、第２図は本発明の第
２の実施例のブロック図、第３図は従来例のブロック図
、第４図（ａ）。 （ｂ）は第３図のＡ−Ａ’線相当部で切断した半導体チ
ップの断面模式図及び動作を説明するためのポテンシャ
ル図、第５図（ａ）は固体撮像装置の出力部の断面模式
図、同図（ｂ）、（Ｃ）はそれぞれ出力部の動作を説明
するためのポテンシャル図である。 １・・・感光画素、２・・・バリアゲート、３・・・蓄
積部、４．１５−１．１５−２．２５−１．２５−２．
２５−３・・・トランスファゲート、５・・・レジスタ
部、１１−１．１１−２．２１−１．２１−２・・・ド
レイン、１２−１．１２−２．２２〜１゜２２−２・・
・クリアゲート、３．１３−１．１３−２．２３−１．
２３−２．２３−３・・・蓄積部、１４．２４−１．２
４−２−・・分割ゲート、１００・・・Ｐ型半導体基板
、１０１〜１０４・・・拡散層、１０５〜１０９・・・
転送電極、１１０・・・出力ゲート電極、１１１・・・
リセットゲート電極。
Claims (1)
- 感光画素と、前記感光画素に隣接して設けられ前記感
光画素で発生した信号電荷の転送を制御するバリアゲー
トと、前記バリアゲートに隣接し、間に分割ゲートを挟
んでそれぞれ並列に配置され前記バリアゲートから転送
される信号電荷を分配されて蓄積する複数の蓄積部と、
前記各蓄積部からそれぞれ信号電荷をレジスタ部へ転送
するトランスファゲートと、前記蓄積部の少なくとも１
つに隣接して配置されたクリアゲートと、前記クリアゲ
ートに隣接して配置された電荷排出用のドレインとが半
導体基板に集積してなることを特徴とする固体撮像装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248002A JPH0294665A (ja) | 1988-09-30 | 1988-09-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248002A JPH0294665A (ja) | 1988-09-30 | 1988-09-30 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294665A true JPH0294665A (ja) | 1990-04-05 |
Family
ID=17171731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63248002A Pending JPH0294665A (ja) | 1988-09-30 | 1988-09-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294665A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335439A (ja) * | 2006-06-12 | 2007-12-27 | Seiko Epson Corp | 固体撮像装置及びその駆動方法 |
| JPWO2007083704A1 (ja) * | 2006-01-18 | 2009-06-11 | 国立大学法人静岡大学 | 固体撮像装置及びその画素信号の読みだし方法 |
| WO2010018677A1 (ja) * | 2008-08-11 | 2010-02-18 | 本田技研工業株式会社 | 画素、画素の製造方法、撮像装置および画像形成方法 |
-
1988
- 1988-09-30 JP JP63248002A patent/JPH0294665A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007083704A1 (ja) * | 2006-01-18 | 2009-06-11 | 国立大学法人静岡大学 | 固体撮像装置及びその画素信号の読みだし方法 |
| JP4649623B2 (ja) * | 2006-01-18 | 2011-03-16 | 国立大学法人静岡大学 | 固体撮像装置及びその画素信号の読みだし方法 |
| US8319166B2 (en) | 2006-01-18 | 2012-11-27 | National University Corporation Shizuoka University | Solid-state image pick-up device and pixel signal readout method having dual potential well, dual transfer gate electrode and dual floating-diffusion region for separately transferring and storing charges respectively |
| JP2007335439A (ja) * | 2006-06-12 | 2007-12-27 | Seiko Epson Corp | 固体撮像装置及びその駆動方法 |
| WO2010018677A1 (ja) * | 2008-08-11 | 2010-02-18 | 本田技研工業株式会社 | 画素、画素の製造方法、撮像装置および画像形成方法 |
| JP5506683B2 (ja) * | 2008-08-11 | 2014-05-28 | 本田技研工業株式会社 | 画素、画素の製造方法、撮像装置および画像形成方法 |
| US8860861B2 (en) | 2008-08-11 | 2014-10-14 | Honda Motor Co., Ltd. | Pixel, pixel forming method, imaging device and imaging forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0518265B2 (ja) | ||
| JPH0294665A (ja) | 固体撮像装置 | |
| JPH0414545B2 (ja) | ||
| US4085456A (en) | Charge transfer imaging devices | |
| US5325412A (en) | Charge-coupled device, image sensor arrangement and camera provided with such an image sensor arrangement | |
| JPH066515A (ja) | リニアイメージセンサ及びその駆動方式 | |
| JPH0414842A (ja) | 電荷転送装置の電荷検出回路 | |
| KR970060518A (ko) | 전하전송장치 및 이것을 사용한 고체촬상장치 | |
| GB1453341A (en) | Charge-coupled linear imaging device | |
| JPH0522383B2 (ja) | ||
| JPH02122668A (ja) | 固体撮像装置 | |
| JPH023973A (ja) | 固体撮像装置 | |
| US5726710A (en) | Low noise high performance charge detection system | |
| JPS5842630B2 (ja) | 電荷結合素子 | |
| JPH06334166A (ja) | 固体撮像装置 | |
| JPH01103872A (ja) | 固体撮像装置 | |
| CA1076700A (en) | Complementary input structure for charge coupled device | |
| JPH05315587A (ja) | 半導体装置 | |
| Theuwissen et al. | The Accordion imager: An ultra high density frame transfer CCD | |
| JPH0357273A (ja) | 固体撮像装置 | |
| JPH0316477A (ja) | 固体撮像装置 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JPH04196139A (ja) | 電荷転送装置 | |
| JP2864626B2 (ja) | 固体撮像装置 | |
| JPS6376375A (ja) | 電荷結合装置 |