JPWO2010010910A1 - コアレス配線基板、半導体装置及びそれらの製造方法 - Google Patents

コアレス配線基板、半導体装置及びそれらの製造方法 Download PDF

Info

Publication number
JPWO2010010910A1
JPWO2010010910A1 JP2010521727A JP2010521727A JPWO2010010910A1 JP WO2010010910 A1 JPWO2010010910 A1 JP WO2010010910A1 JP 2010521727 A JP2010521727 A JP 2010521727A JP 2010521727 A JP2010521727 A JP 2010521727A JP WO2010010910 A1 JPWO2010010910 A1 JP WO2010010910A1
Authority
JP
Japan
Prior art keywords
wiring
layer
electrode terminal
insulating layer
sectional shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010521727A
Other languages
English (en)
Other versions
JP5510323B2 (ja
Inventor
森　健太郎
健太郎 森
山道　新太郎
新太郎 山道
佐々木　英樹
英樹 佐々木
大輔 大島
大輔 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010521727A priority Critical patent/JP5510323B2/ja
Publication of JPWO2010010910A1 publication Critical patent/JPWO2010010910A1/ja
Application granted granted Critical
Publication of JP5510323B2 publication Critical patent/JP5510323B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

高歩留まりで信頼性に優れるコアレス配線基板、半導体装置及びそれらの製造方法を提供する。積層された複数の配線層及び絶縁層と、配線層に設けられた配線（１７、２０、２３）と、絶縁層に設けられ上下の配線を電気的に接続するビア（１６、１９、２２）と、を有し、第一の表面に第一の電極端子１４が、反対面に第二の電極端子２３が設けられ、第一の電極端子１４のパッドピッチが第二の電極端子２３のパッドピッチより狭ピッチであるコアレス配線基板１１において、第一の電極端子１４と第二の電極端子２３とが、配線またはビアの少なくとも一つを介して電気的に導通し、ビアまたは配線の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有する（図１）。

Description

（関連出願についての記載）
本願は、先の日本特許出願２００８−１９０１０１号（２００８年７月２３日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、コアレス基板とコアレス基板を用いた半導体装置およびそれらの製造方法に関する。特に、多層のコアレス基板と多層のコアレス基板を用いた半導体装置及びそれらの製造方法に関する。
近年、電子機器の小型化・高機能化・高性能化が求められ、それに対する半導体パッケージの高密度実装技術は必須となっている。従来、半導体パッケージのインターポーザ基板には主にコア層を持ったビルドアップ基板が用いられてきた。しかしコア基板の貫通スルーホール（ＴＨ）・配線幅がビルドアップ層のビア径・配線幅に比べて数倍大きいため、そのスケール差がパッケージ基板の高速化・高密度微細配線化の障害となっていた。また、ビルドアップ基板の片面は、設計上は不要な層であるが、そり防止の製造上の都合で設けているためコストアップの要因になっていた。
そこで、半導体パッケージの高速化・高密度化及び低コスト化を実現するために、コア層をもたない全層ビルドアップ基板であるコアレス基板が提案されている。
特許文献１には、図１１に示すとおり、端子パッド１１７の直上に電気素子接続用パッド１１５を配置し、端子パッド１１７から電気素子接続用パッド１１５にかけて徐々にビア導体の径を小さくすることにより、上下のビア導体の配置位置が多少ずれた場合においても接続信頼性を高めるコアレス配線基板が記載されている。したがって、端子パッドのピッチと電気素子接続用パッドのピッチは等しい。図１１からも理解できるように、従来、一般的にビルドアップ基板で積層される樹脂は、各層で樹脂材料や樹脂厚が変更されることはない。これは、樹脂を変更することで、積層条件・ビア形成条件・配線形成条件が一変してしまいプロセスコスト・歩留まりに影響を及ぼすためである。
また、近年、半導体装置の高集積化及び高機能化を実現し、パッケージの薄型化、低コスト化、高周波対応、めっき接続による低ストレス接続、等の多くのメリットを有する高密度実装技術として、配線基板に半導体素子を内蔵する、半導体素子内蔵基板が提案されている。
特許文献２、３には、コア基板にＩＣチップを内蔵させた多層プリント基板が記載されている。図１２に特許文献３記載の多層プリント基板の断面図を示す。
特開２００５−０７２３２８号公報 特開２００１−３３９１６５号公報 特開２００４−２８８７１１号公報
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。
コア層を持ったビルドアップ基板では、コア基板の貫通スルーホール（ＴＨ）・配線幅がビルドアップ層のビア径・配線幅に比べて数倍大きいため、そのスケール差がパッケージ基板の高速化・高密度微細配線化の障害となる。一方、配線層にコア層を用いないコアレス基板は、ビルドアップ基板に対して、高速化・高密度微細配線化が可能であるが、支持体上に逐次的に配線体を積層する構造のため、層数が増えると歩留まりが層数の階乗で劣化することが知られている。狭ピッチ、多ピンの半導体素子と接続するコアレス基板は、多層化が必須であるため、高歩留まりで多層化を実現するコアレス基板が必要不可欠である。
また、ビア径に対するビアの高さを表すビアのアスペクト比は１前後であることが、プロセスや信頼性上求められる。アスペクト比が１以上の場合、ビア内への電解めっきの付き回りが悪くなり、ビア接続点の不良が発生する。アスペクト比が１以下の場合、ビア内への電解めっきの付き回りは良好なものの、薄い樹脂厚を採用した場合は、層間配線のショートが懸念される。従って、特許文献１のように樹脂厚を各層で一定としたのでは、狭ピッチ化が進むと、ビア径のアスペクト比が層毎に大きく変わってしまい、歩留まり低下を招く場合も考えられる。さらに、狭ピッチの半導体素子等に接続する電極端子のパッドピッチは、反対面の電極端子より狭ピッチにする必要もある。
また、特許文献２〜３にも、狭ピッチ化に対応したコアレス基板、コアレス基板に半導体素子を内蔵した半導体装置は開示されていない。
本発明は、上記の問題に鑑みてなされたものであって、狭ピッチ、多ピンの半導体素子と接続するコアレス配線基板において、歩留まりを劣化させることなく層数の多層化を実現することができる、高歩留まり、高信頼性の配線基板と半導体装置およびそれらの製造方法を提供する。
さらに、本発明は、コアレス配線基板に狭ピッチ、多ピンの半導体素子を内蔵する半導体素子内蔵基板において、歩留まりを劣化させることなくコアレス配線の層数の多層化を実現することができる、高歩留まり、高信頼性の半導体装置およびそれらの製造方法を提供する。
本発明の１つのアスペクト（側面）に係るコアレス配線基板は、積層された複数の配線層及び絶縁層と、前記配線層に設けられた配線と、前記絶縁層に設けられ前記絶縁層上下の前記配線を電気的に接続するビアと、を有し、第一の表面に第一の電極端子が、前記第一の表面の反対面に第二の電極端子が設けられ、前記第一の電極端子のパッドピッチが前記第二の電極端子のパッドピッチより狭ピッチであるコアレス配線基板において、前記第一の電極端子と前記第二の電極端子とが、前記配線または前記ビアの少なくとも一つを介して電気的に導通し、前記ビアまたは前記配線の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有することを特徴とする。
なお、本発明において、配線断面形状が異なるとは、最小配線幅と、配線間の最小ピッチと、配線の厚さのうち、少なくとも一つが異なるものを含むものとする。
また、本発明の他のアスペクトに係る半導体装置は、前記コアレス配線基板と、前記コアレス配線基板に接続された少なくとも一つの半導体素子を有することを特徴とする。
本発明のさらに他のアスペクトに係る半導体装置は、電極端子を表面に有する１以上の半導体素子と、前記半導体素子を内蔵するコアレス配線基板であって、積層された複数の配線層及び絶縁層と、前記配線層に設けられた配線と、前記絶縁層に設けられ前記絶縁層上下の前記配線を電気的に接続するビアと、を有し、表面に外部接続端子が設けられたコアレス配線基板と、を含む半導体装置であって、前記半導体素子は前記絶縁層に埋設され、前記外部接続端子と前記電極端子とが前記配線または前記ビアの少なくとも一つを介して電気的に導通し、前記絶縁層と前記配線層とが前記半導体素子の表裏に積層され、前記ビアまたは前記配線の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有することを特徴とする。
また、本発明の他のアスペクトに係るコアレス配線基板の製造方法は、支持体上に配線層と絶縁層とビアからなる配線体を形成する第一配線体形成工程と、前記配線体上にさらに配線層と絶縁層とビアとを形成し積層された新たな配線体を形成する第二配線体形成工程と、前記支持体を除去する工程と、を含むコアレス配線基板の製造方法であって、前記第二配線体形成工程を１回以上繰り返し、そのうち少なくとも１回の第二配線体形成工程は、当該工程で新たに形成する配線体によってできる配線断面形状、又は、ビア断面形状が当該工程実施前の工程によってできる配線体の配線断面形状、ビア断面形状とは異なる配線体を形成する工程であることを特徴とする。
また、本発明の他のアスペクトに係る半導体装置の製造方法は、前記製造方法により製造されたコアレス配線基板に半導体素子を搭載する工程を有することを特徴とする。
また、本発明の他のアスペクトに係る半導体装置の製造方法は、支持体上に、電極端子形成面を表にして半導体素子を搭載する工程と、前記半導体素子を覆う絶縁層を形成する工程と、前記電極端子と外部接続端子を電気的に接続するためのビアと配線層を形成する工程と、前記支持体を除去し半導体素子を内蔵した配線基板を形成する工程と、前記半導体素子を内蔵した配線基板の表裏に配線層を含むコアレス回路基板を形成する工程と、を有することを特徴とする。
本発明によれば、狭ピッチ、多ピンの半導体素子と接続するコアレス基板の多層化において、ビアまたは前記配線の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有するようにすることで、コアレス基板の高歩留まり化、高信頼性と低コストで簡易な製造方法を提供することができる。
特に、半導体素子と接続する電極付近の層から層単位で段階的にビア断面形状、配線断面形状を拡大すれば、各境界面での形状の大きな変化を小さく抑えることで、信号反射が減り、信号品質が改善される。
また、コアレス基板の中に半導体素子を内蔵することで、半導体素子内蔵基板の高歩留まり化、高信頼性と低コストで簡易な製造方法を提供することができる。
本発明の一実施形態のコアレス配線基板の断面図である。 本発明の一実施形態の半導体装置の断面図である。 本発明の別な実施形態の半導体装置の断面図である。 本発明のさらに別な実施形態の半導体装置の断面図である。 本発明の一実施形態のコアレス配線基板の製造方法を示す工程図である。 本発明の一実施形態の半導体装置の製造方法を示す工程図である。 本発明の別な実施形態の半導体装置の製造方法を示す工程図の前半である。 図７に示す工程図の後半である。 本発明のさらに別な実施形態の半導体装置の製造方法を示す工程図の前半である。 図９に示す工程図の後半である。 従来の多層配線基板の断面図である。 従来の電子部品内蔵型多層基板の断面図である。 本発明の実施形態１の変形例１によるコアレス配線基板の断面図である。 本発明の実施形態１の変形例２によるコアレス配線基板の断面図である。 本発明の実施形態１の変形例３によるコアレス配線基板の断面図である。
１１、１１Ａ コアレス配線基板
１２ 半導体装置
１３ 半導体素子
１４ 電極端子
１５ 絶縁層Ａ
１６ ビアＡ
１７ 配線Ａ（配線層）
１８、１８Ａ 絶縁層Ｂ
１９、１９Ａ ビアＢ
２０、２０Ａ 配線Ｂ（配線層）
２１、２１Ａ 絶縁層Ｃ
２２、２２Ａ ビアＣ
２３、２３Ａ 配線Ｃ（配線層、外部接続端子、第二の電極端子）
２４ ソルダーレジスト
２５ 支持体
２６ 接着層
３０ 金属ポスト（ビア）
３１ 回路基板
３２ ビアＤ
３３ 配線Ｄ
４１ 半田ボール
４２ アンダーフィル樹脂
１１５ 電気素子接続用パッド
１１７ 端子パッド
本発明の実施形態について、必要に応じて図面を参照して説明する。本発明の一実施形態のコアレス配線基板は、図１、図１３〜図１５を参照すると、積層された複数の配線層（１７、２０、２３）及び絶縁層（１５、１８、２１）と、配線層に設けられた配線（１７、２０、２３）と、絶縁層に設けられ絶縁層上下の配線（１７、２０、２３）を電気的に接続するビア（１６、１９、２２）と、を有し、第一の表面に第一の電極端子１４が、第一の表面の反対面に第二の電極端子２３が設けられ、第一の電極端子１４のパッドピッチが第二の電極端子２３のパッドピッチより狭ピッチであるコアレス配線基板１１において、第一の電極端子１４と第二の電極端子２３とが、配線またはビアの少なくとも一つを介して電気的に導通し、ビア（１６、１９、２２）または配線（１７、２０、２３）の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有する。上記のコアレス配線基板によれば、パッドピッチの違いや各層に求められる密度等の違いによって各層毎に好適な構成が得られる。
また、上記コアレス基板において、図１、図１４、図１５に示すように、ビア（１６、１９、２２）の断面形状が、第一の電極端子１４の最近接層１６で最も小さいものとすることができる。
また、上記コアレス基板において、図１、図１４、図１５に示すように、ビア（１６、１９、２２）の断面形状が、第一の電極端子１４の最近接層１６から第二の電極端子２３側の層へ向けて段階的に拡大しているものとすることができる。段階の数は必要に応じて増やすことができる。
また、上記コアレス基板において、図１、図１４、図１５に示すように、ビア（１６、１９、２２）の径及び高さが、第一の電極端子１４の最近接層１６から第二の電極端子２３側の層へ向けて段階的に拡大しているものとすることができる。
また、上記コアレス基板において、図１、図１４、図１５に示すように、第一の表面に接する絶縁層１５から第二の表面に接する絶縁層２１へ向けてビア(１６、１９、２２）の断面形状が略相似形状を保ちつつ１層毎に拡大しているものとすることができる。ビアの径に対するビアの高さの比率であるアスペクト比は、１前後であることが望ましい。特に、アスペクト比が３を超える場合は、ビア内への配線形成が困難になり、アスペクト比が０．３未満の場合は、絶縁層の厚さに対してビア径が大きすぎて配線の高密度化の妨げとなる。従って、アスペクト比を各層毎にできるだけ均一にするため、ビアの径を拡大する場合には、同時にビアの高さ（絶縁層の厚さ）も拡大することが望ましい。
また、上記コアレス基板において、図１、図１３、図１５に示すように、配線（１７、２０、２３）の断面形状が、第一の電極端子１４の最近接層１７で最も小さいこととすることができる。第一の電極端子１４に狭ピッチの電子部品を接続する場合であっても、最近接層１７の配線を狭ピッチ対応のものとすれば、最近接層１７の配線を用いて配線ピッチを広げることができるので、最近接層１７より第二の電極端子２３側のビア、配線は、断面形状を拡大し、緩いピッチのビア、配線を用いることができるので、低コスト、高信頼性のコアレス基板ができる。
また、上記コアレス基板において、図１、図１３、図１５に示すように、配線（１７、２０、２３）の断面形状が、第一の電極端子１４の最近接層１７から第二の電極端子２３側の層へ向けて段階的に拡大しているものとすることができる。
また、上記コアレス基板において、図１、図１３〜図１５に示すように、ビア(１６、１９、２２）は第一の電極端子１４側の径より第二の電極端子２３側の径が大きいビアとすることができる。特に、第一の電極端子１４側のビアより第二の電極端子２３側のビアの断面形状を拡大する場合に、ビア自体の形状も第二の電極端子２３側のビアの径を大きくすることにより、ビア境界面でのビア径の変化を抑制することができ、信号反射を減らし、信号品質を改善することができる。
また、上記コアレス基板において、図１、図１３〜図１５に示すように、複数の絶縁層（１５、１８、２１）のうち、絶縁材料が他の絶縁層（１５、１８、２１）と異なる絶縁層を有することができる。
さらに、本発明の別の実施形態である半導体装置は、図２を参照すると、コアレス配線基板３１と、コアレス配線基板３１に接続された少なくとも一つの半導体素子１３を有する。
本発明のさらに別な実施形態である半導体装置は、図３、図４を参照すると、電極端子１４を表面に有する１以上の半導体素子１３と、半導体素子１３を内蔵するコアレス配線基板３１であって、積層された複数の配線層（１７、２０、２３、３３）及び絶縁層（１５、１８、２１）と、配線層に設けられた配線（１７、２０、２３、３３）と、絶縁層（１５、１８、２１）に設けられ絶縁層上下の配線（１７、２０、２３、３３）を電気的に接続するビア（１６、１９、２２、３０、３２）と、を有し、表面に外部接続端子２３が設けられたコアレス配線基板３１と、を含む半導体装置１２であって、半導体素子１３は絶縁層１５に埋設され、外部接続端子２３と電極端子１４とが、配線（１７、２０、２３、３３）またはビア（１６、１９、２２、３０、３２）の少なくとも一つを介して電気的に導通し、絶縁層（１５、１８、２１）と配線層（１７、２０、２３、３３）とが半導体素子１３の表裏に積層され、ビア（１６、１９、２２、３０、３２）または配線（１７、２０、２３、３３）の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有する。
また、上記半導体装置において、図３、４に示すように、ビア（１６、１９、２２、３０、３２）の断面形状が、電極端子１４の最近接層で最も小さいこととすることができる。
また、上記半導体装置において、図３、４に示すように、ビアの断面形状が、電極端子１４の最近接層（１６、３０）から表裏の外部接続端子２３側の層へ向けて段階的に拡大しているものとすることができる。
また、上記半導体装置において、図３、４に示すように、電極端子１４の最近接層（１６、３０）から前記外部接続端子２３側の層へ向けて前記ビアの断面形状が略相似形状を保ちつつ１層毎に拡大しているものとすることができる。
また、上記半導体装置において、図３、４に示すように、配線（１７、２０、２３、３３）の断面形状が、電極端子１４の最近接層（１７、３３）で最も小さいこととすることができる。
また、上記半導体装置において、図３、４に示すように、配線断面形状が、電極端子１４の最近接層（１７、３３）から表裏の前記外部接続端子側の層２４へ向けて段階的に拡大しているものとすることができる。段階の数は必要に応じて増やすことができ、特に望ましくは、一層毎に徐々に拡大しているものとすることができる。
また、上記半導体装置において、図３、４に示すように、電極端子１４のピッチが前記外部接続端子２３のピッチより狭ピッチであるものとすることができる。
また、上記半導体装置において、図３、４に示すように、ビア（１６、１９、２２）は電極端子１４側の径より外部接続端子２３側の径が大きいビアとすることができる。
また、上記半導体装置において、図３、４を参照すると、複数の絶縁層（１５、１８、２１）のうち、絶縁材料が他の絶縁層（１５、１８、２１）と異なる絶縁層（１５、１８、２１）を有するものとすることができる。
また、上記半導体装置において、半導体素子の電極端子１４の表面を封止する絶縁層１５と半導体素子１３の側面を封止する絶縁層１５が異なるものとすることができる。図３、図４では絶縁層１５の領域を電極端子１４の表面と半導体素子１３の側面で分けていないが、周知の方法により、半導体素子側面部分まで絶縁膜を形成した後、条件を変えて電極の表面を覆うように絶縁膜を形成することにより、半導体素子の側面と表面で異なる絶縁膜を形成できる。
また、上記半導体装置において、図４に示すように、半導体素子１３の電極端子１４の表面に金属ポスト３０が設けられ、金属ポスト３０がビアとして機能するように構成することができる。
また、本発明のさらに別な実施形態のコアレス基板の製造方法は、図５に示すとおり、支持体２５上に配線層１７と絶縁層１５とビア１６からなる配線体を形成する第一配線体形成工程（工程終了時図５（ｂ））と、その配線体上にさらに配線層（２０）と絶縁層（１８）とビア（１９）とを形成し積層された新たな配線体を形成する第二配線体形成工程（工程終了時図５（ｃ））と、支持体（２５）を除去する工程（工程終了時図５（ｄ））と、を含み、第二配線体形成工程を１回以上繰り返し、そのうち少なくとも１回の第二配線体形成工程は、当該工程で新たに形成する配線体によってできる配線体の配線断面形状、又は、ビア断面形状が当該工程実施前の工程によってできる配線体の配線断面形状、ビア断面形状とは異なる配線体を形成する工程である。
この少なくとも１回の第二配線体形成工程は、当該工程実施前の工程によってできる配線断面形状、ビア断面形状より配線断面形状を拡大し、ビア断面形状を拡大するものとすることができる。さらに、全ての第二配線体形成工程において、配線断面形状を拡大し、ビア断面形状を拡大するものとすることができる。
また、本発明のさらに別な実施形態の半導体装置の製造方法は、図６に示すとおり、上記コアレス配線基板の製造方法により製造されたコアレス配線基板に半導体素子を搭載する工程（工程終了時図６（ｅ））を有する。
また、本発明のさらに別な実施形態の半導体装置の製造方法は、図７乃至図１０を参照すると、支持体２５上に、電極端子１４形成面を表にして半導体素子１３を搭載する工程（工程終了時図７（ｃ）、図９（ｃ））と、半導体素子１３を覆う絶縁層１５を形成する工程（工程終了時図７（ｄ）、図９（ｄ））と、電極端子１４と外部接続端子２３を電気的に接続するためのビア（１６、３０）と配線層１７を形成する工程（工程終了時図７（ｅ）、図１０（ｇ））と、支持体２５を除去し半導体素子１３を内蔵した配線基板を形成する工程（図８（ｆ）、図１０（ｈ））と、半導体素子１３を内蔵した配線基板の表裏に配線層（２０、２３）を含むコアレス回路基板（３１）を形成する工程（工程終了時図８（ｇ）、図１０（ｉ））と、を有する。
また、図９、１０に示す上記半導体装置の製造方法において、半導体素子１３が電極端子１４の表面に設けられた金属ポスト３０を有する半導体素子１３であって、電極端子１４と外部接続端子２３を電気的に接続するためのビア３０と配線層１７を形成する工程が、金属ポスト３０の表面が露出するように絶縁層１５の一部を除去する工程（工程終了時図９（ｆ））と、露出した金属ポスト３０と絶縁層１５との表面に配線層１７を形成する工程（工程終了時図１０（ｇ））とを含み、金属ポスト３０をビアとして機能させるものであってもよい。
また、図７、８または図９、１０に示す上記半導体装置の製造方法において、支持体２５を除去し半導体素子１３を内蔵した配線基板を形成する工程（工程終了時図８（ｆ）または図１０（ｈ））の前に、前記半導体素子１３を挟んで表裏を接続するビア３２を形成する工程（工程終了時図７（ｅ）または図１０（ｇ））をさらに含むことができる。
また、図７、８または図９、１０に示す上記半導体装置の製造方法において、支持体２５上に配線層３３を形成する工程（工程終了時図７（ｂ）または図９（ｂ））をさらに、含み、支持体２５上に半導体素子１３を搭載する工程（工程終了時図７（ｃ）または図９（ｃ））が、配線層３３が形成された支持体２５上に半導体素子１３を搭載する工程とすることができる。
以下、本発明の各実施形態について、図面を参照してさらに詳しく説明する。
[実施形態１]
図１は、実施形態１のコアレス配線基板の断面図である。図１に示すように、このコアレス配線基板は、コア層がない全層ビルドアップ層からなるコアレス基板で、半導体素子と接続する電極端子１４と外部接続端子である配線Ｃ（２３）とを電気的に接続する絶縁層Ａ（１５）、ビアＡ（１６）、配線Ａ（１７）、絶縁層Ｂ（１８）、ビアＢ（１９）、配線Ｂ（２０）、絶縁層Ｃ（２１）、ビアＣ（２２）が設けられている。図１では、層数が３層であるが、それに限るものではなく、複数層であれば何層でも構わない。本実施形態では、配線層３層、絶縁層３層とした。
また、図１では、電極端子１４と絶縁層Ａ（１５）は、略平面となっているが、電極端子１４が絶縁層Ａ（１５）よりも窪んでいても、突出していても構わない。電極端子１４と絶縁層Ａ（１５）が、略平面の場合、この面に他の配線基板または半導体装置と接続する際に、接続しやすくなる。電極端子１４が絶縁層Ａ（１５）の表面よりも窪んでいる場合、この面に半田ボール等を形成する際に、絶縁層Ａ（１５）がレジストとして機能し、窪み部分のみに半田ボール等を形成することができ、別途半田ボール形成のためのレジストパターンを設ける必要がなくなる。電極端子１４が絶縁層Ａ（１５）の表面よりも突出している場合、この面に他の配線基板又は半導体装置と接続する際の狭ピッチ化に対応することができる。また、図１では、外部接続端子２３が絶縁層Ｃ（２１）より突出しているが、電極端子１４と絶縁層Ａ（１５）の関係と同様に、外部接続端子２３は絶縁層Ｃ（２１）と略平面としてもよいし、絶縁層Ｃ（２１）より窪んでいてもよい。
また、図１では、ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）の順でビア断面形状が拡大し、配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）の順で配線断面形状が拡大し、電極端子１４と配線Ａ（１７）間の絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）の順で絶縁層が厚くなっている。ビア断面形状、配線断面形状は必要に応じて変えればよく、ビア断面形状、配線断面形状のいずれかがいずれかの層で異なっていればよい。
ビア断面形状とは、ビアのトップ径とボトム径と高さのことを示す。ビア断面形状の拡大とは、特に限定しない限り、それらのうち１以上が拡大しているだけでも構わない。ビア径が大きい方をビアのトップとし、ビア径が小さい方をビアのボトムとする。ビアのボトム側が狭ピッチな半導体素子との接続箇所となることが望ましい。中でも、半導体素子の近接層から、ビア断面形状が相似的に拡大していることが信号品質の点で望ましい。また、ビア径に対するビア高さのアスペクト比は１前後であることが望ましい。特に、アスペクト比が３を超える場合は、ビア内への配線形成が困難になる。電解めっきで銅配線をビア内に形成する場合、配線となるビア内への電解銅めっきの付き周りが悪くなり、断線不良が生じやすい。一方、アスペクト比が０．３未満となる場合は、絶縁層の厚さに対してビア径が大きくなりすぎ、配線の高密度化の妨げとなるため、望ましくない。また、絶縁層の厚さは、薄くしすぎると層間配線のショートが懸念されるため、限度を超えて薄くすることはできない。従って、各層のビアのアスペクト比をできるだけ均一に保つため、ビアの径を拡大する場合には、ビアの高さも相似形状を保ちつつ同時に拡大することが望ましい。
また、配線断面形状とは、最小配線幅、配線間の最小ピッチ、所謂、配線ルールと、配線の厚みのことを示し、それらのうち１以上が拡大しているだけで構わない。配線断面形状の拡大とは、配線ルールにおいては、狭ピッチ・狭幅から緩ピッチ・緩幅へ移行することを示し、配線厚においては、薄いものから厚いものへ移行することを示している。半導体素子の近接層から、配線断面形状が徐々に拡大していることが望ましい。
高歩留まりの半導体装置の実現のために望ましいのは、電極端子１４に近い層から徐々にビア断面形状、配線断面形状それぞれが大きくなり、それに伴い絶縁層が厚くなることである。つまり、電極端子１４の近接層から配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、ビア高さ、すなわち絶縁層の厚さは薄いものから厚いものへ移行することが望ましいが、それに限られるものではなく、必要に応じて変えればよい。
また、配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、ビア高さ（絶縁層厚）は薄いものから厚いものへ移行することで、配線基板１１の信頼性を向上させることができる。
絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、例えば、感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。
また、各絶縁層は、上記有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
高歩留まりの半導体装置の実現のために望ましいのは、最も微細なビア径・配線ルール、薄い絶縁層が求められる半導体素子側の電極端子の最近接層の絶縁層には感光性樹脂を採用し、その次の層にはＵＶ−ＹＡＧレーザーでビアが形成可能な非感光性樹脂を採用し、最も大きいビア径・最も緩い配線ルール、厚い絶縁層が求められる外部接続端子の近接層の絶縁材にはＣＯ２レーザーでビアが形成可能なガラスクロス等の補強材を含浸した非感光性樹脂を採用することが望ましい。このように各層で求められる配線ルール、ビア断面形状、絶縁層厚に適した絶縁材料・プロセスを適宜採用することで、高歩留まりだけでなく、低コストを実現できる。
また、各層で絶縁材料を変化させることで、様々な効果が期待できる。例えば、微細ビアが必要な層では低弾性の絶縁材を採用することで信頼性を向上させることができる。また、絶縁層が厚い層では高弾性率の絶縁材を採用することで半導体装置の低反り化が実現できる。本実施形態では、絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、非感光性樹脂のエポキシ樹脂を用いた。
配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）は、銅を用いた。
ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）は、銅を用いた。
各層の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。また、半導体素子やコンデンサ以外に、ディスクリート部品を設けても構わない。
本実施形態により、狭ピッチ、多ピンの半導体素子と接続するコアレス配線基板である配線基板の多層化において、配線基板の高歩留まり化、高信頼性化を実現する。また、半導体素子と接続する電極に近い層から徐々にビア断面形状、配線断面形状が大きくなり、それに伴い絶縁層が厚くなることで、各境界面での形状の大きな変化を小さく抑えることで、信号反射が減り、信号品質が改善される。
［実施形態１の変形例１］
図１３は、実施形態１の変形例１によるコアレス配線基板の断面図である。図１３は、図１と比べると、絶縁層Ｂ（１８Ａ）、絶縁層Ｃ（２１Ａ）の膜厚を絶縁層Ａ（１５）の膜厚とほぼ同一にして薄くしている。従って、コアレス配線基板全体の薄型化が可能である。ただし、配線Ｂ（２０）、配線Ｃ（２３）の配線断面形状は、図１と同様に配線Ａ（１７）より拡大させている。狭ピッチの第一の電極端子１４に対する最近接層である配線層１７をファンアウト層として配線を外側へ引き出し、配線層１７より第二の電極端子２３側の配線層は、ピッチを広げて配線できるようにしている。従って、第一の電極端子１４が狭ピッチであるにも係らず、第一の電極端子１４に対する最近接層である配線層１７以外の配線層の配線断面形状を拡大することができる。ちなみに、配線層１７の最小配線幅、最小配線間隔が１０μｍ、厚さが１０μｍであるのに対して、配線層２０、配線層２３の最小配線幅、最小配線間隔を５０μｍ以上、厚さを１５μｍ以上とすることができる。また、絶縁層の膜厚を薄くしているので、ビアＢ（１９）、ビアＣ（２２）のビア断面形状は、アスペクト比が崩れないようにビアＡ（１６）とほぼ同一形状にしている。この変形例によれば、コアレス配線基板の薄型化が可能であり、さらに、第一の電極端子１３の最近接層である配線層１７以外の配線層の配線断面形状を拡大できるので、低コストで製造できる。
なお、配線形成技術には、主にサブトラクティブ法とアディティブ法がある。サブトラクティブ法とは、基板全面に銅箔や銅めっきを施し、不要な部分を除去（エッチング）することで回路を形成する方法である。これに対して、アディティブ法とは、回路を形成したくない部分にレジストを形成し、レジストのない部分にめっきにより回路を形成する方法である。サブトラクティブ法とアディティブ法を比較すると、サブトラクティブ法はエッチングにより配線が形成されるため、エッチング時に発生するサイドエッチングという配線を細くする現象により微細配線の形成には向いていない。一方、アディティブ法はめっきにより配線が形成されるため、サイドエッチングが発生せず微細配線の形成に向いている。また、プロセスコストは、サブトラクティブ法の方が、アディティブ法よりも低コストである。従って、おおよそＬ／Ｓ＝５０／５０μｍ以上の配線はサブトラクティブ法が用いられ、それよりも微細な配線はアディティブ法が用いられる。
上述したように、第一の電極端子１４に対する最近接層の配線層１７をファンアウト層とすれば、配線層１７のみをアディティブ法により微細配線を形成し、配線層１７以外の配線層を低コストのサブトラクティブ法を用いて形成することもできる。
［実施形態１の変形例２］
図１４は、実施形態１の変形例２によるコアレス配線基板の断面図である。図１４は、図１と比べると、配線Ｂ（２０Ａ）、配線Ｃ（２３Ａ）の配線断面形状を配線Ａ（１７）とほぼ同一にしている。一般に、狭ピッチで微細な配線を形成するためには、高精度の配線形成工程が必要になるため、高コストになりやすい。しかし、配線層によって配線形成工程を変えない方が、安定して低コストで製造できる場合は、図１４のように全ての配線層の配線に微細な配線が可能な配線層を用いることもできる。なお、図１４では、配線Ｂ（２０Ａ）、配線Ｃ（２３Ａ）の配線抵抗が図１に比べて高くなるのを防ぐため、配線Ｂ（２０Ａ）、配線Ｃ（２３Ａ）の配線は、図１より配線幅を太くしている。ただし、設計ルール上の最小配線幅は、配線Ａ（１７）と同一である。また、配線Ｂ（２０Ａ）、配線Ｃ（２３Ａ）の最小配線間隔、配線の厚さは、配線Ａ（１７）と同一である。
［実施形態１の変形例３］
図１５は、実施形態１の変形例３によるコアレス配線基板の断面図である。図１５では、図１に対して、外部電極である配線Ｃ（２３）の面には、配線Ｃ（２３）の一部を露出させ残部を覆うように、ソルダーレジスト２４が形成されている。この変形例では、ソルダーレジスト２４の材料は、感光性レジストインクを用いた。ソルダーレジスト２４から開口した配線Ｃ（２３）の表面には、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成されていてもよい。この変形例では、厚み３μｍのニッケルおよび０．５μｍの金を順に積層した。なお、ソルダーレジスト２４は、片面だけでなく、両面に設けられても構わない。
［実施形態２］
図２は、実施形態２の半導体装置の断面図である。図２に示すように、この実施形態の半導体装置は、図１５に示すコアレス基板１１の電極端子１４上に半導体素子１３を搭載し、コアレス配線基板１１と半導体素子１３との電気的な接続を半田ボール４１で行っている。コアレス配線基板１１は、電極端子１４と外部接続端子である配線Ｃ（２３）とを電気的に接続する絶縁層Ａ（１５）、ビアＡ（１６）、配線Ａ（１７）、絶縁層Ｂ（１８）、ビアＢ（１９）、配線Ｂ（２０）、絶縁層Ｃ（２１）、ビアＣ（２２）、から構成されている。また、配線Ｃ（２３）の一部を開口するようにソルダーレジスト２４が設けられている。また、ソルダーレジスト２４は、片方だけでなく、両面に設けられていても構わない。図２では、層数が３層であるが、それに限るものではなく、複数層であれば何層でも構わない。本実施形態では、配線層３層、絶縁層３層とした。
また、図２では、ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）順でビア断面形状が拡大し、配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）の順で配線断面形状が拡大し、電極端子１４と配線Ａ（１７）間の絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）の順で絶縁層が厚くなっている。ビア断面形状、配線断面形状は必要に応じて変えればよく、ビア断面形状、配線断面形状のいずれかがいずれかの層で異なっているのであってもよい。また、絶縁層の材料、厚さも必要に応じて各層で変えればよい。
なお、第１の実施形態と同様に、ビア断面形状とは、ビアのトップ径とボトム径と高さのことを言う。ビア断面形状の拡大とは、特に限定しない限り、それらのうち１以上が拡大しているだけでも構わない。ビア径が大きい方をビアのトップとし、ビア径が小さい方をビアのボトムとする。ビアのボトム側が狭ピッチであるので、ボトム側が半導体素子との接続箇所となることが望ましい。すなわち図２に示すように、電極端子１４と絶縁層Ａ（１５）側に半導体素子を搭載することが望ましい。中でも、半導体素子の近接層から、ビア断面形状が相似的に拡大していることが信号品質の点で望ましい。
配線断面形状とは、最小配線幅（トップ径、ボトム径）、配線間の最小ピッチ、所謂、配線ルールと、配線の厚みのことを言い、それらのうち１以上が拡大しているだけで構わない。配線断面形状の拡大とは、配線ルールにおいては、狭ピッチ・狭幅から緩ピッチ・緩幅へ移行することを示し、配線厚においては、薄いものから厚いものへ移行することを示している。半導体素子の近接層から、配線断面形状が徐々に拡大していることが望ましい。
高歩留まりの半導体装置の実現のために望ましいのは、電極端子１４に近い層から徐々にビア断面形状、配線断面形状それぞれが大きくなり、それに伴い絶縁層が厚くなること、つまり、電極端子１４の近接層から配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、絶縁層（ビア高さ）は薄いものから厚いものへ移行することが望ましいが、それに限られるものではない。
また、配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、絶縁層（ビア高さ）は薄いものから厚いものへ移行することで、配線基板１１の信頼性を向上させることができる。
半導体素子１３は、厚さを狙いの半導体装置の厚さに応じて調整することができる。本実施形態では、半導体素子１３の厚みは３０〜５０μｍとした。図２では、半導体素子１３の数は、ひとつだが複数でも構わない。
また、図２では、半導体素子１３とコアレス配線基板１１との接続は、半田ボール４１を用いているが、ワイヤーボンディングを用いても構わない。また、チップ上とチップ外周をモールド樹脂で封止した構造でも構わない。
絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、例えば、感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。
また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
高歩留まりの半導体装置の実現のために望ましいのは、最も微細なビア径・配線ルール、薄い絶縁層が求められる半導体素子側の電極端子の最近接層の絶縁層には感光性樹脂を採用し、その次の層にはＵＶ−ＹＡＧレーザーでビアが形成可能な非感光性樹脂を採用し、最も大きいビア径・最も緩い配線ルール、厚い絶縁層が求められる外部接続端子の近接層の絶縁材にはＣＯ２レーザーでビアが形成可能なガラスクロス等の補強材を含浸した非感光性樹脂を採用することが望ましい。このように各層で求められる配線ルール、ビア断面形状、絶縁層厚に適した絶縁材料・プロセスを適宜採用することで、高歩留まりだけでなく、低コストを実現できる。
また、各層で絶縁材料を変化させることで、様々な効果が期待できる。例えば、微細ビアが必要な層では低弾性の絶縁材を採用することで信頼性を向上させることができる。また、絶縁層が厚い層では高弾性率の絶縁材を採用することで半導体装置の低反り化が実現できる。本実施形態では、絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、非感光性樹脂のエポキシ樹脂を用いた。
配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）は、銅を用いた。
ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）は、銅を用いた。
半導体装置１２の最上面には、外部電極である配線Ｃ（２３）の一部を露出させ残部を覆うように、ソルダーレジスト２４が形成されている。本実施形態では、ソルダーレジスト２４の材料は、感光性レジストインクを用いた。ソルダーレジスト２４から開口した配線Ｃ（２３）の表面は、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成されていてもよい。本実施形態では、厚み３μｍのニッケルおよび０．５μｍの金を順に積層した。
各層の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。また、半導体素子やコンデンサ以外に、ディスクリート部品を設けても構わない。
本実施形態により、狭ピッチ、多ピンの半導体素子を搭載した半導体装置において、半導体装置の高歩留まり化、高信頼性化を実現する。また、半導体素子が搭載された層から徐々にビア断面形状、配線断面形状が大きくなり、それに伴い絶縁層が厚くなることで、各境界面での形状の大きな変化を小さく抑えることで、信号反射が減り、信号品質が改善される。
［実施形態３］
図３は、実施形態３の半導体装置の断面図である。図３の半導体装置１２は、半導体素子１３の側面と電極端子１４を有する面の少なくとも一部が絶縁層Ａ（１５）に接しており、電極端子１４の表裏に、電極端子１４と半導体装置１２の外部接続端子である配線Ｃ（２３）とを電気的に接続するビアＡ（１６）、配線Ａ（１７）、絶縁層Ｂ（１８）、ビアＢ（１９）、配線Ｂ（２０）、絶縁層Ｃ（２１）、ビアＣ（２２）、ビアＤ（３２）、配線Ｄ（３３）が設けられている。また、配線Ｃ（２３）の一部を開口するようにソルダーレジスト２４が設けられている。
図３では、層数が半導体素子１３を挟んで表裏に３層であるが、それに限るものではなく、複数層であれば何層でも構わない。本実施形態では、表裏に配線層３層、絶縁層３層とした。また、図３では、ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）の順でビア断面形状が拡大し、配線Ａ（１７）（配線Ｄ（３３））、配線Ｂ（２０）、配線Ｃ（２３）の順で配線断面形状が拡大し、電極端子１４と配線Ａ（１７）間の絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）の順で絶縁層が厚くなっているが、ビア断面形状、配線断面形状のいずれかがいずれかの層で異なっていればよい。また、ビア径を拡大する場合には、ビア径の拡大につれて絶縁層を厚くすることが望ましい。
ビア断面形状とは、ビアのトップ径とボトム径と高さのことを言う。ビア断面形状の拡大とは、特に限定しない限り、それらのうち１以上が拡大しているだけでも構わない。ビア径が大きい方をビアのトップとし、ビア径が小さい方をビアのボトムとする。ビアのボトム側が狭ピッチな半導体素子との接続箇所となることが望ましい。中でも、半導体素子の近接層から、ビア断面形状が相似的に拡大していることが信号品質の点で望ましい。
配線断面形状とは、最小配線幅（トップ径、ボトム径）、配線間の最小ピッチ、所謂、配線ルールと、配線の厚みのことを言い、それらのうち１以上が拡大しているだけで構わない。配線断面形状の拡大とは、配線ルールにおいては、狭ピッチ・狭幅から緩ピッチ・緩幅へ移行することを示し、配線厚においては、薄いものから厚いものへ移行することを示している。半導体素子の近接層から、配線断面形状が徐々に拡大していることが望ましい。
高歩留まりの半導体装置の実現のために望ましいのは、半導体素子１３に近い層から徐々にビア断面形状、配線断面形状それぞれが大きくなり、それに伴い絶縁層が厚くなること、つまり、半導体素子１３の近接層から配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、絶縁層は薄いものから厚いものへ移行することが望ましいが、それに限られるものではない。
また、配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、絶縁層は薄いものから厚いものへ移行することで、半導体装置１２の信頼性を向上させることができる。
半導体素子１３は、厚さを狙いの半導体装置の厚さに応じて調整することができる。本実施形態では、半導体素子１３の厚みは３０〜５０μｍとした。図３では、半導体素子１３の数は、ひとつだが複数でも構わない。
絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、例えば、感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。
また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
高歩留まりの半導体装置の実現のために望ましいのは、最も微細なビア径・配線ルール、薄い絶縁層が求められる半導体素子側の電極端子の最近接層の絶縁材には感光性樹脂を採用し、その次の層にはＵＶ−ＹＡＧレーザーでビアが形成可能な非感光性樹脂を採用し、最も大きいビア径・最も緩い配線ルール、厚い絶縁層が求められる外部接続端子の近接層の絶縁材にはＣＯ２レーザーでビアが形成可能なガラスクロス等の補強材を含浸した非感光性樹脂を採用することが望ましい。このように各層で求められる配線ルール、ビア断面形状、絶縁層厚に適した絶縁材料・プロセスを適宜採用することで、高歩留まりだけでなく、低コストを実現できる。
また、各層で絶縁材料を変化させることで、様々な効果が期待できる。例えば、微細ビアが必要な層では低弾性の絶縁材を採用することで信頼性を向上させることができる。また、厚い絶縁層では高弾性率の絶縁材を採用することで半導体装置の低反り化が実現できる。本実施形態では、絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、非感光性樹脂のエポキシ樹脂を用いた。
配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）、配線Ｄ（３３）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）、配線Ｄ（３３）は、銅を用いた。
ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）、ビアＤ（３２）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、ビアＡ（１６）、ビアＢ（１９）、ビアＣ（２２）、ビアＤ（３２）は、銅を用いた。
半導体装置１２の最上面には、外部電極である配線Ｃ（２３）の一部を露出させ残部を覆うように、ソルダーレジスト２４が形成されている。本実施形態では、ソルダーレジスト２４の材料は、感光性レジストインクを用いた。ソルダーレジスト２４から開口した配線Ｃ（２３）の表面には、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成されていてもよい。本実施形態では、厚み３μｍのニッケルおよび０．５μｍの金を順に積層した。
各層の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。また、半導体素子やコンデンサ以外に、ディスクリート部品を設けても構わない。
また、半導体装置１２の半導体素子１３の電極端子１４面と半導体素子１３の側面の絶縁材を変化させ、半導体素子１３の側面に高剛性の絶縁材を用いても構わない。半導体素子１３の側面に高剛性の絶縁材を用いることで、半導体装置１２を低反り化させ信頼性を向上させることができる。
本実施形態により、狭ピッチ、多ピンの半導体素子を内蔵する半導体素子内蔵基板の多層化において、半導体素子内蔵基板の高歩留まり化、高信頼性化を実現する。また、半導体素子に近い層から徐々にビア断面形状、配線断面形状が大きくなり、それに伴い絶縁層が厚くなることで、各境界面での形状の大きな変化を小さく抑えることで、信号反射が減り、信号品質が改善される。さらに、半導体素子の両面に同じ構成のコアレス配線層が設けられているため、低反り化が実現される。また、本構造は、両面も外部接続端子があるため、他の半導体素子や電子部品を両面に搭載することもできる。
［実施形態４］
図４は、実施形態４の半導体装置の断面図である。図４の半導体装置１２は、半導体素子１３の側面と電極端子１４を有する面の少なくとも一部が絶縁層Ａ（１５）に接しており、電極端子１４上に金属ポスト３０が設けられ、電極端子１４の表裏に、電極端子１４と半導体装置１２の外部接続端子である配線Ｃ（２３）とを電気的に接続する配線Ａ（１７）、絶縁層Ｂ（１８）、ビアＢ（１９）、配線Ｂ（２０）、絶縁層Ｃ（２１）、ビアＣ（２２）、ビアＤ（３２）、配線Ｄ（３３）が設けられている。また、配線Ｃ（２３）の一部を開口するようにソルダーレジスト２４が設けられている。図４では、層数が半導体素子１３を挟んで表裏に３層であるが、それに限るものではなく、複数層であれば何層でも構わない。本実施形態では、表裏に配線層３層、絶縁層は３層とした。この実施形態４では、実施形態３のビアＡ（１６）が金属ポスト３０に置き換わっているが、この金属ポスト３０は、電極端子１４と配線Ａ（１７）とを接続するビアとして機能する。
また、図４では、金属ポスト３０、ビアＢ（１９）、ビアＣ（２２）の順でビア断面形状が拡大し、配線Ａ（１７）（配線Ｄ（３３））、配線Ｂ（２０）、配線Ｃ（２３）の順で配線断面形状が拡大し、電極端子１４と配線Ａ（１７）間の絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）の順で膜厚が厚くなっているが、ビア断面形状、配線断面形状のいずれか１以上が各層で異なっていればよい。
ビア断面形状とは、ビアのトップ径とボトム径と高さのことを示す。ビア断面形状の拡大とは、特に限定しない限り、それらのうち１以上が拡大しているだけでも構わない。ビア径が大きい方をビアのトップとし、ビア径が小さい方をビアのボトムとする。ビアのボトム側が狭ピッチな半導体素子との接続箇所となることが望ましい。中でも、半導体素子の近接層から、ビア断面形状が相似的に拡大していることが信号品質の点で望ましい。
配線断面形状とは、配線幅（トップ径、ボトム径）、配線間のピッチ、所謂、配線ルールと、配線の厚みのことを示し、それらのうち１以上が拡大しているだけで構わない。配線断面形状の拡大とは、配線ルールにおいては、狭ピッチ・狭幅から緩ピッチ・緩幅へ移行することを示し、配線厚においては、薄いものから厚いものへ移行することを示している。半導体素子の近接層から、配線断面形状が徐々に拡大していることが望ましい。
高歩留まりの半導体装置の実現のために望ましいのは、半導体素子１３に近い層から徐々にビア断面形状、配線断面形状それぞれが大きくなり、それに伴い絶縁層が厚くなること、つまり、半導体素子１３の近接層から配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、絶縁層は薄いものから厚いものへ移行することが望ましいが、それに限られるものではない。
また、配線ルールは狭ピッチ・狭幅から緩ピッチ・緩幅へ、ビア径は小径から大径へ、絶縁層は薄いものから厚いものへ移行することで、半導体装置１２の信頼性を向上させることができる。
半導体素子１３は、厚さを狙いの半導体装置の厚さに応じて調整することができる。本実施形態では、半導体素子１３の厚みは３０〜５０μｍとした。図４では、半導体素子１３の数は、ひとつだが複数でも構わない。
絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、例えば、感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。
また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
高歩留まりの半導体装置の実現のために望ましいのは、最も微細なビア径・配線ルール、薄い絶縁層が求められる半導体素子側の電極端子の最近接層の絶縁材には感光性樹脂を採用し、その次の層にはＵＶ−ＹＡＧレーザーでビアが形成可能な非感光性樹脂を採用し、最も大きいビア径・最も緩い配線ルール、厚い絶縁層が求められる外部接続端子の近接層の絶縁材にはＣＯ２レーザーでビアが形成可能なガラスクロス等の補強材を含浸した非感光性樹脂を採用することが望ましい。このように各層で求められる配線ルール、ビア断面形状、絶縁層厚に適した絶縁材料・プロセスを適宜採用することで、高歩留まりだけでなく、低コストを実現できる。
また、各層で絶縁材料を変化させることで、様々な効果が期待できる。例えば、微細ビアが必要な層では低弾性の絶縁材を採用することで信頼性を向上させることができる。また、厚い絶縁層では高弾性率の絶縁材を採用することで半導体装置の低反り化が実現できる。本実施形態では、絶縁層Ａ（１５）、絶縁層Ｂ（１８）、絶縁層Ｃ（２１）は、非感光性樹脂のエポキシ樹脂を用いた。
配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）、配線Ｄ（３３）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、配線Ａ（１７）、配線Ｂ（２０）、配線Ｃ（２３）、配線Ｄ（３３）は、銅を用いた。
ビアＢ（１９）、ビアＣ（２２）、ビアＤ（３２）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、ビアＢ（１９）、ビアＣ（２２）、ビアＤ（３２）は、銅を用いた。
半導体素子１３の最上面には、外部電極である配線Ｃ（２３）の一部を露出させ残部を覆うように、ソルダーレジスト２４が形成されている。本実施形態では、ソルダーレジスト２４の材料は、感光性レジストインクを用いた。ソルダーレジスト２４から開口した配線Ｃ（２３）の表面には、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成されていてもよい。本実施形態では、厚み３μｍのニッケルおよび０．５μｍの金を順に積層した。
各層の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。また、半導体素子やコンデンサ以外に、ディスクリート部品を設けても構わない。
また、半導体装置１２の半導体素子１３の電極端子１４面と半導体素子１３の側面の絶縁材を変化させ、半導体素子１３の側面に高剛性の絶縁材を用いても構わない。半導体素子１３の側面に高剛性の絶縁材を用いることで、半導体装置１２を低反り化させ信頼性を向上させることができる。
本実施形態により、狭ピッチ、多ピンの半導体素子を内蔵する半導体素子内蔵基板の多層化において、半導体素子内蔵基板の高歩留まり化、高信頼性化を実現する。また、半導体素子に近い層から徐々にビア断面形状、配線断面形状が大きくなり、それに伴い絶縁層が厚くなることで、各境界面での形状の大きな変化を小さく抑えることができ、信号反射が減り、信号品質が改善される。さらに、半導体素子の両面に同じ構成のコアレス配線層が設けられているため、低反り化が実現される。また、半導体素子１３の電極端子１４上に設けられた金属ポスト３０をビアとして用いることにより、電極端子１４と外部接続端子との電気的接続を行なうことで、絶縁層を設けた後に小径なビアホールを開口する必要がなくなるため、小径ビアによる接続不良、歩留まり劣化の影響がなくなり、高信頼性、高歩留まりの半導体装置１２が実現できる。また、本構造は、両面に外部接続端子があるため、他の半導体素子や電子部品を両面に搭載することもできる。
［実施形態５］
図５は、実施形態５のコアレス配線基板の製造方法を示す工程図である。本実施形態の製造方法により、実施形態１の変形例３（図１５）のコアレス配線基板を製造することができる。
先ず、図５（ａ）に示すとおり、支持体２５を用意する。支持体２５は、樹脂、金属、ガラス、シリコン等のいずれの材料又はそれらの組み合わせでも構わない。
次に、図５（ｂ）に示すとおり、支持体２５上に電極端子１４、絶縁層Ａ（１５）、ビアＡ（１６）、配線Ａ（１７）からなる配線体を形成する。
絶縁層Ａ（１５）は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
積層方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。本実施形態では、エポキシ樹脂を真空ラミネートで形成した。
絶縁層Ａ（１５）に後にビアＡ（１６）となる孔を形成する。孔は、絶縁層Ａ（１５）が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。絶縁層Ａ（１５）が非感光性の材料又は、感光性の材料でパターン解像度が低い材料を使用する場合、孔は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施形態では、レーザー加工法を用いた。次に、孔内に例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を充填させ、ビアＡ（１６）を形成する。充填方法は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、ビアとなる位置に予め通電用のポストを形成したあとに絶縁層を形成し、研磨等により絶縁層の表面を削って通電用ポストを露出させてビアを形成する方法でも構わない。
配線Ａ（１７）は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。配線Ａ（１７）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。
次に、図５（ｃ）に示すとおり、絶縁層Ｂ（１８）、ビアＢ（１９）、配線Ｂ（２０）、絶縁層Ｃ（２１）、ビアＣ（２２）、配線Ｃ（２３）、ソルダーレジスト２４を形成する。積層する層の配線断面形状、ビア断面形状、絶縁層厚は、図５（ｂ）の絶縁層Ａ（１５）、ビアＡ（１６）、配線Ａ（１７）よりも拡大又は厚くすることが望ましい。また、小径ビアや微細配線が必要な層では、ビア形成にはＵＶレーザーを用い、配線形成にはセミアディティブ法を用い、大径ビアや緩い幅、緩いピッチの配線で対応可能な層では、ビア形成には紫外線照射によるフォトビアやＣＯ２レーザーを用い、配線形成にはサブトラクティブ法を用いることが望ましい。このように、配線断面形状、ビア断面形状、絶縁層厚の変化により、用いる装置、プロセス、絶縁材を選別することで、多層化における歩留まりの向上と、低コストを実現することができる。本実施形態では、図５（ｃ）に示すように、層数を３層としたが、それに限るものではない。本実施形態では、半導体素子を接続する最近接層（１層目）でのビア形成、配線形成には、ＵＶレーザーとセミアディティブ法を用い、それ以降の層（２層目以降）ではＣＯ２レーザーとサブトラクティブ法を用いた。１層目のビア径はトップ２５μｍ、ボトム１５μｍ、Ｌ／Ｓは１０μｍ／１０μｍとした。２層目以降のビア径はトップ８０μｍ、ボトム７０μｍ、Ｌ／Ｓは５０μｍ／５０μｍとした。また、絶縁層厚は、１層目は２０μｍ程度、２層目以降は５０μｍとした。
次に、図５（ｄ）に示すとおり、支持体２５を除去する。
本実施形態をとることで、狭ピッチ、多ピンの半導体素子を接続するコアレス配線である配線基板１１が効率よく作製される。また、配線基板１１は、層数が増すにつれ、配線断面形状、ビア断面形状が拡大し、絶縁層厚が厚くなり、それに応じて適切な装置、プロセス、絶縁材を選択することにより、高歩留まり、高信頼性の配線基板１１が実現される。
［実施形態６］
図６は、実施形態６の半導体装置の製造方法を示す工程図である。本実施形態の図６（ａ）から（ｅ）に示す製造方法により、実施形態２（図２）の半導体装置を製造することができる。
先ず、図６（ａ）に示すとおり、支持体２５を用意する。支持体２５は、樹脂、金属、ガラス、シリコン等のいずれの材料又はそれらの組み合わせでも構わない。
次に、図６（ｂ）に示すとおり、支持体２５上に電極端子１４、絶縁層Ａ（１５）、ビアＡ（１６）、配線Ａ（１７）からなる配線体を形成する。
絶縁層Ａ（１５）は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
積層方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。本実施形態では、エポキシ樹脂を真空ラミネートで形成した。
次に、絶縁層Ａ（１５）のビアＡ（１６）を設ける位置に孔を形成する。孔は、絶縁層Ａ（１５）が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。絶縁層Ａ（１５）が非感光性の材料又は、感光性の材料でパターン解像度が低い材料を使用する場合、孔は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施形態では、レーザー加工法を用いた。次に、孔内に例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を充填させ、ビアＡ（１６）を形成する。充填方法は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、ビアとなる位置に予め通電用のポストを形成したあとに絶縁層を形成し、研磨等により絶縁層の表面を削って通電用ポストを露出させてビアを形成する方法でも構わない。
配線Ａ（１７）は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。配線Ａ（１７）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。
次に、図６（ｃ）に示すとおり、絶縁層Ｂ（１８）、ビアＢ（１９）、配線Ｂ（２０）、絶縁層Ｃ（２１）、ビアＣ（２２）、配線Ｃ（２３）、ソルダーレジスト２４を形成する。積層する層の配線断面形状、ビア断面形状、絶縁層厚は、図６（ｂ）の絶縁層Ａ（１５）、ビアＡ（１６）、配線Ａ（１７）よりも拡大又は厚くすることが望ましい。また、小径ビアや微細配線が必要な層では、ビア形成には紫外線照射によるフォトビアやＵＶレーザーを用い、配線形成にはセミアディティブ法を用い、大径ビアや緩い幅、緩いピッチの配線で対応可能な層では、ビア形成にはＣＯ２レーザーを用い、配線形成にはサブトラクティブ法を用いることが望ましい。このように、配線断面形状、ビア断面形状、絶縁層厚の変化により、用いる装置、プロセス、絶縁材を選別することで、多層化における歩留まりの向上と、低コストを実現することができる。本実施形態では、図６（ｃ）に示すように、層数を３層としたが、それに限るものではない。本実施形態では、半導体素子を接続する最近接層（１層目）でのビア形成、配線形成には、ＵＶレーザーとセミアディティブ法を用い、それ以降の層（２層目以降）ではＣＯ２レーザーとサブトラクティブ法を用いた。１層目のビア径はトップ２５μｍ、ボトム１５μｍ、Ｌ／Ｓは１０μｍ／１０μｍとした。２層目以降のビア径はトップ８０μｍ、ボトム７０μｍ、Ｌ／Ｓは５０μｍ／５０μｍとした。また、絶縁層厚は、１層目は２０μｍ程度、２層目以降は５０μｍとした。
次に、図６（ｄ）に示すとおり、支持体２５を除去する。
次に、図６（ｅ）に示すとおり、コアレス配線基板１１の電極端子１４上に半田ボール４１を介して半導体素子１３をフリップチップ接続する。その後、半田ボール４１が形成されているコアレス配線基板１１と半導体素子１３との間にアンダーフィル樹脂４２を充填する。アンダーフィル樹脂４２は、半導体素子１３との熱膨張率差を小さくして半田ボール４１が破断することを防止する目的で使用される。半田ボール４１が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂４２は必ずしも充填する必要はない。半田ボール４１は、半田材料からなる微小ボールで、めっき法、ボール転写、印刷法により形成される。半田ボール４１の材料は、鉛錫の共晶半田や鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂４２はエポキシ系の材料から構成され、半導体素子１３が半田ボール４１により接続された後で、充填される。また、図６（ｅ）では、フリップチップ接続による半導体素子１３の接続形態について記載したが、ワイヤーボンディングによる接続としても構わない。以上の工程により実施形態２の半導体装置（図２）を作製することができる。
また、半導体素子１３を覆うように樹脂モールドを形成しても構わない。樹脂モールドは、エポキシ系の材料にシリカフィラーを混ぜた材料からなり、搭載されている半導体素子１３と接続部分の配線を覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法、もしくは印刷法などで設けられる。
本実施形態をとることで、狭ピッチ、多ピンの半導体素子を搭載した半導体装置１２が効率よく作製される。また、半導体装置１２のコアレス配線基板１１の層数が増すにつれ、配線断面形状、ビア断面形状が拡大し、絶縁層が厚くなり、それに応じて適切な装置、プロセス、絶縁材を選択することにより、高歩留まり、高信頼性の半導体装置１２が実現される。
［実施形態７］
図７および図８は、本発明の実施形態７の半導体装置の製造方法を示す工程図である。図７（ａ）〜（ｅ）および図８（ｆ）、（ｇ）に示す製造方法により、実施形態３（図３）の半導体装置を製造することができる。
先ず、図７（ａ）に示すとおり、支持体２５を用意する。支持体２５は、樹脂、金属、ガラス、シリコン等のいずれの材料又はそれらの組み合わせでも構わない。支持体２５上には、半導体素子１３を搭載するための位置マークが設けられていることが好ましい。位置マークは、高精度に認識でき、位置マークとしての機能を果たしているのであれば、支持体２５上に金属を析出させても、ウェットエッチングや機械加工により窪みを設けても構わない。本実施形態では、支持体２５は厚さ０．５ｍｍの銅板とし、位置マークは支持体２５上に電解めっきによりニッケル（５μｍ）とした。
次に、図７（ｂ）上に配線Ｄ（３３）を形成する。
次に、図７（ｃ）に示すとおり、位置マークが設けられた支持体２５上に、半導体素子１３を電極端子１４が上面にくるように、所謂フェイスアップの状態で搭載する。本実施形態では、内蔵する半導体素子１３のパッドピッチは２０〜１５０μｍ、ピン数は１０００〜２０００ピンの狭ピッチ、多ピンの半導体素子１３とした。
次に、図７（ｄ）に示すとおり、半導体素子１３の電極端子１４面と側面が同時に覆われるように絶縁層Ａ（１５）を積層する。
絶縁層Ａ（１５）は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
積層方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。本実施形態では、エポキシ樹脂を真空ラミネートで形成した。
なお、図７（ｄ）では、半導体素子１３の電極端子１４面と側面を同一の絶縁層Ａ（１５）で覆っているが、半導体素子１３の電極端子面と側面を材質の異なる絶縁材で覆うこともできる。その場合は、たとえば、半導体素子１３の箇所を穴加工した絶縁材を半導体素子１３の側面に高さが略半導体素子１３と同一の高さになるように真空ラミネート法で形成する。その後で、材質の異なる絶縁層を半導体素子１３及び側面の絶縁層の上に真空ラミネート法で積層することができる。このようにすることで、半導体素子の電極端子面に微細加工が可能な絶縁材を用い、側面に剛性の高い絶縁材を用いることができる。
次に、図７（ｅ）に示すとおり、半導体素子１３上の電極端子１４と外部接続端子とを電気的に接続するために、ビアＡ（１６）、配線Ａ（１７）を形成する。
まず、絶縁層Ａ（１５）に後にビアＡ（１６）となる孔を形成する。孔は、絶縁層Ａ（１５）が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。絶縁層Ａ（１５）が非感光性の材料又は、感光性の材料でパターン解像度が低い材料を使用する場合、孔は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施形態では、レーザー加工法を用いた。次に、孔内に例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を充填させ、ビアＡ（１６）を形成する。充填方法は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、ビアとなる位置に予め通電用のポストを形成したあとに絶縁層を形成し、研磨等により絶縁層の表面を削って通電用ポストを露出させてビアを形成する方法でも構わない。
配線Ａ（１７）は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。配線Ａ（１７）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。
次に、図８（ｆ）に示すとおり、支持体２５を除去する。
次に、図８（ｇ）に示すとおり、半導体素子１３の表裏に絶縁層、配線、ビア形成の工程により回路基板を形成する。その際、積層する層の配線断面形状、ビア断面形状、絶縁層厚は徐々に、拡大又は厚くすることが望ましい。また、小径ビアや微細配線が必要な層では、ビア形成には紫外線照射によるフォトビアやＵＶレーザーを用い、配線形成にはセミアディティブ法を用い、大径ビアや緩い幅、緩いピッチの配線で対応可能な層では、ビア形成にはＣＯ２レーザーを用い、配線形成にはサブトラクティブ法を用いることが望ましい。このように、配線断面形状、ビア断面形状、絶縁層厚の変化により、用いる装置、プロセス、絶縁材を選別することで、多層化における歩留まりの向上と、低コストを実現することができる。本実施形態では、図８（ｇ）に示すように、表裏それぞれで層数を３層としたが、それに限るものではなく、層が半導体素子１３の表裏に設けられていればよい。また、本実施形態では、半導体素子の最近接層（１層目）でのビア形成、配線形成には、ＵＶレーザーとセミアディティブ法を用い、それ以降の層（２層目以降）ではＣＯ２レーザーとサブトラクティブ法を用いた。１層目のビア径はトップ２５μｍ、ボトム１５μｍ、Ｌ／Ｓは１０μｍ／１０μｍとした。２層目以降のビア径はトップ８０μｍ、ボトム７０μｍ、Ｌ／Ｓは５０μｍ／５０μｍとした。また、絶縁層厚は、１層目は２０μｍ程度、２層目以降は５０μｍとした。
次に、最上層の配線Ｃ（２３）上にソルダーレジスト２４のパターンを形成する。ソルダーレジスト２４は、半導体装置１２の表面回路保護と難燃性を発現するために形成される。材料は、エポキシ系、アクリル系、ウレタン系、ポリイミド系の有機材料からなり、必要に応じて無機材料や有機材料のフィラーが添加されていても構わない。また、半導体装置１２としてソルダーレジスト２４を設けなくても構わない。配線Ｃ（２３）のソルダーレジスト２４から開口した表面には、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成されていてもよい。本実施形態では、配線Ｃ（２３）の表面に厚み３μｍのニッケルおよび０．５μｍの金を順に積層した。
本実施形態をとることで、狭ピッチ、多ピンの半導体素子を内蔵し、複数層を有する半導体装置１２が効率よく作製される。また、半導体装置１２は、層数が増すにつれ、配線断面形状、ビア断面形状が拡大し、絶縁層が厚くなり、それに応じて適切な装置、プロセス、絶縁材を選択することにより、高歩留まり、高信頼性の半導体装置１２が実現される。
［実施形態８］
図９および図１０は、本発明の実施形態８の半導体装置の製造方法を示す工程図である。図９（ａ）〜（ｆ）および図１０（ｇ）〜（ｉ）に示す製造方法により、実施形態４（図４）の半導体装置を製造することができる。
先ず、図９（ａ）に示すとおり、支持体２５を用意する。支持体２５は、樹脂、金属、ガラス、シリコン等のいずれの材料又はそれらの組み合わせでも構わない。支持体２５上には、半導体素子１３を搭載するための位置マークが設けられていることが好ましい。位置マークは、高精度に認識でき、位置マークとしての機能を果たしているのであれば、支持体２５上に金属を析出させても、ウェットエッチングや機械加工により窪みを設けても構わない。本実施形態では、支持体２５は厚さ０．５ｍｍの銅板とし、位置マークは支持体２５上に電解めっきによりニッケル（５μｍ）とした。
次に、図９（ｂ）上に配線Ｄ（３３）を形成する。
次に、図９（ｃ）に示すとおり、位置マークが設けられた支持体２５上に、半導体素子１３を電極端子１４が上面にくるように、所謂フェイスアップの状態で搭載する。搭載される半導体素子１３の電極端子１４上には金属ポスト３０が設けられている。金属ポスト３０が後工程でビアとしての機能を果たすようになる。本実施形態では、内蔵する半導体素子１３のパッドピッチは２０〜１５０μｍ、ピン数は１０００〜２０００ピンの狭ピッチ、多ピンの半導体素子１３とした。金属ポストは銅ポストで口径は３０μｍ、高さは１５μｍとした。
次に、図９（ｄ）に示すとおり、半導体素子１３の電極端子１４面と側面が同時に覆われるように絶縁層Ａ（１５）を積層する。
絶縁層Ａ（１５）は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。また、各絶縁層には、有機材料以外にも、窒化ケイ素、チタン酸バリウム、窒化ホウ素、チタン酸ジルコン酸鉛、炭化ケイ素、ステアタイト、酸化亜鉛、などの酸化物系、水酸化物系、炭化物系、炭酸塩系、窒化物系、ハロゲン化物系、リン酸塩系のセラミックスおよび上記セラミックスやガラスなどをフィラーに含むコンポジット材料または、カーボンナノチューブ、ダイヤモンドライクカーボン、パリレンなどの材料を用いることもできる。
積層方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。本実施形態では、エポキシ樹脂を真空ラミネートで形成した。
なお、実施形態８でも、すでに実施形態７で説明した方法と同様な方法により半導体素子１３の金属ポスト形成面と側面とで材質の異なる絶縁材を用いることができる。
次に、図９（ｅ）に示すとおり、半導体素子１３の表裏を接続するためにビアＤ（３２）を形成する。
次に、図９（ｆ）に示すとおり、半導体素子１３の金属ポスト３０が露出するまで、絶縁層Ａ（１５）を除去する。除去方法は、研磨、研削、ウェットエッチング、ドライエッチング、バフ研磨等を用いる。本実施形態では、研削装置を用いた。
次に、図１０（ｇ）に示すとおり、半導体素子１３上の金属ポスト３０と外部接続端子とを電気的に接続するために、配線Ａ（１７）を形成する。このように、金属ポスト３０の表面を絶縁層Ａ（１５）から露出させることで、絶縁層Ａ（１５）に位置精度が要求される微細な孔を加工することなく、電極端子１４と配線Ａ（１７）とを接続するビアを設けることができる。これにより、狭ピッチなパッドピッチの半導体素子１３を内蔵するプロセスの歩留まりと信頼性が向上する。
配線Ａ（１７）は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。配線Ａ（１７）は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。
次に、図１０（ｈ）に示すとおり、支持体２５を除去する。
次に、図１０（ｉ）に示すとおり、半導体素子１３の表裏に絶縁層、配線、ビア形成の工程により回路基板を形成する。その際、積層する層の配線断面形状、ビア断面形状、絶縁層厚は徐々に、拡大又は厚くすることが望ましい。また、小径ビアや微細配線が必要な層では、ビア形成には紫外線照射によるフォトビアやＵＶレーザーを用い、配線形成にはセミアディティブ法を用い、大径ビアや緩い幅、緩いピッチの配線で対応可能な層では、ビア形成にはＣＯ２レーザーを用い、配線形成にはサブトラクティブ法を用いることが望ましい。このように、配線断面形状、ビア断面形状、絶縁層厚の変化により、用いる装置、プロセス、絶縁材を選別することで、多層化における歩留まりの向上と、低コストを実現することができる。本実施形態では、図１０（ｉ）に示すように、表裏それぞれで層数を３層としたが、それに限るものではなく、層が半導体素子１３の表裏に設けられていればよい。また、本実施形態では、半導体素子の最近接層（１層目）でのビア形成、配線形成には、ＵＶレーザーとセミアディティブ法を用い、それ以降の層（２層目以降）ではＣＯ２レーザーとサブトラクティブ法を用いた。１層目のビア径はトップ２５μｍ、ボトム１５μｍ、Ｌ／Ｓは１０μｍ／１０μｍとした。２層目以降のビア径はトップ８０μｍ、ボトム７０μｍ、Ｌ／Ｓは５０μｍ／５０μｍとした。また、絶縁層厚は、１層目は２０μｍ程度、２層目以降は５０μｍとした。
次に、最上層の配線Ｃ（２３）上にソルダーレジスト２４のパターンを形成する。ソルダーレジスト２４は、半導体装置１２の表面回路保護と難燃性を発現するために形成される。材料は、エポキシ系、アクリル系、ウレタン系、ポリイミド系の有機材料からなり、必要に応じて無機材料や有機材料のフィラーが添加されていても構わない。また、半導体装置１２としてソルダーレジスト２４を設けなくても構わない。配線Ｃ（２３）のソルダーレジスト２４から開口した表面には、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成されていてもよい。本実施形態では、配線Ｃ（２３）の表面に厚み３μｍのニッケルおよび０．５μｍの金を順に積層した。
本実施形態をとることで、狭ピッチ、多ピンの半導体素子を内蔵し、複数層を有する半導体装置１２が効率よく作製される。また、半導体装置１２は、層数が増すにつれ、配線断面形状、ビア断面形状が拡大し、絶縁層厚が厚くなり、それに応じて適切な装置、プロセス、絶縁材を選択することにより、高歩留まり、高信頼性の半導体装置１２が実現される。更に、半導体素子１３上にビアとして機能する金属ポスト３０が設けられているため、配線Ａ（１７）と電極端子１４の接続信頼性が向上し、二次実装信頼性が向上される。
以上、本発明を実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims (36)

  1. 積層された複数の配線層及び絶縁層と、
    前記配線層に設けられた配線と、
    前記絶縁層に設けられ前記絶縁層上下の前記配線を電気的に接続するビアと、
    を有し、第一の表面に第一の電極端子が、前記第一の表面の反対面に第二の電極端子が設けられ、前記第一の電極端子のパッドピッチが前記第二の電極端子のパッドピッチより狭ピッチであるコアレス配線基板において、
    前記第一の電極端子と前記第二の電極端子とが、前記配線または前記ビアの少なくとも一つを介して電気的に導通し、
    前記ビアまたは前記配線の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有することを特徴とするコアレス配線基板。
  2. 前記ビアの断面形状が、前記第一の電極端子の最近接層で最も小さいことを特徴とする請求項１に記載のコアレス配線基板。
  3. 前記ビアの断面形状が、前記第一の電極端子の最近接層から前記第二の電極端子側の層へ向けて段階的に拡大していることを特徴とする請求項１又は２に記載のコアレス配線基板。
  4. 前記ビアの径及び高さが、前記第一の電極端子の最近接層から前記第二の電極端子側の層へ向けて段階的に拡大していることを特徴とする請求項３に記載のコアレス配線基板。
  5. 前記第一の表面に接する絶縁層から前記第二の表面に接する絶縁層へ向けて前記ビアの断面形状が略相似形状を保ちつつ１層毎に拡大していることを特徴とする請求項４に記載のコアレス配線基板。
  6. 前記配線の断面形状が、前記第一の電極端子の最近接層で最も小さいことを特徴とする請求項１乃至５いずれか１項記載のコアレス配線基板。
  7. 前記配線の断面形状が、前記第一の電極端子の最近接層から前記第二の電極端子側の層へ向けて段階的に拡大していることを特徴とする請求項１乃至６いずれか１項記載のコアレス配線基板。
  8. 前記ビアは前記第一の電極端子側の径より前記第二の電極端子側の径が大きいビアであることを特徴とする請求項１乃至７いずれか１項記載のコアレス配線基板。
  9. 前記複数の絶縁層のうち、絶縁材料が他の絶縁層と異なる絶縁層を有することを特徴とする請求項１乃至８いずれか１項記載のコアレス配線基板。
  10. 前記絶縁層の弾性率が、前記第一の電極端子の最近接層から前記第二の電極端子側の層へ向けて段階的に高くなることを特徴とする請求項９に記載のコアレス配線基板。
  11. 前記第一の電極端子のパッドピッチが５μｍ以上２００μｍ以下であることを特徴とする請求項１乃至１０いずれか１項記載のコアレス配線基板。
  12. 請求項１乃至１１いずれか１項記載のコアレス配線基板と、前記コアレス配線基板の前記第一の電極端子に接続された少なくとも一つの半導体素子を有することを特徴とする半導体装置。
  13. 前記半導体素子が、低融点金属又は導電性樹脂のいずれかの材料により前記配線基板にフリップチップ接続されていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記半導体素子が、主に金を材料とするワイヤーにより前記配線基板にワイヤーボンディング接続されていることを特徴とする請求項１２に記載の半導体装置。
  15. 電極端子を表面に有する１以上の半導体素子と、
    前記半導体素子を内蔵するコアレス配線基板であって、積層された複数の配線層及び絶縁層と、
    前記配線層に設けられた配線と、
    前記絶縁層に設けられ前記絶縁層上下の前記配線を電気的に接続するビアと、
    を有し、表面に外部接続端子が設けられたコアレス配線基板と、
    を含む半導体装置であって、
    前記半導体素子は前記絶縁層に埋設され、
    前記外部接続端子と前記電極端子とが、前記配線または前記ビアの少なくとも一つを介して電気的に導通し、
    前記絶縁層と前記配線層とが前記半導体素子の表裏に積層され、
    前記ビアまたは前記配線の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有することを特徴とする半導体装置。
  16. 前記ビアの断面形状が、前記電極端子の最近接層で最も小さいことを特徴とする請求項１５に記載の半導体装置。
  17. 前記ビアの断面形状が、前記電極端子の最近接層から表裏の前記外部接続端子側の層へ向けて段階的に拡大していることを特徴とする請求項１５又は１６に記載の半導体装置。
  18. 前記電極端子の最近接層から前記外部接続端子側の層へ向けて前記ビアの断面形状が略相似形状を保ちつつ１層毎に拡大していることを特徴とする請求項１７に記載の半導体装置。
  19. 前記配線の断面形状が、前記電極端子の最近接層で最も小さいことを特徴とする請求項１５乃至１８いずれか１項記載の半導体装置。
  20. 前記配線の断面形状が、前記電極端子の最近接層から表裏の前記外部接続端子側の層へ向けて段階的に拡大していることを特徴とする請求項１５乃至１９いずれか１項記載の半導体装置。
  21. 前記電極端子のピッチが前記外部接続端子のピッチより狭ピッチであることを特徴とする請求項１５乃至２０いずれか１項記載の半導体装置。
  22. 前記ビアは前記電極端子側の径より前記外部接続端子側の径が大きいことを特徴とする請求項１５乃至２１いずれか１項記載の半導体装置。
  23. 前記複数の絶縁層のうち、絶縁材料が他の絶縁層と異なる絶縁層を有することを特徴とする請求項１５乃至２２いずれか１項記載の半導体装置。
  24. 前記半導体素子の前記電極端子の表面を封止する絶縁層と前記半導体素子の側面を封止する絶縁層が異なることを特徴とする請求項１５乃至２３いずれか１項記載の半導体装置。
  25. 前記絶縁層の弾性率が、前記電極端子の最近接層から表裏の前記外部接続端子側の層へ向けて段階的に高くなることを特徴とする請求項１５乃至２４いずれか１項記載の半導体装置。
  26. 前記電極端子のピッチが、５μｍ以上２００μｍ以下であることを特徴とする請求項１５乃至２５いずれか１項記載の半導体装置。
  27. 前記半導体素子の前記電極端子の表面に金属ポストが設けられ、前記金属ポストが前記ビアとして機能するように構成されていることを特徴とする請求項１５乃至２６いずれか１項記載の半導体装置。
  28. 支持体上に、配線層と絶縁層とビアからなる配線体を形成する第一配線体形成工程と、前記配線体上にさらに配線層と絶縁層とビアとを形成し積層された新たな配線体を形成する第二配線体形成工程と、
    前記支持体を除去する工程と、
    を含むコアレス配線基板の製造方法であって、
    前記第二配線体形成工程を１回以上繰り返し、そのうち少なくとも１回の第二配線体形成工程は、当該工程で新たに形成する配線体によってできる配線断面形状、又は、ビア断面形状が当該工程実施前の工程によってできる配線体の配線断面形状、ビア断面形状とは異なる配線体を形成する工程であることを特徴とするコアレス配線基板の製造方法。
  29. 前記第二配線体形成工程を１回以上繰り返し、そのうち少なくとも１回の第二配線体形成工程は、当該工程で新たに形成する配線体によってできる配線断面形状、及び、ビア断面形状が当該工程実施前の工程によってできる配線体の配線断面形状、ビア断面形状とは異なる配線体を形成する工程であることを特徴とする請求項２８記載のコアレス配線基板の製造方法。
  30. 請求項２８又は２９記載の方法により製造されたコアレス配線基板に半導体素子を搭載する工程を有することを特徴とする半導体装置の製造方法。
  31. 前記半導体素子と前記コアレス配線基板との接続がワイヤーボンディング接続であることを特徴とする請求項３０記載の半導体装置の製造方法。
  32. 前記半導体素子と前記コアレス配線基板との接続がフリップチップ接続であることを特徴とする請求項３０記載の半導体装置の製造方法。
  33. 支持体上に、電極端子形成面を表にして半導体素子を搭載する工程と、前記半導体素子を覆う絶縁層を形成する工程と、前記電極端子と外部接続端子を電気的に接続するためのビアと配線層を形成する工程と、前記支持体を除去し半導体素子を内蔵した配線基板を形成する工程と、前記半導体素子を内蔵した配線基板の表裏に配線層を含むコアレス回路基板を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  34. 前記半導体素子が前記電極端子の表面に設けられた金属ポストを有する半導体素子であって、前記電極端子と外部接続端子を電気的に接続するためのビアと配線層を形成する工程が、前記金属ポストの表面が露出するように前記絶縁層の一部を除去する工程と、前記露出した金属ポストと前記絶縁層との表面に配線層を形成する工程とを含み、前記金属ポストをビアとして機能させることを特徴とする請求項３３記載の半導体装置の製造方法。
  35. 前記支持体を除去し半導体素子を内蔵した配線基板を形成する工程の前に、前記半導体素子を挟んで表裏を接続するビアを形成する工程をさらに含む請求項３３又は３４記載の半導体装置の製造方法。
  36. 前記支持体上に配線層を形成する工程をさらに含み、前記支持体上に半導体素子を搭載する工程が、前記配線層が形成された支持体上に半導体素子を搭載する工程であることを特徴とする請求項３３乃至３５いずれか１項記載の半導体装置の製造方法。
JP2010521727A 2008-07-23 2009-07-23 コアレス配線基板、半導体装置及びそれらの製造方法 Expired - Fee Related JP5510323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010521727A JP5510323B2 (ja) 2008-07-23 2009-07-23 コアレス配線基板、半導体装置及びそれらの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008190101 2008-07-23
JP2008190101 2008-07-23
JP2010521727A JP5510323B2 (ja) 2008-07-23 2009-07-23 コアレス配線基板、半導体装置及びそれらの製造方法
PCT/JP2009/063155 WO2010010910A1 (ja) 2008-07-23 2009-07-23 コアレス配線基板、半導体装置及びそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013167339A Division JP2013236105A (ja) 2008-07-23 2013-08-12 コアレス配線基板、半導体装置及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2010010910A1 true JPWO2010010910A1 (ja) 2012-01-05
JP5510323B2 JP5510323B2 (ja) 2014-06-04

Family

ID=41570370

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010521727A Expired - Fee Related JP5510323B2 (ja) 2008-07-23 2009-07-23 コアレス配線基板、半導体装置及びそれらの製造方法
JP2013167339A Pending JP2013236105A (ja) 2008-07-23 2013-08-12 コアレス配線基板、半導体装置及びそれらの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013167339A Pending JP2013236105A (ja) 2008-07-23 2013-08-12 コアレス配線基板、半導体装置及びそれらの製造方法

Country Status (3)

Country Link
JP (2) JP5510323B2 (ja)
TW (1) TWI401000B (ja)
WO (1) WO2010010910A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011108308A1 (ja) * 2010-03-04 2013-06-24 日本電気株式会社 半導体素子内蔵配線基板
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US9153507B2 (en) 2012-01-31 2015-10-06 Broadcom Corporation Semiconductor package with improved testability
JP2013206937A (ja) * 2012-03-27 2013-10-07 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5261756B1 (ja) * 2012-03-30 2013-08-14 株式会社フジクラ 多層配線基板
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP6320681B2 (ja) * 2013-03-29 2018-05-09 ローム株式会社 半導体装置
CN105766069B (zh) 2013-11-20 2019-04-16 株式会社村田制作所 多层布线基板及具备该多层布线基板的探针卡
JP6378616B2 (ja) * 2014-11-12 2018-08-22 イビデン株式会社 電子部品内蔵プリント配線板
JP6694153B2 (ja) * 2015-09-24 2020-05-13 東芝ライテック株式会社 発光装置、および照明装置
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101982044B1 (ko) 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP6989632B2 (ja) * 2016-09-21 2022-01-05 株式会社東芝 半導体装置
KR20180061913A (ko) 2016-11-30 2018-06-08 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 전자부품 내장 인쇄회로기판의 제조방법
JP6904055B2 (ja) * 2017-05-19 2021-07-14 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
CN111095536A (zh) * 2017-09-11 2020-05-01 莱新科技股份有限公司 电子电路装置和电子电路装置的制造方法
KR101942744B1 (ko) * 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7371882B2 (ja) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
WO2020230442A1 (ja) 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2008159973A (ja) * 2006-12-26 2008-07-10 Nec Corp 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板

Also Published As

Publication number Publication date
JP5510323B2 (ja) 2014-06-04
TW201021640A (en) 2010-06-01
TWI401000B (zh) 2013-07-01
WO2010010910A1 (ja) 2010-01-28
JP2013236105A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
JP5378380B2 (ja) 半導体装置及びその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5267987B2 (ja) 半導体装置およびその製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
US8710669B2 (en) Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP4452222B2 (ja) 多層配線基板及びその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
US20110157763A1 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP5548855B2 (ja) 配線基板及びその製造方法
US20090001604A1 (en) Semiconductor Package and Method for Producing Same
JP5310103B2 (ja) 半導体装置及びその製造方法
WO2010101167A1 (ja) 半導体装置及びその製造方法
JP2019080032A (ja) 多層プリント回路基板
KR102449368B1 (ko) 다층 인쇄회로기판
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP4812287B2 (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5510323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees