JPWO2009102033A1 - エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子 - Google Patents

エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子 Download PDF

Info

Publication number
JPWO2009102033A1
JPWO2009102033A1 JP2009553469A JP2009553469A JPWO2009102033A1 JP WO2009102033 A1 JPWO2009102033 A1 JP WO2009102033A1 JP 2009553469 A JP2009553469 A JP 2009553469A JP 2009553469 A JP2009553469 A JP 2009553469A JP WO2009102033 A1 JPWO2009102033 A1 JP WO2009102033A1
Authority
JP
Japan
Prior art keywords
gan
epitaxial growth
based semiconductor
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009553469A
Other languages
English (en)
Other versions
JP5532930B2 (ja
Inventor
岡川　広明
広明 岡川
工藤　広光
広光 工藤
輝久 中井
輝久 中井
金　成珍
成珍 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2009553469A priority Critical patent/JP5532930B2/ja
Publication of JPWO2009102033A1 publication Critical patent/JPWO2009102033A1/ja
Application granted granted Critical
Publication of JP5532930B2 publication Critical patent/JP5532930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明のエピタキシャル成長用基板は、ＧａＮ系半導体とは異なる材料からなる単結晶部を少なくとも表層部分に備え、エピタキシャル成長用表面として、それぞれが３個の最近接する他の凸部を１２０度ずつ異なる方向に有するよう配列された複数の凸部と、それぞれが６個の上記凸部により包囲された複数の成長スペースと、からなる凹凸面を有し、上記単結晶部が少なくとも上記成長スペースに露出しており、それによって上記成長スペースからｃ軸配向したＧａＮ系半導体結晶が成長可能となっている。

Description

本発明は、ｃ軸配向したＧａＮ系半導体結晶からなるＧａＮ系半導体膜の製造に適したエピタキシャル成長用基板に関し、とりわけ、エピタキシャル成長用表面が凹凸面であるエピタキシャル成長用基板に関する。
本発明は、また、かかるエピタキシャル成長用基板を用いたＧａＮ系半導体膜の製造方法、それにより得られるＧａＮ系半導体膜、および、該ＧａＮ系半導体膜を用いたＧａＮ系半導体発光素子の製造方法に関する。
本発明は、また、上記エピタキシャル成長用基板を含むＧａＮ系半導体発光素子に関する。
ＧａＮ系半導体は、一般式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。基板上にＧａＮ系半導体からなるｐｎ接合型の発光素子構造を形成してなる、ＬＥＤ（発光ダイオード）やＬＤ（レーザダイオード）などのＧａＮ系半導体発光素子が実用化されており、ディスプレイ装置や照明装置のための光源として普及しつつある。
ＧａＮ系半導体発光素子のうち、ＬＤの製造には主にＧａＮ単結晶基板が用いられている一方、ＬＥＤの製造には主にサファイア単結晶基板が用いられている。ＧａＮやサファイアからなる単結晶基板上には各種の配向性を有するＧａＮ系半導体結晶をエピタキシャル成長させ得るが、現在実用化されているＧａＮ系半導体発光素子で用いられているのはｃ軸配向したＧａＮ系半導体結晶である。サファイア単結晶基板にはｃ面基板、ａ面基板、ｒ面基板などがあるが、ｃ軸配向したＧａＮ系半導体結晶の製造にはｃ面基板が適している。なお、ｃ面基板と称される基板がｃ面から僅かに傾斜した表面を有する基板（いわゆるオフ角が付与された基板）を含むことは、今日においては、当該技術分野における当業者間の共通認識となっている（ａ面基板、ｒ面基板などにおいても同様である）。
ｃ面サファイア基板上にエピタキシャル成長したＧａＮ系半導体結晶は、格子不整合に起因する転位欠陥を高密度に含むものとなる。この問題を解決する方法のひとつとして、基板表面をエッチングなどの方法により加工して凹凸面とすることにより、ＧａＮ系半導体結晶のラテラル成長モードを発生させるエピタキシャル成長技術（ＬＥＰＳ；Lateral Epitaxy on a Patterned Substrate）が開発されている（特許文献１、特許文献２）。また、半導体結晶を成長させるための表面を凹凸面としたサファイア基板（以下「サファイア加工基板（Patterned Sapphire Substrate）」ともいう。）を用いてＧａＮ系半導体発光素子を形成すると、転位欠陥の低減効果とは別に、光取り出し効率が高くなるという効果が得られることが分っている（特許文献３）。
国際公開第２０００／５５８９３号パンフレット 国際公開第２００２／２３６０４号パンフレット 国際公開第２００２／７５８２１号パンフレット
ＧａＮ系半導体発光素子に対しては、その用途の拡大とともに、発光効率の更なる向上が求められている。このことは、サファイア単結晶基板やシリコン単結晶基板のような安価な基板を用いた汎用品においても例外ではない。発光効率を高めるには、発光素子を構成するＧａＮ系半導体結晶、とりわけ、発光部を構成するＧａＮ系半導体結晶に含まれる結晶欠陥の密度をより低くする必要がある。また、発光素子内部で発生する光がより効率よく素子外部に取り出されるようにすること、つまり、光取出し効率を高めることも重要である。
本発明はこのような背景の下になされたものであり、その主たる目的は、ＧａＮ系半導体発光素子の発光効率の改善に寄与し得る、新規な凹凸面パターンを備えたエピタキシャル成長用基板を提供することである。
GaN系半導体とは異なる材料からなる基板上にｃ軸配向したＧａＮ系半導体結晶をエピタキシャル成長させる場合、ｃ軸に直交する方向の成長（ラテラル成長）に対してｃ軸方向の成長が適度に優勢となる成長条件を用いると、成長の初期において＜１−１０１＞面などの傾斜した側面（ファセット）を備えた微細な三次元結晶が基板の表面に無数に形成される。この三次元結晶が更に成長すると、やがて三次元結晶同士が出会い、合体が起こる。このとき、成長モードの変化が発生し、結晶の成長面が二次元化（平坦化）するが、それに伴って結晶内部をｃ軸方向に伝播していた転位線がラテラル方向に曲げられる。その結果、最終的に得られる膜の表面に達する貫通転位の密度が減少することになる。このような成長条件は、成長パラメータ（キャリアガス種、成長圧力、成長温度、など）の最適化のための通常の試行錯誤により見出すことができる。
ところで、上記成長条件を用いたとしても、エピタキシャル成長用表面が平坦面である基板上では三次元結晶同士の合体が加速度的に進行するために、成長面の二次元化が短時間のうちに完了してしまい、上記メカニズムによる転位低減が十分に起こらない。一方、エピタキシャル成長用表面を凹凸面とした基板、すなわち、結晶が成長可能な領域を段差により空間的に分離させた基板上では、各領域に成長する三次元結晶同士の合体が阻害されるために成長面の二次元化が遅くなり、その結果、上記メカニズムによる転位低減効果が長時間にわたり持続する。
本発明は、エピタキシャル成長用表面を凹凸面とした基板にて得られる上記の転位低減効果が、凹凸面のパターンを工夫することによって更に増強されるという知見が得られたことに基づきなされたものである。
本発明によれば次の構成を有するエピタキシャル成長用基板が提供される：
ＧａＮ系半導体とは異なる材料からなる単結晶部を少なくとも表層部分に備え、
エピタキシャル成長用表面として、それぞれが３個の最近接する他の凸部を１２０度ずつ異なる方向に有するよう配列された複数の凸部と、それぞれが６個の上記凸部により包囲された複数の成長スペースと、からなる凹凸面を有し、
上記単結晶部が少なくとも上記成長スペースに露出しており、それによって上記成長スペースからｃ軸配向したＧａＮ系半導体結晶が成長可能となっている、
エピタキシャル成長用基板。
本発明に係る上記エピタキシャル成長用基板の第一の特徴は、６個の凸部により包囲された成長スペース（凹部の底面に相当）がエピタキシャル成長用表面に設けられ、このスペースからｃ軸配向のＧａＮ系半導体結晶が成長可能となっていることである。上記凸部はそれぞれが３個の最近接する他の凸部を１２０度ずつ異なる方向に有するよう二次元配列されているので、上記成長スペースの形状は正六角形またはそれに近い形状である。そのため、ラテラル成長に対してｃ軸方向の成長が適度に優勢となる成長条件にてこの基板上にＧａＮ系半導体結晶を成長させると、成長スペースのそれぞれに、成長スペースのサイズにフィットした六角錘状あるいは六角錘台状の三次元結晶が形成されることになる。このような形状の結晶は体積に対する側面の面積の比率が大きいので、結晶の成長面が二次元化する際に高い転位低減効果が発生する。なぜなら、この成長モード変化に伴って伝播方向を変えるのは、三次元結晶が形成される過程でその側面に到達した転位線であるためである。
本発明に係る上記エピタキシャル成長用基板の第二の特徴は、上記成長スペースの配置が最密となるように、エピタキシャル成長用表面の凹凸パターンを定めている点である。それによって、上記成長条件を用いたときにエピタキシャル成長用表面上に形成される六角錐状あるいは六角錘台状の結晶の密度が最大となるので、結晶の成長面が二次元化する際に発生する転位低減効果も最大となる。
一方、凸部上においてもエピタキシャル成長が許容されるよう、凸部にも単結晶部を露出させることができるが、凸部上では結晶の取り得る形状の制約が小さいので、GaN系半導体結晶は自発的にエネルギー的に安定な角錐状または角錘台状を呈する傾向を示す。
本発明に係る上記エピタキシャル成長用基板では、上記の通り、６個の凸部により包囲された成長スペースを最密配置するが、このことは、エピタキシャル成長用表面において凹部と凸部との境界である段差の密度を最大化することでもある。段差では光の散乱や乱反射が起こることから、このエピタキシャル成長用基板を含んで構成されるGaN系半導体発光素子は、光取り出し効率に優れたものとなる。
上記成長スペースの好ましい形状は正六角形である。ｃ軸配向のＧａＮ系半導体結晶が三次元成長するときに、エネルギー的に安定な形状として取り易い形状が六角錐形状や六角錘台形状だからである。成長スペースを正六角形とすると、この成長スペースの形状にフィットした六角錐形状または六角錘台形状のGaN系半導体結晶が安定的に形成されるために、結晶の成長面の二次元化が最も遅くなる。よって、上記メカニズムによる転位低減効果が最も長く持続することになる。
なお、上記成長スペースの形状が正六角形であるとき、基板表面を平面視したときに凸部と成長スペースとがなすパターンはかごめパターンとなる。
一実施形態では、上記凹凸面が、正六角形の開口部を設けたかごめパターンのエッチングマスクを用いて、単結晶部をドライエッチ加工することにより形成されたものであってもよい。加工条件によっては、かごめパターンのエッチングマスクを用いたとしても、加工中にエッチングマスクが変形することにより、形成される凹凸面のパターンが理想的なかごめパターンから外れる場合がある。
本発明に係る上記エピタキシャル成長用基板において、上記単結晶部は基板の表層部分にのみ存在するものであってもよい。また、本発明に係る上記エピタキシャル成長用基板は、全体がひとつの単結晶からなる単結晶基板であってもよい。好ましい実施形態では、上記エピタキシャル成長用基板は、ドライエッチ加工により表面が凹凸面とされた単結晶サファイア基板、とりわけ、ｃ面サファイア基板である。
ｃ軸配向のＧａＮ系半導体結晶が六角錘形状または六角錘台形状に成長する場合、その側面はｒ面となり易い（側面がｒ面となる成長条件のウィンドウが、側面が他の面となる成長条件のウィンドウよりも広いともいえる）。そのために、エピタキシャル成長用基板の好ましい実施形態では、隣接する２つの上記成長スペースの中心同士を結ぶ直線が、成長スペースから成長するｃ軸配向のＧａＮ系半導体結晶のａ軸に平行となるように構成する。このように構成すると、ｒ面を側面とする六角錘形状または六角錘台形状の結晶が形成されたときに、結晶の形状が成長スペースの形状にフィットするからである。
本発明に係る上記エピタキシャル成長用基板において、エピタキシャル成長用表面に設けられる凸部の表面は、ＧａＮ系半導体結晶が成長し得ない表面であってもよい。例えば、凸部の表面は、ＥＬＯ（Epitaxial Lateral Overgrowth）法において成長マスクに用いられる材料である非晶質の酸化ケイ素、窒化ケイ素で形成されていてもよい。あるいは、凸部の表面にはアンチサーファクタント物質が吸着していてもよい。凸部の表面を外側に膨らんだ曲面とすることにより、該表面上でのＧａＮ系半導体結晶の成長が抑制される場合もある。
本発明のエピタキシャル成長用基板を用いることにより、発光素子に適した、転位密度の低い高品質なＧａＮ系半導体膜を形成することができる。
また、本発明のエピタキシャル成長用基板を含むように構成したＧａＮ系半導体発光素子は、光取り出し効率が高く、発光出力に優れたものとなるので、照明などの高出力が要求される用途に好ましく使用することができる。
実施例に係るエピタキシャル成長用基板を作製する際にエッチングマスクとして用いたフォトレジスト膜のパターンを説明するための図である。 実施例に係るエピタキシャル成長用基板の凹凸面を真上の方向から観察したＳＥＭ像である。 実施例に係るエピタキシャル成長用基板上におけるＧａＮ結晶の成長の様子を示すＳＥＭ像である。 実施例に係るエピタキシャル成長用基板上におけるＧａＮ結晶の成長の様子を示すＳＥＭ像である。 実施例に係るエピタキシャル成長用基板上に形成したＧａＮ系半導体からなるエピタキシャル層の断面ＳＥＭ像である。 実施例に係るエピタキシャル成長用基板上に形成したＧａＮ系半導体からなるエピタキシャル層の断面のカソードルミネッセンス像である。 実施例に係るエピタキシャル成長用基板上に形成したＧａＮ系半導体からなるエピタキシャル層の表面のカソードルミネッセンス像である。 本発明の一実施形態に係るエピタキシャル成長用基板の構造を示す図であり、図８（a）は平面図、図８（ｂ）は図８（a）のX-Y線の位置における断面図である。 エピタキシャル成長用表面における凸部の配列を説明するための図である。 本発明の一実施形態に係るエピタキシャル成長用基板の構造を示す平面図である。 本発明の一実施形態に係るエピタキシャル成長用基板の構造を示す平面図である。 本発明の一実施形態に係るＧａＮ系半導体発光素子の構造を示す断面図である。
符号の説明
１ エピタキシャル成長用基板
２ ＧａＮ系半導体発光素子
１１ 凸部
１２ 成長スペース
２１ エピタキシャル成長用基板
２２ アンドープ層
２３ ｎ型コンタクト層
２４ ｎ型クラッド層
２５ 活性層
２６ ｐ型クラッド層
２７ ｐ型コンタクト層
２８ 正側電極
（エピタキシャル成長用基板）
図８に本発明の一実施形態に係るエピタキシャル成長用基板の構造を示す。図８（a）は基板のエピタキシャル成長用表面を真上の方向から見た平面図、図８（ｂ）は図８（a）のX-Y線の位置における断面図である。
エピタキシャル成長用基板１は、表層部分にＧａＮ系半導体とは異なる材料からなる単結晶部１ａを備えており、凹凸面とされたエピタキシャル成長用表面には、複数の凸部１１が配列されているとともに、それぞれが６個の凸部１１に包囲された複数の成長スペース１２が設けられている。凸部１１の配列を図９を用いて説明すると、いずれの凸部１１も、図９の凸部１１０のように３個の最近接する他の凸部１１１、１１２、１１３を、１２０度ずつ異なった方向Ａと方向Ｂと方向Ｃとに有している。
成長スペース１２の表面は単結晶部１ａの露出面となっているが、この表面を特定の結晶面とすることにより、成長スペース１２からｃ軸配向したＧａＮ系半導体結晶がエピタキシャル成長可能となる。そのような結晶面については公知技術を参照すればよいが、一例を挙げれば、サファイアのｃ面、サファイアのａ面、６Ｈ−ＳｉＣの（０００１）面、マグネシアスピネルの（１１１）面、シリコンの（１１１）面、ＺｎＯのｃ面などがある。
図８の例では、凸部の上面１１ａの形状が正三角形であるが、限定されるものではなく、基本的には３回回転対称性を有する形状であればよい。図１０および図１１に、凸部上面の形状を正三角形以外の形状としたエピタキシャル成長用基板の凹凸面を真上の方向から見た平面図を示す。
凸部１１の上面１１ａを正三角形あるいはそれに類した形状とする場合、その頂点間の距離（正三角形の場合には一辺の長さに等しい）は、好ましくは０．５μｍ〜５μｍであり、より好ましくは１μｍ〜３μｍであり、特に好ましくは１．５μｍ〜２．５μｍである。この距離が大き過ぎると、エピタキシャル成長用表面に形成することのできる成長スペース１２の数密度が低くなるので、転位低減効果が低くなる他、この基板上に発光素子を形成した場合には、十分な光取出し効果が得られない。
凸部１１の側面１１ｂと成長スペース１２の表面とがなす角度θは、好ましくは４５度〜９０度、より好ましくは６０度〜９０度、特に好ましくは７０度〜９０度である。この角度θが小さ過ぎると、成長スペース１２の外郭が不明瞭となるので、結晶が成長スペース１２からはみ出して二次元的に成長し易くなり、転位低減効果が低くなる。
凸部１１の高さｈは、好ましくは０．２μｍ〜５μｍであり、より好ましくは０．５μｍ〜３μｍであり、特に好ましくは１μｍ〜２μｍである。凸部１１の高さｈが小さ過ぎると、成長スペース１２の外郭が不明瞭となるので、結晶が成長スペース１２からはみ出して二次元的に成長し易くなり、転位低減効果が低くなる。凸部１１の高さｈが小さいときは、また、凸部１１による光の散乱や乱反射の程度が小さくなる。凸部１１の高さｈが大き過ぎると、凹凸面上にエピタキシャル成長する結晶の成長面の二次元化が生じるまでに必要な成長時間が長くなり過ぎる。
（ＧａＮ系半導体発光素子）
図１２に本発明の一実施形態に係るＧａＮ系半導体発光素子の断面図を示す。このＧａＮ系半導体発光素子２は、エピタキシャル成長用基板２１の上に、バッファ層（図示せず）を介してＧａＮ系半導体結晶からなるアンドープ層２２、ｎ型コンタクト層２３、ｎ型クラッド層２４、活性層２５、ｐ型クラッド層２６、ｐ型コンタクト層２７をこの順に備えており、ｐ型コンタクト層２７上には正オーミック電極２８ａとボンディングパッド２８ｂとからなる正側電極２８が、また、ドライエッチ加工により部分的に露出させたｎ型コンタクト層２３の表面にはオーミック電極とボンディングパッドとを兼用する負側電極２９が形成されている。
エピタキシャル成長用基板２１は本発明を実施した基板であり、ＧａＮ系半導体とは異なる材料からなる単結晶部を少なくとも表層部分に備え、エピタキシャル成長用表面として、それぞれが３個の最近接する他の凸部を１２０度ずつ異なる方向に有するよう配列された複数の凸部と、それぞれが６個の上記凸部により包囲された複数の成長スペースと、からなる凹凸面を有し、上記単結晶部が少なくとも上記成長スペースに露出している。アンドープ層２２からｐ型コンタクト層２７までのGaN系半導体結晶層はこの基板２１上にｃ軸配向してエピタキシャル成長している。
アンドープ層２２は、意図的に添加された不純物を含まない、膜厚２μｍ〜６μｍのGaN層である。ｎ型コンタクト層２３はｎ型不純物としてＳｉ（ケイ素）がドープされた、キャリア濃度１×１０１８ｃｍ−３〜２×１０１９ｃｍ−３、膜厚２μｍ〜６μｍのＧａＮ層である。ｎ型クラッド層２４はｎ型不純物としてＳｉがドープされた、キャリア濃度１×１０１７ｃｍ−３〜５×１０１８ｃｍ−３、膜厚１０ｎｍ〜５００ｎｍのＡｌＧａＮ層またはＩｎＧａＮ層である。活性層２５は膜厚１ｎｍ〜１０ｎｍのＩｎｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）井戸層と膜厚１ｎｍ〜２０ｎｍのＩｎｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜ｘ１）障壁層とを交互に積層した多重量子井戸構造を備える。活性層の障壁層にはＳｉをドープすることが好ましく、また、発光波長を４００ｎｍ未満とする場合には、井戸層と障壁層のいずれかまたは両方をＡｌＮを含む混晶で形成することが好ましい。ｐ型クラッド層２６はＭｇ（マグネシウム）を１×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の濃度でドープした膜厚１０ｎｍ〜２００ｎｍのＡｌｙ１Ｇａ１−ｙ１Ｎ（０．０５＜ｙ１≦０．４）層である。ｐ型コンタクト層２７はＭｇ（マグネシウム）を５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の濃度でドープした膜厚２０ｎｍ〜２００ｎｍのＡｌｙ２Ｇａ１−ｙ２Ｎ（０≦ｙ１≦０．０５）である。
正オーミック電極２８ａは、好ましくは、ＩＴＯ（インジウム錫酸化物）、酸化インジウム、酸化錫、酸化亜鉛、ＩＺＯ（インジウム亜鉛酸化物）などの透明導電性酸化物で形成する。ボンディングパッド２８ｂは、好ましくは、正オーミック電極と接する部分をＡｌ、Ａｇ、Ｎｉまたは白金族金属で形成し、表層部をＡｕで形成する。負電極２９は、好ましくは、ｎ型コンタクト層２３と接する部分をＡｌ、Ｔｉ、Ｗまたは透明導電性酸化物で形成し、表層部をＡｕで形成する。
次に、実施例により本発明を更に具体的に説明する。
（実施例１）
片面がエピタキシャル成長用に鏡面仕上げされた直径２インチのｃ面サファイア基板の、その鏡面仕上げされた面上に、エッチングマスク用のフォトレジスト膜を形成した。そして、フォトリソグラフィ技法を用いて、このフォトレジスト膜を図１において黒く塗り潰した部分が呈するパターンに成形した。図１に示す三角形Ｔと六角形Ｈとからなるパターンにおいて、三角形Ｔは全て面積の等しい正三角形であり、六角形Ｈは全て面積の等しい正六角形であり、各六角形はその中心が三角格子の格子点に位置するように配置されている。三角形Ｔと六角形Ｈとからなるこのようなパターンは、かごめパターンと呼ばれるものである。フォトレジスト膜パターンの方向は三角形の各辺がサファイアのｍ軸と平行となるように定め、三角形の各辺の長さは２μｍに設定した。
フォトレジスト膜のパターニング後、反応性イオンエッチング（ＲＩＥ）法を用いて、基板表面がフォトレジスト膜に覆われていない部分に深さ１μｍの凹部を形成した。このときのＲＩＥの選択比は０．９とした。すなわち、サファイアのエッチングレートがフォトレジスト膜のエッチングレートの０．９倍となるようにした。
凹部の形成後、リムーバ液を用いて基板からフォトレジスト膜を除去し、更に、その残渣をも完全に除去するために、加工した基板表面を酸素プラズマに暴露した。このようにして得たサファイア加工基板の凹凸面を真上の方向から観察したＳＥＭ像を図２に示す。エッチングマスクのパターンに対応した凸部パターンを有する凹凸面パターン、すなわち、正三角形状の上面を有する三角柱状ないし三角錘台状の凸部と、凸部間を隔てる正六角形状スペース（それぞれが６個の凸部により包囲されている）とが、上面視したときにかごめパターンをなすように配置された凹凸面パターンが形成されていることが分かる。
（実施例２）
実施例１で作製したサファイア加工基板をＭＯＶＰＥ装置の成長炉内に設置し、水素ガス雰囲気中で加熱することにより表面クリーニングをした後、基板温度を４００℃に下げて、凹凸面上にＡｌＧａＮ低温バッファ層を１０ｎｍ成長させた。
続けて、基板温度を単結晶が成長する温度まで上昇させて、３族原料にトリメチルガリウム（ＴＭＧ）、５族原料にアンモニアを用い、アンドープＧａＮを成長させた。このときの成長炉内へのガス供給量は、窒素ガスを３０ｓｌｍ、水素ガスを２０ｓｌｍ、アンモニアを１０ｓｌｍとし、ＴＭＧの供給量は２００μｍｏｌ／分とした。成長時間は、通常の平坦な基板上における１μｍの成長に相当する時間とした。
こうしてＧａＮ結晶を成長させたウェハの表面を斜め方向から観察したＳＥＭ像を図３に示す。また、同じ表面をより高倍率で観察したＳＥＭ像を図４に示す。基板表面に形成された凸部の上面と、凸部間を隔てる正六角形状のスペース（６個の凸部により包囲されたスペース）のそれぞれから、基板の厚さ方向に対して傾斜した側面を備えたファセット構造のＧａＮ結晶が成長していることが、これらのＳＥＭ像から分かる。
（実施例３）
実施例１において作製したサファイア加工基板上に、実施例２と同様にしてアンドープＧａＮ結晶を成長させた。但し、アンドープＧａＮ結晶の成長時間を、実施例２では通常の平坦な基板上における１μｍの成長に相当する時間としたが、本実施例３では通常の平坦な基板上における４μｍの成長に相当する時間とした。実施例２と同じ成長条件を用いながらも、成長時間をこのように長くすることによって、アンドープＧａＮ結晶の成長面は平坦となった。
更に、アンドープＧａＮ結晶の成長に続いて、発光素子構造を形成すべく、ＳｉドープＧａＮ層（クラッド層とコンタクト層を兼用）と、ＩｎＧａＮ／ＧａＮ活性層と、ＭｇドープＡｌＧａＮ層を順次成長させた。ＳｉドープＧａＮ層はＳｉ濃度を５×１０１８ｃｍ−３とし膜厚を４μｍとした。ＩｎＧａＮ／ＧａＮ活性層は、ＩｎＧａＮ井戸層とＧａＮ障壁層とを交互に積層した多重量子井戸構造とした。ＭｇドープＡｌＧａＮ層は、Ａｌ０．０９Ｇａ０．９１Ｎからなる厚さ１７０ｎｍのクラッド層の上にＡｌ０．０３Ｇａ０．９７Ｎからなる厚さ４０ｎｍのコンタクト層を積層した二層構造とした。
このようにして作製したエピタキシャルウェハを破断し、エピタキシャル成長層部分の断面をＳＥＭ観察したところ、図５に示すように、アンドープＧａＮ結晶がサファイア加工基板の凹部を充填するように成長していることが確認できた。また、エピタキシャル成長層部分の断面のカソードルミネッセンス像（ＣＬ像）を取得したところ、図６に示すように、サファイア加工基板の各凹部に隣接する部分に、周囲とは輝度の異なる三角形の領域が明瞭に観察された。このことから、アンドープＧａＮ結晶の成長過程では、サファイア加工基板の各正六角形状スペース上に六角錘状の結晶が成長した状態を経て、成長面の平坦化が起こっていることが判った。
また、エピタキシャル成長層の表面のカソードルミネッセンス像を取得したところ、図７に示すように、転位欠陥が存在する部分に現れる暗点（発光再結合の効率が局所的に低いために暗く見える部分）はサファイア加工基板の凹凸面パターンとは無関係に分散していた。この結果は、実施例２におけるＳＥＭ観察結果（図３、図４）とよく一致している。つまり、アンドープＧａＮ層の成長初期段階において、サファイア加工基板の凸部上面と正六角形状スペースとからそれぞれファセット構造の結晶が成長するために、その後の成長面が平坦化する過程で転位線のベンディングが凸部上面と正六角形状スペースの両方の上方で起こり、その結果として、エピタキシャル層の表面に達する転位線の分布がサファイア加工基板の凹凸面パターンを反映しないものとなるのである。なお、エピタキシャル層表面における前記暗点の面密度（≒転位欠陥の密度）は１×１０８ｃｍ−２という低い値であった。
（実施例４）
実施例３で作製したエピタキシャルウェハの各素子形成部に正負の電極を形成した。Ａｌ０．０３Ｇａ０．９７Ｎコンタクト層上には正オーミック電極としてＩＴＯ膜を形成し、そのオーミック電極の一部上に金属製のボンディングパッドを形成した。ＲＩＥによって部分的に露出させたＳｉドープＧａＮ層の表面には、オーミック電極とボンディングパッドを兼用する負側の電極を形成した。電極形成後、サファイア加工基板の裏面をラッピングしてウェハの厚さを１００μｍ以下に減じたうえで、スクライバーを用いてウェハを各素子形成部に分割することにより、３５０μｍ角の板状のＧａＮ系半導体発光素子チップを得た。この発光素子チップをサブマウントを介してステム上にフリップチップ実装し、積分球を用いてベアチップ状態における２０ｍＡ通電時の発光出力を測定したところ、１５ｍＷという高い値を示した。
（比較例）
フォトレジスト膜のパターンを、直径２μｍの円を三角格子の格子点に配置したパターンとしたこと以外は実施例１と同様にして、サファイア加工基板を作製した。上記パターンにおいて、隣接する２つの円の中心間の距離は４μｍとした。得られたサファイア加工基板の表面は、上面の直径が底面の直径より僅かに小さい複数の円錘台状の凸部を三角格子の格子点に配置してなる凹凸面となった。このサファイア加工基板を用いたこと以外は実施例３と同様にしてエピタキシャルウェハを作製し、エピタキシャル層表面における転位欠陥の密度を調べたところ、２×１０８ｃｍ−２であった。また、このサファイア加工基板を用いたこと以外は実施例４と同様にして発光素子チップを作製し、発光出力を測定したところ、１３ｍＷであった。
本発明は明細書および図面に明示的に記載された実施形態または実施例に限定されるものではなく、発明の趣旨を損なわない範囲内で種々の変形が可能である。
本出願は、２００８年２月１５日出願の日本特許出願（特願２００８−０３４２７５号）に基づくものであり、その内容はここに参照として取り込まれる。

Claims (14)

  1. ＧａＮ系半導体とは異なる材料からなる単結晶部を少なくとも表層部分に備え、
    エピタキシャル成長用表面として、それぞれが３個の最近接する他の凸部を１２０度ずつ異なる方向に有するよう配列された複数の凸部と、それぞれが６個の上記凸部により包囲された複数の成長スペースと、からなる凹凸面を有し、
    上記単結晶部が少なくとも上記成長スペースに露出しており、それによって上記成長スペースからｃ軸配向したＧａＮ系半導体結晶が成長可能となっている、
    エピタキシャル成長用基板。
  2. 請求項１に記載のエピタキシャル成長用基板であって、
    上記エピタキシャル成長用表面を平面視したとき、上記凸部と上記成長スペースとがかごめパターンをなしている、エピタキシャル成長用基板。
  3. 請求項１に記載のエピタキシャル成長用基板であって、
    上記エピタキシャル成長用表面が、正六角形の開口部を設けたかごめパターンのエッチングマスクを用いて上記単結晶部の表面をドライエッチ加工することにより形成される凹凸面である、エピタキシャル成長用基板。
  4. 請求項１乃至３のいずれかに記載のエピタキシャル成長用基板であって、
    上記凸部が上記単結晶部の一部である、エピタキシャル成長用基板。
  5. 請求項1乃至４のいずれかに記載のエピタキシャル成長用基板であって、
    少なくとも上記単結晶部がサファイアからなるエピタキシャル成長用基板。
  6. 請求項５に記載のエピタキシャル成長用基板であって、
    表層部分を含む全体が単結晶サファイアからなるエピタキシャル成長用基板。
  7. 請求項６に記載のエピタキシャル成長用基板であって、
    ｃ面サファイア基板をドライエッチ加工して上記エピタキシャル成長用表面を形成してなるエピタキシャル成長用基板。
  8. ｃ面サファイア基板をドライエッチ加工してなり、
    エピタキシャル成長用表面として、略正三角形状の上面を有する三角柱状ないし三角錘台状の凸部と、６個の上記凸部により包囲された正六角形状の成長スペースとが、平面視したときにかごめパターンをなすように配置された凹凸面を有する、
    エピタキシャル成長用基板。
  9. 請求項１乃至８のいずれかに記載のエピタキシャル成長用基板であって、
    ２つの隣接する上記成長スペースの中心同士を結ぶ直線が、上記成長スペースから成長するｃ軸配向のＧａＮ系半導体結晶のａ軸に平行である、エピタキシャル成長用基板。
  10. 請求項１乃至９のいずれかに記載のエピタキシャル成長用基板上にｃ軸配向したＧａＮ系半導体結晶をエピタキシャル成長させる結晶成長ステップを含む、ＧａＮ系半導体膜の製造方法。
  11. 請求項１０に記載の製造方法であって、
    上記結晶成長ステップが、上記エピタキシャル成長用基板の上記成長スペースのそれぞれに六角錘状または六角錘台状のＧａＮ系半導体結晶がひとつずつ形成された構造体を形成するステップを含む、ＧａＮ系半導体膜の製造方法。
  12. 請求項１１に記載の製造方法により製造されるＧａＮ系半導体膜。
  13. 請求項１２に記載のＧａＮ系半導体膜上に少なくとも活性層とこれを挟む二つのクラッド層とを含む複数のＧａＮ系半導体結晶層をエピタキシャル成長により形成するステップを含む、ＧａＮ系半導体発光素子の製造方法。
  14. 請求項１乃至９のいずれかに記載のエピタキシャル成長用基板と、該基板上にｃ軸配向したＧａＮ系半導体結晶をエピタキシャル成長させてなるＧａＮ系半導体膜と、を有し、
    該ＧａＮ系半導体膜が、少なくとも活性層とこれを挟む二つのクラッド層とを含む複数のＧａＮ系半導体結晶層を含む、
    ＧａＮ系半導体発光素子。
JP2009553469A 2008-02-15 2009-02-13 エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子 Active JP5532930B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009553469A JP5532930B2 (ja) 2008-02-15 2009-02-13 エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008034275 2008-02-15
JP2008034275 2008-02-15
JP2009553469A JP5532930B2 (ja) 2008-02-15 2009-02-13 エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
PCT/JP2009/052432 WO2009102033A1 (ja) 2008-02-15 2009-02-13 エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子

Publications (2)

Publication Number Publication Date
JPWO2009102033A1 true JPWO2009102033A1 (ja) 2011-06-16
JP5532930B2 JP5532930B2 (ja) 2014-06-25

Family

ID=40957063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553469A Active JP5532930B2 (ja) 2008-02-15 2009-02-13 エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子

Country Status (4)

Country Link
US (1) US8946772B2 (ja)
JP (1) JP5532930B2 (ja)
CN (1) CN101939820B (ja)
WO (1) WO2009102033A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP2011129718A (ja) 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
WO2012018116A1 (ja) 2010-08-06 2012-02-09 日亜化学工業株式会社 サファイア基板と半導体発光素子
JP5937513B2 (ja) * 2010-09-10 2016-06-22 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
CN102412356B (zh) * 2010-09-23 2015-05-13 展晶科技(深圳)有限公司 外延基板
TW201214802A (en) * 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
JP5246236B2 (ja) * 2010-09-30 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5246235B2 (ja) * 2010-09-30 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US8765509B2 (en) 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
JPWO2012093601A1 (ja) * 2011-01-07 2014-06-09 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
JP2012169366A (ja) * 2011-02-10 2012-09-06 Toshiba Corp 半導体発光装置の製造方法
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
CA2883101A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
JP6429626B2 (ja) * 2011-09-06 2018-11-28 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
CN103137804B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管
CN103137803B (zh) * 2011-12-03 2015-08-26 清华大学 发光二极管
JP5673581B2 (ja) * 2012-02-24 2015-02-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
KR102019058B1 (ko) 2012-08-21 2019-09-06 오지 홀딩스 가부시키가이샤 반도체 발광 소자용 기판, 반도체 발광 소자 및 이들의 제조 방법
CN103811612B (zh) * 2012-11-12 2017-01-18 展晶科技(深圳)有限公司 发光二极管制造方法及发光二极管
CN103840037B (zh) * 2012-11-21 2017-04-12 中山市云创知识产权服务有限公司 发光二极管制造方法
JP6048233B2 (ja) 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
WO2014203123A1 (en) * 2013-06-19 2014-12-24 Koninklijke Philips N.V. Led with patterned surface features based on emission field patterns
CN103400913B (zh) * 2013-07-22 2016-03-02 南昌黄绿照明有限公司 一种用于生长六方相GaN的矩形图形化硅衬底
CN103576440B (zh) * 2013-10-11 2017-01-25 西安神光安瑞光电科技有限公司 梅花型掩膜版以及利用梅花型掩膜版制造图形化衬底的方法
WO2015083768A1 (ja) * 2013-12-05 2015-06-11 日本碍子株式会社 窒化ガリウム基板および機能素子
JP5848807B2 (ja) * 2014-08-20 2016-01-27 株式会社東芝 半導体発光素子及びその製造方法
JP6617401B2 (ja) * 2014-09-30 2019-12-11 日亜化学工業株式会社 半導体発光素子
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
US9899569B2 (en) * 2015-04-23 2018-02-20 Research Cooperation Foundation Of Yeungnam University Patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
JP6229707B2 (ja) * 2015-11-26 2017-11-15 日亜化学工業株式会社 発光素子及びその製造方法
US20190103267A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substrate and method of manufacturing thereof
DE102018116783B4 (de) 2017-09-29 2024-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitersubstrat und Verfahren zum Fertigen von diesem
US10707308B2 (en) 2017-12-24 2020-07-07 HangZhou HaiCun Information Technology Co., Ltd. Hetero-epitaxial output device array
CN111319345B (zh) * 2018-12-14 2021-05-14 天津环鑫科技发展有限公司 一种tvs芯片玻璃钝化丝网印刷网版及其工艺方法
EP4137616A4 (en) * 2020-04-14 2024-05-22 Kwansei Gakuin Educational Found METHOD FOR PRODUCING ALUMINUM NITRIDE SUBSTRATE, ALUMINUM NITRIDE SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISLOCATION INTO ALUMINUM NITRIDE GROWTH LAYER
US20230160100A1 (en) * 2020-04-14 2023-05-25 Kwansei Gakuin Educational Foundation Method for manufacturing semiconductor substrate, semiconductor substrate, and method for suppressing introduction of displacement to growth layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (fr) 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP4084544B2 (ja) * 2001-03-30 2008-04-30 豊田合成株式会社 半導体基板及び半導体素子の製造方法
DE60233386D1 (de) 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
TW536841B (en) 2001-03-21 2003-06-11 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2006073578A (ja) * 2004-08-31 2006-03-16 Nokodai Tlo Kk ＡｌＧａＮの気相成長方法及び気相成長装置
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
KR100956456B1 (ko) * 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자

Also Published As

Publication number Publication date
JP5532930B2 (ja) 2014-06-25
US8946772B2 (en) 2015-02-03
WO2009102033A1 (ja) 2009-08-20
US20110198560A1 (en) 2011-08-18
CN101939820B (zh) 2012-02-08
CN101939820A (zh) 2011-01-05

Similar Documents

Publication Publication Date Title
JP5532930B2 (ja) エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
JP6607614B2 (ja) 紫外発光ダイオードおよびその製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US8765509B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP5997373B2 (ja) 窒化物半導体発光素子
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US20110244610A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US8822247B2 (en) Optical semiconductor element and manufacturing method of the same
JP2008199016A (ja) 発光素子のエピタキシャル構造
US20110001158A1 (en) Iii-nitride semiconductor light emitting device
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP2000252219A (ja) ＧａＮ基板の製造方法
JP2005142415A (ja) ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP2009141085A (ja) 窒化物半導体素子
JP5140979B2 (ja) ＡｌＧａＩｎＰ系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器
JP5246236B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP7305428B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2004119964A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
WO2019235459A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP4356502B2 (ja) 窒化物半導体素子の製造方法
JP2006156802A (ja) Ｉｉｉ族窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5532930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350