JPWO2009008445A1 - 信号処理装置及び信号処理方法 - Google Patents
信号処理装置及び信号処理方法 Download PDFInfo
- Publication number
- JPWO2009008445A1 JPWO2009008445A1 JP2009522656A JP2009522656A JPWO2009008445A1 JP WO2009008445 A1 JPWO2009008445 A1 JP WO2009008445A1 JP 2009522656 A JP2009522656 A JP 2009522656A JP 2009522656 A JP2009522656 A JP 2009522656A JP WO2009008445 A1 JPWO2009008445 A1 JP WO2009008445A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tst
- test
- test signal
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 68
- 238000003672 processing method Methods 0.000 title claims description 32
- 238000012360 testing method Methods 0.000 claims abstract description 411
- 238000001514 detection method Methods 0.000 claims abstract description 141
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims description 57
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 32
- 238000012937 correction Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000012935 Averaging Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 230000003247 decreasing effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000013598 vector Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005577 local transmission Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
- H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
本願は、先の日本特許出願2007−181019号(2007年7月10日出願)の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は周波数変換装置、もしくは周波数変換を伴う通信の送信部に関する。
上記した関連技術には、いくつかの問題点がある。まず、図28〜33を用いて説明した技術では、テスト信号が正弦波であるために、正弦波テスト信号の波形データ(ディジタル・テストパターンデータ)を格納するROM(Read−Only Memory)が必要となる。また、なめらかなテスト信号を生成するために相応のクロックスピードでの動作が必要である。さらに、エンベロープ検出器の出力をAD変換するAD変換器が必要となる。即ち、図28〜33を用いて説明した従構成では、余分なハードウェアを追加しなければならない、といった問題がある。
b)前記第1セットの前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果に基づき、調整値を求め、
c)同相成分、逆相成分が、前記第1セットの前記第1、第2のテスト信号の同相成分、逆相成分とそれぞれ所定の関係にある第1、第2のテスト信号を含む第2セットを生成し、前記第1、第2のテスト信号の順に前記直交変調器に入力し、
d)前記第2セットの前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果に基づき、調整値を求め、
e)前記第1、第2セットに対してそれぞれ求めた前記調整値から、前記直交変調器の直流オフセット、IQ振幅ミスマッチ、IQ位相ミスマッチの少なくとも1つを補償するための補償値を導出する、
上記工程を含む。
11 直交変調器
12 検波器
13 比較判定部
14 制御部
15 調整値保持部
16 補償値導出部
17 直流オフセット・IQミスマッチ推定手段
18 送信ベースバンド信号生成部
19 第1の補償部
20 第2の補償部
21 サンプルホールド回路
22 比較部
23 AD変換部
24 AD変換器
25 記憶部
26 判定部
30 第1のスイッチ手段
31 第2のスイッチ手段
32 第3のスイッチ手段
40 第1のDAC
41 第2のDAC
42 第3のDAC
43 第4のDAC
44 第5のDAC
45 第6のDAC
図1は、本発明の第1の実施の形態に係る信号処理装置の構成を示す図である。図1を参照すると、本発明の一つの実施の形態に係る信号処理装置においては、テスト信号生成部10、直流オフセットIQミスマッチ推定手段17、直交変調器11、検波器12、比較判定部13、制御部14、調整値保持部15、補償値導出部16を備えている。上記各部は概略以下の処理・動作を行う。テスト信号生成部10が第1のテスト信号(I1、Q1)(ただし、(I、Q)において、Iは同相成分信号、Qは直交成分信号を表す)と、該第1のテスト信号と所定の関係にある第2のテスト信号(I2、Q2)と、を生成して、直交変調器11へそれらを与える。直交変調器11は、該第1のテスト信号(I1、Q1)と該第2のテスト信号(I2、Q2)とを直交変調して出力する。検波器12は、該第1のテスト信号(I1、Q1)に対応する直交変調器11の出力の包絡線と、該第2のテスト信号(I2、Q2)に対応する直交変調器11の出力の包絡線と、を検波する。比較判定部13は、検波器12により検波された、該第1のテスト信号(I1、Q1)に対応する第1の検波信号と、該第2のテスト信号(I2、Q2)に対応する第2の検波信号と、を比較判定する。制御部14は、比較判定部13による比較判定結果から、第1の調整値を導出する。調整値保持部15は、制御部14で導出された該第1の調整値を保持する。さらに、テスト信号生成部10は、上記第1のテスト信号(I1、Q1)と上記第2のテスト信号(I2、Q2)とよりなるテスト信号の第1セットに対して、同相成分(I)、直交成分(Q)が所定の関係にあるテスト信号の第2セット(第1、第2のテスト信号のセット)を生成して直交変調器11に与える。直交変調器11は、該第2セットの第1のテスト信号(I’1、Q’1)と第2のテスト信号(I’2、Q’2)とを直交変調して出力する。検波器12は、該第2セットの該第1のテスト信号(I’1、Q’1)に対応する直交変調器11の出力の包絡線と、該第2セットの該第2のテスト信号(I’2、Q’2)に対応する直交変調器11の出力の包絡線と、を検波する。比較判定部13は、検波器12により検波された、該第2セットの該第1のテスト信号(I’1、Q’1)に対応する第1の検波信号と、該第2セットの該第2のテスト信号(I’2、Q’2)に対応する第2の検波信号と、を比較判定する。制御部14は、比較判定部13による比較判定結果から、第2の調整値を導出する。調整値保持部15は、制御部14で導出された該第2の調整値を保持する。補償値導出部16は、調整値保持部15に保持された、該第1の調整値と、該第2の調整値と、から補償値を導出する。典型的には、該第1の調整値と、該第2の調整値とを平均して、補償値としてもよい。そして、直流オフセットIQミスマッチ推定手段17は、該補償値により、直交変調器11の直流オフセット及びIQミスマッチを推定する。直流オフセットIQミスマッチ推定手段17は直交変調器11の直流オフセット及びIQミスマッチを推定結果に基づき、入力した送信信号の補償を行い、直交復調器11に出力する(このとき、テスト信号生成部10は非活性状態とされ、その出力はオフとされる)。
図3は、本発明の第2の実施の形態に係る信号処理装置を示す図である。本実施の形態は、図1の信号処理装置の構成に加えて、送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部18と、直流オフセット及びIQミスマッチを推定する手段17として送信ベースバンド信号を入力して補償し、該補償した信号を直交変調器11へ与える第1の補償部19と、をさらに備えている。テスト信号生成部10により生成されたテスト信号は、第1の補償部19を介した間接形態にて、直交変調器11へ与えられる。また、送信ベースバンド信号とテスト信号のいずれかを選択し、第1の補償部19へ出力する第1のスイッチ手段30と、第1の補償部19からの同相成分(I)をアナログ信号に変換して直交変調器11へ出力する第1のデジタルアナログコンバータ(以下DACという)40と、第1の補償部19からの直交成分(Q)をアナログ信号に変換して直交変調器11へ出力する第2のDAC41と、を備えている。
図4は、本発明の第3の実施の形態に係る信号処理装置を示す図である。本実施の形態は、図1の信号処理装置の構成に加えて、送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部18と、直流オフセット及びIQミスマッチを推定する手段17として送信ベースバンド信号を入力して補償し、該補償した信号を直交変調器11へ与える第1の補償部19と、をさらに備えている。また、第1の補償部19の出力をアナログ信号に変換する第3のDAC42及び第4のDAC43と、テスト信号生成部10により生成されたテスト信号をアナログ信号に変換する第5のDAC44及び第6のDAC45と、第3のDAC42の出力と第5のDAC44の出力とのいずれかを選択し、直交変調器11の同相成分(I)入力へ出力する第2のスイッチ手段31と、第4のDAC43の出力と第6のDAC45の出力とのいずれかを選択し、直交変調器11の同相成分(I)入力へ出力する第3のスイッチ手段32と、を備えている。
図5は、本発明の第4の実施の形態に係る信号処理装置を示す図である。本実施の形態は、図1の信号処理装置の構成に加えて、送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部18と、直流オフセット及びIQミスマッチを推定する手段17として送信ベースバンド信号を入力して補償し、該補償した信号を直交変調器11へ与える第1の補償部19と、テスト信号生成部10により生成されたテスト信号を入力して補償し、該補償した信号を直交変調器11へ与える第2の補償部20と、をさらに備えている。また、第1の補償部19の出力をアナログ信号に変換する第3のDAC42及び第4のDAC43と、第2の補償部20を介したテスト信号をアナログ信号に変換する第5のDAC44及び第6のDAC45と、第3のDAC42の出力と第5のDAC44の出力とのいずれかを選択し、直交変調器11の同相成分(I)入力へ出力する第2のスイッチ手段31と、第4のDAC43の出力と第6のDAC45の出力とのいずれかを選択し、直交変調器11の同相成分(I)入力へ出力する第3のスイッチ手段32と、を備えている。
図6は、本発明の第5の実施の形態に係る信号処理装置を示す図である。本実施の形態においては、図3に示す第2の実施の形態における信号処理装置において、第1の実施の形態における比較判定部13が、アナログデジタル変換部(以下AD変換部とする)23から構成される。該AD変換部23は、図7に示すように、検波器12により検波された第1の検波信号をデジタル信号に変換するアナログデジタル変換器(以下AD変換器とする)24と、該AD変換器24によりデジタル信号に変換された該第1の検波信号を記憶する記憶部25と、該AD変換器24によりデジタル信号に変換された該第2の検波信号と該記憶部25に記憶された該第1の検波信号とを比較判定する判定部26と、を含む。
本発明の信号処理装置の第1の実施例として、直流オフセットを補償する場合を、図3を参照しながら説明する。
||x1+x0+s||=||−x1+ x0+s||
となるs=(si,sq)を求めることである。ここで、同相成分(I)側の直流オフセット補償のための、順序が異なる次の2組のテスト信号を
第一 第二
(1)(VTST,0)(−VTST,0)
(2)(−VTST,0)(VTST,0)
とする。これらを用いて収束させたsの値を、それぞれs1(第1の調整値)、s2(第2の調整値)とし、比較部22のオフセットをVcmpとすると、それらは、
||x1+x0+s1||+Vcmp=||−x1+ x0+s1||
||x1+x0+s2||+Vcmp =||−x1+ x0+s2||
の関係を満たすことになる。ここで、s1、s2はI側の直流成分を調整するベクトルである。これらの式より、
s=(s1+s2)/2
を満たすsの同相側の成分siをI側の直流オフセット補償に用いることで、比較部22のオフセットの誤差の影響を抑えた補償を行うことができる。
第一 第二
(3)(0,VTST)(0,−VTST)
(4)(0,−VTST)(0,−VTST)
として、これらを用いて収束させたsの値をそれぞれs3、s4とし、
s=(s3+s4)/2
を満たすsのQ側の成分sqをQ側の直流オフセット補償に用いることで、比較部22のオフセットの誤差の影響を抑えることができる。以上の一連の動作により、系の本来の直流オフセットの補償レベルまで抑圧を確実に行うことができる。
本発明の信号処理装置の第2の実施例として、IQ振幅ミスマッチを補償する場合を、図3を参照しながら説明する。
||x1||=k||x2||
となるkを求めることである。極性が異なるテスト信号の組み合わせは4組あり、ここでその極性が異なる次の4組のテスト信号を、
第一 第二
(1)(VTST,0)(0,VTST)
(2)(VTST,0)(0,−VTST)
(3)(−VTST,0)(0,VTST)
(4)(−VTST,0)(0,−VTST)
として、これらを用いて収束させた値をそれぞれk1、k2、k3、k4とすると、それらは、
||x1+x0||=||k1x2 +x0||
||x1+x0||=||−k2x2 +x0||
||−x1+x0||=||k3x2 +x0||
||−x1+x0||=||−k4x2 +x0||
の関係を満たすことになる。これらの式より、
k=(k1+k2+k3+k4)/4
が得られる。つまりテスト信号の符号・順序を変えて調整値の決定を行い、保持されたそれぞれの調整値の平均を補償値導出部16で計算した値が直流オフセットによる誤差を抑えたI・Qの振幅ミスマッチの調整量を表している。
第一 第二
(5)(0,VTST)(VTST,0)
(6)(0,−VTST)(VTST,0)
(7)(0,VTST)(−VTST,0)
(8)(0,−VTST)(−VTST,0)
を用い、計8組のテスト信号を用いたときの調整値の平均を用いることで、前述の直流オフセット補償と同様に、比較部22のオフセットによる誤差も抑えた補償値を導くことができる。
本発明の信号処理装置の第3の実施例として、IQ位相ミスマッチを補償する場合を、図3を参照しながら説明する。
|cos θ sin θ |
A = | |
|sin θ cos θ |
としたとき
(A2x1)・x2 = 0
となるA(もしくはθ、sin θ)を求めることである。ここで極性が異なる次の4組のテスト信号を、
第一 第二
(1)(VTST,VTST)(VTST,−VTST)
(2)(VTST,VTST)(−VTST,VTST)
(3)(−VTST,−VTST)(VTST,−VTST)
(4)(−VTST,−VTST)(−VTST,VTST)
として、これらを用いて収束させた値をそれぞれA1、A2、A3、A4とすると、
A=(A1+A2+A3+A4)/4
が得られる。つまりテスト信号の符号・順序を変えて調整値の決定を行い、保持されたそれぞれの調整値の平均を補償値導出部16で計算した値が、直流オフセットによる誤差を抑えたI・Qの位相ミスマッチの補償値を表している。
第一 第二
(5)(VTST,VTST)(VTST,VTST)
(6)(VTST,VTST)(−VTST,VTST)
(7)(−VTST,VTST)(VTST,VTST)
(8)(−VTST,−VTST)(−VTST,VTST)
を用い、計8組のテスト信号を用いたときの調整値の平均を用いることで、前述の直流オフセット補償と同様に、比較部22のオフセットによる誤差も抑えた調整値を導くことができる。
本発明の信号処理装置、及び信号処理方法の信号補償動作は、典型的には図8のシーケンスで行う。即ち、直流オフセット、IQ振幅ミスマッチ、IQ位相ミスマッチそれぞれの信号補償工程において、図27に示すような、ばらついた各調整値を調整値保持部15にて保持し、保持された全ての調整値から補償値導出部により補償値を導出する。しかしながら、直流オフセット、IQ振幅ミスマッチ、IQ位相ミスマッチそれぞれの信号補償動作を、必ずしも図8のシーケンスで行う必要はなく、それぞれの信号補償動作の順序が、適宜入れ替わっていてもよい。一例を挙げると、残留直流オフセットの影響を抑えるため、直流オフセットの補償工程を行う前に、IQ位相ミスマッチの補償工程と、IQ振幅ミスマッチの補償工程と、を行うことも可能である。
Claims (46)
- テスト信号を生成するテスト信号生成部と、
前記テスト信号を直交変調器により直交変調した出力の包絡線検波を行う検波器と、
前記検波器により検波した検波信号を比較判定する比較判定部と、
前記比較判定部による比較判定結果から、調整値を導出する制御部と、
前記制御部により導出された前記調整値を保持する調整値保持部と、
前記調整値保持部に保持された前記調整値から、補償値を導出する補償値導出部と、
を備え、
前記テスト信号生成部は、第1のテスト信号(I1、Q1)と、前記第1のテスト信号と所定の関係にある第2のテスト信号(I2、Q2)と、を生成して前記直交変調器に与え、
前記検波器は、前記直交変調器により変調された前記第1のテスト信号の包絡線と、前記第2のテスト信号の包絡線を検波し、
前記比較判定部は、前記検波部により検波された、前記第1のテスト信号に対応する第1の検波信号と、前記第2のテスト信号に対応する第2の検波信号と、を比較判定し、
前記制御部は、比較判定部による比較判定結果から第1の調整値を導出し、
前記調整値保持部は、前記第1の調整値を保持し、
前記テスト信号生成部は、前記第1のテスト信号と前記第2のテスト信号とよりなるテスト信号の第1セットに対して、同相成分(I)、直交成分(Q)が所定の関係にあるテスト信号の第2セットを生成して前記直交変調器に与え、
前記検波器は、前記第2セットの前記第1のテスト信号に対応する前記直交変調器の出力の包絡線と、前記第2セットの前記第2のテスト信号に対応する前記直交変調器の出力の包絡線と、を検波し、
前記比較判定部は、前記検波部により検波された、前記第2セットの前記第1のテスト信号に対応する前記第1の検波信号と、前記第2セットの前記第2のテスト信号に対応する前記第2の検波信号と、を比較判定し、
前記制御部は、前記比較判定部による比較判定結果から第2の調整値を導出し、
前記調整値保持部は、前記第2の調整値を保持し、
前記補償値導出部は、前記調整値保持部に保持された、前記第1の調整値と、前記第2の調整値と、から補償値を導出し、
前記補償値により、前記直交変調器の直流オフセット及びIQミスマッチを推定する手段をさらに備えた信号処理装置。 - 送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部と、
前記送信ベースバンド信号生成部により生成された送信ベースバンド信号を入力して補償し、該補償した信号を前記直交変調器に与える第1の補償部と、
をさらに備え、
前記第1のテスト信号と、前記第2のテスト信号と、は、直接形態にて前記直交変調器に与えられ、
前記第1の補償部は、前記補償値導出部にて導出された前記補償値を受け、前記送信ベースバンド信号を補償する、ことを特徴とする請求項1に記載の信号処理装置。 - 送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部と、
前記送信ベースバンド信号生成部により生成された送信ベースバンド信号を入力して補償し、該補償した信号を前記直交変調器に与える第1の補償部と、
をさらに備え、
前記第1のテスト信号と、前記第2のテスト信号と、は、間接形態にて、前記直交変調器に与えられ、
前記第1の補償部は、前記補償値導出部にて導出された前記補償値を受け、前記送信ベースバンド信号を補償する、ことを特徴とする請求項1に記載の信号処理装置。 - 前記第1の補償部の出力をアナログ信号に変換する第3及び第4のデジタルアナログコンバータと、
前記テスト信号を、アナログ信号に変換する第5及び第6のデジタルアナログコンバータと、
を備え、
前記第3のデジタルアナログコンバータの出力と、第5のデジタルアナログコンバータの出力と、を入力して、前記第3のデジタルアナログコンバータの出力と、第5のデジタルアナログコンバータの出力と、のいずれかを、前記直交変調器の同相成分入力へ出力する第2のスイッチ手段と、
前記第4のデジタルアナログコンバータの出力と、第6のデジタルアナログコンバータの出力と、を入力して、前記第4のデジタルアナログコンバータの出力と、第6のデジタルアナログコンバータの出力と、のいずれかを、前記直交変調器の直交成分入力へ出力する第3のスイッチ手段と、
を備えている、ことを特徴とする請求項3に記載の信号処理装置。 - 送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部と、
前記送信ベースバンド信号生成部により生成された送信ベースバンド信号を入力して補償し、該補償した信号を前記直交変調器に与える第1の補償部と、
をさらに備え、
前記第1のテスト信号と、前記第2のテスト信号と、は、前記第1の補償部を介した間接形態にて、前記直交変調器に与えられ、
前記第1の補償部は、前記補償値導出部にて導出された前記補償値を受け、前記送信ベースバンド信号を補償する、ことを特徴とする請求項1に記載の信号処理装置。 - 前記送信ベースバンド信号と、前記テスト信号と、を入力して、前記送信ベースバンド信号と、前記テスト信号と、のいずれかを前記第1の補償部へ出力する第1のスイッチ手段と、
前記第1の補償部からの同相成分(I)をアナログ信号に変換して前記直交変調器へ出力する第1のデジタルアナログコンバータと、
前記第1の補償部からの直交成分(Q)をアナログ信号に変換して前記直交変調器へ出力する第2のデジタルアナログコンバータと、
を備えている、ことを特徴とする請求項5に記載の信号処理装置。 - 送信信号からIチャネル及びQチャネルごとの信号成分を生成する送信ベースバンド信号生成部と、
前記送信ベースバンド信号生成部により生成された送信ベースバンド信号を入力して補償し、該補償した信号を前記直交変調器に与える第1の補償部と、
前記第1のテスト信号と、前記第2のテスト信号と、を入力して補償し、該補償した前記第1のテスト信号と、前記第2のテスト信号と、を前記直交変調器に与える第2の補償部と、
をさらに備え、
前記第1の補償部は、前記補償値導出部にて導出された前記補償値を受け、前記送信ベースバンド信号を補償する、ことを特徴とする請求項1に記載の信号処理装置。 - 前記第1の補償部の出力をアナログ信号に変換する第3及び第4のデジタルアナログコンバータと、
前記第2の補償部を介した前記テスト信号を、アナログ信号に変換する第5及び第6のデジタルアナログコンバータと、
を備え、
前記第3のデジタルアナログコンバータの出力と、第5のデジタルアナログコンバータの出力と、を入力して、前記第3のデジタルアナログコンバータの出力と、第5のデジタルアナログコンバータの出力と、のいずれかを、前記直交変調器の同相成分入力へ出力する第2のスイッチ手段と、
前記第4のデジタルアナログコンバータの出力と、第6のデジタルアナログコンバータの出力と、を入力して、前記第4のデジタルアナログコンバータの出力と、第6のデジタルアナログコンバータの出力と、のいずれかを、前記直交変調器の直交成分入力へ出力する第3のスイッチ手段と、
を備えている、ことを特徴とする請求項7に記載の信号処理装置。 - 前記第2のテスト信号(I2、Q2)は、前記第1のテスト信号(I1、Q1)と直交する、または前記第1のテスト信号(I1、Q1)の逆相である、ことを特徴とする請求項1から8のいずれか1項に記載の信号処理装置。
- 前記制御部は、前記検波器により検波された、テスト信号の前記第1セットに対応する、前記第1の検波信号と、前記第2の検波信号と、が等しくなるように、前記直交変調器への入力の直流オフセット、振幅、位相の少なくとも1つを調整することにより前記第1の調整値を導出し、テスト信号の前記第2セットに対応する、前記第1の検波信号と、前記第2の検波信号と、が等しくなるように、前記直交変調器への入力の直流オフセット、振幅、位相の少なくとも1つを調整することにより前記第2の調整値を導出する、ことを特徴とする請求項1から9のいずれか1項に記載の信号処理装置。
- テスト信号の前記第2セットは、テスト信号の前記第1セットに対して、同相成分(I)、直交成分(Q)の値及び極性の少なくとも一方を可変させたものである、ことを特徴とする請求項1から10のいずれか1項に記載の信号処理装置。
- 前記比較判定部は、前記検波部により検波された前記第1の検波信号を保持するサンプルホールド回路と、
前記検波部により検波された前記第2の検波信号と、前記サンプルホールド回路に保持された前記第1の検波信号と、を比較する比較部と、
を含む、ことを特徴とする請求項1から11のいずれか1項に記載の信号処理装置。 - 前記比較部は、前記第1の検波信号の電圧値と、前記第2の検波信号の電圧値と、を時系列的に比較し、いずれのレベルが高いかを判定するコンパレータ回路である、ことを特徴とする請求項12に記載の信号処理装置。
- 前記比較判定部は、前記検波部により検波された前記第1の検波信号をデジタル信号に変換するアナログデジタル変換部と、
前記アナログデジタル変換部によりデジタル信号に変換された前記第1の検波信号を記憶する記憶部と、
前記アナログデジタル変換部によりデジタル信号に変換された前記第2の検波信号と、前記記憶部に記憶された前記第1の検波信号と、を比較する判定部と、
を含む、ことを特徴とする請求項1から11のいずれか1項に記載の信号処理装置。 - 第1のテスト信号(I1、Q1)と、前記第1のテスト信号と所定の関係にある第2のテスト信号(I2、Q2)とを順次、直交変調器に与える第1の回路と、
前記直交変調器の出力を検波し、前記第1のテスト信号と前記第2のテスト信号とにそれぞれ対応する、第1の検波信号と第2の検波信号との第1のセットを比較する第2の回路と、
を備え、
前記第1の回路は、前記第1のテスト信号と前記第2のテスト信号とよりなる、テスト信号の第1セットに対して、同相成分、直交成分の値及び極性の少なくとも一方を可変させた、テスト信号の第2セットを前記直交変調器に与え、
前記第2の回路は、前記直交変調器の出力を検波し、前記テスト信号の第2セットに対応する、第1の検波信号と第2の検波信号との第2のセットを比較し、
前記第1のセットの前記第1の検波信号と前記第2の検波信号とから、前記直交変調器用の第1の補正値を導出し、前記第2のセットの前記第1の検波信号と前記第2の検波信号とから、前記直交変調器用の第2の補正値を導出し、前記第1の補正値と前記第2の補正値とから、第3の補正値を導出する第3の回路と、
前記第3の補正値を用いて、前記直交変調器の直流オフセット、振幅ミスマッチ、位相ミスマッチの少なくとも1つを補正する第4の回路と、
を備えた信号処理装置。 - 前記第2のテスト信号(I2、Q2)は、前記第1のテスト信号(I1、Q1)と直交する、または前記第1のテスト信号(I1、Q1)の逆相である、ことを特徴とする請求項15に記載の信号処理装置。
- テスト信号の前記第2セットは、テスト信号の前記第1セットに対して、同相成分(I)、直交成分(Q)の値及び極性の少なくとも一方を可変させたものである、ことを特徴とする請求項15または16に記載の信号処理装置。
- 前記第1のテスト信号の同相成分(I)と、前記第2のテスト信号の同相成分(I)と、は絶対値が等しく符号が逆であり、
前記第1のテスト信号の直交成分(Q)と、前記第2のテスト信号の直交成分(Q)と、は等しい、テスト信号により、同相成分(I)の直流オフセットを補償する、ことを特徴とする請求項1から17のいずれか1項に記載の信号処理装置。 - 前記第1セット、及び前記第2セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号の同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(VTST、0)、(−VTST、0)
第2セット:(−VTST、0)、(VTST、0)
であり、
前記第1セットと前記第2セットにより、同相成分(I)の直流オフセットを補償する、ことを特徴とする請求項18に記載の信号処理装置。 - 前記第1のテスト信号の直交成分(Q)と、前記第2のテスト信号の直交成分(Q)と、は絶対値が等しく符号が逆であり、
前記第1のテスト信号の同相成分(I)と、前記第2のテスト信号の同相成分(I)と、は等しい、テスト信号により、同相成分(I)の直流オフセットを補償する、ことを特徴とする請求項1から17のいずれか1項に記載の信号処理装置。 - 前記第1セット、及び前記第2セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号との同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(0、VTST)、(0、−VTST)
第2セット:(0、−VTST)、(0、VTST)
であり、
前記第1セットと前記第2セットにより、直交成分(Q)の直流オフセットを補償する、ことを特徴とする請求項20に記載の信号処理装置。 - 前記第1のテスト信号の同相成分(I)と、前記第2のテスト信号の直交成分(Q)と、は絶対値が等しく、
前記第1のテスト信号の直交成分(Q)と、前記第2のテスト信号の同相成分(I)と、は絶対値が等しい、テスト信号により、振幅ミスマッチ及び直流オフセットを補償する、ことを特徴とする請求項1から17のいずれか1項に記載の信号処理装置。 - 前記第1セット、前記第2セット、及び第3セットから第8セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号との同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(VTST、0)、(0、VTST)
第2セット:(VTST、0)、(0、−VTST)
第3セット:(−VTST、0)、(0、VTST)
第4セット:(−VTST、0)、(0、−VTST)
第5セット:(0、VTST)、(VTST、0)
第6セット:(0、−VTST)、(VTST、0)
第7セット:(0、VTST)、(−VTST、0)
第8セット:(0、−VTST)、(−VTST、0)
であり、
前記第1セットから前記第8セットの中から選択される複数のセットにより、振幅ミスマッチ、または振幅ミスマッチと直流オフセットと、を補償する、ことを特徴とする請求項22に記載の信号処理装置。 - 前記第1のテスト信号の同相成分(I)と、前記第1のテスト信号の直交成分(Q)と、は絶対値が等しく、
前記第2のテスト信号の同相成分(Q)と、前記第2のテスト信号の同相成分(I)と、は絶対値が等しい、テスト信号により、振幅ミスマッチ及び直流オフセットを補償する、ことを特徴とする請求項1から17のいずれか1項に記載の信号処理装置。 - 前記第1セット、前記第2セット、及び第3セットから第8セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号との同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(VTST、VTST)、(VTST、−VTST)
第2セット:(VTST、VTST)、(−VTST、VTST)
第3セット:(−VTST、−VTST)、(VTST、−VTST)
第4セット:(−VTST、−VTST)、(−VTST、VTST)
第5セット:(VTST、VTST)、(VTST、−VTST)
第6セット:(VTST、VTST)、(−VTST、VTST)
第7セット:(−VTST、−VTST)、(VTST、−VTST)
第8セット:(−VTST、−VTST)、(−VTST、VTST)
であり、
前記第1セットから前記第8セットの中から選択される複数のセットにより、位相ミスマッチ、または位相ミスマッチと直流オフセットと、を補償する、ことを特徴とする請求項24に記載の信号処理装置。 - 請求項1から請求項25のいずれか1項に記載の信号処理装置を備えた送信装置。
- 第1のテスト信号(I1、Q1)と、前記第1のテスト信号と所定の関係にある第2のテスト信号(I2、Q2)と、を生成して、順次、直交変調器に与える工程と、
前記直交変調器により変調された前記第1のテスト信号の包絡線と、前記第2のテスト信号の包絡線を検波する工程と、
前記検波する工程により検波された、前記第1のテスト信号に対応する第1の検波信号と、前記第2のテスト信号に対応する第2の検波信号と、を比較判定する工程と、
前記比較判定する工程による比較判定結果から第1の調整値を導出する工程と、
前記第1のテスト信号と前記第2のテスト信号とよりなるテスト信号の第1セットに対して、同相成分(I)、直交成分(Q)が所定の関係にあるテスト信号の第2セットを生成して前記直交変調器に与える工程と、
前記第2セットの前記第1のテスト信号に対応する前記直交変調器の出力の包絡線と、前記第2セットの前記第2のテスト信号に対応する前記直交変調器の出力の包絡線と、を検波する工程と、
前記検波する工程により検波された、前記第2セットの前記第1のテスト信号に対応する前記第1の検波信号と、前記第2セットの前記第2のテスト信号に対応する前記第2の検波信号と、を比較判定する工程と、
前記比較判定する工程による比較判定結果から第2の調整値を導出する工程と、
前記第1の調整値と、前記第2の調整値と、から補償値を導出する工程と、
前記補償値により、前記直交変調器の直流オフセット及びIQミスマッチを推定する工程と、を含む信号処理方法。 - 前記第2のテスト信号(I2、Q2)は、前記第1のテスト信号(I1、Q1)と直交する、または前記第1のテスト信号(I1、Q1)の逆相である、ことを特徴とする請求項27に記載の信号処理方法。
- テスト信号の前記第2セットは、テスト信号の前記第1セットに対して、同相成分(I)、直交成分(Q)の値及び極性の少なくとも一方を可変させたものである、ことを特徴とする請求項27または28に記載の信号処理方法。
- 前記第1セット、及び前記第2セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号の同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(VTST、0)、(−VTST、0)
第2セット:(−VTST、0)、(VTST、0)
であり、
前記第1セットと前記第2セットにより、同相成分(I)の直流オフセットを補償する、ことを特徴とする請求項27から29のいずれか1項に記載の信号処理方法。 - 前記第1セット、及び前記第2セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号との同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(0、VTST)、(0、−VTST)
第2セット:(0、−VTST)、(0、VTST)
であり、
前記第1セットと前記第2セットにより、直交成分(Q)の直流オフセットを補償する、ことを特徴とする請求項27から29のいずれか1項に記載の信号処理方法。 - 前記第1セット、前記第2セット、及び第3セットから第8セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号との同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(VTST、0)、(0、VTST)
第2セット:(VTST、0)、(0、−VTST)
第3セット:(−VTST、0)、(0、VTST)
第4セット:(−VTST、0)、(0、−VTST)
第5セット:(0、VTST)、(VTST、0)
第6セット:(0、−VTST)、(VTST、0)
第7セット:(0、VTST)、(−VTST、0)
第8セット:(0、−VTST)、(−VTST、0)
であり、
前記第1セットから前記第8セットの中から選択される複数のセットにより、振幅ミスマッチ、または振幅ミスマッチと直流オフセットと、を補償する、ことを特徴とする請求項27から29のいずれか1項に記載の信号処理方法。 - 前記第1セット、前記第2セット、及び第3セットから第8セットは、直流電圧値をVTSTとして、前記第1のテスト信号と前記第2のテスト信号との同相成分(I)、直交成分(Q)が、それぞれ
第1セット:(VTST、VTST)、(VTST、−VTST)
第2セット:(VTST、VTST)、(−VTST、VTST)
第3セット:(−VTST、−VTST)、(VTST、−VTST)
第4セット:(−VTST、−VTST)、(−VTST、VTST)
第5セット:(VTST、VTST)、(VTST、−VTST)
第6セット:(VTST、VTST)、(−VTST、VTST)
第7セット:(−VTST、−VTST)、(VTST、−VTST)
第8セット:(−VTST、−VTST)、(−VTST、VTST)
であり、
前記第1セットから前記第8セットの中から選択される複数のセットにより、位相ミスマッチ、または位相ミスマッチと直流オフセットと、を補償する、ことを特徴とする請求項27から29のいずれか1項に記載の信号処理方法。 - 請求項30に記載の信号処理方法により直流オフセットを補償する工程と、
請求項31に記載の信号処理方法により直流オフセットを補償する工程と、
請求項32に記載の信号処理方法により振幅ミスマッチ及び直流オフセットを補償する工程と、
請求項33に記載の信号処理方法により位相ミスマッチ及び直流オフセットを補償する工程と、
から選択される、少なくとも複数の工程を順次為す、信号処理方法。 - 請求項30に記載の信号処理方法により直流オフセットを補償する工程と、
請求項31に記載の信号処理方法により直流オフセットを補償する工程と、
請求項32に記載の信号処理方法により振幅ミスマッチ及び直流オフセットを補償する工程と、
請求項33に記載の信号処理方法により位相ミスマッチ及び直流オフセットを補償する工程と、
を含む、信号処理方法。 - 請求項30に記載の信号処理方法により直流オフセットを補償する工程と、
請求項31に記載の信号処理方法により直流オフセットを補償する工程と、
請求項32に記載の信号処理方法により振幅ミスマッチ及び直流オフセットを補償する工程と、
請求項33に記載の信号処理方法により位相ミスマッチ及び直流オフセットを補償する工程と、
を順次為す、信号処理方法。 - 同相成分と直交成分よりなるテスト信号を生成し直交変調器の入力に供給するテスト信号生成部と、
前記直交変調器の出力を受け包絡線検波を行う検波器と、
を備え、
前記テスト信号生成部は、互いに所定の位相関係の第1、第2のテスト信号を含む第1セットを生成して前記第1、第2のテスト信号の順に前記直交変調器に入力し、
同相成分、逆相成分が前記第1セットの前記第1、第2のテスト信号の同相成分、逆相成分とそれぞれ所定の関係にある第1、第2のテスト信号を含む第2セットを生成して前記第1、第2のテスト信号の順に前記直交変調器に入力し、
前記第1、第2のテスト信号の直交変調出力の前記検波器による検波結果を比較する比較手段を備え、
前記第1セットの前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果に基づき、調整値を求め、
前記第2セットの前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果に基づき、調整値を求め、
前記第1、第2セットに対してそれぞれ求めた前記調整値から、前記直交変調器の直流オフセット、IQ振幅ミスマッチ、IQ位相ミスマッチの少なくとも1つを補償するための補償値を導出する手段を備えている、信号処理装置。 - 前記第1のテスト信号と前記第2のテスト信号は、互いに直交するか又は逆相の関係にあり、
前記第1セットと第2セット間で、前記第1及び第2のテスト信号について少なくとも一方は、同相成分及び/又は直交成分について、値及び/又は極性が異なる、請求項37記載の信号処理装置。 - 前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果が等しくなるように、前記直交変調器への入力のオフセット、振幅、位相の少なくとも1つを調整することで、前記調整値を求める、請求項37又は38記載の信号処理装置。
- 前記第1、第2セットに対してそれぞれ求めた前記調整値を平均して前記補償値を求める、請求項37乃至39のいずれか1項に記載の信号処理装置。
- 前記比較手段は、前記第1のテスト信号の直交変調出力の検波結果を保持するサンプル・ホールド回路と、前記サンプル・ホールド回路に保持された値と、前記第2のテスト信号の直交変調出力の検波結果を比較する比較部と、を備えている、請求項37乃至40のいずれか1項に記載の信号処理装置。
- 前記比較手段は、前記第1のテスト信号の直交変調出力の検波信号をAD変換した結果を保持する記憶部と、前記記憶部に保持された値と、前記第2のテスト信号の直交変調出力の検波信号をAD変換した結果を比較する判定部と、を備えている、請求項37乃至40のいずれか1項に記載の信号処理装置。
- a)同相成分と直交成分よりなるテスト信号として、互いに所定の位相関係の第1、第2のテスト信号を含む第1セットを生成し、前記第1、第2のテスト信号の順に直交変調器に入力し、
b)前記第1セットの前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果に基づき、調整値を求め、
c)同相成分、逆相成分が、前記第1セットの前記第1、第2のテスト信号の同相成分、逆相成分とそれぞれ所定の関係にある第1、第2のテスト信号を含む第2セットを生成し、前記第1、第2のテスト信号の順に前記直交変調器に入力し、
d)前記第2セットの前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果に基づき、調整値を求め、
e)前記第1、第2セットに対してそれぞれ求めた前記調整値から、前記直交変調器の直流オフセット、IQ振幅ミスマッチ、IQ位相ミスマッチの少なくとも1つを補償するための補償値を導出する、
上記工程を含む、信号処理方法。 - 前記第1のテスト信号と前記第2のテスト信号は、互いに直交するか又は逆相の関係にあり、
前記第1セットと第2セット間で、前記第1、第2のテスト信号について少なくとも一方は、同相成分及び/又は直交成分について、値及び/又は極性が異なる、請求項43記載の信号処理方法。 - 前記第1、第2のテスト信号の直交変調出力の検波結果の比較結果が等しくなるように、前記直交変調器への入力のオフセット、振幅、位相の少なくとも1つを調整することで、前記調整値を求める、請求項43又は44記載の信号処理方法。
- 前記第1、第2セットに対してそれぞれ求めた前記調整値を平均して前記補償値を求める、請求項43乃至45のいずれか1項に記載の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009522656A JP5365516B2 (ja) | 2007-07-10 | 2008-07-09 | 信号処理装置及び信号処理方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181019 | 2007-07-10 | ||
JP2007181019 | 2007-07-10 | ||
PCT/JP2008/062396 WO2009008445A1 (ja) | 2007-07-10 | 2008-07-09 | 信号処理装置及び信号処理方法 |
JP2009522656A JP5365516B2 (ja) | 2007-07-10 | 2008-07-09 | 信号処理装置及び信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009008445A1 true JPWO2009008445A1 (ja) | 2010-09-09 |
JP5365516B2 JP5365516B2 (ja) | 2013-12-11 |
Family
ID=40228616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009522656A Expired - Fee Related JP5365516B2 (ja) | 2007-07-10 | 2008-07-09 | 信号処理装置及び信号処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8285508B2 (ja) |
JP (1) | JP5365516B2 (ja) |
CN (1) | CN101743730B (ja) |
WO (1) | WO2009008445A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) * | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
JP5287521B2 (ja) * | 2009-06-04 | 2013-09-11 | 株式会社リコー | 通信装置 |
US8847638B2 (en) * | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) * | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
US8805286B2 (en) * | 2010-04-27 | 2014-08-12 | Nec Corporation | Wireless communication device, high-frequency circuit system, and local leak reduction method |
CN102064928A (zh) * | 2010-12-10 | 2011-05-18 | 福建星网锐捷网络有限公司 | 信号补偿参数获取方法、装置及网络设备 |
US8854098B2 (en) * | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
JP5572662B2 (ja) * | 2011-05-23 | 2014-08-13 | アンリツ株式会社 | 直交変調器及び信号発生装置並びに直交変調方法 |
TWI466506B (zh) * | 2012-02-22 | 2014-12-21 | Realtek Semiconductor Corp | 用以補償傳送器/接收器中同相訊號與正交訊號不匹配的方法 |
JP5960465B2 (ja) * | 2012-03-28 | 2016-08-02 | パナソニック株式会社 | 送信機、信号生成装置、及び信号生成方法 |
WO2013145762A1 (ja) * | 2012-03-28 | 2013-10-03 | パナソニック株式会社 | 送信機、信号生成装置、キャリブレーション方法、及び信号生成方法 |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
JP5932689B2 (ja) * | 2013-03-15 | 2016-06-08 | パナソニック株式会社 | 送信装置 |
US9444560B1 (en) * | 2013-05-10 | 2016-09-13 | Marvell International Ltd. | Method and apparatus for IQ imbalance estimation |
CN104348483B (zh) * | 2013-08-06 | 2017-07-21 | 博通集成电路(上海)有限公司 | 校准电路及其方法 |
US9813115B2 (en) * | 2014-01-13 | 2017-11-07 | Clairvoyant Technology Llc | RF system using PR-ASK with orthogonal offset |
US9413394B1 (en) | 2014-04-01 | 2016-08-09 | Microsemi Storage Solutions (U.S.), Inc. | Digital to-analog converter system and method |
JP6408291B2 (ja) * | 2014-08-07 | 2018-10-17 | 新日本無線株式会社 | Iqミスマッチ補正方法および送受信装置 |
CN104300994B (zh) * | 2014-10-24 | 2016-10-05 | 中国科学院嘉兴微电子与系统工程中心 | 低中频接收机的i/q失配补偿电路 |
JP6436303B2 (ja) * | 2015-03-24 | 2018-12-12 | パナソニックIpマネジメント株式会社 | 無線通信装置及び故障判定方法 |
CN105471780B (zh) * | 2015-12-08 | 2018-08-31 | 扬智科技股份有限公司 | 校正方法及校正电路 |
JP6494551B2 (ja) | 2016-03-28 | 2019-04-03 | アンリツ株式会社 | 電界強度分布測定装置及び電界強度分布測定方法 |
FR3055418B1 (fr) * | 2016-08-24 | 2018-09-14 | Safran Aircraft Engines | Procede de test integre du fonctionnement electrique de l'inversion de poussee d'un turboreacteur d'un aeronef, et systeme associe |
TWI717864B (zh) * | 2019-10-16 | 2021-02-01 | 國立交通大學 | 用於無線接收機之基頻系統及其基頻信號處理方法 |
CN110943748B (zh) * | 2019-11-08 | 2022-04-12 | 芯原微电子(上海)股份有限公司 | 一种自动失配校准电路、射频接收机系统及方法 |
CN111781546B (zh) * | 2020-04-20 | 2023-04-07 | 麦歌恩电子(上海)有限公司 | 消除两路相互正交信号非理想性的后台校准方法及系统 |
KR20210141347A (ko) * | 2020-05-15 | 2021-11-23 | 삼성전자주식회사 | 송신 iq 불일치 교정을 위한 방법 및 장치 |
US11431379B1 (en) * | 2021-03-31 | 2022-08-30 | Teradyne, Inc. | Front-end module |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63306259A (ja) | 1987-06-08 | 1988-12-14 | Tech Res Assoc Highly Reliab Marine Propul Plant | セラミックスを用いた断熱構造 |
JPH0522356A (ja) | 1991-07-16 | 1993-01-29 | Fujitsu Ltd | 変調器 |
AU681676B2 (en) | 1994-06-06 | 1997-09-04 | Ericsson Inc. | Self-adjusting modulator |
JPH08213846A (ja) | 1995-02-02 | 1996-08-20 | Oki Electric Ind Co Ltd | 変調波の歪み補正方法及び送信装置 |
JPH11136302A (ja) * | 1997-10-29 | 1999-05-21 | Fujitsu Ltd | 歪補償回路 |
KR20020059745A (ko) * | 2000-09-20 | 2002-07-13 | 롤페스 요하네스 게라투스 알베르투스 | 송신기, 송수신기 및 캘리브레이션 방법 |
JP2002252663A (ja) * | 2001-02-26 | 2002-09-06 | Fujitsu General Ltd | ディジタル無線装置 |
JP3737819B2 (ja) | 2002-05-24 | 2006-01-25 | アンリツ株式会社 | 直交変調器のキャリア直交誤差検出方法及び直交変調装置 |
JP2004007083A (ja) | 2002-05-30 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 送信装置 |
CN1152494C (zh) * | 2002-08-01 | 2004-06-02 | 上海交通大学 | 模拟正交调制失衡补偿方法 |
JP2004274288A (ja) | 2003-03-07 | 2004-09-30 | Hitachi Kokusai Electric Inc | 直交変調装置 |
JP4184870B2 (ja) | 2003-06-03 | 2008-11-19 | 株式会社日立国際電気 | 直交変復調装置 |
US7668234B2 (en) * | 2005-06-14 | 2010-02-23 | Anritsu Corp. | Test signal generating apparatus for communications equipment and test signal generating method for communications equipment |
US7203614B2 (en) * | 2005-07-29 | 2007-04-10 | Mediatek Inc. | Method and calibration system for IQ DC offset and imbalance calibration by utilizing analytic formulas to quickly determined desired compensation values |
CN1941721A (zh) * | 2005-09-30 | 2007-04-04 | 中国科学院电子学研究所 | 宽带正交解调不平衡测量和补偿方法及测量设备 |
-
2008
- 2008-07-09 US US12/668,626 patent/US8285508B2/en active Active
- 2008-07-09 CN CN200880024084.5A patent/CN101743730B/zh active Active
- 2008-07-09 WO PCT/JP2008/062396 patent/WO2009008445A1/ja active Application Filing
- 2008-07-09 JP JP2009522656A patent/JP5365516B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2009008445A1 (ja) | 2009-01-15 |
CN101743730B (zh) | 2014-02-12 |
US20100198540A1 (en) | 2010-08-05 |
JP5365516B2 (ja) | 2013-12-11 |
CN101743730A (zh) | 2010-06-16 |
US8285508B2 (en) | 2012-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365516B2 (ja) | 信号処理装置及び信号処理方法 | |
JP4918927B2 (ja) | 信号処理回路 | |
US8385458B2 (en) | Signal processing circuit and signal processing method | |
US5293406A (en) | Quadrature amplitude modulator with distortion compensation | |
CN101123460A (zh) | 用以校正传送信号中信号减损的通信系统及其相关方法 | |
WO2009104420A1 (ja) | デジタル変調信号の試験装置ならびにデジタル変調器、デジタル復調器、これらを用いた半導体装置 | |
US8280327B2 (en) | Receiver capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof | |
JP4341418B2 (ja) | 直交変調器の調整装置及び調整方法並びに通信装置とプログラム | |
JP2008526152A (ja) | 送信装置 | |
CN109120265A (zh) | 一种信号的校正方法、装置、芯片和存储介质 | |
JP2019057878A (ja) | 直交変調器におけるキャリアリーク補正方法 | |
CN113541712A (zh) | 一种零中频接收机的iq不平衡校正方法及系统 | |
JP4659584B2 (ja) | デジタル変調信号発生装置 | |
JP4557863B2 (ja) | デジタル変調信号発生装置 | |
JP3144649B2 (ja) | 歪補償直交変調器 | |
EP2547059B1 (en) | Transmitter including calibration of an in-phase/Quadrature (I/Q) modulator and associated methods | |
US7746186B2 (en) | Wideband quadrature imbalance compensation system and method | |
JP2016039482A (ja) | Iqミスマッチ補正方法および送受信装置 | |
JP4430473B2 (ja) | オフセット補償回路 | |
Hall | Sources of error in hybrid pxi-benchtop vector signal generators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5365516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |