JP6408291B2 - Iqミスマッチ補正方法および送受信装置 - Google Patents
Iqミスマッチ補正方法および送受信装置 Download PDFInfo
- Publication number
- JP6408291B2 JP6408291B2 JP2014161517A JP2014161517A JP6408291B2 JP 6408291 B2 JP6408291 B2 JP 6408291B2 JP 2014161517 A JP2014161517 A JP 2014161517A JP 2014161517 A JP2014161517 A JP 2014161517A JP 6408291 B2 JP6408291 B2 JP 6408291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- monitor
- reception
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transceivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明では、IQミスマッチ検出における位相誤差検出と、振幅誤差検出のための位相誤差検出を、1つのギルバートセル型の直交検波回路により行う。この直交検波回路は、位相差にのみ感度を有するため、振幅誤差の検出時には、I信号とQ信号を加算することで振幅差を位相差に変換して、I信号基準(又はQ信号基準)の位相差から振幅誤差を検出する。そして、得られた位相誤差によって位相補正信号を生成し、得られた振幅誤差によって振幅補正信号を生成し、それらの補正信号によって、送信回路の位相と利得、受信回路の位相と利得を個々に補正する。
図1に本発明の実施例の送受信装置のRFフロント回路100を示す。図1において、110は変復調回路であり、送信回路111、受信回路112、送信信号の包絡線を検出してベースバンド信号に周波数変換を行うエンベロープ検波回路(周波数変換回路)113、単相信号から差動信号を生成する単相/差動変換回路114、単相/差動変換回路114の出力信号をπ/2だけ遅延させる遅延回路115、および送信回路111の送信信号を受信回路112に直接入力させるためのスイッチSW0を備える。
次に、本発明のIQミスマッチ補正回路における補正動作を説明する。図5は送信回路のIQミスマッチ補正動作を示すフローチャートである。まず、図1の回路におけるスイッチSW0をオフにし(ステップS1)、スイッチSW1,SW2が単相/差動変換回路114から出力するQ信号Q+,Q−を選択し、スイッチSW3,SW4が遅延回路115から出力するI信号I+,I−を選択する側に切り替える。また、スイッチSW5〜SW8をオンにすることで、モニタ信号発振回路140によって発生させた送信モニタI信号I+,I−と送信モニタQ信号Q+,Q−を、送信回路111に入力させる。
図6は受信回路112のIQミスマッチ補正動作を示すフローチャートである。このときは、送信回路111のミスマッチ補正は完了しているものとする。つまり、送信回路111にはIQミスマッチはないものとする。
110:送受信回路、111:送信回路、112:受信回路
120:位相検出回路、121:直交検波回路、121a:ギルバートセル回路、121b:出力回路、121c:電流/電圧変換回路、122:加算回路
130:補正制御回路
140:モニタ信号発振回路
150:第1のスイッチ回路
160:第2のスイッチ回路
200:ベースバンド回路
210:ディジタルベースバンド回路、211:FFT回路、212:演算回路、213:IQ信号発振回路
Claims (8)
- 互いに直交関係にある送信I信号と送信Q信号を入力し、送信Iローカル信号と送信Qローカル信号とにより直交変調した後に加算し、送信RF信号として送信する送信回路を備えた送受信装置のIQミスマッチ補正方法において、
内部で発生したモニタI信号とモニタQ信号を前記送信回路に入力し直交変調した後に加算してモニタRF信号を生成し、
該モニタRF信号をベースバンド信号の周波数に周波数変換して送信モニタI信号と送信モニタQ信号の一方の信号を生成するとともに、該生成した前記一方の信号を遅延処理して前記送信モニタI信号と前記送信モニタQ信号の他方を生成し、
前記送信モニタI信号と前記送信モニタQ信号との送信側位相誤差を検出し、
前記送信モニタI信号と前記送信モニタQ信号を加算した信号と前記送信モニタI信号又は前記送信モニタQ信号との位相差に基づき、前記送信モニタI信号と前記送信モニタQ信号の送信側振幅誤差を検出し、
前記送信側位相誤差に基づき前記送信回路の移相器の移相量を制御して前記送信Iローカル信号と前記送信Qローカル信号の位相差を補正し、前記送信側振幅誤差に基づき前記送信回路の増幅器を制御して前記送信I信号と前記送信Q信号の利得差を補正する、
ことを特徴とする送受信装置のIQミスマッチ補正方法。 - IQミスマッチが補正された請求項1に記載の送信回路と、該送信回路から受信した受信RF信号を受信Iローカル信号と受信Qローカル信号とにより直交復調して受信I信号と受信Q信号に分離する受信回路と、を備えた送受信装置のIQミスマッチ補正方法において、
前記モニタI信号と前記モニタQ信号をIQミスマッチが補正されている前記送信回路に入力して前記送信回路から前記送信RF信号を出力し、前記送信RF信号を前記受信回路により受信し、前記受信Iローカル信号と前記受信Qローカル信号とにより直交復調して受信モニタI信号と受信モニタQ信号を生成し、
前記受信モニタI信号と前記受信モニタQ信号との受信側位相誤差を検出し、
前記受信モニタI信号と前記受信モニタQ信号を加算した信号と前記受信モニタI信号又は前記受信モニタQ信号との位相差に基づき、前記受信モニタI信号と前記受信モニタQ信号の受信側振幅誤差を検出し、
前記受信側位相誤差に基づき前記受信回路の移相器の移相量を制御して前記受信Iローカル信号と前記受信Qローカル信号の位相差を補正し、前記受信側振幅誤差に基づき前記受信回路の増幅器の利得を制御して前記受信I信号と前記受信Q信号の利得差を補正する、
ことを特徴とする送受信装置のIQミスマッチ補正方法。 - 互いに直交関係にある送信I信号と送信Q信号を入力し、送信Iローカル信号と送信Qローカル信号とにより直交変調した後に加算し、送信RF信号として送信する送信回路を備えた送受信装置において、
モニタI信号とモニタQ信号を生成するモニタ信号発振回路と、
前記モニタ信号発振回路から出力した前記モニタI信号と前記モニタQ信号が前記送信回路に入力して直交変調された後に加算されたモニタRF信号を入力し周波数変換して、送信モニタI信号と送信モニタQ信号の一方の信号を生成する周波数変換回路と、
該周波数変換回路から出力する前記一方の信号を遅延して前記送信モニタI信号と前記送信モニタQ信号の他方を生成する遅延回路と、
前記送信モニタI信号と前記送信モニタQ信号との位相差を検出して送信側第1位相誤差信号を生成するとともに、前記送信モニタI信号と前記送信モニタQ信号を加算した信号と前記送信モニタI信号又は前記送信モニタQ信号との位相差を検出して送信側第2位相誤差信号を生成する位相検出回路と、
該位相検出回路で得られた前記送信側第1位相誤差信号に基づき前記送信回路の移相器の移相量を制御して前記送信Iローカル信号と前記送信Qローカル信号の位相差を補正し、前記位相検出回路で得られた前記送信側第2位相誤差信号に基づき前記送信I信号と前記送信Q信号の送信側振幅誤差信号を求め、該送信側振幅誤差信号に基づき前記送信回路の増幅器の利得を制御して前記送信I信号と前記送信Q信号の利得を補正する補正制御回路と、
を備えることを特徴とする送受信装置。 - IQミスマッチが補正された請求項3に記載の送信回路と、受信回路と、を備えた送受信装置において、
前記受信回路は、前記送信回路から出力するIQミスマッチが補正されたモニタRF信号を入力して、受信Iローカル信号と受信Qローカル信号とにより直交復調して、受信モニタI信号と受信モニタQ信号を生成し、
前記位相検出回路は、さらに、前記受信モニタI信号と前記受信モニタQ信号との位相差を検出して受信側第1位相誤差信号を生成するとともに、前記受信モニタI信号と前記受信モニタQ信号を加算した信号と前記受信モニタI信号又は前記受信モニタQ信号との位相差を検出して受信側第2位相誤差信号を生成し、
前記補正制御回路は、さらに、前記位相検出回路で得られた前記受信側第1位相誤差信号に基づき前記受信回路の移相器の移相量を制御して前記受信Iローカル信号と前記受信Qローカル信号の位相差を補正し、前記位相検出回路で得られた前記受信側第2位相誤差信号に基づき前記受信I信号と前記受信Q信号の受信側振幅誤差信号を求め、該受信側振幅誤差信号に基づき前記受信回路の増幅器の利得を制御して前記受信I信号と前記受信Q信号の利得を補正する、
ことを特徴とする送受信装置。 - 請求項3に記載の送受信装置において、
前記補正制御回路は、前記送信側第2位相誤差と前記送信側振幅誤差との関係を示す第1テーブルを備えることを特徴とする送受信装置。 - 請求項4に記載の送受信装置において、
前記補正制御回路は、前記送信側第2位相誤差と前記送信側振幅誤差との関係を示す第1テーブルと、前記受信側第2位相誤差と前記受信側振幅誤差との関係を示す第2テーブルとを備えることを特徴とする送受信装置。 - 請求項3に記載の送受信装置において、
前記位相検出回路は、第1タイミングで前記送信モニタI信号と前記送信モニタQ信号を加算する加算器と、第2タイミングで前記送信モニタI信号と前記送信モニタQ信号を乗算して前記送信側第1位相誤差信号を生成し、前記第1タイミングで前記加算器の出力と前記送信モニタI信号又は前記送信モニタQ信号とを乗算して前記送信側第2位相差信号を生成する直交検波回路と、を備えることを特徴とする送受信装置。 - 請求項4に記載の送受信装置において、
前記位相検出回路の前記加算器は、さらに、第3タイミングで前記受信モニタI信号と前記受信モニタQ信号を加算し、
前記位相検出回路の前記直交検波回路は、さらに、第4タイミングで前記受信モニタI信号と前記受信モニタQ信号を乗算して前記受信側第1位相誤差信号を生成し、前記第3タイミングで前記加算器の出力と前記受信モニタI信号又は前記受信モニタQ信号とを乗算して前記受信側第2位相差信号を生成する、
ことを特徴とする送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161517A JP6408291B2 (ja) | 2014-08-07 | 2014-08-07 | Iqミスマッチ補正方法および送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161517A JP6408291B2 (ja) | 2014-08-07 | 2014-08-07 | Iqミスマッチ補正方法および送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016039482A JP2016039482A (ja) | 2016-03-22 |
JP6408291B2 true JP6408291B2 (ja) | 2018-10-17 |
Family
ID=55530246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014161517A Active JP6408291B2 (ja) | 2014-08-07 | 2014-08-07 | Iqミスマッチ補正方法および送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6408291B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11374803B2 (en) | 2020-10-16 | 2022-06-28 | Analog Devices, Inc. | Quadrature error correction for radio transceivers |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019064368A1 (ja) * | 2017-09-27 | 2019-04-04 | マークデバイシス株式会社 | 位相分析回路 |
WO2022172425A1 (ja) * | 2021-02-15 | 2022-08-18 | 三菱電機株式会社 | 振幅位相検波回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136836A (ja) * | 1991-09-18 | 1993-06-01 | Yokogawa Electric Corp | デイジタル変調信号発生器 |
JPH1141033A (ja) * | 1997-07-22 | 1999-02-12 | Oki Electric Ind Co Ltd | 直交バランスミクサ回路および受信装置 |
EP1634420B1 (en) * | 2003-05-30 | 2013-03-06 | Callahan Cellular L.L.C. | Method and device for estimating iq imbalance |
KR100710125B1 (ko) * | 2006-02-23 | 2007-04-20 | 지씨티 세미컨덕터 인코포레이티드 | Iq 불일치 및 반송파 누설을 보상하는 송수신 회로 및 그제어 방법 |
US8285508B2 (en) * | 2007-07-10 | 2012-10-09 | Nec Corporation | Signal processing apparatus and signal processing method |
-
2014
- 2014-08-07 JP JP2014161517A patent/JP6408291B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11374803B2 (en) | 2020-10-16 | 2022-06-28 | Analog Devices, Inc. | Quadrature error correction for radio transceivers |
Also Published As
Publication number | Publication date |
---|---|
JP2016039482A (ja) | 2016-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3398910B2 (ja) | イメージ除去型受信機 | |
EP1786097A1 (en) | Receiver using DC Offset Adjustment for optimal IP2 | |
JP4901679B2 (ja) | 無線送受信装置及び無線送信方法 | |
JP2006101388A (ja) | 受信機、受信方法及び携帯無線端末 | |
JP2011160214A (ja) | 受信装置及びイメージ除去方法 | |
JP5360210B2 (ja) | ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ | |
US20140146917A1 (en) | Transmitter with pre-distortion module, a method thereof | |
JP6408291B2 (ja) | Iqミスマッチ補正方法および送受信装置 | |
JP2009206556A (ja) | 送信機 | |
JP2007104007A (ja) | 直交変調器及び直交変調器におけるベクトル補正方法 | |
US20190158325A1 (en) | Carrier leakage correction method for quadrature modulator | |
WO2011086640A1 (ja) | 送信装置、無線通信装置及び送信方法 | |
JP2008113411A (ja) | 直接変換構造のデジタルクワドラチャ送受信器で不整合を補償する方法及び装置 | |
JP5429191B2 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
JP2005525037A (ja) | ミラー抑制回路、および、このような回路を用いる受信器 | |
JP5292061B2 (ja) | 直交復調器 | |
KR20160006728A (ko) | 듀얼 cordic 아키텍쳐를 사용하는 수신기 다운 컨버젼에서의 직각 위상 및 이득 부정합의 교정 | |
JP2006262156A (ja) | 送信装置及び送信アンプの歪み補償方法 | |
JP6445286B2 (ja) | 位相検出器、位相調整回路、受信器及び送信器 | |
JP6148728B2 (ja) | 送信機 | |
US7209723B2 (en) | Direct conversion circuit having reduced bit errors | |
JP2006511144A (ja) | 振幅補正、同相補正および位相補正付きのミキサシステム | |
US20080075198A1 (en) | Method for I/Q signal adjustment | |
JP6463565B1 (ja) | イメージリジェクションミクサ及び通信回路 | |
JP6921358B2 (ja) | ミクサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170727 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6408291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |