JP6408291B2 - Iqミスマッチ補正方法および送受信装置 - Google Patents

Iqミスマッチ補正方法および送受信装置 Download PDF

Info

Publication number
JP6408291B2
JP6408291B2 JP2014161517A JP2014161517A JP6408291B2 JP 6408291 B2 JP6408291 B2 JP 6408291B2 JP 2014161517 A JP2014161517 A JP 2014161517A JP 2014161517 A JP2014161517 A JP 2014161517A JP 6408291 B2 JP6408291 B2 JP 6408291B2
Authority
JP
Japan
Prior art keywords
signal
transmission
monitor
reception
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014161517A
Other languages
English (en)
Other versions
JP2016039482A (ja
Inventor
佐藤 裕樹
裕樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Holdings Inc
New Japan Radio Co Ltd
Japan Radio Co Ltd
Ueda Japan Radio Co Ltd
Original Assignee
Nisshinbo Holdings Inc
New Japan Radio Co Ltd
Japan Radio Co Ltd
Ueda Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Holdings Inc, New Japan Radio Co Ltd, Japan Radio Co Ltd, Ueda Japan Radio Co Ltd filed Critical Nisshinbo Holdings Inc
Priority to JP2014161517A priority Critical patent/JP6408291B2/ja
Publication of JP2016039482A publication Critical patent/JP2016039482A/ja
Application granted granted Critical
Publication of JP6408291B2 publication Critical patent/JP6408291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transceivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、IQミスマッチ補正方法およびIQミスマッチ補正が可能な送受信装置に関する。
送受信装置では、低消費電力、低コスト等の観点から、ダイレクトコンバージョン方式が採用されている。ダイレクトコンバージョン方式は、送信側ではベースバンド信号を1回の周波数変換でRF信号に変換し、受信側ではその逆変換を行うものであり、スーパーヘテロダイン方式のような中間周波数信号を持たないホモダイン方式である。このため、スーパーヘテロダイン方式で必要となるRF信号やローカル周波数信号を除去するためのフィルタを必要とせず、低消費電流化および低コスト化を実現できる利点がある。
ダイレクトコンバージョン方式では、イメージ混信の影響を避けるために、直交検波回路を使用することで、送信装置では直交関係にある送信Iチャネルベースバンド信号(以下、送信I信号と呼ぶ)と送信Qチャネルベースバンド信号(以下、送信Q信号と呼ぶ)を直交関係にある送信Iチャネルローカル周波数信号(以下、送信Iローカル信号と呼ぶ)と送信Qチャネルローカル周波数信号(以下、送信Qローカル信号と呼ぶ)によって2つの送信RF信号に周波数変換し、それらを加算し1つの送信RF信号としてアンテナから送出している。
また、受信装置ではアンテナに入力した受信RF信号を直交関係にある受信Iチャネルローカル周波数信号(以下、受信Iローカル信号と呼ぶ)と受信Qチャネルローカル周波数信号(以下、受信Qローカル信号と呼ぶ)で復調して、直交関係にある受信Iチャネルベースバンド信号(以下、受信I信号と呼ぶ)と受信Qチャネルベースバンド信号(以下、受信Q信号と呼ぶ)に変換している。受信装置では、このような受信I信号と受信Q信号がディジタル復調されることで、本来のデータが取り出される。
しかしながら、ダイレクトコンバージョン方式は、I信号とQ信号に直交性が崩れた誤差が存在すると、希望波の側波にイメージ信号が発生してしまい、復調に必要なSNR(Signal to Noise Ratio)を満足することができず、通信品質が大きく劣化する。そのため、ダイレクトコンバージョン方式では、IQミスマッチ補正が必須となっている。
図8はQPSK変調の例におけるEVM(Error Vector Magnetude)の概念図である。I信号とQ信号に位相誤差あるいは振幅誤差があると、シンボルは正規のref点から外れた例えばdem点に移動する。このときの前記したEMVとSNRは、式(1)、(2)で計算できる。
Figure 0006408291
Figure 0006408291
また、変調方式に対する必要最小限のSNRは、シャノンの定理によって求めることができる。各変調方式における結果を図9に示した。変調方式が分かれば送信装置はEVM値を満足し、受信装置はSNR値を満足するように、回路を設計しなければならない。
また、I信号とQ信号に誤差がある場合は、RF信号とベースバンド信号にイメージ信号のスペクトルが発生し、SNRをさらに悪化させてしまう。たとえば、16QAM変調による通信を行うときに必要なSRR(Spurious Rejection Ratio)は−33dBc以上が必要であり、所望のSRRを得るには、利得誤差を0.2dB以内に、位相誤差を2deg以内に設計する必要がある。回路次第ではあるが、約10mVのDCオフセットがあると、IQミスマッチが所望値を満足することができなくなるため、ダイレクトコンバージョン方式の送受信装置において、IQミスマッチ補正は必須である(非特許文献1)。
そこで従来では、例えば図10に示すように、ベースバンド回路200のディジタルベースバンド回路210において、IQ信号発振回路213でモニタI信号とモニタQ信号を生成してRFフロント回路100に入力させ、そのRFフロント回路100から出力する受信モニタI信号と受信モニタQ信号の誤差をFFT回路211や演算回路212で処理して補正信号を生成する。そして、この補正信号をRFフロント回路100の送信回路111や受信回路112の増幅器や移相器に入力し、そこにおいてI信号とQ信号が直交関係を保持するように、I信号とQ信号の位相や振幅を補正していた。
Supisa Lerstaveesin,and Bang-Sup Song "A Complex Image Rejection Circuit With Sign Detection Only",IEEE Journal of Solid-state Circuits, Vol.41, No.12, December 2006
しかしながら、この方式はベースバンド回路200で生成した補正信号によってRFフロント回路100でIQミスマッチ補正を行うものであり、RFフロント回路100とベースバンド回路200が対の関係にある必要がある。このため、汎用性の観点から、RFフロント回路100に対するベースバンド回路200の組み合わせの選択肢が著しく阻害されるという問題がある。
本発明の目的は、IQミスマッチの補正信号をRFフロント回路の側のみで生成できるようにして、RFフロント回路に対するベースバンド回路の組み合わせの選択に制約が生じないようにしたIQミスマッチ補正方法および送受信装置を提供することである。
上記目的を達成するために、請求項1にかかる発明は、互いに直交関係にある送信I信号と送信Q信号を入力し、送信Iローカル信号と送信Qローカル信号とにより直交変調した後に加算し、送信RF信号として送信する送信回路を備えた送受信装置のIQミスマッチ補正方法において、内部で発生したモニタI信号とモニタQ信号を前記送信回路に入力し直交変調した後に加算してモニタRF信号を生成し、該モニタRF信号をベースバンド信号の周波数に周波数変換して送信モニタI信号と送信モニタQ信号の一方の信号を生成するとともに、該生成した前記一方の信号を遅延処理して前記送信モニタI信号と前記送信モニタ信号Qの他方を生成し、前記送信モニタI信号と前記送信モニタQ信号との送信側位相誤差を検出し、前記送信モニタI信号と前記送信モニタQ信号を加算した信号と前記送信モニタI信号又は前記送信モニタQ信号との位相差に基づき、前記送信モニタI信号と前記送信モニタQ信号の送信側振幅誤差を検出し、前記送信側位相誤差に基づき前記送信回路の移相器の移相量を制御して前記送信Iローカル信号と前記送信Qローカル信号の位相差を補正し、前記送信側振幅誤差に基づき前記送信回路の増幅器を制御して前記送信I信号と前記送信Q信号の利得差を補正する、ことを特徴とする。
請求項2にかかる発明は、IQミスマッチが補正された請求項1に記載の送信回路と、該送信回路から受信した受信RF信号を受信Iローカル信号と受信Qローカル信号とにより直交復調して受信I信号と受信Q信号に分離する受信回路と、を備えた送受信装置のIQミスマッチ補正方法において、前記モニタI信号と前記モニタQ信号をIQミスマッチが補正されている前記送信回路に入力して前記送信回路から前記送信RF信号を出力し、前記送信RF信号を前記受信回路により受信し、前記受信Iローカル信号と前記受信Qローカル信号とにより直交復調して受信モニタI信号と受信モニタQ信号を生成し、前記受信モニタI信号と前記受信モニタQ信号との受信側位相誤差を検出し、前記受信モニタI信号と前記受信モニタQ信号を加算した信号と前記受信モニタI信号又は前記受信モニタQ信号との位相差に基づき、前記受信モニタI信号と前記受信モニタQ信号の受信側振幅誤差を検出し、前記受信側位相誤差に基づき前記受信回路の移相器の移相量を制御して前記受信Iローカル信号と前記受信Qローカル信号の位相差を補正し、前記受信側振幅誤差に基づき前記受信回路の増幅器の利得を制御して前記受信I信号と前記受信Q信号の利得差を補正する、ことを特徴とする。
請求項3にかかる発明は、互いに直交関係にある送信I信号と送信Q信号を入力し、送信Iローカル信号と送信Qローカル信号とにより直交変調した後に加算し、送信RF信号として送信する送信回路を備えた送受信装置において、モニタI信号とモニタQ信号を生成するモニタ信号発振回路と、前記モニタ信号発振回路から出力した前記モニタI信号と前記モニタQ信号が前記送信回路に入力して直交変調された後に加算されたモニタRF信号を入力し周波数変換して、送信モニタI信号と送信モニタQ信号の一方の信号を生成する周波数変換回路と、該周波数変換回路から出力する前記一方の信号を遅延して前記送信モニタI信号と前記送信モニタQ信号の他方を生成する遅延回路と、前記送信モニタI信号と前記送信モニタQ信号との位相差を検出して送信側第1位相誤差信号を生成するとともに、前記送信モニタI信号と前記送信モニタQ信号を加算した信号と前記送信モニタI信号又は前記送信モニタQ信号との位相差を検出して送信側第2位相誤差信号を生成する位相検出回路と、該位相検出回路で得られた前記送信側第1位相誤差信号に基づき前記送信回路の移相器の移相量を制御して前記送信Iローカル信号と前記送信Qローカル信号の位相差を補正し、前記位相検出回路で得られた前記送信側第2位相誤差信号に基づき前記送信I信号と前記送信Q信号の送信側振幅誤差信号を求め、該送信側振幅誤差信号に基づき前記送信回路の増幅器の利得を制御して前記送信I信号と前記送信Q信号の利得を補正する補正制御回路と、を備えることを特徴とする。
請求項4にかかる発明は、IQミスマッチが補正された請求項3に記載の送信回路と、受信回路と、を備えた送受信装置において、前記受信回路は、前記送信回路から出力するIQミスマッチが補正されたモニタRF信号を入力して、受信Iローカル信号と受信Qローカル信号とにより直交復調して、受信モニタI信号と受信モニタQ信号を生成し、前記位相検出回路は、さらに、前記受信モニタI信号と前記受信モニタQ信号との位相差を検出して受信側第1位相誤差信号を生成するとともに、前記受信モニタI信号と前記受信モニタQ信号を加算した信号と前記受信モニタI信号又は前記受信モニタQ信号との位相差を検出して受信側第2位相誤差信号を生成し、前記補正制御回路は、さらに、前記位相検出回路で得られた前記受信側第1位相誤差信号に基づき前記受信回路の移相器の移相量を制御して前記受信Iローカル信号と前記受信Qローカル信号の位相差を補正し、前記位相検出回路で得られた前記受信側第2位相誤差信号に基づき前記受信I信号と前記受信Q信号の受信側振幅誤差信号を求め、該受信側振幅誤差信号に基づき前記受信回路の増幅器の利得を制御して前記受信I信号と前記受信Q信号の利得を補正する、ことを特徴とする。
請求項5にかかる発明は、請求項3に記載の送受信装置において、前記補正制御回路は、前記送信側第2位相誤差と前記送信側振幅誤差との関係を示す第1テーブルを備えることを特徴とする。
請求項6にかかる発明は、請求項4に記載の送受信装置において、前記補正制御回路は、前記送信側第2位相誤差と前記送信側振幅誤差との関係を示す第1テーブルと、前記受信側第2位相誤差と前記受信側振幅誤差との関係を示す第2テーブルとを備えることを特徴とする。
請求項7にかかる発明は、請求項3に記載の送受信装置において、前記位相検出回路は、第1タイミングで前記送信モニタI信号と前記送信モニタQ信号を加算する加算器と、第2タイミングで前記送信モニタI信号と前記送信モニタQ信号を乗算して前記送信側第1位相誤差信号を生成し、前記第1タイミングで前記加算器の出力と前記送信モニタI信号又は前記送信モニタQ信号とを乗算して前記送信側第2位相差信号を生成する直交検波回路と、を備えることを特徴とする。
請求項8にかかる発明は、請求項4に記載の送受信装置において、前記位相検出回路の前記加算器は、さらに、第3タイミングで前記受信モニタI信号と前記受信モニタQ信号を加算し、前記位相検出回路の前記直交検波回路は、さらに、第4タイミングで前記受信モニタI信号と前記受信モニタQ信号を乗算して前記受信側第1位相誤差信号を生成し、前記第3タイミングで前記加算器の出力と前記受信モニタI信号又は前記受信モニタQ信号とを乗算して前記受信側第2位相差信号を生成する、ことを特徴とする。
本発明によれば、ベースバンド回路と無関係に送信回路や受信回路のIQミスマッチを補正することができるので、送信回路や受信回路を備えたRFフロント回路に対するベースバンド回路の組み合わせの選択肢が多くなる利点がある。また、I信号とQ信号の振幅誤差をI信号とQ信号の加算信号とI信号又はQ信号との位相比較に基づき得ることができるので、振幅誤差検出のための特別な回路を必要としない利点がある。
本発明の実施例の送受信装置のブロック図である。 図1の送受信装置の位相検出回路の直交検波回路と加算回路の回路図である。 図1の送受信装置の位相検出回路の直交検波回路と加算回路の回路図である。 図1の送受信装置のモニタ信号発振回路の回路図である。 図1の送受信装置の送信回路のIQミスマッチの補正のフローチャートである。 図1の送受信装置の受信回路のIQミスマッチの補正のフローチャートである。 2つの信号の振幅誤差検出の説明図である。 QPSKの信号配置図である。 変調方式と受信側SNRおよび送信側EVMの関係を示す図である。 従来の送受信装置のブロック図である。
<IQミスマッチ検出の原理>
本発明では、IQミスマッチ検出における位相誤差検出と、振幅誤差検出のための位相誤差検出を、1つのギルバートセル型の直交検波回路により行う。この直交検波回路は、位相差にのみ感度を有するため、振幅誤差の検出時には、I信号とQ信号を加算することで振幅差を位相差に変換して、I信号基準(又はQ信号基準)の位相差から振幅誤差を検出する。そして、得られた位相誤差によって位相補正信号を生成し、得られた振幅誤差によって振幅補正信号を生成し、それらの補正信号によって、送信回路の位相と利得、受信回路の位相と利得を個々に補正する。
I信号とQ信号に位相誤差φeが存在するとき、それを検出するには、
Figure 0006408291
として、直交検波回路で両者を乗算することで
Figure 0006408291
で得られる。
よって、式(4)の位相誤差の信号をローパスフィルタを通して不要な2倍波成分(2ωt)を除去すれば、位相誤差φeに応じた直流成分(cosφe/2)を得ることができるので、その直流成分を位相補正信号として使用する。
一方、振幅誤差については、I信号とQ信号を加算し、その加算信号とI信号(又はQ信号)を位相比較することで位相差を検出し、この位相差に基づき振幅誤差を検出することができる。
ここで、I信号の振幅をAとし、Q信号の振幅をBとし、位相差がないとすると、
Figure 0006408291
となるので、I信号とQ信号を加算すると、
Figure 0006408291
が得られる。
このようにして得られた加算信号を、たとえばI信号を基準として、位相誤差検出で用いた直交検波回路を流用して位相比較する。そして、この得られた位相差から振幅差(=A/B)を取得することができる。
例えば、単純化のために、振幅をB=0.5Aとし、ωt=θとして、その加算信号Asinθ+Bcosθを波形で示すと、横軸を位相、縦軸を振幅とすると、図7(a)に示す通りとなる。このとき、大きさ(振幅相当)が零のゼロクロス点では、Asinθの波形に対して、加算信号Asinθ+Bcosθの波形は、26.56degだけ遅れている。
また、振幅をB=Aとして、その加算信号Asinθ+Bcosθを波形で示すと、図7(b)に示す通りとなる。このとき、ゼロクロス点では、Asinθの波形に対して、加算信号Asinθ+Bcosθの波形は、45degだけ遅れている。
そこで、振幅AとBの比率を異ならせて、ゼロクロス点にけるAsinθに対する加算信号Asinθ+Bcosθの位相差を求めると、振幅AとBの比率に対する位相差は、図7(c)に示すような特性を示す。よって、この図7(c)に示す特性を予めテーブルに作成しておき、あるいは図7(c)の特性曲線を示す式を求めておけば、直交検波回路で検出した位相差に基づいて、振幅差(B/A)を求めることができる。よって、振幅Aを予め設定しておけば、振幅Bを求めることができる。
このように、振幅誤差を位相誤差に基づいて検出することができるため、位相誤差検出と振幅誤差検出用位相誤差検出に共通の直交検波回路を使用することができ、振幅誤差を検出する特別の回路が不要となる。また、振幅誤差検出用位相誤差検出では2つの信号を波形のゼロクロス点で比較するので、その2つの入力信号の波形に周波数ドリフトや歪があったとしても、位相差検出の精度に大きな影響を受けない。このため、後記するモニタI信号やモニタQ信号への要求精度を緩和することができる。
<実施例>
図1に本発明の実施例の送受信装置のRFフロント回路100を示す。図1において、110は変復調回路であり、送信回路111、受信回路112、送信信号の包絡線を検出してベースバンド信号に周波数変換を行うエンベロープ検波回路(周波数変換回路)113、単相信号から差動信号を生成する単相/差動変換回路114、単相/差動変換回路114の出力信号をπ/2だけ遅延させる遅延回路115、および送信回路111の送信信号を受信回路112に直接入力させるためのスイッチSW0を備える。
送信回路111は、ベースバンド回路(図示せず)から入力する送信I信号の差動信号I,Iを増幅する増幅器AMP1と、ベースバンド回路(図示せず)から入力する送信Q信号の差動信号Q,Qを増幅する増幅器AMP2と、ローカル発振器OSC1で発振した送信Iローカル信号によって送信I信号を変調するミキサ回路MIX1と、ローカル発振器OSC1で発振した送信Iローカル信号を移相器PS1によってπ/2だけ移相した送信Qローカル信号によって送信Q信号を変調するミキサ回路MIX2と、ミキサ回路MIX1,MIX2から出力する送信RF信号の加算信号を放出するアンテナANT1と、を備える。
受信回路112は、アンテナANT2から入力した受信RF信号を増幅する増幅器AMP3,AMP4と、増幅器AMP3の出力信号をローカル発振器OSC2で発振した受信Iローカル信号によって復調して受信I信号の差動信号I,Iを取り出すミキサ回路MIX3と、増幅器AMP4の出力信号をローカル発振器OSC2で発振した受信Iローカル信号を移相器PS1によってπ/2だけ移相した受信Qローカル信号によって復調して受信Q信号の差動信号Q,Qを取り出すミキサ回路MIX4と、を備える。
120は位相検出回路であり、直交検波回路121、I信号とQ信号を加算する加算器122a,122bを備える加算回路122、直交検波回路121の出力信号(位相差信号)から高周波成分を除去するローパスフィルタ123、直交検波回路121を位相差検出用と振幅差検出用の一方に切り替える切換制御回路124を備える。前記した加算器122aはI信号の内のI信号とQ信号の内のQ信号を加算し、加算器122bは、I信号の内のI信号とQ信号の内のQ信号を加算する。
130は補正制御回路であり、ローパスフィルタ123の出力信号を取り込んで、送信回路111用の位相補正信号と振幅補正信号を生成するとともに、受信回路112用の位相補正信号と振幅補正信号を生成する。詳しくは、直交検波回路121からローパスフィルタ123を経由して位相誤差を示す位相差信号が到来するときは、これを位相補正信号として、送信回路111の移相器PS1又は受信回路112の移相器PS2に出力し、それらの移相量を調整させる。また、直交検波回路121からローパスフィルタ123を経由して振幅誤差を示す位相差信号が到来するときは、その信号に対応して振幅誤差信号を生成し、これを振幅補正信号として、送信回路111のQ信号側の増幅器AMP2又は受信回路112のQ信号側の増幅器AMP4に出力し、それらの利得を調整させる。この補正制御回路130では、ローパスフィルタ123で高周波信号を除去した低速信号を扱うので、ここでディジタル処理する場合に、低速のA/D変換器を使用することができる。
140はモニタI信号とモニタQ信号を差動信号I,I、Q,Qの形で生成するモニタ信号発振回路であり、同相で縦続接続された3個の演算増幅器OP1〜OP3と、入力側がその演算増幅器OP3の出力側に逆相で縦続接続され、出力側が同相で演算増幅器OP1の入力側に縦続接続された演算増幅器OP4とで構成される。そして、演算増幅器OP2の出力側からモニタI信号の差動信号I,Iが取り出され、演算増幅器OP4の出力側からモニタQ信号の差動信号Q,Qが取り出される。
150は第1のスイッチ回路であり、4個のスイッチSW1〜SW4からなる。スイッチSW1は、受信回路112から出力するQ信号と単相/差動変換回路114から出力するQ信号の一方を選択する。スイッチSW2は、受信回路112から出力するQ信号と単相/差動変換回路114から出力するQ信号の一方を選択する。スイッチSW3は、受信回路112から出力するI信号と遅延回路140から出力するI信号の一方を選択する。スイッチSW4は、受信回路112から出力するI信号と単相/差動変換回路114から出力するI信号の一方を選択する。
160は第2のスイッチ回路であり、4個のスイッチSW5〜SW8からなる。スイッチSW5,SW6は、モニタI信号の差動信号I,Iを送信回路111の入力側の送信I信号の差動信号ラインに接続する。スイッチSW7,SW8は、モニタQ信号の差動信号Q,Qを送信回路111の入力側の送信Q信号の差動信号ラインに接続する。
図2に直交検波回路121と加算回路122のの具体例を示す。直交検波回路121は、ギルバートセル回路121aと、出力回路121bと、電流/電圧変換回路121cとで構成されている。
ギルバートセル回路121aは、NMOSトランジスタMN1〜MN8、PMOSトランジスタMP1,MP2、および電流源I1、I2で構成されている。トランジスタMN1,MN2はソースがトランジスタMN5,MN7のドレインに共通接続され、トランジスタMN3,MN4はソースがトランジスタMN6,MN8のドレインに共通接続されている。トランジスタMN5,MN6のソースは電流源I1に接続され、トランジスタMN7,MN8のソースは電流源I2に共通接続されている。トランジスタMP1のゲートとドレインはトランジスタMN1,MN3のドレインに共通接続され、トランジスタMP2のゲートとドレインはトランジスタMN2,MN4のドレインに共通接続されている。
そして、トランジスタMN1,MN4のゲートにはI信号の正転信号Iが入力し、トランジスタMN2,MN3のゲートにはI信号の反転信号Iが入力する。また、トランジスタMN5のゲートにはQ信号の正転信号Qが入力し、トランジスタMN5のゲートにはQ信号の反転信号Qが入力する。さらに、トランジスタMN7のゲートにはI信号の反転信号IとQ信号の反転信号Qを加算器122aで加算した信号が入力し、トランジスタMN8のゲートにはI信号の正転信号IとQ信号の正転信号Qを加算器121aで加算した信号が入力する。
このギルバートセル回路121では、位相誤差検出時には、切換制御回路124によって電流源I1が動作し、電流源I2が不動作となる。これにより、トランジスタMN5,MN6が動作し、トランジスタMN7,MN8がオフとなる。そして、I信号とQ信号の乗算、すなわち前記した式(4)の演算が行われ、その演算結果が出力回路121bに出力される。
一方、振幅誤差検出時には、切換制御回路124によって電流源I1が不動作となり、電流源I2が動作する。これにより、トランジスタMN5,MN6がオフし、トランジスタMN7,MN8が動作することになる。そして、前記した式(6)で表されるI信号とQ信号の加算信号と基準のI信号との乗算が行われ、両者の位相差を示す信号が得られ、その演算結果が出力回路121bに出力される。
このように、共通のギルバートセル回路121において、I信号とQ信号についての位相誤差検出と振幅誤差検出用位相誤差検出が行われるので、相対オフセットをなくすことができ、それら誤差検出を高精度で実現することができる。
出力回路121bは、ギルバートセル回路121aのトランジスタMP1のドレイン電圧によってゲートが制御されるPMOSトランジスタMP3と、トランジスタMP2のドレイン電圧によってゲートが制御されるPMOSトランジスタMP4と、NMOSトランジスタMN9,MN10からなるカレントミラー回路とにより構成される。そして、ギルバートセル回路121aのトランジスタMP1のドレイン電圧とトランジスタMP2のドレイン電圧の差分に相当する電流を出力する。
電流/電圧変換回路121cは、オペアンプOP5と、そのオペアンプOP5の正転入力端子に基準電圧を与える電圧源E1と、そのオペアンプOP5の反転入力端子と出力端子との間に接続された帰還抵抗R1と帰還キャパシタC1とで構成され、入力する電流信号を電圧信号に変換してローパスフィルタ123に出力する。
図3に図2で説明した直交検波回路121と加算回路122の変形例を示す。加算回路122では、加算器122bを抵抗R2,R3で構成し、加算器122aを抵抗R4,R5で構成している。また、ギルバートセル回路121aでは、負荷としてのトランジスタMP1,MP2を抵抗R6,R7に置き換えている。また、出力回路121bは、抵抗R8とカレントミラー回路を構成するPMOSトランジスタMP5,MP6,MP7と、コモンモードフィードバック回路121b1からなる回路で構成している。コモンモードフィードバック回路121b1は、抵抗R9,R10とNMOSトランジスタMN11,MN12とオペアンプOP6で構成され、電流/電圧変換回路121cの電源E1の電圧をオペアンプOP6の正転入力端子に印加することにより、この出力回路121bの出力端子P1の電圧を電源E1の電圧に対応する電圧に保持して、そこにDCオフセットが生じることを防止している。図2で説明した出力回路121bでは、出力端子P1にDCオフセットが生じるが、ここでは、これを回避している。電流/電圧変換回路121cでは、抵抗R11を追加している。
図4にモニタ信号発振回路140の具体例を示す。オペアンプOP1〜OP4はすべて同一回路、同一レイアウト構成であるので、オペアンプOP1を代表して説明する。このオペアンプOP1は、NMOSトランジスタMN21〜MN24、PMOSトランジスタMP21,MP22、抵抗R21〜R26、キャパシタC21,C22、電流源I21〜I23から構成されている。トランジスタMN21,MN22、抵抗R21,R22、電流源I21は差動回路を構成する。また、トランジスタMP21,MN23、抵抗R23,R24、キャパシタC21は正転出力側の負荷回路を構成し、トランジスタMP22,MN24、抵抗R25,R26、キャパシタC22は反転出力側の負荷回路を構成する。
このモニタ信号発振回路140では、オペアンプOP1〜OP4をすべて同一回路、同一レイアウト構成にすることで、高精度な4相信号(I=0、I=2π、Q=π、Q=3π/4)を取り出すことができる。そして、抵抗R23〜R26、キャパシタC21,C22の定数をパラメータとして調整可能にすることで、4相信号の利得、電圧振幅、高調波の設定の自由度を高めることができる。
<送信回路のIQミスマッチ補正>
次に、本発明のIQミスマッチ補正回路における補正動作を説明する。図5は送信回路のIQミスマッチ補正動作を示すフローチャートである。まず、図1の回路におけるスイッチSW0をオフにし(ステップS1)、スイッチSW1,SW2が単相/差動変換回路114から出力するQ信号Q,Qを選択し、スイッチSW3,SW4が遅延回路115から出力するI信号I,Iを選択する側に切り替える。また、スイッチSW5〜SW8をオンにすることで、モニタ信号発振回路140によって発生させた送信モニタI信号I,Iと送信モニタQ信号Q,Qを、送信回路111に入力させる。
これにより、モニタ信号発振回路140で生成されたモニタI信号I,IとモニタQ信号Q,Qが変復調回路110の送信回路111に入力し、直交変調されて送信RF信号となり、包絡線検波部113でRF信号からベースバンド信号に周波数変換され、単相/差動変換部114で差動の送信モニタI信号I,Iとなり、スイッチSW1,SW2によって位相検出回路120に入力する。また、単相/差動変換部114から出力する送信モニタI信号I,Iは、遅延回路115においてπ/2だけ遅延されることで送信モニタQ信号Q,Qとなり、スイッチSW3,SW4によって位相検出回路120に入力する(ステップS2)。
このとき、位相検出回路120では、切替制御回路124によって直交検波回路121の電流源I1が動作しており、送信回路111の影響を受けた送信モニタI信号と送信モニタQ信号の位相差の検出が行われ(ステップS3)、その送信モニタQ信号の位相誤差分を示す信号がローパスフィルタ123から補正制御回路130に出力する。
補正制御回路130では、この送信モニタQ信号の位相誤差分を示す信号を取り込んで、その値が設定範囲内(許容範囲内)にあるか否かを判定する(ステップS4)。設定範囲内にないときは、次にその送信モニタQ信号の位相が設定範囲から遅れているか進んでいるかを比較判定する(ステップS5)。そして、送信モニタQ信号が遅れている場合はその位相が進むように、送信回路111の移相器PS1の移相量を1段だけ進める(ステップS6)。また、送信モニタQ信号が進んでいる場合はその位相が遅れるように、送信回路111の移相器PS1の移相量を1段だけ遅らせる(ステップS7)。
この後、再度、送信モニタI信号と送信モニタQ信号を取り込んで(ステップS2)、送信モニタQ信号の位相誤差成分が設定範囲内にないときは、ステップS3〜S7で同様な動作が繰り返される。
ステップS4の判定において、送信モニタQ信号の位相誤差が設定範囲内にあると判定されたときは、振幅検出(ステップS8)に移行する。このときは、位相検出回路120において、切替制御回路124によって直交検波回路121の電流源I2が動作するよう切り替えられる。これにより、送信モニタI信号と送信モニタQ信号を加算した信号と送信モニタI信号との位相差の検出が行われ、その位相差を示す信号がローパスフィルタ123から補正制御回路130に出力する。
このとき、補正制御回路130では、この位相差を示す信号を取り込んで、前記した手法(図7)によって送信モニタI信号と送信モニタQ信号の振幅誤差成分を生成する。そして、その振幅誤差成分の値(図7のB/Aに相当)が設定範囲内(許容範囲内)にあるか否かを判定する(ステップS9)。設定範囲内にないときは、次にその送信モニタQ信号の振幅が送信モニタI信号の振幅に対して設定範囲より大きいか小さいかを比較判定する(ステップS10)。そして、送信モニタQ信号の振幅が小さい場合はその振幅が大きくなるように、送信回路111の増幅器AMP2の利得を1段だけ高くする方向に調整する(ステップS11)。逆に、送信モニタQ信号の振幅が大きい場合はその振幅が小さくなるように、その増幅器AMP2の利得を1段だけ低くする方向に調整する(ステップS12)。
この後、再度、送信モニタI信号と送信モニタQ信号を取り込んで(ステップS13)、振幅誤差成分が設定範囲内にないときは、ステップS9〜S13で同様な動作が繰り返される。
ステップS9の判定において、振幅誤差成分が設定範囲内にあると判定されたときは、ステップS14、S15に移行し、ステップS15の判定において位相差が設定範囲内にないと判定されれば、ステップS5に戻り、設定範囲内にあると判定されれば、送信回路111の移相器PS1の移相調整と増幅器AMP2の利得調整を終える。これにより、送信回路111のIQミスマッチ補正が完了する。
<受信回路のIQミスマッチ補正>
図6は受信回路112のIQミスマッチ補正動作を示すフローチャートである。このときは、送信回路111のミスマッチ補正は完了しているものとする。つまり、送信回路111にはIQミスマッチはないものとする。
ここでは、図1の回路におけるスイッチSW0をオンにする(ステップS21)。また、スイッチSW1,SW2が受信回路112から出力する受信モニタQ信号Q,Qを選択し、スイッチSW3,SW4が受信回路112から出力する受信モニタI信号I,Iを選択する側に切り替えられる。また、スイッチSW5〜SW8をオンにすることで、モニタ信号発振回路140によって発生させたモニタI信号I,IとモニタQ信号Q,Qを、送信回路111に入力させる。
これにより、モニタ信号発振回路140で生成されたモニタI信号I,IとモニタQ信号Q,Qが変復調回路110のIQミスマッチが補正済の送信回路111に入力し、直交変調されて送信RF信号となり、スイッチSW0を経由して受信回路112に受信RF信号として入力し、直交復調されて受信モニタI信号I,Iと受信モニタQ信号Q,Qとなり、スイッチSW1〜W4によって位相検出回路120に入力する(ステップS22)。
このとき、位相検出回路120では、切替制御回路124によって直交検波回路121の電流源I1が動作しており、受信モニタI信号と受信モニタQ信号の位相差の検出が行われ(ステップS23)、その受信モニタQ信号の位相誤差分を示す信号がローパスフィルタ123から補正制御回路130に出力する。
補正制御回路130では、この受信モニタQ信号の位相誤差分を示す信号を取り込んで、その値が設定範囲内(許容範囲内)にあるか否かを判定する(ステップS24)。設定範囲内にないときは、次にその受信モニタQ信号の位相が設定範囲から遅れているか進んでいるかを比較判定する(ステップS25)。そして、受信モニタQ信号が遅れている場合はその位相が進むように、受信回路112の移相器PS2の移相量を1段だけ進める(ステップS26)。また、受信モニタQ信号が進んでいる場合はその位相が遅れるように、受信回路112の移相器PS3の移相量を1段だけ遅らせる(ステップS27)。
この後、再度、受信モニタI信号と受信モニタQ信号を取り込んで(ステップS22)、受信モニタQ信号の位相誤差成分が設定範囲内にないときは、ステップS23〜S27で同様な動作が繰り返される。
ステップS24の判定において、受信モニタQ信号の位相誤差が設定範囲内にあるときは、振幅検出(ステップS28)に移行する。このときは、位相検出回路120で、切替制御回路124によって直交検波回路121の電流源I2が動作するよう切り替えられる。これにより、受信モニタI信号と受信モニタQ信号を加算した信号と受信モニタI信号との位相差の検出が行われ、その位相差を示す信号がローパスフィルタ123から補正制御回路130に出力する。
このとき、補正制御回路130では、この位相差を示す信号を取り込んで、前記した手法(図7)によって受信モニタI信号と受信モニタQ信号の振幅誤差成分を生成する。そして、その振幅誤差成分の値(図7のB/Aに相当)が設定範囲内(許容範囲内)にあるか否かを判定する(ステップS29)。設定範囲内にないときは、次にその受信モニタQ信号の振幅が受信モニタI信号の振幅に対して設定範囲より大きいか小さいかを比較判定する(ステップS30)。そして、受信モニタQ信号の振幅が小さい場合はその振幅が大きくなるように、受信回路112の増幅器AMP3の利得を1段だけ高くする方向に調整する(ステップS31)。逆に、受信モニタQ信号の振幅が大きい場合はその振幅が小さくなるように、その増幅器AMP4の利得を1段だけ低くする方向に調整する(ステップS32)。
この後、再度、受信モニタI信号と受信モニタQ信号を取り込んで(ステップS33)、振幅誤差成分が設定範囲内にないときは、ステップS29〜S33で同様な動作が繰り返される。
ステップS29の判定において、振幅誤差成分が設定範囲内にあると判定されたときは、ステップS34、S35に移行し、ステップS35の判定において位相差が設定範囲内にないと判定されれば、ステップS25に戻り、設定範囲内にあると判定されれば、受信回路112の移相器PS2の移相調整と増幅器AMP4の利得調整を終える。これにより、受信回路112のIQミスマッチ補正が完了する。
なお、以上説明した実施例では、包絡線検波部(周波数変換回路)113で受信RF信号から送信モニタI信号を取り出すようにしたが、送信モニタI信号に代えて送信モニタQ信号を取り出すようにしてもよい。このときは、遅延回路115から送信I信号が取り出されることになる。よって、スイッチSW1とSW3を入れ替え、スイッチSW2とSW4を入れ替える必要がある。
100:RFフロント回路
110:送受信回路、111:送信回路、112:受信回路
120:位相検出回路、121:直交検波回路、121a:ギルバートセル回路、121b:出力回路、121c:電流/電圧変換回路、122:加算回路
130:補正制御回路
140:モニタ信号発振回路
150:第1のスイッチ回路
160:第2のスイッチ回路
200:ベースバンド回路
210:ディジタルベースバンド回路、211:FFT回路、212:演算回路、213:IQ信号発振回路

Claims (8)

  1. 互いに直交関係にある送信I信号と送信Q信号を入力し、送信Iローカル信号と送信Qローカル信号とにより直交変調した後に加算し、送信RF信号として送信する送信回路を備えた送受信装置のIQミスマッチ補正方法において、
    内部で発生したモニタI信号とモニタQ信号を前記送信回路に入力し直交変調した後に加算してモニタRF信号を生成し、
    該モニタRF信号をベースバンド信号の周波数に周波数変換して送信モニタI信号と送信モニタQ信号の一方の信号を生成するとともに、該生成した前記一方の信号を遅延処理して前記送信モニタI信号と前記送信モニタQ信号の他方を生成し、
    前記送信モニタI信号と前記送信モニタQ信号との送信側位相誤差を検出し、
    前記送信モニタI信号と前記送信モニタQ信号を加算した信号と前記送信モニタI信号又は前記送信モニタQ信号との位相差に基づき、前記送信モニタI信号と前記送信モニタQ信号の送信側振幅誤差を検出し、
    前記送信側位相誤差に基づき前記送信回路の移相器の移相量を制御して前記送信Iローカル信号と前記送信Qローカル信号の位相差を補正し、前記送信側振幅誤差に基づき前記送信回路の増幅器を制御して前記送信I信号と前記送信Q信号の利得差を補正する、
    ことを特徴とする送受信装置のIQミスマッチ補正方法。
  2. IQミスマッチが補正された請求項1に記載の送信回路と、該送信回路から受信した受信RF信号を受信Iローカル信号と受信Qローカル信号とにより直交復調して受信I信号と受信Q信号に分離する受信回路と、を備えた送受信装置のIQミスマッチ補正方法において、
    前記モニタI信号と前記モニタQ信号をIQミスマッチが補正されている前記送信回路に入力して前記送信回路から前記送信RF信号を出力し、前記送信RF信号を前記受信回路により受信し、前記受信Iローカル信号と前記受信Qローカル信号とにより直交復調して受信モニタI信号と受信モニタQ信号を生成し、
    前記受信モニタI信号と前記受信モニタQ信号との受信側位相誤差を検出し、
    前記受信モニタI信号と前記受信モニタQ信号を加算した信号と前記受信モニタI信号又は前記受信モニタQ信号との位相差に基づき、前記受信モニタI信号と前記受信モニタQ信号の受信側振幅誤差を検出し、
    前記受信側位相誤差に基づき前記受信回路の移相器の移相量を制御して前記受信Iローカル信号と前記受信Qローカル信号の位相差を補正し、前記受信側振幅誤差に基づき前記受信回路の増幅器の利得を制御して前記受信I信号と前記受信Q信号の利得差を補正する、
    ことを特徴とする送受信装置のIQミスマッチ補正方法。
  3. 互いに直交関係にある送信I信号と送信Q信号を入力し、送信Iローカル信号と送信Qローカル信号とにより直交変調した後に加算し、送信RF信号として送信する送信回路を備えた送受信装置において、
    モニタI信号とモニタQ信号を生成するモニタ信号発振回路と、
    前記モニタ信号発振回路から出力した前記モニタI信号と前記モニタQ信号が前記送信回路に入力して直交変調された後に加算されたモニタRF信号を入力し周波数変換して、送信モニタI信号と送信モニタQ信号の一方の信号を生成する周波数変換回路と、
    該周波数変換回路から出力する前記一方の信号を遅延して前記送信モニタI信号と前記送信モニタQ信号の他方を生成する遅延回路と、
    前記送信モニタI信号と前記送信モニタQ信号との位相差を検出して送信側第1位相誤差信号を生成するとともに、前記送信モニタI信号と前記送信モニタQ信号を加算した信号と前記送信モニタI信号又は前記送信モニタQ信号との位相差を検出して送信側第2位相誤差信号を生成する位相検出回路と、
    該位相検出回路で得られた前記送信側第1位相誤差信号に基づき前記送信回路の移相器の移相量を制御して前記送信Iローカル信号と前記送信Qローカル信号の位相差を補正し、前記位相検出回路で得られた前記送信側第2位相誤差信号に基づき前記送信I信号と前記送信Q信号の送信側振幅誤差信号を求め、該送信側振幅誤差信号に基づき前記送信回路の増幅器の利得を制御して前記送信I信号と前記送信Q信号の利得を補正する補正制御回路と、
    を備えることを特徴とする送受信装置。
  4. IQミスマッチが補正された請求項3に記載の送信回路と、受信回路と、を備えた送受信装置において、
    前記受信回路は、前記送信回路から出力するIQミスマッチが補正されたモニタRF信号を入力して、受信Iローカル信号と受信Qローカル信号とにより直交復調して、受信モニタI信号と受信モニタQ信号を生成し、
    前記位相検出回路は、さらに、前記受信モニタI信号と前記受信モニタQ信号との位相差を検出して受信側第1位相誤差信号を生成するとともに、前記受信モニタI信号と前記受信モニタQ信号を加算した信号と前記受信モニタI信号又は前記受信モニタQ信号との位相差を検出して受信側第2位相誤差信号を生成し、
    前記補正制御回路は、さらに、前記位相検出回路で得られた前記受信側第1位相誤差信号に基づき前記受信回路の移相器の移相量を制御して前記受信Iローカル信号と前記受信Qローカル信号の位相差を補正し、前記位相検出回路で得られた前記受信側第2位相誤差信号に基づき前記受信I信号と前記受信Q信号の受信側振幅誤差信号を求め、該受信側振幅誤差信号に基づき前記受信回路の増幅器の利得を制御して前記受信I信号と前記受信Q信号の利得を補正する、
    ことを特徴とする送受信装置。
  5. 請求項3に記載の送受信装置において、
    前記補正制御回路は、前記送信側第2位相誤差と前記送信側振幅誤差との関係を示す第1テーブルを備えることを特徴とする送受信装置。
  6. 請求項4に記載の送受信装置において、
    前記補正制御回路は、前記送信側第2位相誤差と前記送信側振幅誤差との関係を示す第1テーブルと、前記受信側第2位相誤差と前記受信側振幅誤差との関係を示す第2テーブルとを備えることを特徴とする送受信装置。
  7. 請求項3に記載の送受信装置において、
    前記位相検出回路は、第1タイミングで前記送信モニタI信号と前記送信モニタQ信号を加算する加算器と、第2タイミングで前記送信モニタI信号と前記送信モニタQ信号を乗算して前記送信側第1位相誤差信号を生成し、前記第1タイミングで前記加算器の出力と前記送信モニタI信号又は前記送信モニタQ信号とを乗算して前記送信側第2位相差信号を生成する直交検波回路と、を備えることを特徴とする送受信装置。
  8. 請求項4に記載の送受信装置において、
    前記位相検出回路の前記加算器は、さらに、第3タイミングで前記受信モニタI信号と前記受信モニタQ信号を加算し、
    前記位相検出回路の前記直交検波回路は、さらに、第4タイミングで前記受信モニタI信号と前記受信モニタQ信号を乗算して前記受信側第1位相誤差信号を生成し、前記第3タイミングで前記加算器の出力と前記受信モニタI信号又は前記受信モニタQ信号とを乗算して前記受信側第2位相差信号を生成する、
    ことを特徴とする送受信装置。
JP2014161517A 2014-08-07 2014-08-07 Iqミスマッチ補正方法および送受信装置 Active JP6408291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161517A JP6408291B2 (ja) 2014-08-07 2014-08-07 Iqミスマッチ補正方法および送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161517A JP6408291B2 (ja) 2014-08-07 2014-08-07 Iqミスマッチ補正方法および送受信装置

Publications (2)

Publication Number Publication Date
JP2016039482A JP2016039482A (ja) 2016-03-22
JP6408291B2 true JP6408291B2 (ja) 2018-10-17

Family

ID=55530246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161517A Active JP6408291B2 (ja) 2014-08-07 2014-08-07 Iqミスマッチ補正方法および送受信装置

Country Status (1)

Country Link
JP (1) JP6408291B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374803B2 (en) 2020-10-16 2022-06-28 Analog Devices, Inc. Quadrature error correction for radio transceivers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019064368A1 (ja) * 2017-09-27 2019-04-04 マークデバイシス株式会社 位相分析回路
WO2022172425A1 (ja) * 2021-02-15 2022-08-18 三菱電機株式会社 振幅位相検波回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136836A (ja) * 1991-09-18 1993-06-01 Yokogawa Electric Corp デイジタル変調信号発生器
JPH1141033A (ja) * 1997-07-22 1999-02-12 Oki Electric Ind Co Ltd 直交バランスミクサ回路および受信装置
EP1634420B1 (en) * 2003-05-30 2013-03-06 Callahan Cellular L.L.C. Method and device for estimating iq imbalance
KR100710125B1 (ko) * 2006-02-23 2007-04-20 지씨티 세미컨덕터 인코포레이티드 Iq 불일치 및 반송파 누설을 보상하는 송수신 회로 및 그제어 방법
US8285508B2 (en) * 2007-07-10 2012-10-09 Nec Corporation Signal processing apparatus and signal processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374803B2 (en) 2020-10-16 2022-06-28 Analog Devices, Inc. Quadrature error correction for radio transceivers

Also Published As

Publication number Publication date
JP2016039482A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
JP3398910B2 (ja) イメージ除去型受信機
EP1786097A1 (en) Receiver using DC Offset Adjustment for optimal IP2
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
JP2006101388A (ja) 受信機、受信方法及び携帯無線端末
JP2011160214A (ja) 受信装置及びイメージ除去方法
JP5360210B2 (ja) ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ
US20140146917A1 (en) Transmitter with pre-distortion module, a method thereof
JP6408291B2 (ja) Iqミスマッチ補正方法および送受信装置
JP2009206556A (ja) 送信機
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
US20190158325A1 (en) Carrier leakage correction method for quadrature modulator
WO2011086640A1 (ja) 送信装置、無線通信装置及び送信方法
JP2008113411A (ja) 直接変換構造のデジタルクワドラチャ送受信器で不整合を補償する方法及び装置
JP5429191B2 (ja) 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法
JP2005525037A (ja) ミラー抑制回路、および、このような回路を用いる受信器
JP5292061B2 (ja) 直交復調器
KR20160006728A (ko) 듀얼 cordic 아키텍쳐를 사용하는 수신기 다운 컨버젼에서의 직각 위상 및 이득 부정합의 교정
JP2006262156A (ja) 送信装置及び送信アンプの歪み補償方法
JP6445286B2 (ja) 位相検出器、位相調整回路、受信器及び送信器
JP6148728B2 (ja) 送信機
US7209723B2 (en) Direct conversion circuit having reduced bit errors
JP2006511144A (ja) 振幅補正、同相補正および位相補正付きのミキサシステム
US20080075198A1 (en) Method for I/Q signal adjustment
JP6463565B1 (ja) イメージリジェクションミクサ及び通信回路
JP6921358B2 (ja) ミクサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170727

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6408291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250