JP5429191B2 - 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 - Google Patents
受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 Download PDFInfo
- Publication number
- JP5429191B2 JP5429191B2 JP2010543923A JP2010543923A JP5429191B2 JP 5429191 B2 JP5429191 B2 JP 5429191B2 JP 2010543923 A JP2010543923 A JP 2010543923A JP 2010543923 A JP2010543923 A JP 2010543923A JP 5429191 B2 JP5429191 B2 JP 5429191B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image signal
- mixer
- band
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3863—Compensation for quadrature error in the received signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
複素フィルタは、実信号を通過させ、イメージ信号を減衰させる機能を有するものである。複素フィルタの実信号の周波数帯域の利得は、イメージ信号の周波数帯域の利得に比べて高いのが望ましく、この利得の比をイメージ除去比と呼んでいる。したがって、複素フィルタには、高いイメージ除去比が要求される。
これにより、高周波受信信号を中間周波数(IF帯)にダウンコンバートしつつ直交復調が行われ、位相が互いに90度ずれたIF−I信号及びIF−Q信号が生成される。複素フィルタ114は、入力されるIF−I信号及びIF−Q信号についてのイメージ信号の除去を行う。
しかし、直交ミキサや複素フィルタにおける素子や配線のミスマッチが原因となってIF−I信号とIF−Q信号との関係を理想的に保つことは現実的に不可能である。この影響は、図11に示すように、イメージ周波数帯域で顕著に現れ、わずかなミスマッチがイメージ除去比を大幅に劣化させる。
検出されたミスマッチに基づいてタップ係数算出回路140が、フィルタミスマッチ校正回路138のタップ係数を算出し、算出されたタップ係数にフィルタミスマッチ校正回路138のタップ計数を更新する。
これにより、I成分の信号及びQ成分の信号のイメージ除去比を改善している。
図1は、この発明の実施形態1である低IF型受信装置の電気的構成を示す図、図2は、同低IF型受信装置で用いるIF帯模擬イメージ信号生成部の回路構成を示す図、図3は、同低IF型受信装置で用いる1つの経路切り替え回路を示す図、図4は、同低IF型受信装置で用いる他の経路切り替え回路を示す図、図5は、同低IF型受信装置に用いる直交ミキサを構成するIミキサ及びQミキサの回路構成を示す図、図6は、同低IF型受信装置に用いる1つの複素フィルタの例を示すブロック図、図7は、同低IF型受信装置に用いる他の複素フィルタの例を示すブロック図、また、図8は、同低IF型受信装置で用いる振幅検出部の構成例を示すブロック図である。
このIF帯模擬イメージ信号生成部12は、図2に示すように、遅延式フリップフロップ回路(DFF;Delay Flip-Flop)26、27から構成される。
また、径路切り替え器13の前段に、IF帯模擬イメージ信号に含まれる不要な高周波を除去する目的で低域通過型フィルタを配置してもよい。
径路切り替え器13の1つの例を図3に示し、他の例を図4に示す。図3に示す径路切り替え器13は、LNA19からの直交変調信号を直交ミキサ14のIミキサ51及びQミキサ52に供給するスイッチ31と、IF帯模擬イメージ信号生成部12からのIF帯模擬イメージ信号IM−I、IM−Qを直交ミキサ14のIミキサ51及びQミキサ52に供給するスイッチ32とから構成されている。
また、図4に示す径路切り替え器13Aは、図3に示す径路切り替え器13のスイッチ31をスイッチ41で構成している。スイッチ41は、後述するLNA19から信号を出力させないことと、コンデンサ411、412とで構成している。
直交ミキサ14は、図5に示すように、NMOS56と、抵抗57と、NMOS58と、コンデンサ59とから構成されており、直交成分(Iフィルタ61及びQフィルタ62)毎に設けられている。NMOS56のゲートに径路切り替え器13からの信号(IN)が入力される。NMOS58のゲートには局部発振信号(LO)が入力される。直交ミキサ14の出力信号には、高周波受信信号(又はIF帯模擬イメージ信号)周波数のフィードスルー成分、LO周波数のフィードスルー成分、高周波受信信号(又はIF帯模擬イメージ信号)の周波数と局部発振信号の周波数との和と差の周波数成分、その他の高周波成分が含まれる。そして、コンデンサ59は、出力信号に含まれる高周波信号を除去する素子である。
これらの不都合を回避するためには、特に高周波信号の径路においては、IミキサとQミキサとの対称性に注意したレイアウトをすること、局部発振信号LO−Iと局部発振信号LO−Qとの位相差が90度になるように配慮した局部発振器(LO)15の設計をすることが必要である。
複素フィルタ16は、Iフィルタ61とQフィルタ62とからなる(図1及び図6)。
複素フィルタ16は、電圧電流変換器とコンデンサを用いた1次Gm−Cである。
Iフィルタ61は、図6に示すように、電圧電流変換器63a、64a、65a、66aと、コンデンサ67aとから構成される。電圧電流変換器64aは、入出力端子が短絡されている。Qフィルタ62も、同様に、電圧電流変換器63b、64b、65b、66bと、コンデンサ67bとから構成される。電圧電流変換器64bは、入出力端子が短絡されている。電圧電流変換器65aと電圧電流変換器65b及び電圧電流変換器66aと電圧電流変換器66bとは、Iフィルタ61とQフィルタ62とを接続する電圧電流変換器である。
したがって、上記複素フィルタ16は、複素フィルタ16内の素子値の調整により、直交ミキサ14及び複素フィルタ16のIQミスマッチの補償をし、高いイメージ除去比を得るための条件を探索可能にする構成に構築されている。
したがって、信号IF−I及び信号IF−Qの位相差を任意の方向に調整するには、電圧電流変換器65a、65bの電圧電流変換利得を正負で切り換えなければならない。
図7では、上記技術的手段は、電圧電流変換器65a、65bの各各に各別に異符号の電圧電流変換器65c、65dを並列に接続して構成されている。例えば、電圧電流変換器65aの電圧電流変換利得の絶対値が電圧電流変換器65cの電圧電流変換利得よりも大きければ、合計したときには正の電流が出力され、大小関係が逆の場合になると、負の電流が出力される。
この複素フィルタ16Aによれば、信号IF−I及び信号IF−Qの位相差を任意の方向に調整することができる。
2乗回路81は、Iフィルタ61の出力電圧信号を2乗して出力する回路であり、2乗回路82は、Qフィルタ62の出力電圧信号を2乗して出力する回路である。加算回路83は、2乗回路81、82それぞれからの出力電圧を加算し、信号振幅に対応する電圧として出力する回路である。ADC84は、加算回路83の出力電圧をデジタル信号に変換する回路である。
なお、上記振幅検出部17は、Iフィルタ61及びQフィルタ62の両方の出力電圧信号から振幅を算出しているが、いずれか一方の信号から振幅を算出するようにしてもよい。
低IF型受信装置10を通常の動作状態にするのに先立って、低IF型受信装置10を較正モードで動作させる。この較正モードでは、LNA19から出力される高周波受信信号に代えて、IF帯模擬イメージ信号を直交ミキサ14に供給するため、経路切り替え信号線313(図3)を介して経路切り替え器13に低レベルの経路切り替え信号Sが供給される。これにより、スイッチ31は開放状態となる一方、スイッチ32は閉状態となる。
また、経路切り替え信号Sの供給と共に、IF帯模擬イメージ信号生成部12にクロック信号CLKが供給されてそのDFF26から所望のIF実信号の周波数に対して異符号関係となる周波数のIF帯模擬イメージ信号IM−Iが、また、DFF27から所望のIF実信号の周波数に対して異符号関係となる周波数のIF帯模擬イメージ信号IM−Qが出力される。
IF帯模擬イメージ信号IM−Iは、Iミキサ51で周波数変換が行われないし、また、IF帯模擬イメージ信号IM−Qは、Qミキサ52で周波数変換が行われないから、IF帯模擬イメージ信号IM−IはIミキサ51を、また、IF帯模擬イメージ信号IM−QはQミキサ52を、フィードスルーしてそれぞれのミキサから出力される。
これらの信号は、そのまま後段に続く複素フィルタ16に入力され、複素フィルタ16の働きによって減衰される。その減衰量は、直交ミキサ14及び複素フィルタ16のミスマッチの程度に応じて異なる。
振幅検出部17は、IF帯模擬イメージ信号の振幅を検出して素子値制御部18に供給する。
上述の素子値の調整は、直交ミキサ14と複素フィルタ16を含む回路で生ずるIQミスマッチを補償し、高いイメージ除去比が生成される条件を探索して行われる。
Iミキサ51及びQミキサ52からIF帯実信号が出力されて複素フィルタ16へ供給される。その複素フィルタ16は、上述した調整が完了しているから、複素フィルタ16の素子値は、直交ミキサ14及び複素フィルタ16のIQミスマッチを補償した状態になっており、結果として、通信時においても高イメージ除去比を得ることができる。
図9は、この発明の実施形態2である低IF型受信装置の電気的構成を示すブロック図である。
この実施形態の構成が、実施形態1のそれと大きく異なる点は、直交ミキサの出力を差動化し、それ以降の信号処理を差動で行うようにした点である。
すなわち、この実施形態の低IF型受信装置10Bは、図9に示すように、IF帯模擬イメージ信号生成部12Bと、経路切り替え器13Bと、差動直交ミキサ14Bと、局部発振器15Bと、複素フィルタ16Bと、振幅検出部17と、素子値制御部18Bとから概略構成されている。
経路切り替え器13Bは、高周波受信信号と、IF帯模擬イメージ信号生成部12Bから出力されるIF帯模擬イメージ信号IM−I、IM−IB及IF帯模擬イメージ信号IM−Q、IM−QBとを選択的に差動直交ミキサ14Bに供給するスイッチである。この選択的供給を行うため、実施形態1のスイッチ31、32に加えて、スイッチ33、34を設けて構成される。スイッチ33は、高周波受信信号又はIF帯模擬イメージ信号生成部12BからのIF帯模擬イメージ信号IM−IBのうちのいずれか一方をIBミキサ51Bに供給し、スイッチ34は、高周波受信信号又はIF帯模擬イメージ信号生成部12AからのIF帯模擬イメージ信号IM−QBのうちのいずれか一方をQBミキサ52Bに供給する。
この機能は、実施形態1と同様、振幅検出部17で検出される複素フィルタ16Bの出力信号の振幅に基づいて素子値制御部18BがIフィルタ61B及びQフィルタ62Bの構成素子の素子値を、Iミキサ51及びIBミキサ51B並びにQミキサ52及びQBミキサ52Bから出力されるIF帯模擬イメージ信号の振幅を小さくなるように制御する実施形態1と同様の仕組みで構成されている。
この構成以外の実施形態の構成は、実施形態1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施形態によれば、IF型受信装置10Bが較正モードで動作するときは、IF帯模擬イメージ信号生成部12Bから径路切り替え器13Bを介して、IF帯模擬イメージ信号IM−IがIミキサ51に、IF帯模擬イメージ信号IM−IBがIBミキサ51Bに供給されると共に、IF帯模擬イメージ信号IM−QがQミキサ52に、IF帯模擬イメージ信号IM−QBがQBミキサ52Bに供給される。
IF帯模擬イメージ信号IM−IはIミキサ51を、また、IF帯模擬イメージ信号IM−IBはIBミキサ51Bをフィードスルーして出力される。これと同様に、IF帯模擬イメージ信号IM−QはQBミキサ52を、IF帯模擬イメージ信号IM−QBはQBミキサ52Bをフィードスルーして出力される。
つまり、差動直交ミキサ14Bにおいて、I信号成分とQ信号成分とが差動化されて出力される。
検出されたI信号成分IF−I及びQ信号成分IF−Qの振幅に基づいて、実施形態1と同様にして、IF帯模擬イメージ信号の振幅を小さくなるような態様で、素子値制御部18BがIフィルタ61B及びQフィルタ62Bの構成素子の素子値を制御する。
また、電圧電流変換器の電圧電流変換利得を調整する方法としては、複数の電圧電流変換器を並置してスイッチで切り替える方法や、電圧電流変換器のバイアス電圧を調整する方法や、電圧電流変換器の出力電流を一定時間比で間歇的に取り出すことで実効的に電圧電流変換利得を調整する方法がある。
また、この実施形態では、複素フィルタ16に振幅や位相の調整機構を設ける例を示したが、同様の方法で直交ミキサに調整機構を設けることも可能である。この場合においても、複素フィルタ16の出力信号の振幅を検出しているため、複素フィルタ16において発生するミスマッチを含めた補償が可能である。
また、振幅検出部17をデジタル的に構成することも可能である。その構成としては、上述の2乗回路81、82や加算回路83をデジタル回路で構成し、その入力デジタル信号としてADC21で変換されたデジタル信号を用いる。この場合には、ADC84は不要である。
また、実施形態2において、単相出力のLNAを用いた場合の低IF型受信装置の構成を示したが、差動信号出力のLNAや、単相差動変換回路を用いることも可能である。
上記のいずれの実施形態では、直交変調信号を受信する低IF型受信装置の例について説明したが、振幅位相変調(APSK;Amplitude Phase Shift Keying)信号を受信する受信装置でこの発明を実施することができる。
12、12B IF帯模擬イメージ信号生成部(信号供給手段の一部)
13、13A、13B 経路切り替え器(信号供給手段の残部)
14、14B 直交ミキサ(信号処理手段、ミキサ)
14B 差動直交ミキサ(信号処理手段、ミキサ)
15、15B 局部発振器
16、16A、16B 複素フィルタ(フィルタリング手段)
17 振幅検出部(振幅検出手段)
18、18B 素子値制御部(素子値制御手段)
61、61B Iフィルタ(第1のフィルタ)
62、62B Qフィルタ(第2のフィルタ)
63a 電圧電流変換器(第1の電圧電流変換器)
64a 電圧電流変換器
65a 電圧電流変換器(第2の電圧電流変換器)
66a 電圧電流変換器
63b 電圧電流変換器(第3の電圧電流変換器)
64b 電圧電流変換器
65b 電圧電流変換器(第4の電圧電流変換器)
66b 電圧電流変換器
65c 電圧電流変換器(第5の電圧電流変換器)
66d 電圧電流変換器(第5の電圧電流変換器)
67a コンデンサ(第1の静電容量)
67b コンデンサ(第2の静電容量)
Claims (23)
- 受信信号に基づいて実信号及びイメージ信号を出力する信号処理手段と、
前記イメージ信号の減衰度を調整する較正モードにおいて、前記イメージ信号を模擬した模擬イメージ信号を較正信号として前記信号処理手段に供給する信号供給手段と、
前記信号処理手段を介して入力される較正信号を使用して前記イメージ信号の減衰度を調整後、前記イメージ信号を減衰させつつ前記実信号を通過させるフィルタリング手段と、を備え、
前記信号処理手段は、振幅位相変調された受信信号をIF帯の信号にダウンコンバートしてIF帯実信号及びIF帯イメージ信号を出力するミキサから構成され、
前記フィルタリング手段は、前記ミキサを介して入力される較正信号による前記IF帯イメージ信号の減衰度の調整後、前記IF帯イメージ信号を減衰させつつ前記IF帯実信号を通過させ、
前記信号供給手段は、前記フィルタリング手段における前記IF帯イメージ信号の減衰度を調整する較正モードにおいて、前記較正信号として前記IF帯イメージ信号を模擬したIF帯模擬イメージ信号を前記ミキサに供給する受信装置。 - 前記フィルタリング手段は、前記フィルタリング手段自身での前記イメージ信号の減衰度の調整及び前記信号処理手段での前記イメージ信号の減衰度の調整、又は前記信号処理手段のみでの前記イメージ信号の減衰度の調整を行うことを特徴とする請求項1記載の受信装置。
- 前記フィルタリング手段は、前記フィルタリング手段自身での前記イメージ信号の減衰度の調整及び前記ミキサでの前記イメージ信号の減衰度の調整、又は前記ミキサのみでの前記イメージ信号の減衰度の調整を行うことを特徴とする請求項1記載の受信装置。
- 前記振幅位相変調された受信信号は直交変調された受信信号であり、前記ミキサは直交ミキサであることを特徴とする請求項1又は3記載の受信装置。
- 前記振幅位相変調された受信信号は直交変調された受信信号であり、前記ミキサは差動直交ミキサであることを特徴とする請求項1又は3記載の受信装置。
- 前記信号供給手段は、
IF帯模擬イメージ信号を生成するIF帯模擬イメージ信号生成手段と、
前記受信信号と前記IF帯模擬イメージ信号生成手段から出力される前記IF帯模擬イメージ信号とのいずれか一方を選択的に前記ミキサ又は前記直交ミキサに供給する切り替え手段と、を備えることを特徴とする請求項4記載の受信装置。 - 前記信号供給手段は、
差動形式のIF帯模擬イメージ信号を生成するIF帯模擬イメージ信号生成手段と、
前記受信信号と前記IF帯模擬イメージ信号生成手段から出力される差動形式のIF帯模擬イメージ信号とのいずれか一方を選択的に前記差動直交ミキサに供給する切り替え手段と、を備えることを特徴とする請求項5記載の受信装置。 - 前記フィルタリング手段は、前記直交ミキサから出力される互いに直交関係にある第1及び第2の信号を入力とする複素フィルタを有することを特徴とする請求項4又は6記載の受信装置。
- 前記フィルタリング手段は、前記差動直交ミキサから出力される互いに直交関係にあって差動形式の第1及び第2の信号を入力とする複素フィルタを有することを特徴とする請求項5又は7記載の受信装置。
- 前記ミキサと前記複素フィルタとの少なくとも一方は、素子値を変更可能な可変素子を少なくとも1つを有することを特徴とする請求項8又は9記載の受信装置。
- 前記複素フィルタから出力される信号の振幅を検出する振幅検出手段と、
該振幅検出手段によって検出される振幅に基づいて前記ミキサと前記複素フィルタとの少なくとも一方の素子値を制御する素子値制御手段と、を有し、
前記素子値の制御は、前記信号供給手段が前記IF帯模擬イメージ信号を前記ミキサとに供給するときに行われるように構成されていることを特徴とする請求項8、9又は10のいずれか一項に記載の受信装置。 - 前記複素フィルタは、
前記第1の信号を入力とする第1のフィルタと、
前記第2の信号を入力とする第2のフィルタと、を有し、
前記第1のフィルタは、
前記第1の信号の電圧を入力とし、該電圧に対応する電流を第1の静電容量に出力する第1の電圧電流変換器と、
前記第2の信号の電圧を入力とし、該電圧に対応する電流を前記第1の静電容量に出力する第2の電圧電流変換器とからなり、
前記第2のフィルタは、
前記第2の信号の電圧を入力とし、該電圧に対応する電流を第2の静電容量に出力する第3の電圧電流変換器と、
前記第1の信号の電圧を入力とし、該電圧に対応する電流を前記第2の静電容量に出力する第4の電圧電流変換器とからなることを特徴とする請求項8、10又は11のいずれか一項に記載の受信装置。 - 前記複素フィルタは、前記第1及び第2の電圧電流変換器並びに前記第3及び第4の電圧電流変換器の電圧電流変換利得が、少なくとも1つ以上可変であることを特徴とする請求項12記載の受信装置。
- 前記複素フィルタは、前記第2の電圧電流変換器及び前記第4の電圧電流変換器と並列に、前記第2の電圧電流変換器及び前記第4の電圧電流変換器と異符号の電圧電流変換利得を持つ第5の電圧電流変換器を配設して構成することを特徴とする請求項12又は13記載の受信装置。
- 信号処理手段が受信信号に基づいて実信号及びイメージ信号を出力し、
出力される前記イメージ信号の減衰度の調整を、前記信号処理手段を介して入力される較正信号に基づいてフィルタリング手段で行う較正モードにおいて、前記較正信号として前記イメージ信号を模擬した模擬イメージ信号が前記信号処理手段に供給され、
前記信号処理手段が振幅位相変調された受信信号をIF帯の信号にダウンコンバートしてIF帯実信号及びIF帯イメージ信号を出力するミキサから構成される受信装置におけるイメージ信号の減衰方法であって、
前記フィルタリング手段が、前記ミキサを介して入力される較正信号による前記IF帯イメージ信号の減衰度の調整後、前記IF帯イメージ信号を減衰させつつ前記IF帯実信号を通過させ、
前記フィルタリング手段における前記IF帯イメージ信号の減衰度を調整する較正モードにおいて、前記較正信号として前記IF帯イメージ信号を模擬したIF帯模擬イメージ信号を前記ミキサに供給することを特徴とする受信装置におけるイメージ信号の減衰方法。 - 前記較正モードで行う前記イメージ信号の減衰度の調整は、前記フィルタリング手段自身での前記イメージ信号の減衰度の調整及び前記信号処理手段での前記イメージ信号の減衰度の調整、又は前記信号処理手段のみでの前記イメージ信号の減衰度の調整であることを特徴とする請求項15記載の受信装置におけるイメージ信号の減衰方法。
- ミキサが振幅位相変調された受信信号に基づいてIF帯実信号及びIF帯イメージ信号を出力し、
出力される前記IF帯イメージ信号の減衰度の調整を、前記ミキサを介して入力される較正信号に基づいてフィルタリング手段で行う較正モードにおいて、前記較正信号として前記IF帯イメージ信号を模擬したIF帯模擬イメージ信号が前記ミキサに供給されることを特徴とする受信装置のミスマッチ補償方法。 - 前記較正モードで行う前記IF帯イメージ信号の減衰度の調整は、前記フィルタリング手段自身での前記IF帯イメージ信号の減衰度の調整及び前記ミキサでの前記IF帯イメージ信号の減衰度の調整、又は前記ミキサのみでの前記IF帯イメージ信号の減衰度の調整を行うことを特徴とする請求項17記載の受信装置のミスマッチ補償方法。
- 前記振幅位相変調された受信信号は直交変調された受信信号であり、前記ミキサは直交ミキサであることを特徴とする請求項17又は18記載の受信装置のミスマッチ補償方法。
- 前記振幅位相変調された受信信号は直交変調された受信信号であり、前記ミキサは差動直交ミキサであることを特徴とする請求項17又は18記載の受信装置のミスマッチ補償方法。
- 前記信号処理手段への信号の供給は、前記フィルタリング手段の前記較正モードに際して、前記信号処理手段に入力される前記受信信号から前記受信装置の信号供給手段から出力される較正信号に切り替えられることを特徴とする請求項15又は16記載の受信装置におけるイメージ信号の減衰方法。
- 前記ミキサ又は前記直交ミキサへの信号の供給は、前記受信装置の前記較正モードに際して、前記受信装置に入力される受信信号から前記受信装置の信号供給手段から出力される前記IF帯模擬イメージ信号に切り替えられることを特徴とする請求項19記載の受信装置のミスマッチ補償方法。
- 前記差動直交ミキサへの信号の供給は、前記受信装置の前記較正モードに際して、前記受信装置に入力される前記受信信号から前記受信装置の信号供給手段から出力される差動形式の前記IF帯模擬イメージ信号に切り替えられることを特徴とする請求項20記載の受信装置のミスマッチ補償方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010543923A JP5429191B2 (ja) | 2008-12-26 | 2009-12-25 | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332675 | 2008-12-26 | ||
JP2008332675 | 2008-12-26 | ||
PCT/JP2009/007301 WO2010073720A1 (ja) | 2008-12-26 | 2009-12-25 | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 |
JP2010543923A JP5429191B2 (ja) | 2008-12-26 | 2009-12-25 | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010073720A1 JPWO2010073720A1 (ja) | 2012-06-14 |
JP5429191B2 true JP5429191B2 (ja) | 2014-02-26 |
Family
ID=42287353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010543923A Active JP5429191B2 (ja) | 2008-12-26 | 2009-12-25 | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8630380B2 (ja) |
JP (1) | JP5429191B2 (ja) |
WO (1) | WO2010073720A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8831549B2 (en) * | 2012-09-18 | 2014-09-09 | Mediatek Inc. | Receiver circuit and associated method |
JP5935631B2 (ja) * | 2012-09-25 | 2016-06-15 | 住友電気工業株式会社 | 補償装置及び無線通信装置 |
US8964816B2 (en) * | 2013-02-12 | 2015-02-24 | Qualcomm Incorporated | Re-configurable receiver architecture for cable transmission |
TWI547126B (zh) * | 2014-05-29 | 2016-08-21 | 瑞昱半導體股份有限公司 | 校正傳送器/接收器的第一、第二訊號路徑之間的不匹配的寬頻校正方法與寬頻校正裝置 |
CN113517938B (zh) * | 2021-09-13 | 2021-12-10 | 成都旋极星源信息技术有限公司 | 一种用于收发机的自动校准系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104807A (ja) * | 1992-09-24 | 1994-04-15 | Mitsubishi Electric Corp | 衛星搭載追尾受信機用校正装置 |
JP2006101388A (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp | 受信機、受信方法及び携帯無線端末 |
JP2006157866A (ja) * | 2004-10-27 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 複素フィルタ回路および受信回路 |
JP2007104522A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 受信機 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124954A (ja) | 2006-11-15 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 無線受信装置 |
-
2009
- 2009-12-25 JP JP2010543923A patent/JP5429191B2/ja active Active
- 2009-12-25 WO PCT/JP2009/007301 patent/WO2010073720A1/ja active Application Filing
- 2009-12-25 US US13/132,489 patent/US8630380B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104807A (ja) * | 1992-09-24 | 1994-04-15 | Mitsubishi Electric Corp | 衛星搭載追尾受信機用校正装置 |
JP2006101388A (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp | 受信機、受信方法及び携帯無線端末 |
JP2006157866A (ja) * | 2004-10-27 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 複素フィルタ回路および受信回路 |
JP2007104522A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 受信機 |
Also Published As
Publication number | Publication date |
---|---|
WO2010073720A1 (ja) | 2010-07-01 |
JPWO2010073720A1 (ja) | 2012-06-14 |
US8630380B2 (en) | 2014-01-14 |
US20110243287A1 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616093B2 (ja) | Rf受信器ミスマッチ校正システム及び方法 | |
US11418149B2 (en) | Re-configurable passive mixer for wireless receivers | |
EP1164759B1 (en) | Image rejection in quadrature demodulators | |
US9871504B2 (en) | Differential phase adjustment of clock input signals | |
US8010074B2 (en) | Mixer circuits for second order intercept point calibration | |
JP4397443B2 (ja) | イメージ除去送受信機およびイメージ除去方法 | |
JP3398910B2 (ja) | イメージ除去型受信機 | |
US8461901B1 (en) | Harmonic reject mixer with active phase mismatch compensation in the local oscillator path | |
EP1786097B1 (en) | Receiver using DC Offset Adjustment for optimal IP2 | |
US20030003891A1 (en) | Method to improve I/Q-amplitude balance and receiver quadrature channel performance | |
JP5429191B2 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
JP4901679B2 (ja) | 無線送受信装置及び無線送信方法 | |
JP2011160214A (ja) | 受信装置及びイメージ除去方法 | |
Tseng et al. | A four-channel beamforming down-converter in 90-nm CMOS utilizing phase-oversampling | |
US20110142113A1 (en) | Communication apparatus | |
US8723588B2 (en) | Mixer circuit and variation suppressing method | |
KR20110004099A (ko) | 위상 신호 생성 장치 | |
Shabardin et al. | The development of quadrature modulators and demodulators 1800 MHz–6 GHz with digital correction of parameters | |
JP2008067157A (ja) | 差動増幅回路、周波数変換回路、並びに無線通信装置 | |
JP6408291B2 (ja) | Iqミスマッチ補正方法および送受信装置 | |
JP2006173897A (ja) | 直接直交復調器及び無線通信装置 | |
EP1652292B1 (en) | Offset correction for down-conversion mixers | |
CN111404489A (zh) | 混频器偏压电路 | |
JP5696668B2 (ja) | 受信機およびイメージ除去比測定方法 | |
US20080075198A1 (en) | Method for I/Q signal adjustment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5429191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |