JP2008113411A

JP2008113411A - 直接変換構造のデジタルクワドラチャ送受信器で不整合を補償する方法及び装置

Info

Publication number: JP2008113411A
Application number: JP2007166900A
Authority: JP
Inventors: Pil-Soon Choi; 弼淳崔
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-10-27
Filing date: 2007-06-25
Publication date: 2008-05-15
Anticipated expiration: 2027-06-25
Also published as: EP1916764B1; CN101170537A; US20080151977A1; CN101170537B; KR20080037846A; US7813424B2; EP1916764A2; EP1916764A3; JP5068109B2; KR101261527B1

Abstract

【課題】直接変換構造のデジタルクワドラチャ送受信器で不整合を補償する方法及び装置を提供する。
【解決手段】送信モジュール及び受信モジュールのインフェイズ信号とクワドラチャ信号とに対する増幅利得を独立的に調節して、位相及び利得不整合に対する補償が別途の外部回路や複雑なアルゴリズムに依存せずに行え、これにより、送受信器のサイズを小さくでき、電力消耗量を減らせる。
【選択図】図４

Description

本発明は、デジタルクワドラチャ送受信器に係り、さらに詳細には、直接変換構造を有するデジタルクワドラチャ送受信器で不整合を補償する方法に関する。

位相や周波数を変／復調する方法でデジタル通信を行う場合、中間周波数帯を使用しない直接変換方法では、９０°の位相差を有するキャリア信号であるインフェイズ信号とクワドラチャフェース信号が必要となる。しかし、この二つの信号間の位相が正確に９０°をなせず、利得も一致しなければ、不整合が発生して、信号の歪曲が生じるので、位相不整合及び利得不整合を効率的かつ正確に補償するための研究が続けられてきた。

図１Ａ及び図１Ｂは、従来の技術によるデジタルクワドラチャ送受信器の構造を示す図である。図１Ａは、ＡｔｈｅｎａＳｅｍｉｃｏｎｄｕｃｔｏｒ社のＲＦＩＣを表したものであったが、送信モジュールと受信モジュールとの間に帰還ループが存在して送信モジュールから伝送した信号を、受信モジュールで直接受信した後に、所定のアルゴリズムを利用して位相と利得との不整合を補償する構造である。しかし、図１Ａによる方法では、不整合の補償のために別途の包絡線検波器が必要であり、受信モジュールでは、この包絡線検波器を通じて受信された信号で複雑なデジタル信号処理を行わねばならないという問題がある。

図１Ｂは、Ａｔｈｅｒｏｓ社製のＲＦＩＣを表したものであったが、直接変換構造を若干改良した２段変換構造を採択して、高周波では、９０°の位相差のある信号を使用せず、これより相対的に低い（例えば、キャリア周波数の１／４）周波数でクワドラチャ信号を生成することによって、直接変換構造に比べて位相と利得との誤差を少なく発生させたものである。しかし、図１Ｂによる方法によっても、位相と利得との不整合が完全に発生しないものではなく、中間周波数を使用することによって“イメージ周波数問題”が発生する。また、２ステップの変換構造のために、他の方法に比べて相対的に多くの数のミキサーだけでなく、ＬＯ２生成回路を使用せねばならないので、電力消耗が大きく、回路の面積が大きくなるという短所がある。

本発明は、一般的に広く使われる直接変換構造のデジタルクワドラチャ送受信器に付加的に回路を追加せず、複雑なデジタル信号処理を行う必要なしに位相不整合及び利得不整合を補償する装置及び方法を提供することを目的とする。

前記目的を達成するための本発明は、直接変換構造を有するデジタルクワドラチャ送受信器での信号処理方法において、受信モジュールで基底帯域クワドラチャ信号に対する増幅利得を、基底帯域インフェイズ信号に対する増幅利得より大きく設定し、前記受信モジュールの入力端と送信モジュールの出力端とを連結した後、送信モジュールに基底帯域インフェイズ信号のみを入力するステップと、前記入力によって前記受信モジュールのクワドラチャ出力端から出力される信号に基づいて、位相不整合に対する補償を行うステップとを含むことを特徴とする。

前記信号処理方法は、前記送信モジュールまたは前記受信モジュールのうち何れか一側のモジュールの基底帯域信号に対する増幅利得制御信号を同じ値に設定し、他側のモジュールの基底帯域信号に対する増幅利得の制御信号を第１値に設定するステップと、前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同一に所定の信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを測定するステップと、前記他側のモジュールの基底帯域信号に対する増幅利得の制御信号を第２値に設定した後、再び前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同一に前記所定の信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを測定するステップと、前記第１値及び第２値に対して測定された値に基づいて、前記一側のモジュールのインフェイズ経路とクワドラチャ経路との間の利得不整合を計算するステップと、前記計算結果に基づいて、前記一側のモジュールの利得不整合に対する補償を行うステップとをさらに含むことが望ましい。

また、前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同じ信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを比較して、前記他側のモジュールの利得不整合に対する補償を行うステップをさらに含むことが望ましい。

前記送信モジュール及び受信モジュールに使われるキャリア信号は、クロスカップルされた二つのラッチで構成された周波数分配器回路から出力され、前記位相不整合に対する補償を行うステップは、前記周波数分配器回路で各ラッチの主電流を独立的に調節することによって、前記周波数分配器回路から出力される二つのキャリア信号の間の位相差を調節することが望ましい。

また、本発明は、直接変換構造を有するデジタルクワドラチャ送受信装置において、受信モジュールで基底帯域クワドラチャ信号に対する増幅利得を、基底帯域インフェイズ信号に対する増幅利得より大きく設定し、前記受信モジュールの入力端と送信モジュールの出力端とを連結した後、送信モジュールに基底帯域インフェイズ信号のみを入力し、前記入力によって前記受信モジュールのクワドラチャ出力端から出力される信号に基づいて、位相不整合に対する補償を行う位相不整合補償器を備えることを特徴とする。

本発明によれば、直接変換構造のデジタルクワドラチャ送受信器で発生する位相及び利得不整合に対する補償を別途の外部回路や複雑なアルゴリズムに依存せずに行うことによって、送受信器のサイズを小さくでき、電力消耗量を減らせる。

以下、添付された図面を参照して、本発明の望ましい実施形態を詳細に説明する。

図２は、本発明によってデジタルクワドラチャ送受信器の不整合を補償する過程を簡略に示すフローチャートである。

ステップ２１０では、まず、位相不整合に対する補償を行うが、このとき、人為的に発生させた利得不整合を利用する。これについての詳細な説明は、図５で後述する。

ステップ２１０によって位相不整合が補償されたならば、ステップ２２０で送信（受信）モジュールの利得不整合を補償し、ステップ２３０では、受信（送信）モジュールの利得不整合を補償する。すなわち、利得不整合の補償を行うのにおいて、送信モジュールまたは受信モジュールのうち何れか一側の利得不整合の補償を先に行ってもよく、但し、何れか一側のモジュールの利得不整合の補償が完了して初めて、他側の利得不整合の補償が行われうる。これについての詳細な説明は、図７で後述する。

図３は、本発明によるデジタルクワドラチャ送受信器のブロック図である。図３に示したように、本発明によるデジタルクワドラチャ送受信器は、受信モジュール３１０、送信モジュール３２０、位相不整合補償器３３０、周波数分配部３４０、地域発振器３５０、利得不整合補償器３６０を備える。

受信モジュール３１０は、ＲＦ信号を復調して基底帯域信号に変換し、送信モジュール３２０は、逆に、基底帯域信号を変調してＲＦ信号に変換する。受信モジュール３１０及び送信モジュール３２０で、基底帯域のインフェイズ信号及び基底帯域のクワドラチャ信号に対する増幅利得は、利得制御信号によって独立的に調節されうる。

地域発振器３５０は、キャリア信号の周波数を作るための基礎信号となる高周波の信号を生成し、周波数分配部３４０は、地域発振器３５０で生成した信号を利用してキャリア信号を生成する。

位相不整合補償器３３０は、周波数分配部３４０を制御して位相不整合の補償を行い、利得不整合補償器３６０は、受信モジュール３１０及び送信モジュール３２０を制御して利得不整合の補償を行う。位相不整合補償器３３０及び利得不整合補償器３６０は、不整合を検出するために、送信モジュールで伝送した信号を受信モジュールが直接受信するように帰還経路を作るが、このために送信モジュールのＲＦ出力端と受信モジュールのＲＦ入力端とをショートさせる。さらに詳細な説明は、後述する。

図４は、本発明によるデジタルクワドラチャ送受信器の構造を示す図である。図４に示したように、本発明によるデジタルクワドラチャ送受信器は、大きく受信モジュール４１０及び送信モジュール４２０で構成される。位相不整合補償器及び利得不整合補償器は、別途に示していないが、以下の説明によって多様な形態で具現され、これは、当業者に自明なことである。

まず、送信モジュール４２０の動作を簡略に説明すれば、基底帯域信号Ｉｔｘ,Ｑｔｘは、低域通過フィルタ（ＬＰＦ）を経て他の帯域のノイズが除去され、増幅器によって信号の大きさが増幅され、ミキサでキャリア信号を利用して変調されてＲＦ信号に変換される。受信モジュール４１０では、これと逆の順序でプロセスが進められる。すなわち、受信されたＲＦ信号は、ミキサを通じて復調されて基底帯域信号に変換され、ＬＰＦを経た後に増幅される。

本発明によるデジタルクワドラチャ送受信器では、インフェイズ信号の経路及びクワドラチャ信号の経路上で使われる増幅器の増幅利得が独立的に調節され、これを利用して、位相不整合及び利得不整合を補償する。以下で詳細に説明する。

図５は、本発明によって位相不整合を補償する方法を説明するためのフローチャートである。

ステップ５１０では、受信モジュールの可変増幅器に対する制御信号を異なって設定するが、基底帯域のクワドラチャ信号に対する増幅利得を、インフェイズ信号に対する増幅利得より大きく設定する。すなわち、Ｇｒｘ＿ｑがＧｒｘ＿Ｉより非常に大きい値を有するように設定する。

ステップ５２０では、送信モジュールのＲＦ出力端と受信モジュールのＲＦ受信端とをショートさせるスイッチを閉じて、送信モジュールから出力されるＲＦ信号を受信モジュールに入力させ、送信モジュールで基底帯域のインフェイズ信号Ｉｔｘのみを入力する。すなわち、基底帯域のクワドラチャ信号は、入力しない。

ステップ５３０では、ステップ５２０で入力されたＩｔｘによって受信モジュールから出力される基底帯域のクワドラチャ信号Ｑｒｘを測定し、ステップ５４０では、測定されたＱｒｘの大きさに基づいて、位相不整合を補償する。本発明によれば、受信モジュールで測定されたＱｒｘは、位相不整合によってのみ発生したノイズを増幅した信号であるため、位相不整合の大きさが非常に小さいとしても、その検出及び補償を容易にし、位相不整合補償のレゾリューションを高めうる。以下で、数式を通じてさらに詳細に説明する。

まず、インフェイズ信号に対するキャリア信号、すなわち、ＬＯ＿Ｉをｓｉｎωｔとすれば、

が成立するが（ａは、定数）、受信モジュールのＬＰＦによって、高周波成分は除去されるので、結局、Ｉｒｘ＝ｂＩｔｘとなる（ｂは、定数）。

一方、ＬＯ＿Ｉをｓｉｎωｔと仮定したので、クワドラチャ信号に対するキャリア信号ＬＯ＿Ｑは、理想的にｃｏｓωｔとならねばならないが、位相不整合によってｃｏｓ（ωｔ＋θ）と仮定すれば、

が成立するが（ｃ,ｄは、定数）、受信モジュールのＬＰＦによって高周波成分は除去されるので、結局、

となる（ｅは、定数）。すなわち、Ｑｒｘは、位相不整合θによって発生したノイズであり、ステップ５１０で、Ｇｒｘ＿ｑがＧｒｘ＿Ｉより大きい値を有するように設定したので、たとえ位相不整合θが非常に小さい場合であっても、増幅によってその検出及び補償が容易になる。図６Ａ及び図６Ｂを通じて、このような効果をさらに明確に分かる。

図６Ａ及び図６Ｂは、本発明によって位相不整合を補償する方法の効率性を従来の技術と対比するためのグラフである。

両方とも図５での実施形態によって送信モジュールで基底帯域のインフェイズ信号のみを入力した場合、受信モジュールで測定された基底帯域信号に対する大きさを表したグラフであるが、図６Ａは、Ｇｒｘ＿ｑとＧｒｘ＿Ｉとを同一に設定した場合であり、図６Ｂは、Ｇｒｘ＿ｑをＧｒｘ＿Ｉに比べて大きく設定した場合である。すなわち、図６Ａ及び図６Ｂで、クワドラチャ信号は、位相不整合によって発生したノイズである。

図６Ａに示したように、Ｇｒｘ＿ｑとＧｒｘ＿Ｉとを同一に設定した場合には、クワドラチャ信号の大きさの変化が微細であるので、位相不整合の大きさに対する検出及び補償が非常に難しい。しかし、図６Ｂでは、受信モジュールでクワドラチャ信号に対する増幅利得をインフェイズ信号に対する増幅利得より大きく設定したので、非常に小さい位相不整合であっても、これに対する検出及び補償が容易になって、位相不整合の補償に対するレゾリューションが高まる。

図７は、本発明によって利得不整合を補償する方法を説明するためのフローチャートである。本発明による利得不整合の補償は、図５で説明した位相不整合の補償が先行されねばならない。すなわち、位相不整合が補償されて送信モジュールで入力された基底帯域のインフェイズ信号が、受信モジュールから出力されるクワドラチャ信号に影響を与えてはならず、その逆も同様である。

本発明によるデジタルクワドラチャ送受信器の利得不整合補償器は、何れか一側のモジュールの増幅利得に対する制御信号を同じ値に固定し、他側のモジュールの増幅利得に対する制御信号を変化させる場合、特定値の制御信号に対してインフェイズ信号経路の利得とクワドラチャ信号経路の利得とが異なる場合はあっても（利得不整合）、制御信号に対する経路利得の変化率は同一であるという点を利用して、利得不整合を計算する。

ステップ７００で、受信モジュールの基底帯域インフェイズ信号の増幅利得Ｇｒｘ＿ｉと基底帯域クワドラチャ信号の増幅利得Ｇｒｘ＿ｑとに対する制御信号を同じ値に設定する。

ステップ７０５では、送信モジュールの基底帯域インフェイズ信号の増幅利得Ｇｒｘ＿ｉと基底帯域クワドラチャ信号の増幅利得Ｇｒｘ＿ｑとに対する制御信号を第１値に設定する。

ステップ７１０では、送信モジュールの両入力端に同じ基底帯域信号を入力し、それに対して受信モジュールから出力されるＩｒｘ及びＱｒｘを測定する。

ステップ７１５では、送信モジュールの基底帯域インフェイズ信号の増幅利得Ｇｒｘ＿ｉと基底帯域クワドラチャ信号の増幅利得Ｇｒｘ＿ｑとに対する制御信号を第２値に設定する。

ステップ７２０では、送信モジュールの両入力端にステップ７１０で使用した入力信号と同じ基底帯域信号を入力し、それに対して受信モジュールから出力されるＩｒｘ及びＱｒｘを再び測定する。

ステップ７２５では、ステップ７１０及びステップ７２０で測定した値を利用して、送信モジュールで発生したインフェイズ信号とクワドラチャ信号との間の利得不整合を計算し、ステップ７３０では、計算結果に基づいて利得不整合を補償する。以下では、利得不整合を計算する方法を数式を通じて詳細に説明する。

受信モジュールから出力される基底帯域信号は、次のように表現されうる。

制御信号を第１値をａ、第２値をｂとすれば、ステップ７１０で測定された信号の大きさは、

で表現され、ステップ７２０で測定された信号の大きさは、

で表現されうる。

式（５）から式（６）を差し引けば、次のような数式が得られる。

ＩｔｘとＱｔｘとは、同じ信号であり、前述したように、制御信号の変化によるインフェイズ信号経路とクワドラチャ信号経路との利得変化率は同じであるので、Ｉｒｘ（ａ）、Ｉｒｘ（ｂ）、Ｑｒｘ（ａ）、Ｑｒｘ（ｂ）を測定さえすれば、次のような数式が得られる。

前記ステップ７００で受信モジュールの基底帯域インフェイズ信号の増幅利得Ｇｒｘ＿ｉと基底帯域クワドラチャ信号の増幅利得Ｇｒｘ＿ｑとに対する制御信号を同じ値に設定したので、もし、ｋが１ではなければ、利得不整合が発生したという意味である。

したがって、ステップ７３０で、ｋに基づいて送信モジュールの可変増幅器の利得制御信号を適切に調節することによって、送信モジュールの利得不整合に対する補償が行える。

ステップ７３０まで行われたならば、位相不整合及び送信モジュールの利得不整合に対する補償が行われたので、ステップ７３５及びステップ７４０では、簡単に受信モジュールの利得不整合に対する補償が行える。すなわち、まず、送信モジュールの増幅器に対して同じ利得制御信号を設定し、受信モジュールの増幅器に対しても同じ利得制御信号を設定した後、送信モジュールに任意の基底帯域信号を入力する。次いで、受信モジュールから出力される基底帯域インフェイズ信号と基底帯域クワドラチャ信号との大きさを比較して、適切に受信モジュールの増幅器に対する利得制御信号を調節すればよい。

本実施形態では、まず、伝送モジュールの利得不整合を補償し、次いで、受信モジュールの利得不整合を補償したが、その順序は変わっても関係ないであろう。

図８Ａないし図８Ｃは、本発明によって利得不整合の大きさを推定するアルゴリズムを説明するための概念図である。

図８Ａでは、可変増幅器に対する利得制御信号の変化によって、インフェイズ信号経路及びクワドラチャ信号経路に対する利得を示す図である。すなわち、図８Ａに示したように、同じ利得制御信号に対して二つの経路の利得は異なりうるが、利得制御信号の増加によって利得が変化する比率、すなわち、直線の傾斜は同一である。

図８Ｂ及び図８Ｃは、利得制御信号の変化によって受信モジュールから出力される基底帯域信号の大きさを示すグラフであるが、図示したように、二つのグラフの傾斜は相異なっても、図８Ａのようなグラフの傾斜が同じであるという性質を利用して、利得不整合の大きさを求める。

すなわち、このような性質によって、前記式（７）から利得不整合を探し出すとき、

が利用できる。

図９Ａないし図９Ｃは、本発明によって位相不整合を補償する装置を説明するための図である。

図９Ａのように、発振器ＶＣＯで高周波の信号を生成し、周波数分配器９００でこの信号周波数の１／２に該当する周波数を有するキャリア信号を生成する。図９Ｂでは、クロスカップルされた二つのラッチを利用して構成された周波数分配器を示した。すなわち、図９Ｂの回路が図９Ａでの周波数分配器９００に該当する。

図９Ｃには、図９Ｂに使われたラッチの一つの回路図を示したが、図９Ｃに示したように、本発明による位相不整合補償器は、バイアスによって各ラッチの主電流を独立的に調節することによって、周波数分配器回路から出力される二つのキャリア信号間の位相差を調節する。

図１０Ａ及び図１０Ｂは、本発明によって位相不整合を補償する方法を説明するための図である。

図１０Ａに示したように、二つのクロスカップルされたラッチによって出力されるＩ信号とＱ信号とは、クロック周波数の１／２に該当する周波数を有するキャリア信号となるが、本発明による位相不整合補償器は、各ラッチの主電流を独立的に制御して位相を調節する。したがって、図１０Ｂに示したように、Ｉ信号及びＱ信号の位相を独立的に調節して位相不整合に対する補償が行われうる。

一方、前述した本発明の実施形態は、コンピュータで実行されうるプログラムで作成可能であり、コンピュータで読み取り可能な記録媒体を利用して、前記プログラムを動作させる汎用デジタルコンピュータで具現されうる。

前記コンピュータで読み取り可能な記録媒体は、マグネチック記録媒体（例えば、ＲＯＭ、フロッピー（登録商標）ディスク、ハードディスクなど）、光学的判読媒体（例えば、ＣＤ−ＲＯＭ、ＤＶＤなど）及びキャリアウェーブ（例えば、インターネットを通じた伝送）のような記録媒体を含む。

以上、本発明についてその望ましい実施形態を中心に説明した。当業者は、本発明が本発明の本質的な特性から逸脱しない範囲で変形された形態で具現されうるということが分かるであろう。したがって、開示された実施形態は、限定的な観点でなく、説明的な観点で考慮されねばならない。本発明の範囲は、前述した説明でなく、特許請求の範囲に現れており、それと同等な範囲内にある全ての差異点は、本発明に含まれたものと解釈されねばならない。

本発明は、デジタルクワドラチャ送受信器関連の技術分野に適用可能である。

従来の技術によるデジタルクワドラチャ送受信器の構造を示す図である。従来の技術によるデジタルクワドラチャ送受信器の構造を示す図である。本発明によってデジタルクワドラチャ送受信器の不整合を補償する過程を簡略に示すフローチャートである。本発明によるデジタルクワドラチャ送受信器のブロック図である。本発明によるデジタルクワドラチャ送受信器の構造を示す図である。本発明によって位相不整合を補償する方法を説明するためのフローチャートである。本発明によって位相不整合を補償する方法の効率性を従来の技術と対比するためのグラフである。本発明によって位相不整合を補償する方法の効率性を従来の技術と対比するためのグラフである。本発明によって利得不整合を補償する方法を説明するためのフローチャートである。本発明によって利得不整合の大きさを推定するアルゴリズムを説明するための概念図である。本発明によって利得不整合の大きさを推定するアルゴリズムを説明するための概念図である。本発明によって利得不整合の大きさを推定するアルゴリズムを説明するための概念図である。本発明によって位相不整合を補償する装置を説明するための図である。本発明によって位相不整合を補償する装置を説明するための図である。本発明によって位相不整合を補償する装置を説明するための図である。本発明によって位相不整合を補償する方法を説明するための図である。本発明によって位相不整合を補償する方法を説明するための図である。

符号の説明

４１０受信モジュール
４２０送信モジュール

Claims

直接変換構造を有するデジタルクワドラチャ送受信器での信号処理方法において、
受信モジュールで基底帯域クワドラチャ信号に対する増幅利得を、基底帯域インフェイズ信号に対する増幅利得より大きく設定し、前記受信モジュールの入力端と送信モジュールの出力端とを連結した後、送信モジュールに基底帯域インフェイズ信号のみを入力するステップと、
前記入力によって、前記受信モジュールのクワドラチャ出力端から出力される信号に基づいて位相不整合に対する補償を行うステップと、を含むことを特徴とする信号処理方法。
前記送信モジュールまたは前記受信モジュールのうち何れか一側のモジュールの基底帯域信号に対する増幅利得制御信号を同じ値に設定し、他側のモジュールの基底帯域信号に対する増幅利得の制御信号を第１値に設定するステップと、
前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同一に所定の信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを測定するステップと、
前記他側の向モジュールの基底帯域信号に対する増幅利得の制御信号を第２値に設定した後、再び前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同一に前記所定の信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを測定するステップと、
前記第１値及び第２値に対して測定された値に基づいて、前記一側のモジュールのインフェイズ経路とクワドラチャ経路との間の利得不整合を計算するステップと、
前記計算結果に基づいて、前記一側のモジュールの利得不整合に対する補償を行うステップと、をさらに含むことを特徴とする請求項１に記載の信号処理方法。
前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同じ信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを比較して、前記他側のモジュールの利得不整合に対する補償を行うステップをさらに含むことを特徴とする請求項２に記載の信号処理方法。
前記送信モジュール及び受信モジュールに使われるキャリア信号は、クロスカップルされた二つのラッチで構成された周波数分配器回路から出力され、
前記位相不整合に対する補償を行うステップは、
前記周波数分配器回路で各ラッチの主電流を独立的に調節することによって、前記周波数分配器回路から出力される二つのキャリア信号の間の位相差を調節することを特徴とする請求項１に記載の信号処理方法。
直接変換構造を有するデジタルクワドラチャの送受信装置において、
受信モジュールで基底帯域クワドラチャ信号に対する増幅利得を、基底帯域インフェイズ信号に対する増幅利得より大きく設定し、前記受信モジュールの入力端と送信モジュールの出力端とを連結した後、送信モジュールに基底帯域インフェイズ信号のみを入力し、前記入力によって前記受信モジュールのクワドラチャ出力端から出力される信号に基づいて、位相不整合に対する補償を行う位相不整合補償器を備えることを特徴とするデジタルクワドラチャの送受信装置。
前記送信モジュールまたは前記受信モジュールのうち何れか一側のモジュールの基底帯域信号に対する増幅利得の制御信号を同じ値に設定し、他側のモジュールの基底帯域信号に対する増幅利得の制御信号を第１値に設定し、
前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同一に所定の信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを測定し、
前記他側のモジュールの基底帯域信号に対する増幅利得の制御信号を第２値に設定した後、再び前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同一に前記所定の信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを測定し、
前記第１値及び第２値に対して測定された値に基づいて、前記一側のモジュールのインフェイズ経路とクワドラチャ経路との間の利得不整合を計算し、
前記計算結果に基づいて、前記片方モジュールの利得不整合に対する補償を行う利得不整合補償器をさらに備えることを特徴とする請求項５に記載のデジタルクワドラチャの送受信装置。
前記利得不整合補償器は、
前記一側のモジュールの利得不整合に対する補償を行った後、前記送信モジュールのインフェイズ入力端及びクワドラチャ入力端に同じ信号を入力し、前記受信モジュールから出力される基底帯域信号の大きさを比較して、前記他側のモジュールの利得不整合に対する補償を行うことを特徴とする請求項６に記載のデジタルクワドラチャの送受信装置。
クロスカップルされた二つのラッチを利用して所定信号の周波数を分配することによって、前記送信モジュール及び前記受信モジュールに使われるキャリア信号を出力する周波数分配部をさらに備え、
前記位相不整合補償器は、前記各ラッチの主電流を独立的に調節することによって、前記周波数分配部から出力される二つのキャリア信号の間の位相差を調節することを特徴とする請求項５に記載のデジタルクワドラチャの送受信装置。