JPWO2007091582A1 - 多層配線板の製造法 - Google Patents

多層配線板の製造法 Download PDF

Info

Publication number
JPWO2007091582A1
JPWO2007091582A1 JP2007557857A JP2007557857A JPWO2007091582A1 JP WO2007091582 A1 JPWO2007091582 A1 JP WO2007091582A1 JP 2007557857 A JP2007557857 A JP 2007557857A JP 2007557857 A JP2007557857 A JP 2007557857A JP WO2007091582 A1 JPWO2007091582 A1 JP WO2007091582A1
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
multilayer wiring
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007557857A
Other languages
English (en)
Other versions
JP5012514B2 (ja
Inventor
詠逸 品田
詠逸 品田
雅広 加藤
雅広 加藤
了晃 渡邊
了晃 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2007557857A priority Critical patent/JP5012514B2/ja
Publication of JPWO2007091582A1 publication Critical patent/JPWO2007091582A1/ja
Application granted granted Critical
Publication of JP5012514B2 publication Critical patent/JP5012514B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

貫通穴内壁にめっきされた部分にダメージを与えることなく、効率的に層間接続を行うと同時に中空構造の非貫通穴または貫通穴を形成可能な多層配線板の製造法であって、配線部及びバンプ搭載用パッド（１４）を有する配線並びに基板部を有する第１のプリント基板（１）のバンプ搭載用パッドと、パッド部（１５）を有する第２のプリント基板（２）のパッド部の少なくとも一方にはんだペーストを用いてはんだバンプ（３）を形成する工程と、前記第１のプリント基板と前記第２のプリント基板との間に絶縁性接着剤（４）を介して、前記第１のプリント基板と前記第２のプリント基板とを積層接着し、前記第１のプリント基板と前記第２のプリント基板を電気的に接続する工程と、を有することを特徴とする。

Description

本発明は、多層配線板の製造法に関する。
従来の多層配線板の製造法は、回路形成された両面銅張積層板を絶縁性接着剤と交互に複数枚重ねて積層一体化し、接続に必要な箇所に貫通穴を設けてその内壁をめっきするのが一般的である。配線の高密度化に伴って、穴径の小径化、配線パターンの細線化により対応されているが、本来不要な部分にも穴が形成されているため、その貫通穴を避けた配線設計が必要であり、更なる高密度化への障害となっていた。
その対応として、貫通穴を廃止し、隣接する各層のみを接続する非貫通穴による層間接続が提案された。一例として、回路形成された絶縁基板にビルドアップ層を形成し、レーザー等により非貫通穴を設けその内壁をめっきし、接続するもので、必要層数に応じて逐次積み重ねて行く、いわゆるビルドアップ工法がある。さらに、ビルドアップ工法以外の層間接続技術として、めっきを用いずに層間接続部材に導電性ペーストや異方導電材料を用いた技術が各社から提案され、市場に出されている。
例えば、特許文献１に示すように、不織布に穴を設けその中に導電性ペーストを充填し、その両面に銅箔や回路板を積層接着する方法や、特許文献２に示すように、銅箔に導電性材料でバンプを形成後、合成樹脂シートを重ねて、銅箔や回路板とを積層接着する方法等が提案されている。また、はんだを用いる層間接続としては、特許文献３に示すように、回路パターンの配線端子部に順次に金属突起、はんだを形成し、これを対向させることによって、はんだ同士を溶融接着し、電気的接続を得る方法が提案されている。また、特許文献４には、絶縁基材内に開けられたビアホール中に特定の組成の導電性樹脂組成物が充填され、導電性樹脂組成物がビアホール中において硬化されて絶縁基材表面の上下電極層が電気的に接続される両面プリント基板が示されている。
特開平１０−２００２５８号公報 特開平１０−７９５７９号公報 特開平５−９０７６３号公報 特許第３０３８２１０号公報
部品実装方法は、表面実装によるものが主流となってきているが、ピン挿入型の部品やコネクタ等を併用している分野もあるため貫通穴や、ピンが挿入される程度の深さとなる非貫通穴が必要となる場合がある。しかしながら従来の技術では、製造上、非貫通穴による各層間の接続を行った後、必要に応じて、貫通穴を設けてその内壁をめっきすることで、層間接続と貫通穴による接続を併せ持った多層配線板を作製している。一般的なビルドアップ工法では、逐次ビルドアップ層を形成していくため、ビルドアップ層形成時に貫通穴がある場合、その穴がビルドアップ材により埋まってしまう。
また、層間接続部材を用いる場合では、層間接続部材と接触する回路や銅箔が平坦である必要があり、貫通穴へ接続する場合は、貫通穴を穴埋めした後蓋めっきし表面を平坦にする手法や、貫通穴から回路を引き出し、引出し部分で接続し層間接続を行う。さらに、必要な箇所に貫通穴を設け、その内壁をめっきすることによって、貫通穴と層間接続を併せ持った多層配線板を形成している。また、導電性ペーストを用いた場合、電気的な接続性を保つためには、特許文献４の実施例に示すように５ＭＰａ（メガパスカル）、特許文献２に示すように４ＭＰａという高圧条件下において積層して電気的な接続を保っている。このため、プリント基板に空洞の貫通穴が設けてあるものを接続しようとした場合、積層時の圧力による応力が貫通穴内壁にめっきされた部分へダメージを与え、信頼性が低下し、積層時に断線に至る可能性がある。
このようなことから、従来の層間接続方法においては、回路間の層間接続と同時に貫通穴を形成するのは困難で、別工程で貫通穴を形成する必要がある。さらには２枚のうち少なくとも一方のプリント基板の貫通穴を積層後に残し、空洞となる非貫通穴を形成することは困難であった。本発明は、貫通穴内壁にめっきされた部分にダメージを与えることなく、効率的に層間接続を行うと同時に中空構造の非貫通穴または貫通穴を形成可能な多層配線板の製造法を提供するものである。
本発明の多層配線板の製造法は、以下の各点に特徴を有している。
１．パッド部を有する第１のプリント基板とパッド部、配線部及びバンプ搭載用パッドを有する配線並びに基板部を有する第２のプリント基板とが対向し、前記第１のプリント基板のパッド部と前記第２のプリント基板のバンプ搭載用パッドがはんだバンプによって接続され、他の接続部が絶縁性接着剤によって接着され、かつ、前記第１のプリント基板と前記第２のプリント基板の少なくとも一方のプリント基板に設けられた貫通穴のうち、少なくとも一部の貫通穴が中空構造である多層配線板の製造法であって、
前記第１のプリント基板のパッド部と前記第２のプリント基板のバンプ搭載用パッドの少なくとも一方にはんだペーストを用いてはんだバンプを形成する工程と、
前記第１のプリント基板と前記第２のプリント基板との間に絶縁性接着剤を介して、前記第１のプリント基板と前記第２のプリント基板とを積層接着し、前記第１のプリント基板と前記第２のプリント基板を電気的に接続する工程と、を有する点。
２．前記はんだバンプの高さの寸法が、前記絶縁性接着剤の厚みの寸法より大きく、前記絶縁性接着剤の厚みの寸法の４倍より小さい点。
３．絶縁性接着剤として前記絶縁性接着剤の前記はんだバンプに対応する位置に予め貫通穴が設けられた絶縁性接着剤フィルムを用いる点。
４．前記積層接着を行う際の、前記絶縁性接着剤の流動を１〜３００μｍの範囲内とする点。
５．前記積層接着を行う際において、前記積層接着時の温度が、はんだペーストの融点からはんだペーストの融点＋４０℃の温度範囲であり、かつ、前記積層接着時の圧力が１．５ＭＰａ以下の圧力である点。
６．前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤とを位置合わせした時に、これらが重なる所望の位置に貫通穴を設ける工程と、前記貫通穴に、前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤の総厚みより０．１ｍｍ以上短いピンを挿入する工程と、を更に有する点。
７．少なくとも一方のプリント基板のはんだバンプを形成する接続面のはんだバンプが形成される回路パターン以外の回路パターン上および基材上に絶縁樹脂層を設ける工程と、他方のプリント基板の接続面の回路パターン上以外の基材上に絶縁樹脂層を設ける工程と、を更に有する点。
８．前記絶縁樹脂層が、感光性樹脂からなる点。
９．前記第１のプリント基板と前記第２のプリント基板のサイズが異なる点。
１０．少なくとも一方のプリント基板の必要な箇所にドリル穴開けし、その内壁を金属めっきにより得られた貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなる点。
１１．はんだバンプが形成される回路パターンが引き出されている貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなる点。
１２．パッド部を有する第１のプリント基板とパッド部、配線部及びバンプ搭載用パッドを有する配線並びに基板部を有する第２のプリント基板とが対向し、前記第１のプリント基板のパッド部と前記第２のプリント基板のバンプ搭載用パッドがはんだバンプによって接続され、他の接続部が絶縁性接着剤によって接着され、かつ、前記第１のプリント基板と前記第２のプリント基板の少なくとも一方のプリント基板に設けられた貫通穴のうち、少なくとも一部の貫通穴が中空構造である多層配線板の製造法であって、
前記第１のプリント基板のバンプ搭載用パッドと前記第２のプリント基板のパッド部の少なくとも一方にはんだペーストを用いてはんだバンプを形成する工程と、
前記第１のプリント基板と前記第２のプリント基板との間に絶縁性接着剤を介して、前記第１のプリント基板と前記第２のプリント基板とを積層接着し、前記第１のプリント基板と前記第２のプリント基板を電気的に接続する工程と、を有し、
前記はんだバンプの高さの寸法が、前記絶縁性接着剤の厚みの寸法より大きく、前記絶縁性接着剤の厚みの寸法の４倍より小さく、
前記積層接着を行う際において、前記積層接着時の温度が、はんだペーストの融点からはんだペーストの融点＋４０℃の温度範囲であり、かつ、前記積層接着時の圧力が１．５ＭＰａ以下の圧力であり、
少なくとも一方のプリント基板のはんだバンプを形成する接続面のはんだバンプが形成される回路パターン以外の回路パターン上および基材上に絶縁樹脂層を設ける工程と、他方のプリント基板の接続面の回路パターン上以外の基材上に絶縁樹脂層を設ける工程と、を更に有する点。
１３．絶縁性接着剤として前記絶縁性接着剤の前記はんだバンプに対応する位置に予め貫通穴が設けられた絶縁性接着剤フィルムを用いる点。
１４．前記積層接着を行う際の、前記絶縁性接着剤の流動を１〜３００μｍの範囲内とする点。
１５．前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤とを位置合わせした時に、これらが重なる所望の位置に貫通穴を設ける工程と、前記貫通穴に、前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤の総厚みより０．１ｍｍ以上短いピンを挿入する工程と、を更に有する点。
１６．前記絶縁樹脂層が、感光性樹脂からなることを特徴とする多層配線板の製造法。
１７．前記第１のプリント基板と前記第２のプリント基板のサイズが異なる点。
１８．少なくとも一方のプリント基板の必要な箇所にドリル穴開けし、その内壁を金属めっきにより得られた貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなる点。
１９．はんだバンプが形成される回路パターンが引き出されている貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなる点。
本発明によれば、貫通穴内壁にめっきされた部分にダメージを与えることなく、効率的に２枚のプリント基板の電気的な接続を行うと共に中空構造の非貫通穴または貫通穴を形成可能な多層配線板を製造することが可能となった。
図１は、本発明の多層配線板の製造法の工程（ａ）での断面図である。 図２は、本発明の多層配線板の製造法の工程（ｂ）での断面図である。 図３は、本発明の多層配線板の製造法の工程（ｃ）での断面図である。 図４は、本発明の多層配線板の製造法の工程（ｄ）での断面図である。 図５は、本発明の他の実施形態を説明する断面図である。 図６は、本発明の他の実施形態を説明する断面図である。 図７は、本発明の他の実施形態を説明する断面図である。 図８は、本発明の他の実施形態を説明する断面図である。 図９は、本発明の他の実施形態を説明する断面図である。 図１０は、本発明の実施例１を説明する断面図である。 図１１は、本発明の実施例２を説明する断面図である。 図１２は、本発明の実施例３を説明する断面図である。 図１３は、本発明の実施例１９を説明する断面図である。 図１４は、本発明の実施例２０を説明する断面図である。 図１５は、本発明の実施例２１を説明する断面図である。 図１６は、比較例２における構造の断面図である。
符号の説明
１ 第１のプリント基板
２ 第２のプリント基板
３ はんだバンプ
４ 絶縁性接着剤
５ 穴あき絶縁性接着剤
６ ピン
７ 絶縁樹脂層
８ 貫通穴（スルーホール）
９ 段付き貫通穴
１０ 穴埋め貫通穴
１１ 空洞部
１２ 多層配線板の省略した部分
１３ 異方導電フィルム
１４ バンプ搭載用パッド
１５ パッド部
以下、各図を用いて、本発明の多層配線板の製造法の実施の形態について説明するが、本発明はこれらに限定されるものではない。
まず、本発明の製造法の各工程を図１〜図４により説明する。図１に示すように、第１のプリント基板１と第２のプリント基板２を製造する（製造工程（ａ））。それぞれのプリント基板１，２は、両面回路板でも、多層配線板でも、マルチワイヤ配線板でも構わない。またプリント基板に用いる基材の種類は問わないが、積層時の加熱加圧による変形を抑制するためには、ガラスクロス等の強化材を含有した絶縁基材が好ましく、さらにはＦＲ（ｆｌａｍｅ ｒｅｔａｒｄａｎｔ）−５グレードの基材やポリイミド樹脂系等のＴｇ（ガラス転移点）が高い基材が好ましい。
第２のプリント基板は、パッド部、配線部及びバンプ搭載用パッド１４を有する配線並びに基板部を有する。また、第１のプリント基板はパッド部１５を有するが、他に配線部やバンプ搭載用パッド等を備えていてもよく、これらを有する配線を有していてもよい。
次に、図２に示すように、少なくとも一方のプリント基板（ここでは、便宜上第２のプリント基板２を用いて説明する。）にはんだペーストを印刷し、リフロー処理を行うことではんだバンプ３を形成する（製造工程（ｂ））。この時、はんだペーストでバンプを形成する箇所は、金属箔等によってパッドが形成されていることが好ましい。バンプを形成する箇所が、貫通穴等の場合、貫通穴内にはんだが流動しやすいため、バンプ高さの制御が難しくなることから、貫通穴からパッドが引き出し形成されていることが好ましい。
はんだペーストの印刷は、一般的なスクリーン印刷法や、ディスペンス法により印刷される。なお、はんだバンプは、「はんだバンプ」または「バンプ」と表す。
第１のプリント基板のパッド部は、パッドの他に、貫通穴を設けその内壁をめっきしランドを形成した形状、貫通穴を設けその内壁をめっきしさらに穴埋めし蓋めっきしたランド形状、及びバンプ搭載用パッドを備える場合にはバンプ搭載用パッドをも含む。第２のプリント基板のバンプ搭載用パッドは、はんだバンプを介して前記第１のプリント基板のパッド部と電気的に接続され、バンプ接続部を形成する。
はんだペーストは、どのような種類でも良く、一般的な共晶はんだ、低融点はんだ、高温はんだ、鉛フリーはんだが挙げられる。さらには、はんだペーストに含まれるフラックスの種類も限定されず、非水溶性、水溶性等が使用できる。また、はんだの融点は、示差走査熱量計（ＤＳＣ：Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｒｙ）を用いて、窒素雰囲気中で行い、吸熱ピークから求めることができる。
次に、はんだバンプ３の高さの寸法は、絶縁性接着剤の厚みの寸法より大きく、絶縁性接着剤の厚みの寸法の４倍より小さいことが好ましく、絶縁性接着剤の厚みの寸法の２〜３倍の大きさであると更に好ましい。はんだバンプ３の高さの寸法が絶縁性接着剤の厚みの寸法より小さい場合、はんだバンプが対向の接続箇所と接触せず、接続不良が発生しやすい。はんだバンプ３の高さの寸法が絶縁性接着剤の厚みの寸法の４倍よりも大きい場合、絶縁性接着剤と少なくとも一方のプリント基板と接着せず隙間が出来るため、はんだがその隙間に染み出し、隣接する回路が近接している場合、回路と接触しショート不良が発生しやすい。
次に図３に示すように、絶縁性接着剤４を２枚のプリント基板の間に配置する（製造工程（ｃ））。絶縁性接着剤４は、印刷法により絶縁性ワニスを直接プリント基板に塗布し、乾燥して得ることもできるが、工程短縮のために、フィルム材料を用いることが好ましい。フィルム材料としては、絶縁性を有する接着剤であれば何でも良いが、流動性を制御できるものが好ましく、ポリマ成分を含有する樹脂組成物からなるフィルム材料が好ましい。さらに、絶縁性接着剤４は、熱硬化性樹脂からなることが好ましい。例えば、ＡＳ−３０００（日立化成工業株式会社製、商品名）や、ＡＢＦ−ＳＨ（味の素ファインテクノス株式会社製、商品名）等が挙げられる。また、絶縁性接着剤の厚みはいくつでも良いが、５０〜１００μｍの範囲内であることが好ましい。フィルム材料の場合、５０μｍ未満ではフィルム単体での取り扱い性が低下する可能性がある。また、１００μｍを超えると、塗布性が低下する可能性がある。
次に図４に示すように積層接着させる。このとき、第１のプリント基板１と第２のプリント基板２の接続面のうちバンプ接続部以外、即ち電気的な接続に関与する第１のプリント基板のバンプ搭載用パッドと第２のプリント基板のパッド部以外の領域を前記絶縁性接着剤で積層接着すると共にバンプ接続部をはんだによって電気的に接続する（製造工程（ｄ））。電気的な接続に関与する第１のプリント基板のバンプ搭載用パッドと第２のプリント基板のパッド部以外の領域とは、具体的にはバンプ搭載用パッド以外の回路パターン又は露出している基材又はレジスト表面などである。このとき、はんだバンプは絶縁性接着剤を突き破って電気的な接続をとる。
積層接着は、前記積層接着時の温度がはんだペーストの融点〜はんだペーストの融点＋４０℃の温度範囲であり、かつ１．５ＭＰａ以下の圧力となる積層条件で積層することが好ましく、前記積層接着時の温度がはんだペーストの融点〜はんだペーストの融点＋２０℃の温度範囲であり、かつ１ＭＰａ以下の圧力となる積層条件で積層するとさらに好ましい。前記積層接着時の温度がはんだペーストの融点未満の場合、はんだが溶融できず、物理的に回路と接続されるのが主となり、溶融接続されないため、接続性が低下する可能性がある。また、はんだペーストの融点＋４０℃を超えると、はんだが完全に溶融状態となるため、貫通穴へ接続させた場合、その内壁のめっきに沿ってはんだが流動し、貫通穴の完全な空洞化が困難となる。
さらに、圧力が１．５ＭＰａを超えると、はんだにかかる圧力が高すぎて、はんだバンプが変形したり、亀裂や破損が発生し易くなり、またプリント基板のスルーホールにダメージを与え、信頼性が低下したり、積層時に断線が発生する可能性がある。
また、図５に示すように、はんだバンプ３に対応する位置に予め穴が設けてある絶縁性接着剤５を用いることが好ましい。穴は、レーザー、ドリル、パンチング等どのような手法で加工しても良い。穴を設けることにより、積層前の位置合わせ時にはんだバンプ３が絶縁性接着剤５から突出するため、はんだバンプ３が絶縁性接着剤５を突き抜けるプロセスが不要となる。これによって、２枚のプリント基板間のより確実な電気的接続が可能となる。
また、絶縁性接着剤５の流動性が積層接合条件下において、１〜３００μｍの範囲内であることが好ましく、１〜１５０μｍであればさらに好ましい。流動性が１μｍより小さいと、絶縁性接着剤５のプリント基板へのなじみが不十分なため、十分な接着力が得られず、３００μｍより大きいと、はんだバンプ３と接続する回路間に樹脂が流動し未接続となる可能性がある。流動性が高い材料を用いる場合、熱硬化性樹脂からなる場合は、積層接着前に予め予備加熱を行い、所望の流動性となるように硬化を進めておくことが好ましい。また、熱可塑性樹脂からなる場合は、例えば分子量を上げたり、揮発分を低減させて、所望の流動性となるように調整することができる。なお、流動性は、例えば、予め穴を設けた絶縁性接着剤５の穴径（直径）を測定し、銅張積層板の上に絶縁性接着剤５を重ね、さらに、銅箔を重ねた状態で積層接着条件下で積層し、さらに銅箔をエッチング除去後、絶縁性接着剤５の穴径を測定し、積層前後での穴径の差から算出する。
また、図６に示すように、第１のプリント基板１と第２のプリント基板２と絶縁性接着剤４を位置合わせした時に重なる所望の位置に穴を設け、その穴に第１のプリント基板１と第２のプリント基板２と絶縁性接着剤４の総厚みより０．１ｍｍ以上短いピン６を挿入して積層することが好ましい。ピン６を挿入することにより、各基板１，２と絶縁性接着剤４の積層時の位置合わせが容易に行え、位置ずれを無くすことができる。また、０．１ｍｍ以上短いピン６とすることにより、積層時に基板からピン６が突出せずに、通常の鏡板を用いた積層が可能となる。
また、図７に示すように、少なくとも一方のプリント基板２のバンプ３を形成する面のバンプ３を形成する回路パターン以外の回路パターン上および基材上には絶縁樹脂層７を設け、他方のプリント基板１には、回路パターン上以外の基材上に絶縁樹脂層７が設けられていることが好ましい。バンプ３を回路上に形成し、バンプ位置精度を保つために、バンプ３を形成する部分以外の回路パターン上に絶縁樹脂層７を設けることで、不必要な回路上へのはんだの付着を抑制できる。また、他方のプリント基板１の回路パターン上に絶縁樹脂層７を設けた場合、回路パターンによって、回路パターン上に絶縁樹脂層７が重なる部分が出来、第１のプリント基板１と第２のプリント基板２の間隔が異なるため、未接続の部分が発生しやすくなる。
また、絶縁樹脂層は、感光性樹脂からなることが好ましい。熱硬化性樹脂の場合、マスクを付けた印刷版によるスクリーン印刷を行う方法や、全面に塗布後レーザー等を用いて、はんだバンプを形成する回路を露出させることが可能である。感光性樹脂の場合、全面に塗布後、露光し、ウェット工程を経て、容易に露出させることが可能となりより好ましい。
なお、上記多層配線板の製造法によれば、第１のプリント基板１および第２のプリント基板２の貫通穴を空洞のまま残すことも可能であることから、非貫通穴を容易に形成でき、
さらに第１のプリント基板１と第２のプリント基板２の同位置に貫通穴があり、絶縁性接着剤４も同位置に穴を設けておくことで、接合後貫通穴として利用することも可能となる。このため、層間接続を行いながら、貫通穴を同時に形成することも可能となる。
また、図８に示すように第１のプリント基板１と第２のプリント基板２は、同サイズでも異なるサイズでも良く、基板サイズ、形状を問わない。
また、第１のプリント基板１と第２のプリント基板２のバンプ接続部となる箇所近傍の貫通穴間隔が１ｍｍより狭くなった場合、はんだバンプを形成するための貫通穴から引き出されたパッドを形成する領域が少なくなり、隣接する回路間が接触する。この貫通穴に挿入型のピンが挿入される場合、貫通穴を小径にすることが出来ない。この場合、図９に示すように、はんだバンプを形成するためのパッドを形成する側の穴径を小さくした段付き貫通穴とすることで、ピンを挿入するための穴径を保ちながら、小径穴部では、貫通穴間隔の領域を増大させ、パッドを形成する領域を確保することができ、貫通穴間隔の狭小化にも対応できる。段付き貫通穴は、小径穴を貫通穴開けし、同一の位置に大径穴を必要な深さで穴開けすることで加工することが好ましい。
なお、大径穴加工時のドリル先端形状は、どのようなものでも良いが、円錐切刃であり、かつ切刃の角度が鋭角であることが好ましい。図９に示すように、段付き貫通穴の大径の底部（テーパ）は、切刃の角度と同等の傾斜を有する。その内壁にめっきを行った場合、テーパの角度が大きくなる（９０℃に近づく）につれ、段付き部の角部でめっき液が滞留しやすくなり、めっき薄の原因になったり、接合時の圧力が鋭角で形成されためっきの角に応力が集中し、断線の原因になることがある。
さらには、はんだバンプを形成するプリント基板の挿入型のピンが挿入される貫通穴から内層回路等により、狭間隔外の領域へ配線を引き出しパッドを形成するための領域を確保できる穴間隔で第２の貫通穴を形成する。この第２の貫通穴からパッドを引き出し、電気的な接続のためのはんだバンプを形成し、もう一方のプリント基板と電気的な接続をすることで、ピンが挿入されるための貫通穴の間隔を狭くすることが好ましい。これらは、単独でもそれぞれの組合せでも、必要に応じて選択することができる。
このように、プリント基板同士をはんだにより電気的接続を行いながら、容易に空洞の非貫通穴や、貫通穴を同時に形成できる多層配線板の製造法を提供することができる。なお、本発明の製造法は、ＬＳＩチップ等の半導体デバイスの電気的諸特性を測定するプローブ基板の製造に好適に用いることが可能である。
図１０は、本発明の実施例１における構造を説明するための断面図である。
ポリイミド系両面銅張り積層板である０．１ｍｍ厚みのＭＣＬ−Ｉ−６７１（日立化成工業株式会社製、商品面）の銅箔上にエッチングレジストを形成し、不要な銅箔をエッチング除去し、両面回路板を作製した。この両面板を１０枚作製し、ポリイミド系ガラス布プリプレグである０．０５ｍｍ厚みのＧＩＡ−６７１（日立化成工業株式会社製、商品名）を間に挟み、積層接着した。次いで、接続に必要な箇所にドリル径φ０．３５、穴間隔１．６ｍｍで貫通穴開けを行い、その内壁にめっきを行い、第１のプリント基板１として、２０層の多層配線板を作製した。
また、１．６ｍｍ厚みのＭＣＬ−Ｉ−６７１にドリル径φ０．４５、穴間隔１．６ｍｍで貫通穴を設け、その内壁にめっきを行い、銅箔上にエッチングレジストを形成し、不要銅箔をエッチング除去し、第２のプリント基板２として、２層の多層配線板を作製した。第１のプリント基板１と第２のプリント基板２は共に５００ｍｍ角とした。
第２のプリント基板２の第１のプリント基板１と対向する面の第１のプリント基板１の貫通穴と接続する箇所にはんだペースト（共晶はんだ、融点１８３℃）を印刷し、リフロー処理することにより高さ１００μｍのはんだバンプ３を得た。なお、はんだバンプ３での接続は、５０００ポイントとした。
第１のプリント基板１と第２のプリント基板２の間に、絶縁性接着剤４として、５０μｍ厚みで樹脂流動性が平均１５０μｍのＡＳ−３０００を配置し、２００℃１ＭＰａ３０分の条件で積層接着した。その結果、５０００ポイント全ての接続が満足し、はんだバンプ１接続あたりの抵抗値が約１０ｍΩとなり、良好な電気的接続が得られた。また、第１のプリント基板１の貫通穴にはんだバンプを接続した箇所では、はんだバンプが貫通穴内に約０．１ｍｍ侵入しているのみで、深さ１．５ｍｍの中空構造を有し、また、第２のプリント基板２の貫通穴は、中空構造を有した状態で、各々を多層配線板の非貫通穴として同時に形成できた。
図１１は、本発明の実施例２における構造を説明するための断面図である。実施例２では、実施例１の第２のプリント基板２のはんだバンプと電気的に接続する第１のプリント基板１の貫通穴を、エポキシ樹脂系材料で穴埋めし、その表面に蓋めっきを行い、貫通穴を埋めた２０層の多層配線板とした以外は、実施例１と同様に行った。
その結果、５０００ポイント全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約５ｍΩとなり良好な接続性が得られた。また、第１のプリント基板の電気的に接続していない貫通穴と第２のプリント基板の貫通穴は、空洞のまま非貫通穴を同時に形成できた。
図１２は、本発明の実施例３における構造を説明するための断面図である。
実施例１の第２のプリント基板の貫通穴５０００穴のうち、２５００穴をエポキシ樹脂系材料で穴埋めし、その表面に蓋めっきを行い、２０層の多層配線板とした以外は、実施例１と同様に行った。
その結果、５０００ポイント全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約７ｍΩとなり良好な接続性が得られた。また、第１のプリント基板の穴埋め、蓋めっきをしていない貫通穴にはんだバンプを接続した箇所では、はんだバンプが貫通穴内に約０．１ｍｍ侵入しているのみで、深さ１．５ｍｍの中空構造を有し、また、第２のプリント基板２の貫通穴は、中空構造を有した状態で各々を多層配線板の非貫通穴として同時に形成できた。
０．１ｍｍ厚みのＭＣＬ−Ｉ−６７１の銅箔上にエッチングレジストを形成し、不要な銅箔をエッチング除去し、両面回路板を作製した。この両面板を５枚作製し、０．０５ｍｍ厚みのＧＩＡ−６７１を間に挟み、積層接着した。次いで、接続に必要な箇所にドリル径φ０．３で貫通穴開けを行い、その内壁にめっきを行い、１０層の多層配線板を作製した。１０層の多層配線板２枚を０．０５ｍｍ厚みのプリプレグ２枚を介して積層し、さらに接続に必要な箇所にドリル径φ０．３５で貫通穴開けを行い、その内壁と１０層の多層配線板の貫通穴が前記プリプレグで樹脂埋めされた部分にめっきを行い、第１のプリント基板として２０層のビア付き多層配線板を得た。この時、ビアと貫通穴の穴間隔は１．６ｍｍである。実施例１の第１のプリント基板を２０層のビア付き多層配線板とした以外は、実施例１と同様に行った。その結果５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約７ｍΩとなり良好な電気的接続が得られた。また、第１のプリント基板の貫通穴にはんだバンプを接続した箇所では、はんだバンプが貫通穴内に約０．１ｍｍ侵入しているのみで、深さ１．５ｍｍの中空構造を有し、また、第２のプリント基板２の貫通穴は、中空構造を有した状態で各々を多層配線板の非貫通穴として同時に形成できた。
はんだバンプの高さを５０μｍとした以外は、実施例１と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約８ｍΩとなり良好な結果が得られた。
はんだバンプの高さを５０μｍとした以外は、実施例２と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約８ｍΩとなり良好な結果が得られた。
はんだバンプの高さを５０μｍとした以外は、実施例３と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約８ｍΩとなり良好な結果が得られた。
はんだバンプの高さを２００μｍとした以外は、実施例１と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約７ｍΩとなり良好な結果が得られた。
はんだバンプの高さを２００μｍとした以外は、実施例２と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約７ｍΩとなり良好な結果が得られた。
はんだバンプの高さを２００μｍとした以外は、実施例３と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約７ｍΩとなり良好な結果が得られた。
絶縁性接着剤の厚みを１００μｍとした以外は、実施例８と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約９ｍΩとなり良好な結果が得られた。
絶縁性接着剤の厚みを１００μｍとした以外は、実施例９と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約９ｍΩとなり良好な結果が得られた。
絶縁性接着剤の厚みを１００μｍとした以外は、実施例１０と同様に行った。その結果、５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約９ｍΩとなり良好な結果が得られた。
絶縁性接着剤として５０μｍ厚みで樹脂流動性が平均５０μｍのＡＳ−３０００を用い、第１のプリント基板のはんだバンプと対応する位置に穴を設けたものを使用した以外は実施例１と同様に行った。その結果５０００ポイントの全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約５ｍΩとなり良好な結果が得られた。
積層板にエポキシ系銅張り積層板であるＭＣＬ−Ｅ−６７９を用い、プリプレグにエポキシ系ガラスエポキシプリプレグであるＥ−６７９を用いた以外は実施例１と同様に行った。その結果５０００ポイントの全ての接続が満足し、はんだバンプ１接続あたりの抵抗値が約１０ｍΩとなり良好な結果が得られた。
第２のプリント基板に１０層の多層配線板を用いた以外は、実施例１と同様に行った。その結果５０００ポイントの全ての接続が満足し、はんだバンプ１接続あたりの抵抗値が約１０ｍΩとなり良好な結果が得られた。
絶縁性接着剤に５０μｍ厚み、樹脂流動性が２５０μｍのＡＢＦ−ＳＨ（味の素ファインテクノス株式会社製、商品名）を用いた以外は、実施例１と同様に行った。その結果５０００ポイントの全ての接続が満足し、はんだバンプ１接続あたりの抵抗値が約１０ｍΩとなり良好な結果が得られた。また、第１のプリント基板の貫通穴にはんだバンプを接続した箇所では、はんだバンプが貫通穴内に約０．５ｍｍ侵入しているのみで、深さ１ｍｍの中空構造を有し、また、第２のプリント基板２の貫通穴は、中空構造を有した状態で各々を多層配線板の非貫通穴として同時に形成できた。
絶縁性接着剤に５０μｍ厚み、樹脂流動性が４００μｍのＡＢＦ−ＳＨを、積層接着前に８０℃２０分の予備加熱を行い樹脂流動性を２５０μｍにした絶縁性接着剤を用いた以外は、実施例１と同様に行った。その結果５０００ポイントの全ての接続が満足し、はんだバンプ１接続あたりの抵抗値が約１１ｍΩとなり良好な結果が得られた。また、第１のプリント基板の貫通穴にはんだバンプを接続した箇所では、はんだバンプが貫通穴内に約０．２ｍｍ侵入しているのみで、深さ１．４ｍｍの中空構造を有し、また、第２のプリント基板２の貫通穴は、中空構造を有した状態で各々を多層配線板の非貫通穴として同時に形成できた。
図１３は、本発明の実施例１９における構造を説明するための断面図である。第２のプリント基板２のサイズが、３００ｍｍ角であるものを用いた以外は実施例１と同様に行った。その結果、５０００ポイント全ての接続が満足し、はんだバンプ１接続あたりの抵抗値が約１０ｍΩとなり、良好な電気的接続が得られた。また、第１のプリント基板１の貫通穴にはんだバンプを接続した箇所では、はんだバンプが貫通穴内に約０．１ｍｍ侵入しているのみで、深さ１．５ｍｍの中空構造を有し、また、第２のプリント基板２の貫通穴は、中空構造を有した状態で各々を多層配線板の非貫通穴として同時に形成できた。
図１４は、本発明の実施例２０における構造を説明するための断面図である。第１のプリント基板１の貫通穴がドリル径φ０．３、穴間隔０．８ｍｍで設けられ、その内壁にめっきを行った貫通穴をエポキシ系材料で穴埋めし、その表面に蓋めっきを行った２０層の多層配線板を用いた。第２のプリント基板２は第１のプリント基板１との接続面側の穴径がΦ０．２で裏面の穴径がΦ０．４５の異なる穴径を有する貫通穴（穴間隔０．８ｍｍ）を形成した基板を用いた。他の条件は実施例１と同様に行った。
その結果、５０００ポイント全ての電気的接続がとることが出来、はんだバンプ１接続あたりの抵抗値が約１０ｍΩとなり、良好な電気的接続が得られた。第２のプリント基板の貫通穴は、中空構造を有した状態で形成できた。なお、実施例１〜１９の穴間隔の半分の穴間隔で貫通穴が形成されており、同じ接続ポイント数を約１／４の面積で接続することができ、穴間隔の狭小化により接続面積の小型化にも有利である。
図１５は、本発明における構造を説明するための断面図である。第１のプリント基板１の貫通穴を穴埋めおよび蓋めっきを行わない以外は、実施例２０と同様に行った。その結果、５０００ポイント全ての電気的接続をとることが出来、はんだバンプ１接続あたりの抵抗値が約８ｍΩとなり、良好な電気的接続が得られた。第１のプリント基板および第２のプリント基板の貫通穴共に、中空構造を有した状態で形成できた。
上記各実施例により得られた多層配線板は、接続信頼性として、ＭＩＬ−１０７（１２５℃３０分／−６５℃３０分の繰り返し）試験２００回後や、はんだフロート（２６０℃２０秒）試験５回後においても、接続抵抗の上昇も見られず、接続性が良好であった。
 比較例１
実施例１の絶縁性接着剤を用いない以外は、実施例１と同様に行った。その結果、はんだが横へ流動し、隣接する回路と接触し、ショート不良が発生した。
比較例２
図１５は、比較例２における構造の断面図である。実施例１で作製した第１のプリント基板と第２のプリント基板の間に、異方導電性フィルムであるＡＣ−７１０６Ｕ−２５（日立化成工業株式会社製、商品名）を用いた以外は、実施例１と同様に行った。その結果、５０００ポイントの全ての接続を満足し、１接続あたりの抵抗値は約１０ｍΩと良好であったが、接続信頼性として、はんだフロート（２６０℃２０秒）試験１回で抵抗が上昇し、断線する箇所が見られた。
以上に説明したように、本発明により、２枚のプリント基板をはんだにより電気的に接続し層間接続を行いながら、中空構造の非貫通穴または貫通穴を同時に形成した多層配線板の製造法を提供することができる。

Claims (19)

  1. パッド部を有する第１のプリント基板と、パッド部、配線部及びバンプ搭載用パッドを有する配線並びに基板部を有する第２のプリント基板とが対向し、前記第１のプリント基板のパッド部と前記第２のプリント基板のバンプ搭載用パッドがはんだバンプによって接続され、他の接続部が絶縁性接着剤によって接着され、かつ、前記第１のプリント基板と前記第２のプリント基板の少なくとも一方のプリント基板に設けられた貫通穴のうち、少なくとも一部の貫通穴が中空構造である多層配線板の製造法であって、
    前記第１のプリント基板のパッド部と前記第２のプリント基板のバンプ搭載用パッドとの少なくとも一方にはんだペーストを用いてはんだバンプを形成する工程と、
    前記第１のプリント基板と前記第２のプリント基板との間に絶縁性接着剤を介して、前記第１のプリント基板と前記第２のプリント基板とを積層接着し、前記第１のプリント基板と前記第２のプリント基板を電気的に接続する工程と、を有することを特徴とする多層配線板の製造法。
  2. 請求項１に記載の多層配線板の製造法において、
    前記はんだバンプの高さの寸法が、前記絶縁性接着剤の厚みの寸法より大きく、前記絶縁性接着剤の厚みの寸法の４倍より小さいことを特徴とする多層配線板の製造法。
  3. 請求項１に記載の多層配線板の製造法において、
    絶縁性接着剤として前記絶縁性接着剤の前記はんだバンプに対応する位置に予め貫通穴が設けられた絶縁性接着剤フィルムを用いることを特徴とする多層配線板の製造法。
  4. 請求項３に記載の多層配線板の製造法において、
    前記積層接着を行う際の、前記絶縁性接着剤の流動を１〜３００μｍの範囲内とすることを特徴とする多層配線板の製造法。
  5. 請求項１に記載の多層配線板の製造法において、
    前記積層接着を行う際において、前記積層接着時の温度が、はんだペーストの融点からはんだペーストの融点＋４０℃の温度範囲であり、かつ、前記積層接着時の圧力が１．５ＭＰａ以下の圧力であることを特徴とする多層配線板の製造法。
  6. 請求項１に記載の多層配線板の製造法において、
    前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤とを位置合わせした時に、これらが重なる所望の位置に貫通穴を設ける工程と、前記貫通穴に、前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤の総厚みより０．１ｍｍ以上短いピンを挿入する工程と、を更に有することを特徴とする多層配線板の製造法。
  7. 請求項１に記載の多層配線板の製造法において、
    少なくとも一方のプリント基板のはんだバンプを形成する接続面のはんだバンプが形成される回路パターン以外の回路パターン上および基材上に絶縁樹脂層を設ける工程と、他方のプリント基板の接続面の回路パターン上以外の基材上に絶縁樹脂層を設ける工程と、を更に有することを特徴とする多層配線板の製造法。
  8. 請求項７に記載の多層配線板の製造法において、
    前記絶縁樹脂層が、感光性樹脂からなることを特徴とする多層配線板の製造法。
  9. 請求項１に記載の多層配線板の製造法において、
    前記第１のプリント基板と前記第２のプリント基板のサイズが異なることを特徴とする多層配線板の製造法。
  10. 請求項１に記載の多層配線板の製造法において、
    少なくとも一方のプリント基板の必要な箇所にドリル穴開けし、その内壁を金属めっきにより得られた貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなることを特徴とする多層配線板の製造法。
  11. 請求項１０に記載の多層配線板の製造法において、
    はんだバンプが形成される回路パターンが引き出されている貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなることを特徴とする多層配線板の製造法。
  12. パッド部を有する第１のプリント基板とパッド部、配線部及びバンプ搭載用パッドを有する配線並びに基板部を有する第２のプリント基板とが対向し、前記第１のプリント基板のパッド部と前記第２のプリント基板のバンプ搭載用パッドがはんだバンプによって接続され、他の接続部が絶縁性接着剤によって接着され、かつ、前記第１のプリント基板と前記第２のプリント基板の少なくとも一方のプリント基板に設けられた貫通穴のうち、少なくとも一部の貫通穴が中空構造である多層配線板の製造法であって、
    前記第１のプリント基板のバンプ搭載用パッドと前記第２のプリント基板のパッド部の少なくとも一方にはんだペーストを用いてはんだバンプを形成する工程と、
    前記第１のプリント基板と前記第２のプリント基板との間に絶縁性接着剤を介して、前記第１のプリント基板と前記第２のプリント基板とを積層接着し、前記第１のプリント基板と前記第２のプリント基板を電気的に接続する工程と、を有し、
    前記はんだバンプの高さの寸法が、前記絶縁性接着剤の厚みの寸法より大きく、前記絶縁性接着剤の厚みの寸法の４倍より小さく、
    前記積層接着を行う際において、前記積層接着時の温度が、はんだペーストの融点からはんだペーストの融点＋４０℃の温度範囲であり、かつ、前記積層接着時の圧力が１．５ＭＰａ以下の圧力であり、
    少なくとも一方のプリント基板のはんだバンプを形成する接続面のはんだバンプが形成される回路パターン以外の回路パターン上および基材上に絶縁樹脂層を設ける工程と、他方のプリント基板の接続面の回路パターン上以外の基材上に絶縁樹脂層を設ける工程と、を更に有することを特徴とする多層配線板の製造法。
  13. 請求項１２に記載の多層配線板の製造法において、
    絶縁性接着剤として前記絶縁性接着剤の前記はんだバンプに対応する位置に予め貫通穴が設けられた絶縁性接着剤フィルムを用いることを特徴とする多層配線板の製造法。
  14. 請求項１３に記載の多層配線板の製造法において、
    前記積層接着を行う際の、前記絶縁性接着剤の流動を１〜３００μｍの範囲内とすることを特徴とする多層配線板の製造法。
  15. 請求項１２に記載の多層配線板の製造法において、
    前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤とを位置合わせした時に、これらが重なる所望の位置に貫通穴を設ける工程と、前記貫通穴に、前記第１のプリント基板と前記第２のプリント基板と前記絶縁性接着剤の総厚みより０．１ｍｍ以上短いピンを挿入する工程と、を更に有することを特徴とする多層配線板の製造法。
  16. 請求項１２に記載の多層配線板の製造法において、
    前記絶縁樹脂層が、感光性樹脂からなることを特徴とする多層配線板の製造法。
  17. 請求項１２に記載の多層配線板の製造法において、
    前記第１のプリント基板と前記第２のプリント基板のサイズが異なることを特徴とする多層配線板の製造法。
  18. 請求項１２に記載の多層配線板の製造法において、
    少なくとも一方のプリント基板の必要な箇所にドリル穴開けし、その内壁を金属めっきにより得られた貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなることを特徴とする多層配線板の製造法。
  19. 請求項１８に記載の多層配線板の製造法において、
    はんだバンプが形成される回路パターンが引き出されている貫通穴の少なくとも一部が、少なくとも２種の穴径から１つの貫通穴を形成してなることを特徴とする多層配線板の製造法。
JP2007557857A 2006-02-09 2007-02-07 多層配線板の製造法 Expired - Fee Related JP5012514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007557857A JP5012514B2 (ja) 2006-02-09 2007-02-07 多層配線板の製造法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006032344 2006-02-09
JP2006032344 2006-02-09
JP2007557857A JP5012514B2 (ja) 2006-02-09 2007-02-07 多層配線板の製造法
PCT/JP2007/052085 WO2007091582A1 (ja) 2006-02-09 2007-02-07 多層配線板の製造法

Publications (2)

Publication Number Publication Date
JPWO2007091582A1 true JPWO2007091582A1 (ja) 2009-07-02
JP5012514B2 JP5012514B2 (ja) 2012-08-29

Family

ID=38345178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557857A Expired - Fee Related JP5012514B2 (ja) 2006-02-09 2007-02-07 多層配線板の製造法

Country Status (6)

Country Link
US (1) US7870663B2 (ja)
JP (1) JP5012514B2 (ja)
KR (1) KR101086103B1 (ja)
CN (1) CN101385403B (ja)
TW (1) TWI399137B (ja)
WO (1) WO2007091582A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8040685B2 (en) * 2007-07-17 2011-10-18 Ibiden Co., Ltd. Stacked wiring board and method of manufacturing stacked wiring board
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP5076749B2 (ja) * 2007-09-03 2012-11-21 株式会社日立プラントテクノロジー シート印刷システム
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US20100258342A1 (en) * 2009-04-08 2010-10-14 National Ict Australia Limited (Nicta) Bonded hermetic feed through for an active implantable medical device
JP5428539B2 (ja) * 2009-06-01 2014-02-26 株式会社村田製作所 配線基板の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101613388B1 (ko) * 2012-03-30 2016-04-18 히타치가세이가부시끼가이샤 다층 배선판
CN203225947U (zh) * 2013-03-28 2013-10-02 富士康(昆山)电脑接插件有限公司 印刷电路板组件
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
KR102449353B1 (ko) * 2015-11-18 2022-09-30 삼성전기주식회사 인쇄회로기판 및 회로배선
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
JP7057792B2 (ja) * 2017-12-27 2022-04-20 リンクステック株式会社 積層体及びその製造方法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
CN110783212A (zh) * 2019-09-27 2020-02-11 无锡天芯互联科技有限公司 芯片及其制备方法、电子设备
CN112331639B (zh) * 2020-09-28 2023-10-20 惠州市聚飞光电有限公司 用于制作led光源的基板及制作方法、led光源组件
CN116682812A (zh) * 2020-09-28 2023-09-01 惠州市聚飞光电有限公司 Led灯条及显示面板
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
CN114430626B (zh) * 2020-10-29 2024-07-19 鹏鼎控股(深圳)股份有限公司 印刷线路板对印刷线路板连接结构及其制作方法
CN113068306A (zh) * 2021-04-26 2021-07-02 Tcl通讯（宁波）有限公司 一种pcb板及pcb板安装方法
CN113645758B (zh) * 2021-08-11 2023-04-07 京东方科技集团股份有限公司 柔性电路板及其制造方法、显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board
JPH0614598B2 (ja) * 1988-12-29 1994-02-23 日本無線株式会社 多層プリント基板の製造方法
JPH03101194A (ja) * 1989-09-13 1991-04-25 Japan Radio Co Ltd 多層プリント配線基板の接続方法
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
JP2924194B2 (ja) * 1991-01-17 1999-07-26 松下電器産業株式会社 多層プリント配線板
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JP2619164B2 (ja) 1991-09-30 1997-06-11 沖電気工業株式会社 プリント配線板の製造方法
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
JPH1079579A (ja) 1996-09-05 1998-03-24 Toshiba Corp 印刷配線板、および印刷配線板の製造方法
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JP3879158B2 (ja) 1997-01-08 2007-02-07 松下電器産業株式会社 多層プリント配線板とその製造方法
JP3038210B2 (ja) 1998-05-08 2000-05-08 松下電器産業株式会社 ビアホ―ル充填用導電体ペ―スト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP2002280741A (ja) * 2001-03-16 2002-09-27 Hitachi Chem Co Ltd 多層プリント配線板とその製造法
JP2003017856A (ja) * 2001-06-29 2003-01-17 Kyocera Chemical Corp 多層プリント配線板及びその製造方法
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof

Also Published As

Publication number Publication date
KR101086103B1 (ko) 2011-11-25
WO2007091582A1 (ja) 2007-08-16
TWI399137B (zh) 2013-06-11
TW200810626A (en) 2008-02-16
JP5012514B2 (ja) 2012-08-29
US7870663B2 (en) 2011-01-18
CN101385403B (zh) 2012-08-08
CN101385403A (zh) 2009-03-11
KR20080081368A (ko) 2008-09-09
US20090007425A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5012514B2 (ja) 多層配線板の製造法
US8028403B2 (en) Method for forming laminated multiple substrates
JPWO2004049772A1 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
WO2017213086A1 (ja) 多層配線板の製造方法
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
US20070143992A1 (en) Method for manufacturing wiring board
JP2013211479A (ja) 多層配線基板
TWI777958B (zh) 多層線路板的製造方法
JP4918780B2 (ja) 多層配線基板の製造方法、ならびに半導体装置
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US9673063B2 (en) Terminations
JP2007242872A (ja) 多層プリント配線板およびその製造方法
KR102241371B1 (ko) 직접 회로 인쇄를 이용한 내장 트레이스 기판 형성 방법
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP2004214227A (ja) 層間接続部及び多層配線板
JP2005260012A (ja) 両面配線基板及び多層配線基板の製造方法
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板
JP5389748B2 (ja) 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板
JP2006013149A (ja) プリント配線板の製造方法
JP2008135438A (ja) 多層回路基板
JP2011171404A (ja) 半導体装置用ｔａｂテープ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5012514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees