JPH0614598B2 - 多層プリント基板の製造方法 - Google Patents

多層プリント基板の製造方法

Info

Publication number
JPH0614598B2
JPH0614598B2 JP63332013A JP33201388A JPH0614598B2 JP H0614598 B2 JPH0614598 B2 JP H0614598B2 JP 63332013 A JP63332013 A JP 63332013A JP 33201388 A JP33201388 A JP 33201388A JP H0614598 B2 JPH0614598 B2 JP H0614598B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
solder
double
sided printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63332013A
Other languages
English (en)
Other versions
JPH02178995A (ja
Inventor
治 勅使河原
猛 永村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP63332013A priority Critical patent/JPH0614598B2/ja
Priority to US07/456,946 priority patent/US5031308A/en
Priority to ES89124088T priority patent/ES2069570T3/es
Priority to DE68921732T priority patent/DE68921732T2/de
Priority to DE68928150T priority patent/DE68928150T2/de
Priority to CA002006776A priority patent/CA2006776C/en
Priority to EP93118943A priority patent/EP0607534B1/en
Priority to EP93118917A priority patent/EP0607532B1/en
Priority to ES93118917T priority patent/ES2085098T3/es
Priority to ES93118943T priority patent/ES2104023T3/es
Priority to DE68926055T priority patent/DE68926055T2/de
Priority to EP89124088A priority patent/EP0379736B1/en
Priority to KR1019890020640A priority patent/KR940009175B1/ko
Publication of JPH02178995A publication Critical patent/JPH02178995A/ja
Publication of JPH0614598B2 publication Critical patent/JPH0614598B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は多層プリント基板の製造方法に関し、特に多層
プリント基板の層間導体接続及び層間接着に関するもの
である。
（従来の技術） 第２図は従来の多層プリント基板（一例として４層プリ
ント基板を示す）の製造方法を示す一実施例の断面図を
示す。
図において、210は上部片面プリント基板、211は上部片
面プリント基板210の上の銅箔層、220は下部片面プリン
ト基板、221は下部片面プリント基板220上の銅箔層、23
0は内部両面プリント基板、231は内部両面プリント基板
230上の上部パターン、232は内部両面プリント基板230
上の下部パターン、240は層間接着シート、250は層間接
着層、260はスルーホール下穴、261は層間導通接続用ス
ルーホールを示す。
第２図(a)は接着前の構成を表わした断面で、内部両面
プリント基板230は銅箔から成る上部パターン231、下部
パターン232の厚さをスルーホール信頼性確保のため一
般に７０μｍを使い、通常の両面プリント基板と同様
に、必要な両面パターンを形成したものである。この両
面プリント基板230の上下をプリプレグと呼ばれる層間
接着シート240を挟んで片面プリント基板230，220を重
ねる。この段階では片面プリント基板210，220の銅箔層
211，221はパターン化されていない。また銅箔層211，2
21の厚さは製造からの制約ではなく、一般に使われる１
８〜３５μｍの銅厚さで十分である。こうして重ねられ
たものの上下の後の加圧、加熱に耐え得るステンレスな
どの平板で挟み、例えばエポキシ樹脂系では１７０゜Ｃ
の加熱、３０ｋｇｆ／ｃｍ２の加圧で約９０分間硬化さ
せ層間接着を行う。この後第２図(b)に示すように層間
導通接続のためスルーホール下穴260をあける。穴あけ
後は第２図(c)に示すように通常の両面プリント基板と
同様にスルーホール内周面にメッキにより銅を析出さ
せ、層間の導通を経て層間接続用スルーホール261を完
成させる。さらに上下銅箔層211，221はこの後パターン
化されて多層プリント基板が出来上がる。
（発明が解決しようとする課題） このように従来多層プリント基板において、層間の導体
接続を得る方法としてはスルーホールによる方法が用い
られている。従来方式では、多層化の層間接着を行った
後に層間の導通接続をとるためのスルーホール形成を行
うため、スルーホール加工でのスメア不良、メッキやパ
ターニング処理に伴うウエット処理での内装導体に対す
るしみ込み等の悪影響がある。
（課題を解決するための手段） 本発明は、対向する双方の回路パターンを形成する銅箔
層の任意の対向する箇所の双方に半田バンプを形成する
工程と、該工程後同じ対向する面の双方に半田バンプ以
外の箇所全面に半田融点以下の硬化温度をもつポリマー
絶縁層をスクリーン印刷で形成する工程と、該工程後対
向面を重ね合せ、加圧しながら加熱して半田バンプ同志
を融合させると共に、同じく加圧加熱によりポリマー絶
縁層同志を接着する工程から成るものである。
（実施例） 本発明による４層プリント基板の一実施例を第１図に示
す。図において110は両面プリント基板、111，112は両
面プリント基板110上のパターン化された銅箔層、113は
両面プリント基板110上の両面パターンを導通接続する
ためのスルーホール、120は両面プリント基板、121，12
2は両面プリント基板120上のパターン化された銅箔層、
123は両面プリント基板120上の両面パターンを導通接続
するためのスルーホール、130は半田バンプ、140は半田
バンプ130の融点より低い硬化温度を持つポリマー絶縁
層、131は半田バンプ融合部分、141は絶縁接着層を示
す。
第１図(a)において、両面プリント基板110，120はどち
らも必要なスルーホール113，123や銅箔層111，112，12
1，122を形成した通常の両面プリント基板である。両面
パターンを形成している銅箔層111，112，121，122厚さ
は制約がなく、通常用いられている１８〜３５μｍで十
分である。この両面プリント基板110，120の対向する面
の銅箔層112，121上の導通接続箇所に半田バンプ130を
例えばクリーム半田の印刷、半田リフローにより形成さ
れる。半田は一般的な共晶半田を用いる。次に同じ対向
する面の半田バンプ以外の箇所全面にスクリーン印刷で
ポリマー絶縁層140を形成し、バインダーを飛ばした前
硬化状態としておく。こうして得られた基板を第１図
(a)に示すようにバンプ同志向かい合わせて、上下を平
らなステンレス板などで挟み、加圧しながら加熱する。
条件は第一段階として半田融点を越えた温度２２０゜
Ｃ、２分程度のベーパフェーズソルダリフローを行う。
第１図(b)で示すように、この時の対向した半田バンプ1
30は加圧のため押しつぶしながら融合し、半田バンプ融
合部分131が得られる。また、ポリマー絶縁層は温度上
昇による粘度の低下と加圧により互いに密着する。第二
段階は引き続き約１時間、温度を１５０゜Ｃに保ちポリ
マー硬化を行わせ、絶縁接着層141を得て上下基板の接
着を完了する。
（発明の効果） 以上の工程により多層基板が得られるため、従来の多層
基板に見られる多層化後のスルーホール加工やパターニ
ングがないため、スルーホールで問題となるスメアやメ
ッキの為のウエット処理時の内装へのしみ込みによる導
体への酸化などの悪影響等、多層化後のトラブルが解決
される。
【図面の簡単な説明】
第１図は本発明の一実施例として４層多層基板の製造工
程を示す断面図、第２図は従来技術による一実施例とし
て４層多層基板の製造工程を示す断面図である。 110，120……両面プリント基板、111，112，121，122，
211，221，231，232……銅箔層、113，123，261……ス
ルーホール、130……半田バンプ、131……半田バンプ融
合部分、140……ポリマー絶縁層、141……絶縁接着層、
210，220……片面プリント基板、240……層間接着シー
ト、250……層間接着層、260……スルーホール下穴。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】プリント基板を複数枚重ね合せる多層プリ
    ント基板の製造方法において、対向する双方の回路パタ
    ーンを形成する銅箔層の任意の対向する箇所の双方に半
    田バンプを形成する工程と、該工程後同じ対向する面の
    双方に半田バンプ以外の箇所全面に半田融点以下の硬化
    温度をもつポリマー絶縁層をスクリーン印刷で形成する
    工程と、該工程後対向面を重ね合せ、加圧しながら加熱
    して半田バンプ同志を融合させると共に、同じく加圧加
    熱によりポリマー絶縁層同志を接着する工程から成るこ
    とを特徴とする多層プリント基板の製造方法。
JP63332013A 1988-12-29 1988-12-29 多層プリント基板の製造方法 Expired - Fee Related JPH0614598B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP63332013A JPH0614598B2 (ja) 1988-12-29 1988-12-29 多層プリント基板の製造方法
US07/456,946 US5031308A (en) 1988-12-29 1989-12-26 Method of manufacturing multilayered printed-wiring-board
ES89124088T ES2069570T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de una placa de conexionado impreso de multiples capas.
DE68921732T DE68921732T2 (de) 1988-12-29 1989-12-28 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE68928150T DE68928150T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren von einer mehrschichtigen Leiterplatte
CA002006776A CA2006776C (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
EP93118943A EP0607534B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
EP93118917A EP0607532B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES93118917T ES2085098T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de un circuito impreso multicapa.
ES93118943T ES2104023T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de placa de cableado impreso multicapa.
DE68926055T DE68926055T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren einer mehrschichtigen Leiterplatte
EP89124088A EP0379736B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
KR1019890020640A KR940009175B1 (ko) 1988-12-29 1989-12-29 다층 프린트기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63332013A JPH0614598B2 (ja) 1988-12-29 1988-12-29 多層プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JPH02178995A JPH02178995A (ja) 1990-07-11
JPH0614598B2 true JPH0614598B2 (ja) 1994-02-23

Family

ID=18250166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63332013A Expired - Fee Related JPH0614598B2 (ja) 1988-12-29 1988-12-29 多層プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0614598B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH0553267U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高密度多層回路基板
US7870663B2 (en) 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424107B2 (ja) * 1973-05-11 1979-08-18
JPS5155953A (ja) * 1974-11-11 1976-05-17 Hitachi Ltd Kantsusetsuzokukonaiga juten sareta tasopurintokairobantosono seiho
JPS5650598A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Multilayer board connected with molten solder
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board

Also Published As

Publication number Publication date
JPH02178995A (ja) 1990-07-11

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US5321210A (en) Polyimide multilayer wiring board and method of producing same
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
JP3059568B2 (ja) 多層プリント回路基板の製造方法
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JP2003023250A (ja) 多層基板のおよびその製造方法
JP4040389B2 (ja) 半導体装置の製造方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
JPH0614598B2 (ja) 多層プリント基板の製造方法
JP2542794B2 (ja) 配線板の製造方法
JP3926064B2 (ja) プリント配線基板及びプリント配線基板の製造方法
JPS63241995A (ja) 多層印刷回路板およびその製法
JPH0360097A (ja) 多層プリント配線基板の製造方法
JP2005123332A (ja) 回路基板及びその製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2002305376A (ja) プリント配線基板の製造方法、プリント配線基板、及び、半導体装置
JP4803918B2 (ja) 多層配線基板の製造方法
JPH03101194A (ja) 多層プリント配線基板の接続方法
JP2776096B2 (ja) ポリイミド多層配線基板の製造方法
JP4881664B2 (ja) 配線板及び配線板の製造方法
JPH03101195A (ja) 多層プリント配線基板の接続方法
JPH05299838A (ja) 多層プリント配線板の製造方法
JP5077801B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees