JP2006013149A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2006013149A JP2006013149A JP2004188428A JP2004188428A JP2006013149A JP 2006013149 A JP2006013149 A JP 2006013149A JP 2004188428 A JP2004188428 A JP 2004188428A JP 2004188428 A JP2004188428 A JP 2004188428A JP 2006013149 A JP2006013149 A JP 2006013149A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring
- glass
- copper
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】半導体パッケージ搭載用等の高密度配線部がL/S=40/40μm未満であるプリント配線板を製造する方法を提供する。
【解決手段】表面に銅層が設けられたガラス・樹脂基板を用いて、狭ピッチのフリップチップ接合パッドを有する高密度配線部を有する配線層が前記ガラス・樹脂基板の両面に或いは3層以上形成されるようにした、プリント配線板の製造方法。前記ガラス・樹脂基板の所定位置にドリルあるいはレーザにより孔明けを行ない、その孔の内面に銅めっきを施すことにより層間接続を行ない、前記銅層をエッチングすることにより配線パターンを作成し、次に前記配線パターン上に樹脂を塗布することにより配線間に樹脂を埋め込み、次に前記樹脂ごとその表面を研磨して配線表面を露出せしめることにより、フリップチップ接合パッド幅を従来より広くできるようにする。
【選択図】 図1
【解決手段】表面に銅層が設けられたガラス・樹脂基板を用いて、狭ピッチのフリップチップ接合パッドを有する高密度配線部を有する配線層が前記ガラス・樹脂基板の両面に或いは3層以上形成されるようにした、プリント配線板の製造方法。前記ガラス・樹脂基板の所定位置にドリルあるいはレーザにより孔明けを行ない、その孔の内面に銅めっきを施すことにより層間接続を行ない、前記銅層をエッチングすることにより配線パターンを作成し、次に前記配線パターン上に樹脂を塗布することにより配線間に樹脂を埋め込み、次に前記樹脂ごとその表面を研磨して配線表面を露出せしめることにより、フリップチップ接合パッド幅を従来より広くできるようにする。
【選択図】 図1
Description
本発明は、高密度実装用配線部を有するプリント配線板の製造方法に関する。
昨今、半導体のI/O数の増加により、高集積化された半導体パッケージが、プリント配線板にフリップチップ接合により、実装されるようになってきた。したがって、プリント配線板に設けられる配線部を、こうした半導体パッケージをフリップチップ接合により実装するための高密度な配線部と、そうでない従来並みの密度の配線部とを混在させて作成することが必要性となってきた。
ところで、プリント配線板は、例えば、その両面に銅箔が設けられたガラス・エポキシ基板を用いて、以下のようにして製造される。
1) ガラス・エポキシ基板の所定箇所に、両面の導通をはかるためのスルーホール用
貫通孔を、ドリルあるいはレーザ等を用いて開口する。
2) 得られたガラス・エポキシ基板に無電解メッキ、電解銅メッキを施して前記貫通
孔の内壁面に導通層を形成する。
3) ガラス・エポキシ基板の両面の銅層表面にドライフィルムレジストを貼り付け、
所定のパターンを有するマスクを密接して、紫外線を照射し、その後現像してエ
ッチングマスクを作成する。
4) 露出している銅層をエッチングし、残存するエッチングマスクを除去して配線部
を形成する。
5) 必要あれば、得られた基板にプリプレグと銅箔あるいは樹脂付き銅箔などを組合
わせて積層する。
6) 積層された基板に、層間導通をはかるため、ドリルを用いてスルーホール用貫通
孔を開けるか、あるいは、レーザ等を用いて表層と内層とを接続する止まり孔を
開ける。
7) 得られたガラス・エポキシ基板に無電解メッキ、電解銅メッキを施して、前記貫
通孔内壁面あるいは止まり孔の内壁面と底面上に導通層を形成する。
8) 最外層の配線部の上に、再度ドライフィルムレジストを接合し、所望のマスクを
用いて、前記同様に露光、現像し、エッチングマスクを作成し、銅層をエッチン
グし、残存するエッチングマスクを除去して配線部を形成する。
9) 必要に応じて上記5)〜8)を繰り返す。
10) 実装に必要なパッド部などを除き、露出している配線部にソルダーレジストを形 成する。
11) 実装に必要なパッド部などに、ニッケルメッキ、金メッキあるいは水溶性プリフ ラックスあるいは半田コートなどの表面処理を施して、プリント配線板を完成さ せる。
1) ガラス・エポキシ基板の所定箇所に、両面の導通をはかるためのスルーホール用
貫通孔を、ドリルあるいはレーザ等を用いて開口する。
2) 得られたガラス・エポキシ基板に無電解メッキ、電解銅メッキを施して前記貫通
孔の内壁面に導通層を形成する。
3) ガラス・エポキシ基板の両面の銅層表面にドライフィルムレジストを貼り付け、
所定のパターンを有するマスクを密接して、紫外線を照射し、その後現像してエ
ッチングマスクを作成する。
4) 露出している銅層をエッチングし、残存するエッチングマスクを除去して配線部
を形成する。
5) 必要あれば、得られた基板にプリプレグと銅箔あるいは樹脂付き銅箔などを組合
わせて積層する。
6) 積層された基板に、層間導通をはかるため、ドリルを用いてスルーホール用貫通
孔を開けるか、あるいは、レーザ等を用いて表層と内層とを接続する止まり孔を
開ける。
7) 得られたガラス・エポキシ基板に無電解メッキ、電解銅メッキを施して、前記貫
通孔内壁面あるいは止まり孔の内壁面と底面上に導通層を形成する。
8) 最外層の配線部の上に、再度ドライフィルムレジストを接合し、所望のマスクを
用いて、前記同様に露光、現像し、エッチングマスクを作成し、銅層をエッチン
グし、残存するエッチングマスクを除去して配線部を形成する。
9) 必要に応じて上記5)〜8)を繰り返す。
10) 実装に必要なパッド部などを除き、露出している配線部にソルダーレジストを形 成する。
11) 実装に必要なパッド部などに、ニッケルメッキ、金メッキあるいは水溶性プリフ ラックスあるいは半田コートなどの表面処理を施して、プリント配線板を完成さ せる。
例えば、従来のビルドアップ多層配線板の製造方法においては、カラス・エポキシ基板の配線層に設けられている銅箔の厚さは、目的に応じて種々あるが、通常18μmのものが使用されている。上記2)の工程での銅メッキ厚さは、信頼性を確保するために、平均厚さで15μm程度とすることが一般的である。この結果、ガラス・エポキシ基板表面の銅層の厚さは、33μm程度となる。この方法はサブトラクティブ法と呼ばれる手法であるが、この手法により配線部を形成する場合、用いるレジスト層の厚さや、エッチングされる銅層の厚さが、形成される配線の幅と配線間隔に影響を与える。昨今要求されている半導体パッケージを搭載するための高密度配線部を構成するには、厚さ33μmの銅層は厚すぎるとされている。
特開平10−150251号公報
特開平05−226808号公報
特開2003−306784号公報
特開2004−022852号公報
このため、特許文献1に開示されている方法のように、可能な限り銅層を薄くすることが試みられている。しかしながら、ガラス・エポキシ基板等のガラス・樹脂基板では、表面の銅箔の密着強度を高くするために、通常銅箔マット面に様々な大きさの凹凸を形成している。よって、この銅箔の厚さは銅箔マット面の凸凹を含めると、せいぜい3〜5μmの厚さまでしか薄くすることはできない。
また、形成されるスルーホールや、上記5)の工程で積層基板を形成する際に設けられるマイクロビアの接続信頼性を確保するためには、メッキ処理により付加される銅層の厚さは、10μm以上とすることが必要となる。
従って、前記サブトラクティブ法でプリント配線板を得た場合、上記2)の工程で得られるガラス・樹脂基板の銅層の厚さは、13〜15μmまでしか薄くすることができないので、最小の回路形成パターンピッチがこの厚さにより制限されることになる。本発明者らの調査結果では、この銅層の厚さでは、配線部としてはL/S=30/30μmまでの形成は可能であるが、銅配線上面の幅が非常に狭くなるので、前記のフリップチップ接合用としては実装を行う上で不適といわれている。
また、形成されるスルーホールや、上記5)の工程で積層基板を形成する際に設けられるマイクロビアの接続信頼性を確保するためには、メッキ処理により付加される銅層の厚さは、10μm以上とすることが必要となる。
従って、前記サブトラクティブ法でプリント配線板を得た場合、上記2)の工程で得られるガラス・樹脂基板の銅層の厚さは、13〜15μmまでしか薄くすることができないので、最小の回路形成パターンピッチがこの厚さにより制限されることになる。本発明者らの調査結果では、この銅層の厚さでは、配線部としてはL/S=30/30μmまでの形成は可能であるが、銅配線上面の幅が非常に狭くなるので、前記のフリップチップ接合用としては実装を行う上で不適といわれている。
前記サブトラクティブ法では、上記4)の工程で説明したように、レジスト層でエッチングマスクを形成し、露出した銅層部をエッチング除去して銅配線部を形成する。そのため、銅配線の断面は等脚台形状(図1参照)になる。従って、銅配線側面の傾斜角が銅配線上面の幅を決定することになる。
このような台形状になるのを抑制するために、特許文献2乃至4などで開示されているような様々な方法が提案されているが、これらの方法によっても、この形状を完全に抑制することはできない。
銅配線上面の幅は、半導体パッケージをプリント配線板上に実装する際の電極部を形成する際に重要となる。例えば、配線部形成前の銅層の厚さが20μm以下のガラス・樹脂基板を用いてサブトラクティブ法により、L/S=40/40μm程度の高密度配線部を作成した場合、銅配線間の間隔は40μm、銅配線下部の幅は40μmとすることができるが、銅配線上面の幅は、銅配線側面の傾斜角に応じて40μmよりかなり狭いものとなる。その結果、半導体パッケージを搭載したときに十分な接合信頼性が得られにくいという事態も発生する。
このような台形状になるのを抑制するために、特許文献2乃至4などで開示されているような様々な方法が提案されているが、これらの方法によっても、この形状を完全に抑制することはできない。
銅配線上面の幅は、半導体パッケージをプリント配線板上に実装する際の電極部を形成する際に重要となる。例えば、配線部形成前の銅層の厚さが20μm以下のガラス・樹脂基板を用いてサブトラクティブ法により、L/S=40/40μm程度の高密度配線部を作成した場合、銅配線間の間隔は40μm、銅配線下部の幅は40μmとすることができるが、銅配線上面の幅は、銅配線側面の傾斜角に応じて40μmよりかなり狭いものとなる。その結果、半導体パッケージを搭載したときに十分な接合信頼性が得られにくいという事態も発生する。
本発明は、上記の如き従来技術の問題点に鑑みてなされたものであり、その目的とするところは、半導体パッケージ搭載用等の高密度配線部がL/S=40/40μm未満であるプリント配線板を製造する方法を提供することにある。
上記目的を達成するため、本発明によるプリント配線板の製造方法は、表面に銅層が設けられたガラス・樹脂基板を用いて、狭ピッチのフリップチップ接合パッドを有する高密度配線部を有する配線層が前記ガラス・樹脂基板の両面に或いは3層以上形成されるようにした、プリント配線板の製造方法であって、前記ガラス・樹脂基板の所定位置にドリルあるいはレーザにより孔明けを行ない、その孔の内面に銅めっきを施すことにより層間接続を行ない、前記銅層をエッチングすることにより配線パターンを作成し、次に前記配線パターン上に樹脂を塗布することにより配線間に樹脂を埋め込み、次に前記樹脂ごとその表面を研磨して配線表面を露出せしめることにより、フリップチップ接合パッド幅を従来より広くできるようにしたことを特徴とする。
本発明によれば、用いうる樹脂は、熱硬化性、熱可塑性及びUV硬化性の何れでも良く、熱硬化性樹脂としては、エポキシ樹脂、アクリル樹脂等が好適である。
本発明の方法によれば、エポキシ樹脂等を配線の上から塗布することにより、配線間やスルーホール内やマイクロビア内にもエポキシ樹脂等を充填させることができ、この状態で表面を研磨することにより、高密度配線部の配線の上面幅を所望の大きさにすることができる。また、本発明によれば、配線側面とスルーホール及びマイクロビアの層間導通部に損傷を与えることなく配線上部を研磨することができ、配線上部の幅を適宜広げることができる。
よって、本発明の方法を適用することにより、L/S=40/40μm未満の半導体パッケージ搭載用等の高密度配線部を有するプリント配線板の製造が可能となる。
よって、本発明の方法を適用することにより、L/S=40/40μm未満の半導体パッケージ搭載用等の高密度配線部を有するプリント配線板の製造が可能となる。
本発明の最大の特徴は、表面に銅層が設けられたガラス・樹脂基板を用いて高密度配線部を有するプリント配線板を作成する際、銅層をエッチングして配線部を作成した後、配線部表面に樹脂を塗布することにより、配線間に樹脂を埋め込み、その樹脂が硬化した後表面を研磨して、高密度配線部の配線の上面幅を半導体パッケージ等の電極端子と接合可能な幅とするようにした点にある。
本発明の方法は、高密度配線部を含む配線部の形成に用いられるが、配線部全体が高密度となる場合も当然適用できる。即ち、プリント基板のように、半導体パッケージをフリップチップ方式で接合するためのL/S=40/40未満の半導体パッケージ搭載用等の高密度配線部と、L/S=40/40以上の部分とが混在している配線部の作成にも、半導体チップをフリップチップ方式で搭載してマザーボードである前記プリント基板に接合するためのL/S=40/40未満のプリント配線板の作成にも本発明は適用できる。
以下、本発明の実施例を説明する。
(実施例1)
両面に厚さ12μmの銅箔が設けられたガラス・エポキシ基板(日立化成工業社製 商品名 MCL−E−679F)の所定ヶ所に直径0.15mmの貫通孔を、ドリルを用いて開口した。
次に、この基板両面に銅メッキを施し、それぞれの銅層の厚さを総厚で20μmとすると共に、前記貫通孔の内壁表面にめっき層を設けた。ラミネート前処理後、銅層表面に感光性レジストフィルム(日立化成工業社製 商品名 RY3215)をラミネートし、L/S=30/30ミクロンの半導体装置フリップチップ接続用高密度配線部を含むパターンを有するマスクを用いて紫外線露光し、現像してエッチングマスクを作成した。
次に、露出している銅層部をエッチング液(塩化第二鉄)で処理して溶解除去した。その後、残存するレジスト層を除去して配線部を得た。
次に、配線部表面にエポキシ樹脂(太陽インキ製造社製 商品名 HBI200DB4)を塗布し、エポキシ樹脂を熱硬化させた。
エポキシ樹脂が硬化した後、表面研磨し、銅配線上面幅が25ミクロン以上、L/S=30/30ミクロンの半導体パッケージフリップチップ接続用高密度配線部を含む配線層を完成した。
得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性が得られた。
(実施例1)
両面に厚さ12μmの銅箔が設けられたガラス・エポキシ基板(日立化成工業社製 商品名 MCL−E−679F)の所定ヶ所に直径0.15mmの貫通孔を、ドリルを用いて開口した。
次に、この基板両面に銅メッキを施し、それぞれの銅層の厚さを総厚で20μmとすると共に、前記貫通孔の内壁表面にめっき層を設けた。ラミネート前処理後、銅層表面に感光性レジストフィルム(日立化成工業社製 商品名 RY3215)をラミネートし、L/S=30/30ミクロンの半導体装置フリップチップ接続用高密度配線部を含むパターンを有するマスクを用いて紫外線露光し、現像してエッチングマスクを作成した。
次に、露出している銅層部をエッチング液(塩化第二鉄)で処理して溶解除去した。その後、残存するレジスト層を除去して配線部を得た。
次に、配線部表面にエポキシ樹脂(太陽インキ製造社製 商品名 HBI200DB4)を塗布し、エポキシ樹脂を熱硬化させた。
エポキシ樹脂が硬化した後、表面研磨し、銅配線上面幅が25ミクロン以上、L/S=30/30ミクロンの半導体パッケージフリップチップ接続用高密度配線部を含む配線層を完成した。
得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性が得られた。
(実施例2)
エッチングして配線部を作成する前の銅層の厚さが総厚で15μmとした以外は、実施例1と同様にして銅配線上面幅が30ミクロン以上、L/S=30/30ミクロンの半導体パッケージフリップチップ接続用高密度配線部を含む配線層を完成した。
得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性が得られた。
エッチングして配線部を作成する前の銅層の厚さが総厚で15μmとした以外は、実施例1と同様にして銅配線上面幅が30ミクロン以上、L/S=30/30ミクロンの半導体パッケージフリップチップ接続用高密度配線部を含む配線層を完成した。
得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性が得られた。
(実施例3)
エッチングして配線部を作成する前の銅層の厚さが総厚で25μmとした以外は、実施例1と同様にして、銅配線上面幅が20ミクロン以上、L/S=30/30ミクロンの半導体パッケージフリップチップ接続用高密度配線部を含む配線層を完成した。
得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性が得られた。
エッチングして配線部を作成する前の銅層の厚さが総厚で25μmとした以外は、実施例1と同様にして、銅配線上面幅が20ミクロン以上、L/S=30/30ミクロンの半導体パッケージフリップチップ接続用高密度配線部を含む配線層を完成した。
得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性が得られた。
(比較例)
その両面に厚さ12μmの銅箔が設けられたガラス・エポキシ基板(日立化成工業社製 商品名 MCL−E−679F)の所定ヶ所に直径0.15mmの貫通孔を、ドリルを用いて開口した。
次に、この基板両面に銅メッキを施し、それぞれの銅層の厚さを総厚で20μmとすると共に、前記貫通孔の内壁表面にめっき層を設けた。ラミネート前処理後、銅層表面に感光性レジストフィルム(日立化成工業社製 商品名 RY3215)をラミネートし、L/S=30/30ミクロンの半導体装置フリップチップ接続用高密度配線部を含むパターンを有するマスクを用いて紫外線露光し、現像してエッチングマスクを作成した。
次に、露出している銅層部をエッチング液(塩化第二鉄)で処理して溶解除去した。その後、残存するレジスト層を除去して配線部を得た。
次に、高密度配線部表面の配線幅とL/Sとを測定したところ、配線幅はトップ値で10ミクロン以上、L/S=30/30ミクロンとなっており、半導体パッケージフリップチップ接続用高密度配線部としては不適当であると思われた。
念のために、得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性は得られなかった。
その両面に厚さ12μmの銅箔が設けられたガラス・エポキシ基板(日立化成工業社製 商品名 MCL−E−679F)の所定ヶ所に直径0.15mmの貫通孔を、ドリルを用いて開口した。
次に、この基板両面に銅メッキを施し、それぞれの銅層の厚さを総厚で20μmとすると共に、前記貫通孔の内壁表面にめっき層を設けた。ラミネート前処理後、銅層表面に感光性レジストフィルム(日立化成工業社製 商品名 RY3215)をラミネートし、L/S=30/30ミクロンの半導体装置フリップチップ接続用高密度配線部を含むパターンを有するマスクを用いて紫外線露光し、現像してエッチングマスクを作成した。
次に、露出している銅層部をエッチング液(塩化第二鉄)で処理して溶解除去した。その後、残存するレジスト層を除去して配線部を得た。
次に、高密度配線部表面の配線幅とL/Sとを測定したところ、配線幅はトップ値で10ミクロン以上、L/S=30/30ミクロンとなっており、半導体パッケージフリップチップ接続用高密度配線部としては不適当であると思われた。
念のために、得られたプリント基板のフリップチップ接続用高密度配線部に半導体パッケージをフリップチップ接続し、接続信頼性を確認したところ良好な接続信頼性は得られなかった。
Claims (3)
- 表面に銅層が設けられたガラス・樹脂基板を用いて、狭ピッチのフリップチップ接合パッドを有する高密度配線部を有する配線層が前記ガラス・樹脂基板の両面に或いは3層以上形成されるようにした、プリント配線板の製造方法であって、前記ガラス・樹脂基板の所定位置にドリルあるいはレーザにより孔明けを行ない、その孔の内面に銅めっきを施すことにより層間接続を行ない、前記銅層をエッチングすることにより配線パターンを作成し、次に前記配線パターン上に樹脂を塗布することにより配線間に樹脂を埋め込み、次に前記樹脂ごとその表面を研磨して配線表面を露出せしめることにより、フリップチップ接合パッド幅を従来より広くできるようにしたことを特徴とするプリント配線板の製造方法。
- 前記樹脂が熱硬化性または熱可塑性である、請求項1に記載のプリント配線板の製造方法。
- 前記樹脂がエポキシ樹脂またはアクリル樹脂である、請求項1に記載のプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188428A JP2006013149A (ja) | 2004-06-25 | 2004-06-25 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188428A JP2006013149A (ja) | 2004-06-25 | 2004-06-25 | プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013149A true JP2006013149A (ja) | 2006-01-12 |
Family
ID=35780018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004188428A Pending JP2006013149A (ja) | 2004-06-25 | 2004-06-25 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013149A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043845A (ja) * | 2007-08-07 | 2009-02-26 | Kyocer Slc Technologies Corp | 配線基板 |
JP2010109104A (ja) * | 2008-10-29 | 2010-05-13 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
-
2004
- 2004-06-25 JP JP2004188428A patent/JP2006013149A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043845A (ja) * | 2007-08-07 | 2009-02-26 | Kyocer Slc Technologies Corp | 配線基板 |
JP2010109104A (ja) * | 2008-10-29 | 2010-05-13 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058558B2 (en) | Printed circuit board and manufacturing method thereof | |
KR100834591B1 (ko) | 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
TWI475938B (zh) | 多層配線板及其製造方法 | |
WO2010038489A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
KR20090056824A (ko) | 배선 기판 및 전자 부품 장치 | |
JPWO2007091582A1 (ja) | 多層配線板の製造法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
US20090288872A1 (en) | Printed circuit board including outmost fine circuit pattern and method of manufacturing the same | |
JP2014072372A (ja) | プリント配線板の製造方法及びプリント配線板 | |
TWI500366B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2000261141A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
JP4825784B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2006013149A (ja) | プリント配線板の製造方法 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2022029731A (ja) | 配線基板及び部品内蔵配線基板 | |
JP2009283502A (ja) | フレキシブルプリント配線板 | |
JP2005167094A (ja) | 回路基板及びその製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
JP2004095582A (ja) | コア基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090224 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A02 |