CN112331639B - 用于制作led光源的基板及制作方法、led光源组件 - Google Patents

用于制作led光源的基板及制作方法、led光源组件 Download PDF

Info

Publication number
CN112331639B
CN112331639B CN202011041450.7A CN202011041450A CN112331639B CN 112331639 B CN112331639 B CN 112331639B CN 202011041450 A CN202011041450 A CN 202011041450A CN 112331639 B CN112331639 B CN 112331639B
Authority
CN
China
Prior art keywords
electrode
substrate
substrate body
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011041450.7A
Other languages
English (en)
Other versions
CN112331639A (zh
Inventor
胡永恒
项文斗
刘乐鹏
李运华
梁海志
孙平如
邢美正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Jufei Optoelectronics Co ltd
Original Assignee
Huizhou Jufei Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Jufei Optoelectronics Co ltd filed Critical Huizhou Jufei Optoelectronics Co ltd
Priority to CN202011041450.7A priority Critical patent/CN112331639B/zh
Publication of CN112331639A publication Critical patent/CN112331639A/zh
Priority to EP21868759.8A priority patent/EP4216275A1/en
Priority to US18/027,223 priority patent/US20230411574A1/en
Priority to PCT/CN2021/119458 priority patent/WO2022057937A1/zh
Application granted granted Critical
Publication of CN112331639B publication Critical patent/CN112331639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种用于制作LED光源的基板及制作方法、LED光源组件，该基板在用于制作LED光源时，可直接将LED芯片设置于基板上相应的固晶区内并分别与对应的第一电极和第二电极连接即可，不需要再将LED芯片封装成单颗的LED灯珠，可简化工艺，提升效率和良品率，降低成本；且由于可省略LED支架的使用，相邻LED芯片之间的间距，相对支架式LED灯珠可以设置的更小，可使得灯间混光距离更为缩小，提升混光效率；减小LED背光屏的边框黑边宽度，提升显示效果。

Description

用于制作LED光源的基板及制作方法、LED光源组件
技术领域
本发明涉及LED(Light Emitting Diode，发光二极管)领域，尤其涉及一种用于制作LED灯珠的基板及制作方法、LED灯珠组件。
背景技术
市面上手机、笔记本电脑、平板电脑等电子产品的LED屏背光源主要是支架型LED灯珠光源，所谓支架型LED灯珠光源，是指将LED芯片放置在单独制备好的LED支架上，然后通过封装得到单颗的LED灯珠，再将LED灯珠设置于背光面板的电路板上。LED支架外形比LED芯片尺寸大很多，且LED支架带有折弯焊脚，将LED灯珠放置于电路板上时，为防止相邻LED灯珠之间连锡短路，电路板上焊盘设计距离需大于0.5mm,因此相邻LED背光源LED灯珠中心之间的距离就比较大，混光距离也就比较大，导致LED背光模组黑边边框较大。因此，这种传统的封装形式已逐渐无法满足用户对LED灯珠产品小型化、集成化、高亮度的需求，尤其是随着手机、笔记本电脑、平板电脑等电子产品越来越追求窄边框和轻薄化，作为背光源的LED灯珠也要做到更小和更薄，按照传统支架式背光产品的结构设计，将LED支架结构缩小则会减小LED芯片的尺寸，从而又会降低LED灯珠的亮度，但是对于背光产品，对LED灯珠亮度要求是在持续增加的，降低亮度的产品势必无法被消费者接受，同时，支架式结构的LED由于受到封装工艺的限制，尺寸越小封装难度越高，良品率越低，成本越高。
因此，如何在满足亮度需求的基础上，简化背光源制作工艺，提升混光效果且降低制作成本，是目前亟需解决的技术问题。
发明内容
本发明提供的一种用于制作LED光源的基板及制作方法、LED光源组件，解决如何在满足亮度需求的基础上，简化背光源制作工艺，提升混光效果且降低制作成本。
为解决上述技术问题，本发明实施例提供一种用于制作LED光源的基板，所述基板包括从上往下依次设置的第一基板和第二基板；
所述第一基板包括为绝缘材质的第一基板本体，所述第一基板本体的第一正面和第一背面上分别蚀刻有第一电极图形和第二电极图形，所述第一基板还包括分别在所述第一电极图形和第二电极图形上形成的第一导电镀层和第二导电镀层；
所述第一电极图形包括多个用于放置LED芯片的固晶区，所述固晶区内与所述LED芯片的电极电连接的区域为第一电极区，位于所述第一电极区部分的所述第一导电镀层构成第一电极；所述第二电极图形包括与所述第一电极区对应的第二电极区，位于所述第二电极区部分的所述第二导电镀层构成第二电极；所述第一基板本体上还形成有将相对应的所述第一电极和第二电极连通的第一通孔，以及在所述第一通孔内形成的将所述第一电极和第二电极导电连接的导电体；
所述第二基板包括为绝缘材质的第二基板本体，所述第二基板本体的第二正面和第二背面上分别蚀刻有第三电极图形和第四电极图形，所述第二基板还包括分别在所述第三电极图形和第四电极图形上形成的第三导电镀层和第四导电镀层；所述第三电极图形包括与所述第二电极区对应的第三电极区，位于所述第三电极区部分的所述第三导电镀层构成第三电极；所述第四电极图形包括与所述第三电极区对应的第四电极区，位于所述第四电极区部分的所述第四导电镀层构成第四电极；
所述第二基板本体上还形成有将相对应的所述第三电极和第四电极连通的第二通孔，以及在所述第二通孔内壁上形成的将所述第三电极和第四电极导电连接的导电层；
所述基板还包括用于将所述第一基板本体和第二基板本体对位粘接的粘接层，所述第一基板本体和第二基板本体粘接后，相对应的所述第二电极和所述第三电极电连接。
可选地，至少一个所述固晶区用于放置多颗所述LED芯片。
可选地，所述固晶区用于放置多颗所述LED芯片时，所述固晶区内的至少一个所述第一电极作为共用电极，以供至少两颗所述LED的电极电连接；
或，至少一个所述第二电极作为共用电极，以供对应的至少两个所述第一电极电连接；
或，至少一个所述第三电极作为共用电极，以供对应的至少两个所述第二电极电连接。
可选地，构成所述第一电极部分的所述第一导电镀层包括在所述第一基板本体上形成的镀铜层、在所述镀铜层上形成的镀镍层，以及在所述镀镍层上形成的镀金层，和/或，所述构成所述第四电极部分的所述第四导电镀层包括在所述第二基板本体上形成的镀铜层、在所述镀铜层上形成的镀镍层，以及在所述镀镍层上形成的镀金层。
可选地，至少一对相对应的所述第二电极和第三电极中，所述第一基板本体和第二基板本体对位粘接后，所述第二电极位于所述第三电极正上方，且所述第二电极与所述第三电极至少部分重叠；
和/或，
至少一对相对应的所述第二电极和第三电极中，所述第一基板本体和第二基板本体对位粘接后，所述第二电极与第三电极无重叠，所述基板还包括填充于所述第二电极与所述第三电极之间以将二者导电连接的导电填充层。
可选地，所述第二电极与所述第三电极至少部分重叠时，所述基板还包括位于所述第二电极和第三电极之间的导电胶层；
和/或，
所述第二电极与第三电极无重叠时，所述导电填充层为导电胶层。
可选地，所述第二电极的厚度与所述第三电极的厚度相等。
可选地，所述第一基板本体上设置有至少三个第一定位孔，且所述第一定位孔中的至少三个不在同一直线上，所述第二基板本体上设置有与所述第一定位孔对应的第二定位孔或定位凸起，将所述第一基板本体和第二基板本体对位粘接时，通过所述第一定位孔和第二定位孔对位，或所述第一定位孔和所述定位凸起对位，实现所述第一基板本体和第二基板本体的对位。
可选地，所述第一基板本体和第二基板本体对位粘接后，所述第一通孔与所述第二通孔无重叠。
为了解决上述技术问题，本发明还提供了一种用于制作LED光源的基板制作方法，包括：
分别在为绝缘材质的第一基板本体的第一正面和第一背面，以及第二基板的第二正面和第二背面上，通过蚀刻形成第一电极图形、第二电极图形，第三电极图形和第四电极图形，并分别在所述第一基板本体和第二基板本体上开设第一通孔和第二通孔；
所述第一电极图形包括多个用于放置LED芯片的固晶区，所述固晶区内与所述LED芯片的电极电连接的区域为第一电极区；所述第二电极图形包括与所述第一电极区对应的第二电极区，所述第三电极图形包括与所述第二电极区对应的第三电极区，所述第四电极图形包括与所述第三电极区对应的第四电极区，所述第一通孔将相对应的所述第一电极区和第二电极区连通，所述第二通孔将相对应的所述第三电极区和第四电极区连通；
在所述第一通孔内形成导电体，并分别在所述第一电极图形、第二电极图形上通过镀金工艺形成第一导电镀层和第二导电镀层，位于所述第一电极区部分的所述第一导电镀层构成第一电极，位于所述第二电极区部分的所述第二导电镀层构成第二电极；
在所述第二通孔内形成导电层，并分别在所述第三电极图形、第四电极图形上通过镀金工艺形成第三导电镀层和第三导电镀层，位于所述第三电极区部分的所述第三导电镀层构成第三电极，位于所述第四电极区部分的所述第四导电镀层构成第四电极；
在所述第一背面上第二电极图形之外的区域和/或所述第二正面中上第三电极图形之外的区域形成粘接层；
将所述第一基板本体和第二基板本体通过所述粘接层对位粘接，粘接后，相对应的所述第二电极和所述第三电极电连接。
可选地，所述将所述第一基板本体和第二基板本体通过所述粘接层对位粘接之前，还包括：
在所述第一背面上的第二电极上和/或所述第二正面上的第三电极上形成导电胶；
在将所述第一基板本体和第二基板本体通过所述粘接层对位粘接后，相对应的所述第二电极和所述第三电极通过所述导电胶实现粘接。
为了解决上述技术问题，本发明还提供了一种LED光源组件，包括如上所述的基板，以及设置于所述基板上的固晶区内的LED芯片。
有益效果
本发明提供了一种用于制作LED光源的基板及制作方法、LED光源组件，其中该基板包括从上往下依次设置的第一基板和第二基板；第一基板包括为绝缘材质的第一基板本体，在第一基板本体正面和背面上分别对应形成的第一电极图形和第二电极图形以及第一导电镀层和第二导电镀层；第一电极图形包括多个用于放置LED芯片的固晶区，以及通过第一导电镀层和第二导电镀层形成于固晶区内分别与LED芯片的两电极电连接的第一电极和第二电极；第一基板本体上还形成有将相对应的第一电极和第二电极连通的第一通孔，以及在第一通孔内形成的将第一电极和第二电极导电连接的导电体；第二基板的第二基板本体的第二正面上形成有与各第二电极相对应的第三电极，第二背面上形成有与各第三电极相对应的第四电极，且第二基板本体上还形成有将相对应的第三电极和第四电极连通的第二通孔，以及在第二通孔内壁上形成的将第三电极和第四电极导电连接的导电层；
本发明提供的上述基板在用于制作LED光源时，可直接将LED芯片设置于基板上相应的固晶区内并分别与对应的第一电极和第二电极连接即可，可简化工艺，提升效率和良品率，降低成本；
且由于可省略LED支架的使用，相对于现有单颗支架式LED灯珠在电路板(即对应本发明中的基板)上占用的面积，LED芯片的尺寸可以在设置的更大的同时，还能减少其占用的面积，因此在相同面积的基础上可以设置更多LED芯片，且单颗LED芯片的亮度更大，既能提升单颗芯片的亮度，又能综合提升整体亮度；
另外，由于省略了LED支架，在不会产生连锡短路的前提下，相邻LED芯片之间的间距，相对支架式LED灯珠可以设置的更小，可使得灯间混光距离更为缩小，提升混光效率；且第二通孔只在内壁上形成导电层，在一些应用场景中即使将本发明中的LED光源组件切割成单颗的LED灯珠使用，在焊接过程中锡膏可内缩于该第二通孔内，也即此时得到的单颗LED灯珠的焊盘是内缩式的，相邻灯珠之间的间隙可以设置在0.3mm以下，灯间混光距离仍能设置的更小，可进一步减小LED背光屏的边框黑边宽度，提升显示效果；
最后，基板的第一基板本体和第二基板本体可通过简单的粘接实现准确的对位连接，制作工艺简单可靠，且效率高成本低，更利于推广使用。
附图说明
图1为本发明实施例提供的基板结构示意图；
图2为本发明实施例提供的第一绝缘基板的第一正面示意图一；
图3为本发明实施例提供的第一绝缘基板的第一正面示意图二；
图4为本发明实施例提供的第一绝缘基板的第一正面示意图三；
图5为本发明实施例提供的第一绝缘基板的第一背面示意图；
图6为本发明实施例提供的第一绝缘基板的剖视意图；
图7为本发明实施例提供的第二绝缘基板的第二正面示意图一；
图8为本发明实施例提供的第二绝缘基板的第二正面示意图二；
图9为本发明实施例提供的第二绝缘基板的第二背面示意图；
图10为本发明实施例提供的第二绝缘基板的第二正面示意图三；
图11为本发明实施例提供的第二绝缘基板的剖视图；
图12为本发明实施例提供的第二电极和第三电极错位设置示意图一；
图13为本发明实施例提供的第二电极和第三电极错位设置示意图二；
图14为本发明实施例提供的剪切标记示意图；
图15为本发明实施例提供的基板制作流程示意图；
图16为本发明实施例提供的基板上设置封装层示意图；
图17为本发明实施例提供的基板上设置围墙示意图一；
图18为本发明实施例提供的基板上设置围墙示意图二。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本实施例提供了一种结构简单、成本低、良品率高、以及焊接简便可靠的用于制作LED光源的基板，利用该基板制得的LED光源可以是包括多颗LED芯片的整板LED光源，也可根据需求对制得的整板LED光源切割得到单颗LED灯珠，且切割后得到的单颗LED灯珠所包括的LED芯片颗数可以是单颗，也可以是两颗或两颗以上，为两颗或两颗以上时则可成倍提升LED灯珠的亮度，能会更好的满足背光源等应用场景的亮度需求。为了便于理解，本实施例下面对该基板的结构进行示例说明。
本示例中的基板包括从上往下依次设置的第一基板和第二基板，其中：
第一基板包括为绝缘材质的第一基板本体，应当理解的时，本实施例中的第一基板本体可以为刚性基板本体，例如可以采用但不限于酚醛纸质层压板、环氧纸质层压板、聚酯玻璃毡层压板、环氧玻璃布层压板，BT树脂板。本实施例中的第一基板本体也可以为柔性基板本体，例如可以采用但不限于聚酯薄膜、聚酰亚胺薄膜、氟化乙丙烯薄膜。
第一基板本体的第一正面和第一背面上分别蚀刻有第一电极图形和第二电极图形，第一基板还包括分别在第一电极图形和第二电极图形上形成的第一导电镀层和第二导电镀层；本实施例中的第一正面和第二背面为第一基板本体相对的两个面。应当理解的是，本实施例中第一电极图形和第二电极图形的具体形状和分布可根据第一基板本体上待设置的元器件(包括但不限于LED芯片，还可包括电阻、二极管、三极管等元器件)的分布，以及各元器件之间的连接关系灵活设置。相应的，本实施例中在第一电极图形和第二电极图形上形成的第一导电镀层和第二导电镀层分别与第一电极图形和第二电极图形相匹配。且应当理解的是，本实施例中第一电极图形和第二电极图形的形成方式并不限于蚀刻，也可采用其他任意能形成第一电极图形和第二电极图形的方式实现；第一导电镀层和第二导电镀层也并不限于通过镀的方式实现，其他能形成相应金属导电层的工艺也在本实施例的范围内。
在本实施例中，第一电极图形包括多个用于放置LED芯片的固晶区，且设固晶区内与LED芯片的电极电连接的区域为第一电极区，位于第一电极区部分的第一导电镀层构成第一电极；对应的，第二电极图形包括与第一电极区对应的第二电极区，位于第二电极区部分的第二导电镀层构成第二电极。
在本实施例中，第一基板本体上还形成有将相对应的第一电极和第二电极连通的第一通孔，以及在第一通孔内形成的将第一电极和第二电极导电连接的导电体。应当理解的是，本实施例中第一通孔的横截面形状可以灵活设置，例如可以设置为规则形状，例如圆孔、矩形孔、棱形孔、六边形孔、三角形孔、椭圆形孔等，也可设置为非规则形状。且各个第一通孔的形状可以相同，也可根据需求设置为不同，或部分相同，部分不同。应当理解的是，本实施例中第一通孔的尺寸也可根据需求灵活设置，例如第一通孔的孔径可以设置为但不限于0.04mm-0.25mm。
本实施例中的一种示例中，在第一通孔内形成的将第一电极和第二电极导电连接的导电体，可以为仅在第一通孔内壁上形成的一层导电层，且该导电层可以将第一通孔内壁全覆盖，也可仅部分覆盖，该导电层未将第一通孔填充满。在本实施例的另一种示例中，在第一通孔内形成的将第一电极和第二电极导电连接的导电体也可为将第一通孔填充满的导电柱体。应当理解的是，本实施例中的导电体可以采用任意导电性能良好的材料，例如可以采用导电金属，也可采用导电胶等。采用导电金属时，可以采用但不限于铜、金、银等中的至少一种。
第二基板包括为绝缘材质的第二基板本体，应当理解的时，本实施例中的第二基板本体的材质也可灵活设置，且其也可以为刚性基板本体或柔性基板本体。应当理解的是，本实施例中第二基板本体的材质可以与第一基板本体相同，也可不同，二者的厚度可以根据需求设置为相同，也可根据需求设置为不同。
第二基板本体的第二正面和第二背面上分别蚀刻有第三电极图形和第四电极图形，第二基板还包括分别在第三电极图形和第四电极图形上形成的第三导电镀层和第四导电镀层；第三电极图形包括与第二电极区对应的第三电极区，位于第三电极区部分的第三导电镀层构成第三电极；第四电极图形包括与第三电极区对应的第四电极区，位于第四电极区部分的第四导电镀层构成第四电极。应当理解的是，本实施例中的第二正面和第二背面为第二基板本体相对的两个面，且第一基板本体与第二基板本体贴合时，第一背面与第二正面相对应贴合。
应当理解的是，本实施例中第三电极图形可根据第二电极图形对应设置，第四电极图形可根据第三电极图形对应设置，第三导电镀层和第四导电镀层则分别于第三电极图形和第四电极图形匹配设置。本实施例中第二导电镀层分别与第一电极图形和第二电极图形相匹配。且应当理解的是，本实施例中第三电极图形和第四电极图形的形成方式并不限于蚀刻，也可采用其他任意能形成相应的电极图形的方式实现；第三导电镀层和第四导电镀层也并不限于通过镀的方式实现，其他能形成相应金属导电层的工艺也在本实施例的范围内。
第二基板本体上还形成有将相对应的第三电极和第四电极连通的第二通孔，以及在第二通孔内壁上形成的将第三电极和第四电极导电连接的导电层。应当理解的是，本实施例中第二通孔的横截面形状也可以灵活设置，例如可以设置为规则形状，也可设置为非规则形状。且各个第二通孔的形状可以相同，也可根据需求设置为不同，或部分相同，部分不同。应当理解的是，本实施例中第一通孔和第二通孔的形状可以相同，也可不同。第一通孔与第二通孔尺寸也可以设置为相同，也可根据需求设置为不同。例如，在一种应用示例中，第二通孔的孔径可以设置为但不限于0.2mm-0.75mm。在本实施例中，第一通孔与第二通孔的位置不对应，也即第一基板本体和第二基板本体对位粘接后，第一通孔与第二通孔无重叠，或仅部分重叠，这样将第一通孔和第二通孔的位置错开设置，可以提升第一基板本体和第二基板本体对位粘接后所形成的基板整体强度；同时，第一通孔内的导电体通过对应的第二电极和第三电极与第二通孔内的导电层实现电连接，而不需要通过孔与孔之间的对位实现电连接，对位更为简单、精确，形成的基板的可靠性更好。
在本实施例中，基板还包括用于将第一基板本体和第二基板本体对位粘接的粘接层，第一基板本体和第二基板本体粘接后，相对应的第二电极和第三电极电连接。通过粘接层实现第一基板本体和第二基板本体对位粘接，成本低，工艺简单和得到的基板结构可靠。本实施例中的粘接层可采用绝缘材质实现粘接。当然也可采用导电材质，采用导电材质时，需避免粘接层导致其他电连接区域短路(例如避免相邻的第二电极之间，相邻的第三电极之间短路)。当然，应当理解的时，本实施例中第一基板本体和第二基板本体之间的固定方式并不限于粘接，也可采用各种卡接方式或其他任意能实现二者之间的可靠固定方式，在此不再赘述。
应当理解的是，本实施例中的基板并不限于仅包括第一基板本体和第二基板本体，也可根据需求在第二基板本体之下，或在第一基板本体和第二基板本体之间设置其他的基板本体，在此不再赘述。
可选地，在本实施例中，为了提升构成第一电极部分的第一导电镀层LED芯片之间的焊接效果和性能，和/或，提升和构成第四电极部分的第四导电镀层与外部对应的焊接区域的焊接性能和效果，构成第一电极部分的第一导电镀层，和构成第四电极部分的第四导电镀层中的至少一个包括：在相应的基板本体上形成的镀铜层、在镀铜层上形成的镀镍层，以及在镀镍层上形成的镀金层。
应当理解的时，本实施例中的，第一基板本体上形成的多个固晶区中，每个固晶区内放置的LED芯片的个数可以根据具体需求灵活设置。例如可以都放置一颗LED芯片，也可都放置两颗及两颗以上的LED芯片，或部分固晶区放置一颗LED芯片，部分固晶区放置两颗及两颗以上的LED芯片。具体可根据需求灵活设置。
在本实施例中，对于放置多颗LED芯片的固晶区，该固晶区内的多颗LED芯片之间可以相互独立无电连接关系。也可根据需求将该固晶区内的至少一部分LED芯片根据需求设置为串联、并联或串并联结合的方式；固晶区的第一电极则可根据各LED芯片之间的具体关系灵活设定。例如，当将该固晶区内的至少一部分LED芯片根据需求设置为串联、并联或串并联结合时，该固晶区内的至少一个第一电极可作为共用电极，以供至少两颗LED的电极电连接；
或，至少一个第二电极作为共用电极，以供该固晶区内的对应的至少两个第一电极电连接，此时固晶区内的第一电极则可不再共用，
或，至少一个第三电极作为共用电极，以供对应的至少两个第二电极电连接，该对应的至少两个第二电极，以及该至少两个第二电极对应的至少两个第一电极则可不再共用。
可见，在本实施例中，对于一个固晶区可以根据需求设置单颗或多颗LED芯片，且设置多颗LED芯片时，各LED芯片之间的电连接关系也可根据具体需求灵活设置，可更好的满足各种应用场景，例如可以更好的满足背光显示或照明等场景。
应当理解的时，本实施例中相对应的第二电极和第三电极之间的对应方式也可以灵活设定。例如，可以采用但不限于以下两种方式中的任意一种：
方式一：至少一对相对应的第二电极和第三电极中，第一基板本体和第二基板本体对位粘接后，第二电极位于第三电极正上方，且第二电极与第三电极至少部分重叠；本方式中的至少部分重叠包括第二电极与第三电极完全重叠，以及第二电极与第三电极之间有重叠但并不是完全重叠；
方式二：至少一对相对应的第二电极和第三电极中，第一基板本体和第二基板本体对位粘接后，第二电极与第三电极无重叠，此时基板还包括填充于第二电极与第三电极之间以将二者导电连接的导电填充层。应当理解的是，该导电填充层可以为任意能实现将第二电极与第三电极之间的缝隙填充以将二者导电连接的导电材料，例如可以为但不限于导电胶。
应当理解的是，本实施例中第一电极、第二电极、第三电极和第四电极的形状和厚度都可根据需求灵活设置。例如，在本实施例的一种示例中，第二电极和第三电极之间的厚度可以设置为相同，也可设置为不同，二者的形状可以设置为相同，也可不同。相应的，其他电极之间的形状和厚度等也可对应灵活设置。
可选地，在本实施例中，第二电极与第三电极至少部分重叠时，为了进一步提升对应的第二电极与第三电极之间的导电连接的可靠性，基板还包括位于第二电极和第三电极之间的导电胶层；导电胶层可以保证第二电极和第三电极重叠区域的可靠连接，同时可提升气密性，进而提升基板整体的防护性能和可靠性。
可选地，在本实施例中，为了进一步保证第一基板本体和第二基板本体的准确对位粘接，本实施例中的第一基板本体上设置有至少三个第一定位孔，且第一定位孔中的至少三个不在同一直线上，第二基板本体上设置有与第一定位孔对应的第二定位孔或定位凸起，将第一基板本体和第二基板本体对位粘接时，通过第一定位孔和第二定位孔对位，或通过第一定位孔和定位凸起对位，实现第一基板本体和第二基板本体的对位。
应当理解的是，在本实施例的一些示例中，第二电极可以直接由第一通孔内的导电体位于第一基板本体的第一背面上的一端构成。这种等同替换方式也在本实施例的保护范围内。
本实施例还提供了一种LED光源组件，如上所述的基板，以及设置于基板上的固晶区内的LED芯片，各LED芯片分别与各自对应的固晶区内的第一电极电连接。
为了便于理解，本实施例下面结合附图以一种具体的基板应用示例结构进行示例性的说明。
请参见图1所示，本应用示例中的基板包括为绝缘材质的第一基板本体1和第二基板本体2，第一基板本体1的第一正面和第一背面上分别蚀刻有第一电极图形和第二电极图形(图中未示出)，以及分别在第一电极图形和第二电极图形上形成的第一导电镀层和第二导电镀层。第一电极图形包括多个用于放置LED芯片的固晶区，且设固晶区内与LED芯片的电极电连接的区域为第一电极区，位于第一电极区部分的第一导电镀层构成第一电极13；对应的，第二电极图形包括与第一电极区对应的第二电极区，位于第二电极区部分的第二导电镀层构成第二电极14。第一基板本体1上还形成有将相对应的第一电极13和第二电极14连通的第一通孔，以及在第一通孔内形成的将第一电极13和第二电极14导电连接的导电体12。
一种示例的第一基板本体1参见图2所示，在其上对应形成相对应的第一电极13和第二电极14的区域形成有贯穿第一基板本体1的第一正面和第一背面第一通孔11，本示例中的第一通孔11为圆形孔，应当理解的是也可为其他形状的孔。在本示例中，在第一通孔11内形成将相对应的第一电极13和第二电极14导电连接的导电体参见图3所示。导电体14同样贯穿第一基板本体1的第一正面和第一背面从而可靠的将相对应的第一电极13和第二电极14导电连接。本应用示例中的导电体12的材质可以为但不限于铜。
本应用示例中，在第一基板本体1的第一电极图形上形成的第一导电镀层参见图4所示，其中第一导电镀层内的各第一电极13呈陈列分布。且应当理解的是，本应用示例中固晶区的划分可以灵活设定。例如一种示例的划分方式参见图4中的固晶区C所示。在本应用示例中，固晶区C中包括4个第一电极13，每相邻的一对电极13用于分别与一颗LED芯片的两个电极电连接，从而固晶区C内可以设置2颗LED芯片。设置的2颗LED芯片之间可以相互独立，也可实现串联连接，实现串联连接时，则固晶区C内中间的两个第一电极13可以共用一个第二电极14。应当理解的时，在实施例中，可以以图4所示的第一基板本体1的形态制得整板的LED光源组件，也可以行或列为单位切割得到单条的LED光源组件，或者以单个固晶区为单位切割得到单颗LED灯珠。具体可根据应用需求灵活设定。当直接使用制得的整板的LED光源组件，或单条的LED光源组件时，相邻LED芯片之间的间隔相对相邻的支架式LED灯珠之间的间隔可大幅度减小，从而可以在相同的空间内布局更多的LED芯片，既能提升亮度，又能提升混光效果。
本应用示例中，在第一基板本体1的第二电极图形上形成的第二导电镀层参见图5所示，其中第二导电镀层内的各第二电极14与第一正面上的第一电极对应分布。且对应于固晶区C内的中间位置的第二电极14可同时与固晶区C内中间的两个第一电极13电连接。本应用示例中，第一基板本体1从图4中A-A的剖视图参见图6所示，从图6中可以明确看出，固晶区C内的中间位置的第二电极14可同时与固晶区C内中间的两个第一电极13电连接。且应当理解的是，在本实施例的另一些应用示例中，导电体12也可不填充满第一通孔11。
一种示例的第二基板本体2参见图7至图11所示，第二基板本体的第二正面和第二背面上分别蚀刻有第三电极图形和第四电极图形(图中未示出)，第二基板还包括分别在第三电极图形和第四电极图形上形成的第三导电镀层和第四导电镀层；第三电极图形包括与第二电极区对应的第三电极区，位于第三电极区部分的第三导电镀层构成第三电极22；第四电极图形包括与第三电极区对应的第四电极区，位于第四电极区部分的第四导电镀层构成第四电极23。第二基板本体上还形成有将相对应的第三电极22和第四电极23连通的第二通孔21，以及在第二通孔21内壁上形成的将第三电极22和第四电极导23电连接的导电层24(参见图11所示)。在本示例的另一些中，可选地，导电层24也可将第二通孔21填充满。本示例中所示的第二通孔21也为圆形通孔，应当理解的是，该第二通孔21的形状也可灵活设置，并不限于圆形通孔。在本示例中，参见图1所示，第一通孔11与第二通孔21的位置错开且靠近设置。
在本实施例中，参见图10所示，可以在第二基板本体2的第二正面上位于第三电极22之外的区域涂上粘贴胶构成粘附层25，当然也可在第一基板本体1的第一背面上位于第二电极之外的区域涂上粘贴胶构成粘附层25，或者同时在第一基板本体1和第二基板本体2上涂敷粘贴胶构成粘附层25，然后完成第一基板本体1和第二基板本体2的对位粘接。在完成对位粘接时，一种示例请参见图14所示，可通过在第一基板本体1上设置的连接成三角形的三个第一定位孔16以及第二基板本体2上对应位置设置的第二定位孔或凸起实现准确的对位连接。可选地，在需要对基板剪裁时，可以根据图14中所示例的剪切标记15，以行单位，或以列为单位，或以单个或多个固晶区为单位进行剪裁得到多个小块的基板。
在本实施例中，相对应的一对第二电极14和第三电极22之间可以至少部分重叠，也可无重叠。为了便于理解，下面以两种无重叠的示例进行说明。
一种示例参见图12所示，第三电极22为矩形，第二电极14为中空的矩形，第一基板本体和第二基板本体对位粘贴后，第三电极22位于第二电极14的中间区域，二者之间存在间隙x，可以在第一基板本体和第二基板本体对位粘贴之前，在第一基板本体的第二电极14的中间区域填充导电材料(例如可以为但不限于导电胶)，从而使得第一基板本体和第二基板本体对位粘贴后，第三电极22与第二电极14之间的间隙x被导电材料填充满以形成可靠的电连接。
另一种示例参见图13所示，其与图12所示的区别在于第二电极14和第三电极22的形状不同。应当理解的时，图12和图13中的第二电极和第三电极也可反过来设置，也即第二电极可位于第三电极内。这种无重叠设置方式，相对重叠设置方式，可以减少一层镀层的厚度，从而整体上降低基板的厚度，更利于小尺寸化设置。
可选地，在本实施例中，在基板上对应的固晶区内设置LED芯片时，还可根据需求在基板上设置将各LED芯片覆盖的封装层，例如请参见图16所示，在第一基板本体1的第一正面上对应的固晶区内设置LED芯片3后，可在第一基板本体的第一正面上形成将各LED芯片覆盖在内的封装层4。应当理解的是，本实施例中的该封装层可以为发光转换层，也可为透明胶层，或为发光转换层与透明胶层的结合。为发光转换层时，可以为荧光胶层，也可为量子点薄膜层。可选地，在本实施例中，还可根据应用需求在第一基板本体的第一正面上形成将各固晶区围合在内的围墙，该围墙可以通过但不限于白墙胶实现。且围合时，可以各固晶区内的单颗LED芯片或多颗LED芯片为单位进行围合，也可以各固晶区为单位进行围合，也可根据需求以多个固晶区进行围合，或直接将第一正面上的所有固晶区作为一个整体，仅在第一正面上的外围形成一个围墙。具体可根据需求灵活设置。为了便于理解，下面结合围墙的两种设置示意图进行示例说明。一种设置示例请参见图17所示，图17中的固晶区以图4中所示的固晶区C为示例，图17中在第一基板本体1的第一正面上以单颗LED芯片对应的区域为单位设置围墙5，此时各固晶区C被围墙围合，固晶区C内的各LED芯片也被围墙5围合且被围墙5隔离。另一种设置示例请参见图18所示，图18中所示的示例则是以单个固晶区C为单位设置围墙5，此时固晶区C内的各LED芯片之间则未被围墙5隔离。
应当理解的是，本实施例提供的基板的制作工艺可以灵活选用，本实施例对其不做任何限制。为了便于理解，下面以一种示例的基板制作方法进行说明。
本实施例所示例的制作方法包括但不限于以下过程：
分别在第一基板本体的第一正面和第一背面，以及第二基板的第二正面和第二背面上，通过蚀刻形成第一电极图形、第二电极图形，第三电极图形和第四电极图形，并分别在第一基板本体和第二基板本体上开设第一通孔和第二通孔；其中，第一电极图形包括多个用于放置LED芯片的固晶区，固晶区内与LED芯片的电极电连接的区域为第一电极区；第二电极图形包括与第一电极区对应的第二电极区，第三电极图形包括与第二电极区对应的第三电极区，第四电极图形包括与第三电极区对应的第四电极区，第一通孔将相对应的第一电极区和第二电极区连通，第二通孔将相对应的第三电极区和第四电极区连通；
在第一通孔内形成导电体，并分别在第一电极图形、第二电极图形上通过镀金工艺形成第一导电镀层和第二导电镀层，位于第一电极区部分的第一导电镀层构成第一电极，位于第二电极区部分的第二导电镀层构成第二电极；
在第二通孔内形成导电层，并分别在第三电极图形、第四电极图形上通过镀金工艺形成第三导电镀层和第三导电镀层，位于第三电极区部分的第三导电镀层构成第三电极，位于第四电极区部分的第四导电镀层构成第四电极；
在第一背面上第二电极图形之外的区域和/或第二正面中上第三电极图形之外的区域形成粘接层；
将第一基板本体和第二基板本体通过粘接层对位粘接，粘接后，相对应的第二电极和第三电极电连接。
可选地，在将第一基板本体和第二基板本体通过粘接层对位粘接之前，还包括：在第一背面上的第二电极上和/或第二正面上的第三电极上形成导电胶；
在将第一基板本体和第二基板本体通过粘接层对位粘接后，相对应的第二电极和第三电极通过导电胶实现粘接。
为了便于进一步理解，下面以图15所示的一种具体的制作流程为示例进行说明，参见图15所示，其包括但不限于：
S1501：板材清洗处理，分别对第一基板本体和第二基板本体进行清洗处理。
S1502：第一基板本体原料板按设计位置钻第一通孔，第一通孔直径0.1mm。
S1503：第二基板本体原料板按设计位置钻第二通孔，第二通孔直径0.55mm。
S1504：第一基板本体L1(即第一正面),L2(即第一背面)面化学湿法刻蚀，制作导电图形，即分别得到第一电极图形和第二电极图形。
S1505：在第一基板本体的第一通孔埋入铜柱。
S1506：对第一基板本体电镀Cu，电镀进一步填充第一通孔，填满填实为止。
S1507：可选地，打磨平整第一基板本体L1,L2面，特别是第一通孔位置。
S1508：打磨平整后的第一基板本体的第一电极图形和第二电极图形上再次电镀Cu，电镀后第一基板本体的第一通孔完全埋在第一基板本体内形成实心铜柱。
S1509：第二基板本体L3(即第二正面),L4(即第二背面)面化学湿法刻蚀，制作导电图形，即分别得到第三电极图形和第四电极图形。
S1510：第二基板本体上的第三电极图形和第四电极图形表面分别电镀Cu层，在此过程中第二通孔的内壁沉积Cu层。
S1511：在第一基板本体表面L2、第二层基板表面L3的导电图形区域均匀涂覆导电胶，非导电图形电极区域均匀涂覆粘结剂。
S1512：将表面L2，表面L3通过第一基板本体和第二基板本体边角的3个定位孔来定位，贴合压合，贴合精度±10μm，L2面铜柱位置通过L2面上的导电区域对应贴合到L3面第二通孔旁边的导电区域形成电连接；第一基板本体、第二层基板贴合粘结起来成为基板。
S1513：可选地，还可在基板表面L1功能区(即对应的第一电极区)，表面L4焊盘(即对应的第四电极)加厚镀Cu层，然后镀Ni层，最后镀Au层。
S1514：第二基板本体L4面印刷白油、绿油，烘烤。
S1515：可选地，还可根据需求将大片连板的PCB裁剪为单片，集成化多层基板制作完成。
可见，本实施例提供的基板制作过程简单、效率高且成本低。利用该基板制得的LED光源组件可广泛且能更好的应用于手机、笔记本电脑、平板电脑等电子产品的液晶屏背光领域，以及工控、穿戴、护眼产品的液晶屏背光领域等。且该制作过程可利用成熟的单层板通孔技术，再粘结贴合一层单层板，制成一种类似单层板盲孔(即第二通孔)结构，大大减小对高精度设备的要求，用现有精度设备现有成熟技术加以优化改进，就可以量产盲孔结构PCB基板，可避免单层板PCB制作盲孔结构PCB基板钻孔深度精度控制难的难题，可以实现产业化生产。且能大大降低封装技术门槛，拥有液态胶模压设备和技术的企业均可以产业化生产。
制得的LED光源组件可以缩小贴片间距，进而减小混光距离，从而减小黑边边框，相同屏幕尺寸下提升屏占比，增强全面屏的用户体验，有利于提高产品市场竞争力。
以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种用于制作LED光源的基板，其特征在于，所述基板包括从上往下依次设置的第一基板和第二基板；
所述第一基板包括为绝缘材质的第一基板本体，所述第一基板本体的第一正面和第一背面上分别蚀刻有第一电极图形和第二电极图形，所述第一基板还包括分别在所述第一电极图形和第二电极图形上形成的第一导电镀层和第二导电镀层；
所述第一电极图形包括多个用于放置LED芯片的固晶区，各所述固晶区内与所述LED芯片的电极电连接的区域为第一电极区，位于所述第一电极区部分的所述第一导电镀层构成第一电极；所述第二电极图形包括与各所述第一电极区对应的第二电极区，位于所述第二电极区部分的所述第二导电镀层构成第二电极；所述第一基板本体上还形成有将相对应的所述第一电极和第二电极连通的第一通孔，以及在所述第一通孔内形成的将所述第一电极和第二电极导电连接的导电体；
所述第二基板包括为绝缘材质的第二基板本体，所述第二基板本体的第二正面和第二背面上分别蚀刻有第三电极图形和第四电极图形，所述第二基板还包括分别在所述第三电极图形和第四电极图形上形成的第三导电镀层和第四导电镀层；所述第三电极图形包括与各所述第二电极区对应的第三电极区，位于所述第三电极区部分的所述第三导电镀层构成第三电极, 所述第二电极的厚度与所述第三电极的厚度相等；所述第四电极图形包括与各所述第三电极区对应的第四电极区，位于所述第四电极区部分的所述第四导电镀层构成第四电极；
所述第二基板本体上还形成有将相对应的所述第三电极和第四电极连通的第二通孔，以及在所述第二通孔内壁上形成的将所述第三电极和第四电极导电连接的导电层；
所述基板还包括用于将所述第一基板本体和第二基板本体对位粘接的粘接层，所述第一基板本体和第二基板本体粘接后，相对应的所述第二电极和所述第三电极电连接；
至少一对相对应的所述第二电极和第三电极中，所述第一基板本体和第二基板本体对位粘接后，所述第二电极与第三电极无重叠，所述基板还包括填充于所述第二电极与所述第三电极之间以将二者导电连接的导电填充层；
所述第二电极与第三电极无重叠包括所述第三电极位于所述第二电极的中间区域，所述第三电极与所述第二电极之间留有间隙，所述导电填充层填充于所述间隙内。
2.如权利要求1所述的用于制作LED光源的基板，其特征在于，至少一个所述固晶区用于放置多颗所述LED芯片。
3.如权利要求2所述的用于制作LED光源的基板，其特征在于，所述固晶区用于放置多颗所述LED芯片时，所述固晶区内的至少一个所述第一电极作为共用电极，以供至少两颗所述LED的电极电连接；
或，至少一个所述第二电极作为共用电极，以供对应的至少两个所述第一电极电连接；
或，至少一个所述第三电极作为共用电极，以供对应的至少两个所述第二电极电连接。
4.如权利要求1-3任一项所述的用于制作LED光源的基板，其特征在于，构成所述第一电极部分的所述第一导电镀层包括在所述第一基板本体上形成的镀铜层、在所述镀铜层上形成的镀镍层，以及在所述镀镍层上形成的镀金层，和/或，所述构成所述第四电极部分的所述第四导电镀层包括在所述第二基板本体上形成的镀铜层、在所述镀铜层上形成的镀镍层，以及在所述镀镍层上形成的镀金层。
5.如权利要求1所述的用于制作LED光源的基板，其特征在于，所述导电填充层为导电胶层。
6.如权利要求1-3任一项所述的用于制作LED光源的基板，其特征在于，所述第一基板本体上设置有至少三个第一定位孔，且所述第一定位孔中的至少三个不在同一直线上，所述第二基板本体上设置有与所述第一定位孔对应的第二定位孔或定位凸起，将所述第一基板本体和第二基板本体对位粘接时，通过所述第一定位孔和第二定位孔对位，或所述第一定位孔和所述定位凸起对位，实现所述第一基板本体和第二基板本体的对位。
7.如权利要求1-3任一项所述的用于制作LED光源的基板，其特征在于，所述第一基板本体和第二基板本体对位粘接后，所述第一通孔与所述第二通孔无重叠。
8.一种用于制作LED光源的基板制作方法，包括：
分别在为绝缘材质的第一基板本体的第一正面和第一背面，以及第二基板的第二正面和第二背面上，通过蚀刻形成第一电极图形、第二电极图形，第三电极图形和第四电极图形，并分别在所述第一基板本体和第二基板本体上开设第一通孔和第二通孔；
所述第一电极图形包括多个用于放置LED芯片的固晶区，各所述固晶区内与所述LED芯片的电极电连接的区域为第一电极区；所述第二电极图形包括与各所述第一电极区对应的第二电极区，所述第三电极图形包括与各所述第二电极区对应的第三电极区，所述第四电极图形包括与各所述第三电极区对应的第四电极区，所述第一通孔将相对应的所述第一电极区和第二电极区连通，所述第二通孔将相对应的所述第三电极区和第四电极区连通；
在所述第一通孔内形成导电体，并分别在所述第一电极图形、第二电极图形上通过镀金工艺形成第一导电镀层和第二导电镀层，位于所述第一电极区部分的所述第一导电镀层构成第一电极，位于所述第二电极区部分的所述第二导电镀层构成第二电极；
在所述第二通孔内形成导电层，并分别在所述第三电极图形、第四电极图形上通过镀金工艺形成第三导电镀层和第四导电镀层，位于所述第三电极区部分的所述第三导电镀层构成第三电极，位于所述第四电极区部分的所述第四导电镀层构成第四电极；所述第二电极的厚度与所述第三电极的厚度相等;
在所述第一背面上第二电极图形之外的区域和/或所述第二正面中上第三电极图形之外的区域形成粘接层；
将所述第一基板本体和第二基板本体通过所述粘接层对位粘接，粘接后，相对应的所述第二电极和所述第三电极电连接；
至少一对相对应的所述第二电极和第三电极中，所述第一基板本体和第二基板本体对位粘接后，所述第二电极与第三电极无重叠，所述基板还包括填充于所述第二电极与所述第三电极之间以将二者导电连接的导电填充层；
所述第二电极与第三电极无重叠包括所述第三电极位于所述第二电极的中间区域，所述第三电极与所述第二电极之间留有间隙，所述导电填充层填充于所述间隙内。
9.如权利要求8所述的制作LED光源的基板制作方法，其特征在于，所述导电填充层为导电胶。
10.一种LED光源组件，其特征在于，包括如权利要求1-7任一项所述的基板，以及设置于所述基板上的固晶区内的LED芯片。
CN202011041450.7A 2020-09-21 2020-09-28 用于制作led光源的基板及制作方法、led光源组件 Active CN112331639B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011041450.7A CN112331639B (zh) 2020-09-28 2020-09-28 用于制作led光源的基板及制作方法、led光源组件
EP21868759.8A EP4216275A1 (en) 2020-09-21 2021-09-18 Substrate, and led light source assembly and manufacturing method therefor
US18/027,223 US20230411574A1 (en) 2020-09-21 2021-09-18 Substrate, led light source assembly and manufacturing methods therefor
PCT/CN2021/119458 WO2022057937A1 (zh) 2020-09-21 2021-09-18 基板、 led 光源组件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011041450.7A CN112331639B (zh) 2020-09-28 2020-09-28 用于制作led光源的基板及制作方法、led光源组件

Publications (2)

Publication Number Publication Date
CN112331639A CN112331639A (zh) 2021-02-05
CN112331639B true CN112331639B (zh) 2023-10-20

Family

ID=74304239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011041450.7A Active CN112331639B (zh) 2020-09-21 2020-09-28 用于制作led光源的基板及制作方法、led光源组件

Country Status (1)

Country Link
CN (1) CN112331639B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411574A1 (en) * 2020-09-21 2023-12-21 Shenzhen Jufei Optoelectronics Co., Ltd. Substrate, led light source assembly and manufacturing methods therefor
CN116053367A (zh) * 2023-03-06 2023-05-02 苏州晶台光电有限公司 MiniLED背光灯珠和背光模组的制备方法、背光灯珠及背光模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026276A (ja) * 2003-06-30 2005-01-27 Hitachi Aic Inc 発光デバイス用基板および発光デバイス
CN101385403A (zh) * 2006-02-09 2009-03-11 日立化成工业株式会社 多层布线板的制造方法
CN203659368U (zh) * 2013-12-19 2014-06-18 广东洲明节能科技有限公司 Led显示屏
CN107068845A (zh) * 2017-05-19 2017-08-18 深圳大道半导体有限公司 组合式半导体结构及灯具

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178963B2 (en) * 2007-01-03 2012-05-15 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026276A (ja) * 2003-06-30 2005-01-27 Hitachi Aic Inc 発光デバイス用基板および発光デバイス
CN101385403A (zh) * 2006-02-09 2009-03-11 日立化成工业株式会社 多层布线板的制造方法
CN203659368U (zh) * 2013-12-19 2014-06-18 广东洲明节能科技有限公司 Led显示屏
CN107068845A (zh) * 2017-05-19 2017-08-18 深圳大道半导体有限公司 组合式半导体结构及灯具

Also Published As

Publication number Publication date
CN112331639A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN101036239B (zh) 芯片部件型发光器件及其使用的布线基板
JP5350242B2 (ja) 光源装置及びこれを備えた液晶表示装置
WO2006030671A1 (ja) Ｌｅｄ用反射板およびｌｅｄ装置
CN112331639B (zh) 用于制作led光源的基板及制作方法、led光源组件
CN114220902B (zh) Led光源组件及其制作方法
CN213546315U (zh) 一种发光单元
CN115394763A (zh) 显示模组及其制作方法
CN112770495B (zh) 全向内埋模组及制作方法、封装结构及制作方法
CN112331637B (zh) Led灯珠板及其制作方法、显示面板
CN102064267A (zh) 显示屏用的led支架单元、led支架及led支架单元的制造方法
CN101728370B (zh) 化合物半导体元件的封装模块结构及其制造方法
CN111162157A (zh) 一种led显示模组
CN112968019B (zh) 基板、显示单元、显示模组及其制作方法及显示屏
CN112331638B (zh) 发光二极管及背光模组
CN111048560B (zh) 显示装置
CN112271173A (zh) 双层基板及光源装置
CN115547206B (zh) 发光模组及其制作方法、背光源、显示面板、显示装置
CN214745122U (zh) 连接板、cob灯带及灯条
KR20150062351A (ko) 선광원 및 이의 제조 방법
CN217062129U (zh) 阵列式led支架及led光源器件
JP2012209389A (ja) 発光素子搭載用配線基板、発光装置、および発光素子搭載用配線基板の製造方法
CN112968020B (zh) 基板组件、显示单元、显示模组及其制作方法及显示屏
CN214745123U (zh) 柔性电路板、cob子灯带及cob灯带
JP4453004B2 (ja) 発光素子搭載用の配線基板
CN208315604U (zh) 基板及其光源组件、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant