JPWO2006134914A1 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JPWO2006134914A1
JPWO2006134914A1 JP2007521300A JP2007521300A JPWO2006134914A1 JP WO2006134914 A1 JPWO2006134914 A1 JP WO2006134914A1 JP 2007521300 A JP2007521300 A JP 2007521300A JP 2007521300 A JP2007521300 A JP 2007521300A JP WO2006134914 A1 JPWO2006134914 A1 JP WO2006134914A1
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
surface electrode
layered capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007521300A
Other languages
English (en)
Other versions
JP4971152B2 (ja
Inventor
苅谷　隆
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007521300A priority Critical patent/JP4971152B2/ja
Publication of JPWO2006134914A1 publication Critical patent/JPWO2006134914A1/ja
Application granted granted Critical
Publication of JP4971152B2 publication Critical patent/JP4971152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

１チップに２つのプロセッサコア８１Ａ，８１Ｂを含むデュアルコアプロセッサ８０を搭載可能な実装部６０と、各プロセッサコア８１Ａ，８１Ｂごとに独立して形成された電源ライン１２Ａ，１２Ｂ、グランドライン１１Ａ，１１Ｂ、第１及び第２層状コンデンサ４０Ａ，４０Ｂを備えたものである。このため、各プロセッサコア８１Ａ，８１Ｂの電位が瞬時に低下したとしてもそれに対応する層状コンデンサ４０Ａ，４０Ｂの作用により電位の瞬時低下を抑制することができるし、一つのプロセッサコアの電圧が変動したとしてもその電圧変動が残りのプロセッサコアに影響することはないため誤動作が発生することもない。

Description

本発明は、絶縁層を介して複数積層された配線パターン同士を前記絶縁層内のバイアホールによって電気的に接続することにより構成されるビルドアップ部を備えた多層プリント配線板に関する。
従来より、絶縁層を介して複数積層された配線パターン同士を絶縁層内のバイアホールによって電気的に接続することにより構成されるビルドアップ部を備えたプリント配線板の構造が、種々提案されている。例えば、この種のプリント配線板では、実装される半導体素子が高速にオンオフするとスイッチングノイズが発生して電源ラインの電位が瞬時に低下することがあるが、このような電位の瞬時低下を抑えるために電源ラインとグランドラインとの間にコンデンサ部を接続してデカップリングすることが提案されている。このようなコンデンサ部として、特許文献１には、プリント配線板内に層状コンデンサを設けることが提案されている。
特開２００１−６８８５８号公報
最近、プリント配線板に実装されるＩＣチップに関し、消費電力の低下とシステム性能の向上を目的として２つ以上のプロセッサコアを１つのパッケージに収めたマイクロプロセッサ、いわゆるマルチコアプロセッサが開発されている。このようなマルチコアプロセッサを前記公報に記載されたプリント配線板に搭載すると、複数のプロセッサコアを共通の層状コンデンサに接続することになるため、そのうちの一つのプロセッサコアの電圧が変動すると、残りのプロセッサコアの電圧もその影響を受けて誤動作が発生しやすいという問題があった。
本発明は、このような課題に鑑みなされたものであり、マルチコアプロセッサが搭載されるプリント配線板において、各プロセッサコアの電位の瞬時低下を抑制することができ、しかも１つのプロセッサコアの電圧変動が残りのプロセッサコアに影響しないものを提供することを目的とする。
本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
すなわち、本発明のプリント配線板は、
１チップに複数のプロセッサコアを含むマルチコアプロセッサを搭載可能な実装部と、
前記マルチコアプロセッサの各プロセッサコアごとに独立して形成された電源ラインと、
前記マルチコアプロセッサの各プロセッサコアごとに独立して形成されたグランドラインと、
前記マルチコアプロセッサの各プロセッサコアごとに独立して形成され、高誘電体層を挟み込む上面電極及び下面電極のうちの一方が所定のプロセッサコアの電源ラインに接続され前記上面電極及び前記下面電極のうちのもう一方が前記プロセッサコアのグランドラインに接続された層状コンデンサと、
を備えたものである。
本発明のプリント配線板では、マルチコアプロセッサに含まれる各プロセッサコアごとに、電源ライン、グランドライン及び層状コンデンサが形成されている。このため、各プロセッサコアの電位が瞬時に低下したとしてもそれに対応する層状コンデンサの作用により電位の瞬時低下を抑制することができるし、一つのプロセッサコアの電圧が変動したとしてもその電圧変動が残りのプロセッサコアに影響することはないため誤動作が発生することもない。
本発明のプリント配線板において、前記高誘電体層は、予め高誘電体材料を焼成して作製したセラミック製のものを利用することが好ましい。こうすれば、電源ラインとグランドラインとの間に接続される層状コンデンサの高誘電体層がセラミック製であるため、従来のように無機フィラーが配合された有機樹脂製の場合に比べて誘電率を高くすることができ、層状コンデンサの静電容量を大きくすることができる。したがって、半導体素子のオンオフの周波数が数ＧＨｚ〜数十ＧＨｚ（例えば３ＧＨｚ〜２０ＧＨｚ）と高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。また、例えば、このプリント配線板がビルドアップ部を有する場合には、そのビルドアップ部は通常２００℃以下の温度条件で作製されるため、高誘電体材料を焼成してセラミックにすることは困難なことから、この点でも、ビルドアップ部とは別に予め高誘電体材料を焼成して作成したセラミック製の高誘電体層を用いることが好ましい。
このような高誘電体層としては、特に限定されるものではないが、例えば、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）からなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる原料を焼成して作製したものが好ましい。
本発明のプリント配線板において、前記実装部は、各層状コンデンサごとに、該層状コンデンサの上面電極と同電位となる上面電極用パッドと、該層状コンデンサの下面電極と同電位となる下面電極用パッドとを有し、所定の層状コンデンサに対応する下面電極用パッドには、該層状コンデンサの上面電極を非接触状態で貫通し下面電極に至る棒状導体を介して該下面電極と電気的に接続される直接接続型下面電極用パッドと、該棒状導体を介さずに前記直接接続型下面電極用パッドに連結導体を介して電気的に接続される間接接続型下面電極用パッドとが含まれるようにしてもよい。こうすれば、下面電極用パッドのすべてを直接接続型下面電極用パッドにする場合に比べて、上面電極を貫通する棒状導体の数ひいては上面電極の貫通孔の数を減らすことができるため上面電極の面積を大きくすることができ、その分層状コンデンサの静電容量を大きくすることができる。
本発明のプリント配線板において、前記下面電極と該下面電極の下方に形成された電源ライン又はグランドラインとを電気的に接続する棒状導体の数は、前記下面電極用パッドの数よりも少なくなるようにしてもよい。こうすれば、前記棒状導体の数を下面電極用パッドの数と同数とする場合に比べて、導体使用量が減るためコストの低減化を図ることができる。
本発明のプリント配線板において、前記実装部は、各層状コンデンサごとに、該層状コンデンサの上面電極と同電位となる上面電極用パッドと、該層状コンデンサの下面電極と同電位となる下面電極用パッドとを有し、所定の層状コンデンサに対応する上面電極から該層状コンデンサの下面電極を非接触状態で貫通して該下面電極の下方の電源ライン又はグランドラインに電気的に接続する棒状導体の数は、前記上面電極用パッドの数よりも少なくなるようにしてもよい。こうすれば、前記棒状導体の数を上面電極用パッドの数と同数とする場合に比べて、下面電極を非接触状態で貫通する棒状導体の数ひいては下面電極の貫通孔の数を減らすことができるため下面電極の面積を大きくすることができ、その分層状コンデンサの静電容量を大きくすることができるし、導体の使用量が減るためコストの低減化を図ることもできる。
本発明のプリント配線板において、各層状コンデンサは、電極間距離が１０μｍ以下であって実質的に短絡しない距離に設定されていることが好ましい。こうすれば、層状コンデンサの電極間距離が十分小さいため、この層状コンデンサの静電容量を大きくすることができる。
本発明のプリント配線板において、各層状コンデンサは、それぞれに対応するプロセッサコアの直下に形成されていることが好ましい。こうすれば、各プロセッサコアに短い配線長で電源を供給することが可能となる。
本発明のプリント配線板は、前記実装部が設けられた表面側に設置され各層状コンデンサごとにそれぞれ独立して接続されるチップコンデンサを備えていてもよい。こうすれば、層状コンデンサだけでは静電容量が不足する場合にはチップコンデンサによりその不足分を補うことができる。また、デカップリング効果はチップコンデンサとプロセッサコアとの配線が長いほど低下するが、ここでは実装部が設けられた表面側にチップコンデンサを設置しているためプロセッサコアとの配線を短くすることができ、デカップリング効果の低下を抑制することができる。また、チップコンデンサとプロセッサコアとを層状コンデンサを介して接続することになるため、チップコンデンサからプロセッサコアへの電源供給のロスが小さくなる。
本発明のプリント配線板は、前記実装部の下方に弾性材料で形成された応力緩和部を備えていてもよい。こうすれば、実装部に実装されたマルチコアプロセッサと応力緩和部を除くプリント配線板との間に熱膨張差等による応力が発生したとしても応力緩和部がその応力を吸収するため接続信頼性の低下や絶縁信頼性の低下等の不具合が発生しにくい。また、層状コンデンサの高誘電体層としてセラミックを用いている場合には、その高誘電体層は薄くて脆いためクラックが入りやすいが、応力緩和部があるためクラックが入るのを防止できる。
このとき、応力緩和部は、前記実装部に実装されるマルチコアプロセッサの直下にのみ形成されていてもよい。熱膨張差等による応力が問題となるのは主としてマルチコアプロセッサの直下であるため、この部分に応力緩和部を形成すれば材料コストを抑えることができる。
このような応力緩和部の材料は、特に限定されるものではないが、例えば、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート及びイミド系樹脂シートなどの有機系樹脂シートが挙げられる。これらの有機系樹脂シートは、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニア等の無機系の繊維状、フィラー状、扁平状のものを含有していてもよい。また、応力緩和部は、ヤング率が１０〜１０００ＭＰａが好ましい。応力緩和部のヤング率がこの範囲だと実装部に搭載される半導体素子と層状コンデンサとの間に熱膨張係数差に起因する応力が発生したとしてもその応力を緩和することができるからである。
多層プリント配線板１０の縦断面図である。 層状コンデンサ４０Ａを模式的に示した斜視図である。 多層プリント配線板１０の製造工程を表す説明図である。 多層プリント配線板１０の製造工程を表す説明図である。 多層プリント配線板１０の製造工程を表す説明図である。 多層プリント配線板１０の製造工程を表す説明図である。 多層プリント配線板１０の変形例の縦断面図である。 第２実施形態の多層プリント配線板１１０の縦断面図である。 多層プリント配線板１１０の製造工程を表す説明図である。 多層プリント配線板１１０の製造工程を表す説明図である。 多層プリント配線板１１０の製造工程を表す説明図である。 角部を持つ高誘電体シート５２０の説明図である。 第３実施形態の多層プリント配線板２１０の縦断面図である。 層状コンデンサ２４０Ａを模式的に示した説明図である。 多層プリント配線板２１０の製造工程を表す説明図である。 多層プリント配線板２１０の製造工程を表す説明図である。 多層プリント配線板２１０の製造工程を表す説明図である。 他の多層プリント配線板２１０の製造工程を表す説明図である。
［第１実施形態］
次に、本発明の実施の形態を図面に基づいて説明する。図１は本発明の一実施形態である多層プリント配線板１０の概略構成を表す縦断面図、図２は第１層状コンデンサ４０Ａを模式的に示した斜視図である。
多層プリント配線板１０は、表裏面に形成された配線パターン２２，２２同士をスルーホール導体２４を介して電気的に接続するコア基板２０と、このコア基板２０の上面にて樹脂絶縁層３６を介して複数積層された配線パターン３２，３２をバイアホール３４によって電気的に接続することにより構成したビルドアップ部３０と、このビルドアップ部３０の上面に形成された層間絶縁層４１０上に形成され高誘電体層４３Ａとこの高誘電体層４３Ａを挟み込む下面電極４１Ａ及び上面電極４２Ａとで構成された層状コンデンサ４０Ａと、同じく層間絶縁層４１０上に形成され高誘電体層４３Ｂとこの高誘電体層４３Ｂを挟み込む下面電極４１Ｂ及び上面電極４２Ｂとで構成された層状コンデンサ４０Ｂと、弾性材料で形成された応力緩和部５０と、１つのチップに第１プロセッサコア８１Ａ及び第２プロセッサコア８１Ｂを含むデュアルコアプロセッサ８０を実装する実装部６０とを備えている。
コア基板２０は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ基板等からなるコア基板本体２１の表裏両面に銅からなる配線パターン２２，２２と、コア基板本体２１の表裏を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体２４とを有しており、両配線パターン２２，２２はスルーホール導体２４を介して電気的に接続されている。
ビルドアップ部３０は、コア基板２０の表裏両面に樹脂絶縁層３６と配線パターン３２とを交互に積層し、樹脂絶縁層３６の表裏を貫通するバイアホール３４を備えたものである。ここで、コア基板２０から数えて１層目の樹脂絶縁層３６の表裏を貫通するバイアホール３４は、コア基板２０の表面の配線パターン２２と１層目の樹脂絶縁層３６の表面の配線パターン３２とを電気的に接続し、コア基板２０から数えて２層目の樹脂絶縁層３６の表裏を貫通するバイアホール３４は、１層目の樹脂絶縁層３６の表面の配線パターン３２と２層目の樹脂絶縁層３６の表面の配線パターン３２とを電気的に接続する。このビルドアップ部３０は、周知のサブトラクティブ法やアディティブ法（セミアディティブ法やフルアディティブ法を含む）により形成される。
ここで、コア基板２０及びビルドアップ部３０には、第１プロセッサコア８１Ａに対応する第１グランドライン１１Ａと第２プロセッサコア８１Ｂに対応する第２グランドライン１１Ｂとが互いに独立して形成され、第１プロセッサコア８１Ａに対応する第１電源ライン１２Ａと第２プロセッサコア８１Ｂに対応する第２電源ライン１２Ｂとが互いに独立して形成されている。なお、多層プリント配線板１０内にはこれらの電源ラインやグランドラインのほかに信号ラインも存在するが、図１では信号ラインを省略した。
第１層状コンデンサ４０Ａは、図１及び図２に示すように、第１プロセッサコア８１Ａに対応して形成され、セラミック系の高誘電体材料を高温で焼成した高誘電体層４３Ａと、この高誘電体層４３Ａを挟み込む下面電極４１Ａ及び上面電極４２Ａとで構成されている。このうち、下面電極４１Ａは、高誘電体層４３Ａの下面に形成されたベタパターンの銅電極である。この下面電極４１Ａは、第１プロセッサコア８１Ａのグランド用パッド６１Ａと同電位となるように、上面電極４２Ａの貫通孔４４Ａを非接触状態で通過する棒状導体６３Ａを介して各グランド用パッド６１Ａと電気的に接続されている。また、下面電極４１Ａは、この下面電極４１Ａの下方に形成されたグランドライン１１Ａに、層間絶縁層４１０を上下方向に貫通する棒状導体６４Ａを介して電気的に接続されている。ここで、下面電極４１Ａは各グランド用パッド６１Ａと同電位となるように接続されているから、棒状導体６３Ａ，６４Ａは少なくとも１つ形成しさえすればすべてのグランド用パッド６１Ａをグランドライン１１Ａに接続することができる。一方、上面電極４２Ａは、高誘電体層４３Ａの上面に形成されたベタパターンの銅電極である。この上面電極４２Ａは、実装部６０のうち第１プロセッサコア８１Ａの電源用パッド６２Ａと同電位となるように、棒状導体６５Ａを介して各電源用パッド６２Ａと電気的に接続されている。また、上面電極４２Ａは、この上面電極４２Ａの下方に形成された電源ライン１２Ａに、下面電極４１Ａの貫通孔４５Ａを非接触状態で通過し層間絶縁層４１０を上下方向に貫通する棒状導体６６Ａを介して電気的に接続されている。ここで、上面電極４２Ａは各電源用パッド６２Ａと同電位となるように接続されているから、棒状導体６６Ａを少なくとも１つ形成しさえすればすべての電源用パッド６２Ａを電源ライン１２Ａに接続することができる。下面電極４１Ａ及び上面電極４２Ａの間の距離は１０μｍ以下であって実質的に短絡しない距離に設定されている。また、高誘電体層４３Ａは、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる高誘電体材料を０．１〜１０μｍの薄膜状にしたあと焼成してセラミックにしたものである。この高誘電体層４３Ａの厚さは、１０μｍ以下であって下面電極４１Ａと上面電極４２Ａとが実質的に短絡しないように設定されている。
第２層状コンデンサ４０Ｂは、図１に示すように、第２プロセッサコア８１Ｂに対応して形成され、セラミック系の高誘電体材料を高温で焼成した高誘電体層４３Ｂと、この高誘電体層４３Ｂを挟み込む下面電極４１Ｂ及び上面電極４２Ｂとで構成されている。このうち、下面電極４１Ｂは、高誘電体層４３Ｂの下面に形成されたベタパターンの銅電極である。この下面電極４１Ｂは、実装部６０のうち第２プロセッサコア８１Ｂのグランド用パッド６１Ｂと同電位となるように、上面電極４２Ｂの貫通孔４４Ｂを非接触状態で通過する棒状導体６３Ｂを介して各グランド用パッド６１Ｂと電気的に接続されている。また、下面電極４１Ｂは、この下面電極４１Ｂの下方に形成されたグランドライン１１Ｂに、層間絶縁層４１０を上下方向に貫通する棒状導体６４Ｂを介して電気的に接続されている。ここで、下面電極４１Ｂは各グランド用パッド６１Ｂと同電位となるように接続されているから、棒状導体６３Ｂ，６４Ｂは少なくとも１つ形成しさえすればすべてのグランド用パッド６１Ｂをグランドライン１１Ｂに接続することができる。一方、上面電極４２Ｂは、高誘電体層４３Ｂの上面に形成されたベタパターンの銅電極である。この上面電極４２Ｂは、実装部６０のうち第２プロセッサコア８１Ｂの電源用パッド６２Ｂと同電位となるように、棒状導体６５Ｂを介して各電源用パッド６２Ｂと電気的に接続されている。また、上面電極４２Ｂは、この上面電極４２Ｂの下方に形成された電源ライン１２Ｂに、下面電極４１Ｂの貫通孔４５Ｂを非接触状態で通過し層間絶縁層４１０を上下方向に貫通する棒状導体６６Ｂを介して電気的に接続されている。ここで、上面電極４２Ｂは各電源用パッド６２Ｂと同電位となるように接続されているから、棒状導体６６Ｂを少なくとも１つ形成しさえすればすべての電源用パッド６２Ｂを電源ライン１２Ｂに接続することができる。下面電極４１Ｂ及び上面電極４２Ｂの間の距離は１０μｍ以下であって実質的に短絡しない距離に設定されている。また、高誘電体層４３Ｂは、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる高誘電体材料を０．１〜１０μｍの薄膜状にしたあと焼成してセラミックにしたものである。この高誘電体層４３Ｂの厚さは、１０μｍ以下であって下面電極４１Ｂと上面電極４２Ｂとが実質的に短絡しないように設定されている。この第２層状コンデンサ４０Ｂも図２の斜視図に示す構造を有する。
なお、第１及び第２層状コンデンサ４０Ａ，４０Ｂの貫通孔４４Ａ，４４Ｂ，４５Ａ，４５Ｂやその周囲は、高誘電体層間充填層４５２によって充填されている。
応力緩和部５０は、弾性材料で形成されている。弾性材料としては特に限定されないが、例えば、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート及びイミド系樹脂シートなどの有機系樹脂シートが挙げられる。これらの有機系樹脂シートは、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニア等の無機系の繊維状、フィラー状、扁平状のものを含有していてもよい。この応力緩和部５０は、ヤング率が１０〜１０００ＭＰａと低い値であることが好ましい。応力緩和部５０のヤング率がこの範囲だと実装部６０に搭載される半導体素子と層状コンデンサとの間に熱膨張係数差に起因する応力が発生したとしてもその応力を緩和することができる。また、応力緩和部５０には、前出の棒状導体６３Ａ，６５Ａが上下方向に貫通するように形成されている。
実装部６０は、デュアルコアプロセッサ８０を実装する領域であり、多層プリント配線板１０の表面に形成されている。この実装部６０には、デュアルコアプロセッサ８０の第１プロセッサコア８１Ａに対応するグランド用パッド６１Ａ及び電源用パッド６２Ａが配設されると共に、デュアルコアプロセッサ８０の第２プロセッサコア８１Ｂに対応するグランド用パッド６１Ｂ及び電源用パッド６２Ｂが配設されている。グランド用パッド６１Ａ及び電源用パッド６２Ａは、実装部６０を平面視したときに中央付近に格子状又は千鳥状に配列され、同様にグランド用パッド６１Ｂ及び電源用パッド６２Ｂも、実装部６０を平面視したときに中央付近に格子状又は千鳥状に配列され、その周りに図示しない信号用パッドが格子状、千鳥状又はランダムに配列されている。また、グランド用パッド６１Ａと電源用パッド６２Ａとを交互に配列し、同様にグランド用パッド６１Ｂと電源用パッド６２Ｂとを交互に配列することが、ループインダクタンスが低くなり電源電位の瞬時低下を防止しやすくなるので好ましい。
次に、このように構成された多層プリント配線板１０の使用例について説明する。まず、裏面に多数のはんだバンプが配列されたデュアルコアプロセッサ８０を実装部６０に載置する。このとき、第１プロセッサコア８１Ａのグランド用端子、電源用端子を実装部６０のグランド用パッド６１Ａ、電源用パッド６２Ａと接触させ、第２プロセッサコア８１Ｂのグランド用端子、電源用端子を実装部６０のグランド用パッド６１Ｂ、電源用パッド６２Ｂと接触させる。続いて、リフローにより各端子をはんだにより接合する。その後、多層プリント配線板１０をマザーボード等の他のプリント配線板に接合する。このとき、予め多層プリント配線板１０の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合する。また、第１プロセッサコア８１Ａに対応するグランドライン１１Ａと第２プロセッサコア８１Ｂに対応するグランドライン１１Ｂは、マザーボード等の他のプリント配線板においても独立して配線する。また、第１プロセッサコア８１Ａに対応する電源ライン１２Ａと第２プロセッサコア８１Ｂに対応する電源ライン１２Ｂも、マザーボード等の他のプリント配線板においても独立して配線する。こうすることにより、第１及び第２プロセッサコア８１Ａ，８１Ｂの一方の電位が瞬時に低下したとしてもそれに対応する層状コンデンサ４０Ａ，４０Ｂの作用により電位の瞬時低下を抑制することができるし、一方の電圧が変動したとしてもその電圧変動が他方に影響することはないため誤動作が発生しやすくなることもない。
次に、本実施形態の多層プリント配線板１０の製造手順について説明する。コア基板２０及びビルドアップ部３０の作製手順は周知であること、第１層状コンデンサ４０Ａと第２層状コンデンサ４０Ｂは同じ構造を有することから、第１層状コンデンサ４０Ａ及び応力緩和部５０を作製する手順を中心に説明する。図３〜図６はこの手順の説明図である。
まず、図３（ａ）に示すように、ビルドアップ部３０が形成されたコア基板を用意し、ビルドアップ部３０の上に真空ラミネータを用いて層間絶縁層４１０を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付けた。なお、ビルドアップ部３０には、第１グランドライン１１Ａ，第１電源ライン１２Ａが形成されているほか、図示しないがこれらと独立した第２グランドライン１１Ｂ，第２電源ライン１２Ｂも形成されている。続いて、予め作製しておいた高誘電体シート４２０を層間絶縁層４１０の上に真空ラミネータを用いて温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、その後１５０℃で３時間硬化させた（図３（ｂ）参照）。ここで、高誘電体シート４２０は次のようにして作製される。即ち、厚さ１２μｍの銅箔４２２（後に下面電極４１Ａとなる）に、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる高誘電体材料をロールコータ、ドクターブレード等の印刷機を用いて、厚さ０．１〜１０μｍの薄膜状に印刷し未焼成層とする。印刷後、この未焼成層を真空中またはＮ2ガス等の非酸化雰囲気で６００〜９５０℃の温度範囲で焼成し、
高誘電体層４２４とする。その後、スパッタ等の真空蒸着装置を用いて高誘電体層４２４の上に銅、白金、金等の金属層を形成し更にこの金属層上に電解めっき等で銅、ニッケル、スズ等の金属を１０μｍ程度足すことにより、上部金属層４２６（後に上面電極４２Ａの一部をなす）を形成する。この結果、高誘電体シート４２０が得られる。
次に、高誘電体シート４２０を積層した作製途中の基板の上に市販のドライフィルム４３０を貼り付け（図３（ｃ）参照）、多層プリント配線板のパターン形成時に通常行われる露光・現像（図３（ｄ）参照）、エッチング（図３（ｅ）参照）及びフィルム剥離（図３（ｆ）参照）により、高誘電体シート４２０のパターン形成を行った。なお、エッチング工程では、塩化第二銅エッチング液を使用した。
次に、高誘電体シート４２０をパターン形成した作製途中の基板の上に再度ドライフィルム４４０を貼り付け（図４（ａ）参照）、露光・現像（図４（ｂ）参照）、エッチング（図４（ｃ）参照）及びフィルム剥離（図４（ｄ）参照）により、高誘電体シート４２０上の金属層４２６及び高誘電体層４２４のパターン形成を行った。なお、エッチング工程では、塩化第二銅エッチング液を使用したが、金属層４２６及び高誘電体層４２４までエッチングされたあと銅箔４２２が僅かにエッチングされた状態となるように短時間で処理した。
次に、金属層４２６及び高誘電体層４２４をパターン形成した作製途中の基板の上に層間充填用樹脂４５０をスキージを用いて充填し（図４（ｅ）参照）、１００℃で２０分間乾燥した。ここで、層間充填用樹脂４５０は、ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量３１０、商品名ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング材がコーティングされた平均粒径が１．６μｍで最大粒子径が１５μｍ以下のＳｉＯ2球状粒子（アドテック社製、商品名ＣＲＳ１１０１−ＣＥ）７２重量部及びレベリング剤（サンノプコ社製、商品名ペレノールＳ４）１．５重量部を容器に取り撹拌混合することにより調製した。このときの粘度は２３±１℃で３０〜６０Ｐａ／ｓであった。なお、硬化剤としてイミダゾール硬化剤（四国化成社製、商品名２Ｅ４ＭＺ−ＣＮ）を６．５重量部用いた。さて、この樹脂４５０を充填し乾燥したあと、作製途中の基板の表面を高誘電体シート４２０の上部金属層４２６の表面が露出するまで研磨して平坦化し、続いて１００℃で１時間、１５０℃で１時間の加熱処理を行うことにより、この樹脂４５０を硬化させて高誘電体層間充填層４５２とした（図４（ｆ）参照）。
次に、高誘電体層間充填層４５２を形成した作製途中の基板の表面の所定位置に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどによりビルドアップ部３０の配線パターン３２の表面に達するスルーホール４５４を形成した（図５（ａ）参照）。続いて、この作製途中の基板の表面に無電解めっき触媒を付与した後、無電解銅めっき水溶液中にその基板を浸漬し、スルーホール４５４の内壁、高誘電体シート４２０の表面及び高誘電体層間充填層４５２の表面に厚さ０．６〜３．０μｍの無電解銅めっき膜４５６を形成した（図５（ｂ）参照）。なお、無電解めっき水溶液は以下の組成のものを使用した。硫酸銅：０．０３ｍｏｌ／Ｌ、ＥＤＴＡ：０．２００ｍｏｌ／Ｌ、ＨＣＨＯ：０．１ｇ／Ｌ、ＮａＯＨ：０．１ｍｏｌ／Ｌ、α，α′−ビピリジル：１００ｍｇ／Ｌ、ポリエチレングリコール（ＰＥＧ）０．１ｇ／Ｌ。
次に、無電解銅めっき膜４５６の上に市販のドライフィルム４６０を貼り付け（図５（ｃ）参照）、露光・現像及びエッチングによりめっきレジスト４６２を形成し（図５（ｄ）参照）、めっきレジスト４６２の形成されていない露出面に厚さ２５μｍの電解銅めっき膜４６４を形成した（図５（ｅ）参照）。なお、電解銅めっき液は以下の組成のものを使用した。硫酸：２００ｇ／Ｌ、硫酸銅：８０ｇ／Ｌ、添加剤：１９．５ ｍｌ／Ｌ（アトテックジャパン社製、カパラシドＧＬ）。また、電解銅めっきは以下の条件で行った。電流密度１Ａ／ｄｍ2、時間１１５分、温度２３±２℃。続いて、ドライフィルム４６０を剥がし、そのドライフィルム４６０が残っていた部分、つまり電解銅めっき膜４６４同士の間に存在する無電解銅めっき膜４５６と高誘電体シート４２０の上部金属層４２６のうち露出している部分を硫酸−過酸化水素系のエッチング液でエッチングした（図５（ｆ）参照）。このような工程を経ることで、ビルドアップ部３０の上に第１層状コンデンサ４０Ａが形成された。つまり、銅箔４２２が下面電極４１Ａに相当し、高誘電体層４２４が高誘電体層４３Ａに相当し、上部金属層４２６、無電解銅めっき膜４５６及び電解銅めっき膜４６４が上面電極４２Ａに相当する。なお、第２層状コンデンサ４０Ｂについても、第１層状コンデンサ４０Ａと同時並行的に形成した。
次に、電解銅めっき膜４６４を形成した作製途中の基板をＮａＯＨ（１０ｇ／Ｌ）、ＮａＣｌＯ2（４０ｇ／Ｌ）、Ｎａ3ＰＯ4（６ｇ／Ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／Ｌ）、ＮａＢＨ4（６ｇ／Ｌ）を含む水溶液を還元浴とする還元処理を行い、電解銅めっき膜４６４の表面に粗化面を形成した（図示せず）。その後、第１層状コンデンサ４０Ａ及び図示しない第２層状コンデンサ４０Ｂの上に樹脂絶縁シート４７０を真空ラミネータで温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、１５０℃で３時間硬化した（図６（ａ）参照）。この樹脂絶縁シート４７０は、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート又はイミド系樹脂シートであり、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニア等の無機系の繊維状、フィラー状、扁平状のものが分散していてもよい。また、この樹脂絶縁シート４７０のヤング率は１０〜１０００ＭＰａが好ましい。樹脂絶縁シート４７０のヤング率がこの範囲だとデュアルコアプロセッサ８０と多層プリント配線板１０との間の熱膨張係数差に起因する応力を緩和することができるからである。
この樹脂絶縁シート４７０に、ＣＯ2レーザにて、φ１．４ｍｍのマスク径を介して２
．０ｍｊのエネルギー密度、２ショットの条件でφ６５μｍのスルーホール４７２を形成した（図６（ｂ）参照）。その後、６０ｇ／Ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し樹脂絶縁シート４７０の表面を粗化した。次に、粗化したあとの作製途中の基板を、中和溶液（シプレイ社製、商品名サーキュポジットＭＬＢニュートラライザー）に浸漬してから水洗いした。さらに、基板を塩化パラジウム（ＰｂＣｌ2）と塩化第一スズ（ＳｎＣｌ2）とを含む触媒液中に浸漬しパラジウム金属を析出させることにより、樹脂
絶縁シート４７０の表面（スルーホール４７２の内壁を含む）にパラジウム触媒を付与した。次に、無電解銅めっき水溶液中に基板を浸漬し、３４℃の液温度で４０分処理することにより、樹脂絶縁シート４７０の表面及びスルーホール４７２の壁面に厚さ０．６〜３．０μｍの無電解銅めっき膜を形成した（図示せず）。なお、無電解銅めっき水溶液は以下の組成のものを使用した。硫酸銅：０．０３ｍｏｌ／Ｌ、ＥＤＴＡ：０．２００ｍｏｌ／Ｌ、ＨＣＨＯ：０．１ｇ／Ｌ、ＮａＯＨ：０．１ｍｏｌ／Ｌ、α，α′−ビピリジル：１００ｍｇ／Ｌ、ポリエチレングリコール（ＰＥＧ）０．１ｇ／Ｌ。次に、無電解銅めっき膜上に、ドライフィルムを形成し、以下の条件で厚さ２５μｍの電解銅めっき膜を形成した（図示せず）。なお、電解銅めっき液は以下の組成のものを使用した。硫酸：２００ｇ／Ｌ、硫酸銅：８０ｇ／Ｌ、添加剤：１９．５ ｍｌ／Ｌ（アトテックジャパン社製、カパラシドＧＬ）。また、電解銅めっきは以下の条件で行った。電流密度１Ａ／ｄｍ2、時間１１５分、温度２３±２℃。続いて、ドライフィルムを剥がし、図１の多層プリント配線板１０を得た（図６（ｃ）参照）。ここで、樹脂絶縁シート４７０が応力緩和部５０に相当する。また、スルーホール４７２を埋めた銅めっき膜４７４の上部がグランド用パッド６１Ａ，電源用パッド６２Ａに相当する。なお、これと同時並行的にグランド用パッド６１Ｂ，電源用パッド６２Ｂも形成した。
その後、市販のソルダーレジスト組成物を塗布し乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画されたソーダライムガラス基板を、クロム層が形成された側をソルダーレジスト層に密着させて載置し、紫外線で露光・現像したあと加熱処理し、各パッド６１Ａ，６２Ａの上面を開口したソルダーレジスト層のパターンを形成し、その後無電解ニッケルめっき、更に無電解金めっきを行い、ニッケルめっき層及び金メッキ層を形成し、はんだペーストを印刷してリフローすることによりはんだバンプを形成してもよい。なお、ソルダーレジスト層は形成してもよいし形成しなくてもよい。
以上詳述した多層プリント配線板１０によれば、各プロセッサコア８１Ａ，８１Ｂごとに独立して形成したグランドライン１１Ａ，１１Ｂや電源ライン１２Ａ，１２Ｂを多層プリント配線板１０を搭載するマザーボード等においても独立性を維持して配線するようにすれば、各プロセッサコア８１Ａ，８１Ｂの電位が瞬時に低下したとしてもそれに対応する層状コンデンサ４０Ａ，４０Ｂの作用により電位の瞬時低下を抑制することができるし、プロセッサコア８１Ａ，８１Ｂの一方の電圧が変動したとしてもその電圧変動がもう一方に影響することはないため誤動作が発生することもない。
また、第１及び第２層状コンデンサ４０Ａ，４０Ｂの高誘電体層４３Ａ，４３Ｂはセラミック製であるため、従来のように無機フィラーが配合された有機樹脂製の場合に比べて誘電率を高くすることができ、しかも電極間距離が１０μｍ以下であって実質的に短絡しない距離に設定されていることから、第１及び第２層状コンデンサ４０Ａ，４０Ｂの静電容量を大きくすることができる。したがって、デュアルコアプロセッサ８０の第１プロセッサコア８１Ａや第２プロセッサコア８１Ｂのオンオフの周波数が数ＧＨｚ〜数十ＧＨｚ（３ＧＨｚ〜２０ＧＨｚ）と高い状況下であっても十分なデカップリング効果を奏するため、電位の瞬時低下が起きにくい。ところで、一般的にビルドアップ部３０は通常２００℃以下の温度条件で作製されるため、ビルドアップ部３０の形成途中で高誘電体材料を焼成してセラミックにすることは困難であるが、第１及び第２層状コンデンサ４０Ａ，４０Ｂの高誘電体層４３Ａ，４３Ｂはビルドアップ部３０とは別に高誘電体材料を焼成してセラミックにしたものであるため、誘電率を十分に高めやすい。
更に、第１層状コンデンサ４０Ａの上面電極４２Ａから下面電極４１Ａの貫通孔４５Ａを非接触状態で貫通して電源ライン１２Ａに電気的に接続する棒状導体６６Ａの数は、第１電源用パッド６２Ａの数よりも少ないため、棒状導体６６Ａの数を第１電源用パッド６２Ａの数と同数とする場合に比べて、下面電極４１Ａの貫通孔４５Ａの数を減らすことができる。これにより、下面電極４１Ａの面積を大きくすることができ、その分第１層状コンデンサ４０Ａの静電容量を大きくすることができるし、導体の使用量が減るためコストの低減化を図ることもできる。この点は第２層状コンデンサ４０Ｂについても同様である。
更にまた、各層状コンデンサ４０Ａ，４０Ｂは、それぞれに対応するプロセッサコア８１Ａ，８１Ｂの直下に形成されているため、各プロセッサコア８１Ａ，８１Ｂに短い配線長で電源を供給することが可能となる。
そしてまた、実装部６０に実装されたデュアルコアプロセッサ８０と多層プリント配線板１０との間に熱膨張差による応力が発生したとしても応力緩和部５０がその応力を吸収するため不具合（例えばセラミック製の高誘電体層４３Ａ，４３Ｂにおけるクラック）が発生しにくい。なお、応力緩和部５０は、実装部６０に実装されるデュアルコアプロセッサ８０の直下にのみ形成されていてもよい。熱膨張差による応力が問題となるのは主としてデュアルコアプロセッサ８０の直下であるため、この部分に応力緩和部５０を形成すれば材料コストを抑えることができる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、図７に示すように、実装部６０にチップコンデンサ７３Ａを搭載するためのパッド７１Ａ，７２Ａを設け、パッド７１Ａを下面電極４１Ａを介してグランドライン１１Ａに接続し、パッド７２Ａを上面電極４２Ａを介して電源ライン１２Ａに接続してもよい。こうすれば、第１層状コンデンサ４０Ａだけでは静電容量が不足する場合にはチップコンデンサ７３Ａによりその不足分を補うことができる。また、デカップリング効果はチップコンデンサ７３Ａと第１プロセッサコア８１Ａとの配線が長いほど低下するが、ここでは実装部６０が設けられた表面側にチップコンデンサ７３Ａを設置しているため第１プロセッサコア８１Ａとの配線を短くすることができ、デカップリング効果の低下を抑制することができる。なお、図示しないが、第２プロセッサコア８１Ｂ側についてもこれと同様にしてチップコンデンサを搭載してもよい。
また、上述した実施形態では、グランド用パッド６１Ａから上面電極４２Ａの貫通孔４４Ａを非接触状態で貫通して下面電極４１Ａに至る棒状導体６３Ａを各グランド用パッド６１Ａごとに設けたが、この棒状導体６３Ａの数をグランド用パッド６１Ａの数より少なくすることにより貫通孔４４Ａの数を少なくして上面電極４２Ａの面積を大きくし、第１層状コンデンサ４０Ａの静電容量を大きくしてもよい。このとき、棒状導体６３Ａを有さないグランド用パッド６１Ａについては、棒状導体６３Ａを有するグランド用パッド６１Ａに、横方向に配線された連結導体（例えば応力緩和部５０の内部等に形成される）を介して電気的に接続する。なお、第２層状コンデンサ４０Ｂについてもこれと同様にして静電容量を大きくしてもよい。
［第２実施形態］
図８は第２実施形態の多層プリント配線板１１０の部分的な縦断面図である。この多層プリント配線板１１０は、第１実施形態と同様、１チップに第１及び第２プロセッサコア８１Ａ，８１Ｂを含むデュアルコアプロセッサ８０（図１参照）を搭載可能な実装部１６０と、各プロセッサコアごとに独立して形成された電源ラインと、各プロセッサコアごとに独立して形成されたグランドラインと、各プロセッサコアごとに独立して形成された層状コンデンサとを備えたものであるが、ここでは説明の便宜上、第１プロセッサコア８１Ａに対応する第１層状コンデンサ１４０Ａを中心として説明するものとする。なお、第２層状コンデンサの構成は第１層状コンデンサ１４０Ａと略同じである。
本実施形態の多層プリント配線板１１０は、図８に示すように、第１実施形態と同様のビルドアップ部３０に積層された層間絶縁層１２０と、この層間絶縁層１２０に積層され高誘電体層１４３Ａとこの高誘電体層１４３Ａを挟む下面電極１４１Ａ，上面電極１４２
Ａとで構成された第１層状コンデンサ１４０Ａと、同じく層間絶縁層１２０に積層され第１層状コンデンサ１４０Ａと同じ構成の第２層状コンデンサ（図示せず）と、第１層状コンデンサ１４０Ａ及び第２層状コンデンサに積層され弾性材料で形成された応力緩和部１５０と、デュアルコアプロセッサ８０（図１参照）を実装する実装部１６０と、この実装部１６０の周囲に設けられたチップコンデンサ配置領域１７０Ａとを備えている。
第１層状コンデンサ１４０Ａのうち、下面電極１４１Ａは銅電極であり実装部１６０のグランド用パッド１６１Ａに棒状導体１６３Ａ，１６４Ａを介して電気的に接続され、上面電極１４２Ａは銅電極であり実装部１６０の電源用パッド１６２Ａに棒状導体１６５Ａを介して電気的に接続されている。
また、下面電極１４１Ａは、高誘電体層１４３Ａの下面に形成されたベタパターンであって上面電極１４２Ａに接続された棒状導体１６６Ａを非接触な状態で貫通する通過孔１４５Ａを有している。棒状導体１６６Ａは、すべての電源用パッド１６２Ａに対応して設けられていてもよいが、ここでは、一部の電源用パッド１６２Ａに対応して設けられている。その理由は、以下の通りである。すなわち、すべての電源用パッド１６２Ａのうち、いくつかの電源用パッド１６２Ａは棒状導体１６５Ａを介して上面電極１４２Ａに電気的に接続され、残りの電源用パッド１６２Ａは棒状導体１６５Ａを介して上面電極１４２Ａに電気的に接続された他の電源用パッド１６２Ａと図示しない配線（例えば実装部１６０に設けられた配線）により電気的に接続されているため、結局すべての電源用パッド１６２Ａは上面電極１４２Ａに接続されることになる。また、上面電極１４２Ａから下方へ延びる棒状導体１６６Ａが少なくとも１つあれば、その棒状導体１６６Ａを通じてすべての電源用パッド１６２Ａを外部の電源ラインへ接続できる。つまり、一部の電源用パッド１６２Ａに対応して棒状導体１６６Ａを設けることにより下面電極１４１Ａに設ける通過孔１４５Ａの数が少なくて済むことから、下面電極１４１Ａの面積が大きくなり、第１層状コンデンサ１４０Ａの静電容量を大きくすることができる。なお、通過孔１４５Ａの数や通過孔１４５Ａを形成する位置は、第１層状コンデンサ１４０Ａの静電容量や棒状導体１６５Ａの配置等を考慮して決められる。
一方、上面電極１４２Ａは、高誘電体層１４３Ａの上面に形成されたベタパターンであってグランド用パッド１６１Ａに接続された棒状導体１６３Ａ，１６４Ａを非接触な状態で貫通する通過孔１４４Ａを有している。棒状導体１６３Ａ，１６４Ａは、すべてのグランド用パッド１６１Ａに対応して設けられていてもよいが、ここでは、一部のグランド用パッド１６１Ａに対応して設けられている。その理由は、以下の通りである。すなわち、グランド用パッド１６１Ａ同士は図示しない配線（例えば実装部１６０に設けられた配線）により電気的に接続されているため、グランド用パッド１６１Ａから下方へ延びて上面電極１４２Ａに接触せず下面電極１４１Ａに接触する棒状導体１６３Ａ，１６４Ａが少なくとも１つあればその棒状導体１６３Ａ，１６４Ａを通じてすべてのグランド用パッド１６１Ａを外部のグランドラインへ接続できる。そして、一部のグランド用パッド１６１Ａに対応して棒状導体１６３Ａ，１６４Ａを設けることにより上面電極１４２Ａに設ける通過孔１４４Ａの数が少なくて済むことから、上面電極１４２Ａの面積が大きくなり、第１層状コンデンサ１４０Ａの静電容量を大きくすることができる。なお、通過孔１４４Ａの数や通過孔１４４Ａを形成する位置は、第１層状コンデンサ１４０Ａの静電容量や棒状導体１６３Ａ，１６４Ａの配置等を考慮して決められる。
このように、第１層状コンデンサ１４０Ａの静電容量を大きくすることができるので、充分なデカップリング効果を奏することが可能となり、実装部１６０に実装したデュアルコアプロセッサ８０のトランジスタが電源不足となりにくい。なお、直下に棒状導体１６３Ａ，１６４Ａを有しないグランド用パッド１６１Ａと直下に棒状導体１６３Ａ，１６４Ａを有するグランド用パッド１６１Ａとを電気的に繋ぐ配線や、直下に棒状導体１６５Ａを有しない電源用パッド１６２Ａと直下に棒状導体１６５Ａを有する電源用パッド１６２Ａとを電気的に繋ぐ配線は、実装部６０に設けてもよいが、コア基板２０（図１参照）の表面やビルドアップ部３０に設けてもよいし、第１層状コンデンサ１４０Ａと実装部１６０との間にさらに配線層を設けてその層で繋ぐことも可能である。
応力緩和部１５０は、第１実施形態と同様の弾性材料で形成されている。また、実装部１６０に設けられたグランド用パッド１６１Ａ、電源用パッド１６２Ａ、シグナル用パッド１６９Ａは、格子状又は千鳥状に配列されている。なお、グランド用パッド１６１Ａと電源用パッド１６２Ａを中央付近に格子状又は千鳥状に配列し、その周りにシグナル用パッド１６９Ａを格子状又は千鳥状又はランダムに配列してもよい。実装部１６０の端子数は、１０００〜３００００である。この実装部１６０の周囲には、チップコンデンサ配置領域１７０Ａが複数形成され、このチップコンデンサ配置領域１７０Ａには、チップコンデンサ１７３Ａのグランド用端子及び電源用端子とそれぞれ接続するためのグランド用パッド１７１Ａ及び電源用パッド１７２Ａが形成されている。グランド用パッド１７１Ａは第１層状コンデンサ１４０Ａの下面電極１４１Ａを介して外部電源の負極に接続され、電源用パッド１７２Ａは上面電極１４２Ａを介して外部電源の正極に接続される。
次に、本実施形態の多層プリント配線板１１０の製造手順について、図９〜図１１に基づいて説明する。なお、図９〜図１１では、説明の便宜上、図８とは別の切断面を示した。
まず、図９（ａ）に示すように、コア基板の片面にビルドアップ部３０を形成した基板５００を用意し、ビルドアップ部３０の上に真空ラミネータを用いて層間絶縁層５１０（図８の層間絶縁層１２０となるもの、熱硬化性絶縁フィルム；味の素社製、ＡＢＦ−４５ＳＨ）を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付けた。続いて、予め作製しておいた銅箔５２２と銅箔５２６とで高誘電体層５２４をサンドイッチした構造の高誘電体シート５２０を層間絶縁層５１０の上に真空ラミネータを用いて温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、その後１５０℃で１時間乾燥させた（図９（ｂ）参照）。ラミネートする際の高誘電体シート５２０の両銅箔５２２，５２６は、いずれも回路形成されていないベタ層であることが好ましい。両銅箔５２２，５２６の一部をエッチング等で除去すると、（ｉ）表裏で金属の残存率が変わったり、除去した部分が起点となって高誘電体シートが曲がったり折れたりすることがあること、（ii）銅箔の一部を除去すると角部（図１２参照）が存在することとなり、その部分にラミネート圧力が集中すること、（iii）高誘電体層に直接ラミネータが接触することとなること等が原因で、高誘電体層にクラックが入りやすくなり、そのクラック部分に後のめっき工程でめっきが充填されると両銅箔間でショートしてしまう。また、ラミネート前に電極の一部を除去すると、高誘電体シートの静電容量が減少するという問題もおこるし、その高誘電体シートをラミネートする場合、高誘電体シートとビルドアップ部を位置合わせして貼りつける必要も生じる。更に、高誘電体シートが薄く剛性がないので、銅箔の一部を除去する際の位置精度が悪くなる。それに加え、アライメント精度を考慮して銅箔の一部を除去する必要があるので、大きめに銅箔を除去する必要があるし、アライメント精度も高誘電体シートが薄いので悪い。以上のことから、ラミネートする際の高誘電体シート５２０の両銅箔５２２，５２６は、いずれも回路形成されていないベタ層であることが好ましいのである。
次に、高誘電体シート５２０の作製手順について説明する。
（１）乾燥窒素中において、濃度１．０モル／リットルとなるように秤量したジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと２−メトキシエタノールとの混合溶媒（体積比３：２）に溶解し、室温の窒素雰囲気下で３日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調整した。次いで、この前駆体組成物
溶液を０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５マイクロリットル／分の速度で窒素気流中で噴霧して加水分解した。
（２）このようにして作製されたゾル−ゲル溶液を、０．２ミクロンのフィルターを通し、析出物等をろ過した。
（３）上記（２）で作製したろ過液を厚さ１２μｍの銅箔５２２（後に下面電極１４１Ａとなる）上に１５００ｒｐｍで１分間スピンコートした。溶液をスピンコートした基板を１５０℃に保持されたホットプレート上に３分間置き乾燥した。その後基板を８５０℃に保持された電気炉中に挿入し、１５分間焼成を行った。ここで、１回のスピンコート／乾燥／焼成で得られる膜厚が０．０３μｍとなるようゾルーゲル液の粘度を調整した。なお、下面電極１４１Ａとしては銅の他に、ニッケル、白金、金、銀等を用いることもできる。
（４）スピンコート／乾燥／焼成を４０回繰り返し１．２μｍの高誘電体層５２４を得た。
（５）その後、スパッタ等の真空蒸着装置を用いて高誘電体層５２４の上に銅層を形成し更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、銅箔５２６（後に上面電極１４２Ａの一部をなす）を形成した。このようにして、高誘電体シート５２０を得た。誘電特性は、INPEDANCE/GAIN PHASE ANALYZER(ヒューレットパッカード社製、品名：４１９４Ａ）を用い、周波数１ｋＨｚ、温度２５℃、ＯＳＣレベル１Ｖという条件で測定したところ、その比誘電率は、１，８５０であった。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。また、高誘電体層をチタン酸バリウムとしたが、他のゾル−ゲル溶液を用いることで、高誘電体層をチタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（
ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれかにすることも可能である。
なお、高誘電体シート５２０のその他の作製方法として、以下の方法もある。即ち、チタン酸バリウム粉末（富士チタン工業株式会社製、ＨＰＢＴシリーズ）を、チタン酸バリウム粉末の全重量に対して、ポリビニルアルコール５重量部、純水５０重量部および溶剤系可塑剤としてフタル酸ジオクチルまたはフタル酸ジブチル１重量部の割合で混合されたバインダ溶液に分散させ、これをロールコータ、ドクターブレード、αコータ等の印刷機を用いて、厚さ１２μｍの銅箔５２２（後に下面電極１４１Ａとなる）に、厚さ５〜７μｍ程度の薄膜状に印刷し、６０℃で１時間、８０℃で３時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間乾燥し未焼成層とする。ＢａＴｉＯ3以外にＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなるペーストをロールコータ、ドクターブレード等の印刷機を用いて、厚さ０．１〜１０μｍの薄膜状に印刷、乾燥し未焼成層としてもよい。印刷後、この未焼成層を６００〜９５０℃の温度範囲で焼成し、高誘電体層５２４とする。その後、スパッタ等の真空蒸着装置を用いて高誘電体層５２４の上に銅層を形成し更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、銅箔５２６（後に上面電極１４２Ａの一部をなす）を形成する。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。その他、チタン酸バリウムをターゲットにしたスッパタ法でも可能である。
次に、高誘電体シート５２０を積層した作製途中の基板の所定位置に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどによりスルーホール５３０、５３１を形成した（図９（ｃ）参照）。深さの深いスルーホール５３０は、高誘電体シート５２０及び層間絶縁層５１０を貫通しビルドアップ部３０の配線パターン３２の表面に達するスルーホールである。深さの浅いスルーホール５３１は、銅箔５２６と高誘電体層５２４を貫
通し銅箔５２２の表面に達するスルーホールである。ここで、スルーホール形成は、まず深いスルーホール５３０を形成し、続いて浅いスルーホール５３１を形成した。深さの調整はレーザショット数を変更することにより行った。具体的には、スルーホール５３１は日立ビアメカニクス（株）製のＵＶレーザ にて、出力３〜１０Ｗ、周波数３０〜６０ｋ
Ｈｚ、ショット数４という条件で行い、スルーホール５３０はショット数３１とした以外は同条件で行った。その後、スルーホール５３０，５３１内に後述するスルーホール充填用樹脂５３２を充填し、８０℃で１時間、１２０℃で１時間、１５０℃で３０分乾燥した（図９（ｄ）参照）。なお、スルーホール５３０，５３１は、図８に示した電源用パッド１６２Ａとグランド用パッド１６１Ａのすべて（３００００個）に対応するようには形成しなかった。
スルーホール充填用樹脂は、以下のようにして作製した。ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量：３１０、商品名：Ｅ−８０７）１００重量部と、イミダゾール硬化剤（四国化成製、商品名：２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、さらに、この混合物に対し、平均粒径１．６μｍのＳｉＯ2球状粒子１７０重量部を混合し、３本ロールにて混練することによりその混合物の粘度を、２３±１℃において４５０００〜４９０００ｃｐｓに調整して、スルーホール充填用樹脂を得た。
次いで、前工程で充填したスルーホール充填用樹脂５３２にスルーホール５３０ａ，５３１ａを形成し、過マンガン酸溶液に浸漬して粗化し、その後、１７０℃で３時間乾燥硬化し完全硬化した（図９（ｅ）参照）。スルーホール５３０ａは、スルーホール充填用樹脂５３２を貫通しビルドアップ部３０の配線パターン３２の表面に達するスルーホールである。もう一方のスルーホール５３１ａは、スルーホール充填用樹脂５３２、銅箔５２２及び層間絶縁層５１０を貫通しビルドアップ部３０の配線パターン３２の表面に達するスルーホールである。また、スルーホール５３０ａは、ＣＯ2レーザにて、φ１．４ｍｍのマスク径を介して２．０ｍｊのエネルギー密度、２ショットという条件で形成し、スルーホール５３１ａはＵＶレーザ にて５２ショットにした以外は同条件で形成した（出力：３〜１０ｗ、周波数：３０〜６０ｋＨｚ）。
その後、基板表面に無電解銅めっき用の触媒を付与し、以下の無電解銅めっき液に浸漬して基板表面に０．６〜３．０μｍの無電解銅めっき膜５４０を形成した（図１０（ａ）参照）。なお、無電解銅めっき水溶液は以下の組成のものを使用した。硫酸銅：０．０３ｍｏｌ／Ｌ、ＥＤＴＡ：０．２００ｍｏｌ／Ｌ、ＨＣＨＯ：０．１ｇ／Ｌ、ＮａＯＨ：０．１ｍｏｌ／Ｌ、α，α′−ビピリジル：１００ｍｇ／Ｌ、ポリエチレングリコール（ＰＥＧ）０．１ｇ／Ｌ。
次に、無電解銅めっき膜５４０の上に市販のドライフィルムを貼り付け、露光・現像によりめっきレジスト５４１を形成し（図１０（ｂ）参照）、めっきレジスト非形成部に厚さ２５μｍの電解銅めっき膜５４２を形成した（図１０（ｃ）参照）。なお、電解銅めっき液は以下の組成のものを使用した。硫酸：２００ｇ／Ｌ、硫酸銅：８０ｇ／Ｌ、添加剤：１９．５ ｍｌ／Ｌ（アトテックジャパン社製、カパラシドＧＬ）。また、電解銅めっきは以下の条件で行った。電流密度１Ａ／ｄｍ2、時間１１５分、温度２３±２℃。続いて、めっきレジスト５４１を剥がし、そのめっきレジスト５４１が残っていた部分、つまり電解銅めっき膜５４２同士の間に存在する無電解銅めっき膜５４０を硫酸−過酸化水素系のエッチング液でエッチング（クイックエッチング）し、上部電極５４３及び銅箔５２２と接続しているランド５４４を形成した（図１０（ｄ）参照）。
次いで、上部電極５４３、ランド５４４上に下記の応力緩和シート５５０（図８の応力緩和部１５０となるもの）を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、１５０度で１時間乾燥した（図１０（ｅ）参照）。
応力緩和シート５５０は以下のようにして作製した。すなわち、ナフタレン型のエポキシ樹脂（日本化薬（株）製、商品名：ＮＣ−７０００Ｌ）１００重量部、フェノール−キシリレングリコール縮合樹脂（三井化学製、商品名：ＸＬＣ−ＬＬ）２０重量部、架橋ゴム粒子としてＴｇが−５０℃のカルボン酸変性ＮＢＲ（ＪＳＲ（株）製、商品名：ＸＥＲ−９１）９０重量部、１−シアノエチル−２−エチル−４−メチルイミダゾール４重量部を乳酸エチル３００重量部に溶解した樹脂組成物をロールコータ（サーマトロニクス貿易製）を使用して、ポリメチルペンテン（ＴＰＸ）（三井石油化学工業製、商品名：オピュランＸ−８８）製の４２〜４５μｍ厚のフィルム上に塗布し、その後、８０℃で２時間、１２０℃で１時間、１５０℃で３０分乾燥させて厚さ４０μｍの応力緩和シートとした。なお、この応力緩和シートは、３０℃でヤング率が５００ＭＰａである。
次いで、応力緩和シート５５０の所定位置にＣＯ2レーザにて、φ１．４ｍｍのマスク
径を介して２．０ｍｊのエネルギー密度、１ショットでバイアホール５６０を形成した（図１１（ａ）参照）。続いて、粗化処理し、１５０℃で３時間乾燥硬化し応力緩和シート５５０を完全硬化した。その後、触媒付与、化学銅、めっきレジスト形成、電気銅めっき、めっきレジスト剥離、クイックエチングの工程を施すことにより、バイアホール５６０を金属で充填すると共に最表層に各バイアホール５６０の上面にパッド（グランド用パッド１６１Ａ，電源用パッド１６２Ａ）を形成し、実装部１６０を有する多層プリント配線板１１０を得た（図１１（ｂ））。なお、ランド５４４及び銅箔５４２に接続されているグランド用パッド１６１Ａはグランドラインに接続され、上部電極５４３に接続されている電源用パッド１６２Ａは電源ラインに接続される。
その後、実装部６０の各端子上にはんだバンプを形成してもよい（形成方法は第１実施形態を参照）。また、図８のようにチップコンデンサ１７３Ａを実装する場合、図９（ｂ）工程後、チップコンデンサ１７３Ａの一方の端子と下面電極１４１Ａとが導体５６２で電気的につながるようエッチング工程（所謂テンティング法）を行った。そのエッチング工程では、塩化第二銅エッチング液を使用したが、銅箔５２６及び高誘電体層５２４までエッチングされたあと銅箔５２２が僅かにエッチングされた状態となるように短時間で処理した。そして、最終的にはこの銅箔５２２に繋がる金属層を応力緩和シート５５０に設けて、その金属層の上面にパッド１７１Ａを設けた。また、チップコンデンサ１７３Ａのもう一方の端子と接続するためのパッド１７２Ａは、応力緩和シート５５０に形成したバイアホール５６０の一つに充填した金属の上面に形成した。
以上詳述した第２実施形態の多層プリント配線板１１０によれば、上述した第１実施形態と同様の効果が得られる。本実施形態では、第１層状コンデンサ１４０Ａの静電容量Ｃがダイ直下で０．５μＦとなるように下面電極１４１Ａと上面電極１４２Ａとの対向面積Ｓを定め、その対向面積Ｓに基づいて下面電極１４１Ａの通過孔１４５Ａの数と位置及び上面電極１４２Ａの通過孔１４４Ａの数と位置を決定した。ここで、対向面積Ｓは、Ｃ＝ε0・εr・ｄ／Ｓから算出した。すなわち、高誘電体層１４３Ａの比誘電率εrは１８５０でその厚さｄは１．２μｍであるからこれらの値を前出の式に代入すると共に、静電容量Ｃに０．５μＦを代入して対向面積Ｓを算出した。なお、ε0は真空時の誘電率（定数）である。
［第３実施形態］
図１３は第３実施形態の多層プリント配線板２１０の部分的な縦断面図である。この多層プリント配線板２１０は、第１実施形態と同様、１チップに第１及び第２プロセッサコア８１Ａ，８１Ｂを含むデュアルコアプロセッサ８０（図１参照）を搭載可能な実装部２６０と、各プロセッサコアごとに独立して形成された電源ラインと、各プロセッサコアごとに独立して形成されたグランドラインと、各プロセッサコアごとに独立して形成された
層状コンデンサとを備えたものであるが、ここでは説明の便宜上、第１プロセッサコア８１Ａに対応する第１層状コンデンサ２４０Ａを中心として説明するものとする。なお、第２層状コンデンサの構成は第１層状コンデンサ２４０Ａと略同じである。
本実施形態の多層プリント配線板２１０は、図１３に示すように、第１実施形態と同様のビルドアップ部３０に積層された層間絶縁層２２０と、この層間絶縁層２２０に積層され高誘電体層２４３Ａとこの高誘電体層２４３Ａを挟む下面電極２４１Ａ，上面電極２４２Ａとで構成された第１層状コンデンサ２４０Ａと、同じく層間絶縁層２２０に積層され第１層状コンデンサ２４０Ａと同じ構成の第２層状コンデンサ（図示せず）と、第１層状コンデンサ２４０Ａ及び第２層状コンデンサに積層された層間絶縁層２４５と、この層間絶縁層２４５に積層され弾性材料で形成された応力緩和部２５０と、デュアルコアプロセッサ８０（図１参照）を実装する実装部２６０と、この実装部２６０の周囲に設けられたチップコンデンサ配置領域２７０Ａとを備えている。
第１層状コンデンサ２４０Ａのうち、下面電極２４１Ａは高誘電体層２４３Ａの下面に形成されたベタパターンの銅電極であり、実装部２６０のグランド用パッド２６１Ａに電気的に接続されている。説明上、グランド用パッド２６１Ａをグランド用パッド２６１Ａｘとグランド用パッド２６１Ａｙの２種類に分類する。このうち、グランド用パッド２６１Ａｘは、棒状導体２８１Ａを介してランド２６６Ａｘに電気的に接続されている。このランド２６６Ａｘは、直下に棒状導体を有していない。また、グランド用パッド２６１Ａｙは、棒状導体２８１Ａを介してランド２６６Ａｙに接続され該ランド２６６Ａｙが棒状導体２８２Ａを介して下面電極２４１Ａ及びビルドアップ部３０の配線パターン３２のグランドラインに電気的に接続されている。なお、棒状導体２８２Ａに接続されたランド２６８Ａは、上面電極２４２Ａとは電気的に独立している。また、グランド用パッド２６１Ａｘに繋がるランド２６６Ａｘとグランド用パッド２６１Ａｙに繋がるランド２６６Ａｙとは、配線２４６Ａ（図１４参照）により電気的に接続されている。この結果、すべてのグランド用パッド２６１Ａは同電位となる。このようにして、下面電極２４１Ａは、各グランド用パッド２６１Ａに接続されると共にビルドアップ部３０の配線パターン３２のグランドラインに接続され、このグランドラインを介して外部のグランドラインに接続されている。また、下面電極２４１Ａは、後述する棒状導体２８５Ａを非接触な状態で貫通する通過孔２４５Ａを有しているが、棒状導体２８５Ａは、後述するように限られた電源用パッド２６２Ａｙに対応して設けられているものであるから通過孔２４５Ａの数は少なくて済む。この結果、下面電極２４１Ａの面積が大きくなり、第１層状コンデンサ２４０Ａの静電容量を大きくすることができる。なお、通過孔２４５Ａの数や通過孔２４５Ａを形成する位置は、第１層状コンデンサ２４０Ａの静電容量などを考慮して決められる。
一方、上面電極２４２Ａは高誘電体層２４３Ａの上面に形成されたベタパターンの銅電極であり、実装部２６０の電源用パッド２６２Ａに電気的に接続されている。説明上、電源用パッド２６２Ａを電源用パッド２６２Ａｘと電源用パッド２６２Ａｙの２種類に分類する。このうち、電源用パッド２６２Ａｘは、棒状導体２８３Ａを介してランド２６７Ａｘに接続され該ランド２６７Ａｘが棒状導体２８４Ａを介して上面電極２４２Ａに電気的に接続されている。また、電源用パッド２６２Ａｙは、棒状導体２８３Ａを介してランド２６７Ａｙに接続され該ランド２６７Ａｙが棒状導体２８５Ａを介して下面電極２４１Ａ及び上面電極２４２Ａのいずれにも接触することなくビルドアップ部３０の配線パターン３２のうちの電源ラインに電気的に接続されている。また、電源用パッド２６２Ａｘに繋がるランド２６７Ａｘと電源用パッド２６２Ａｙに繋がるランド２６７Ａｙとは、配線２４７Ａ（図１４参照）により電気的に接続されている。この結果、すべての電源用パッド２６２Ａは同電位となる。このようにして、上面電極２４２Ａは、各電源用パッド２６２Ａに接続されると共にビルドアップ部３０の配線パターン３２の電源ラインに接続され、この電源ラインを介して外部の電源ラインに接続されている。このため、上面電極２４２Ａには、ビルドアップ部３０の配線パターン３２の電源ラインからバイアホール２８５Ａ、配線２４７Ａ及び棒状導体２８３Ａを経て電源が供給される。また、上面電極２４２Ａは、棒状導体２８５Ａを非接触な状態で貫通する通過孔２４４Ａａやランド２６８Ａとの絶縁を確保するための通過孔２４６Ａを有しているが、棒状導体２８５Ａは電源用パッド２６２Ａのうちの一部の電源用パッド２６２Ａｙに設けられ、通過孔２４６Ａはグランド用パッド２６１Ａのうちの一部のグランド用パッド２６１Ａｙに対応して設けられているものであるから、通過孔２４４Ａ，２４６Ａの数は少なくて済む。この結果、上面電極２４２Ａの面積が大きくなり、第１層状コンデンサ２４０Ａの静電容量を大きくすることができる。なお、通過孔２４４Ａ，２４６Ａの数や通過孔２４４Ａ，２４６Ａを形成する位置は、第１層状コンデンサ２４０Ａの静電容量などを考慮して決められる。
このように、第１層状コンデンサ２４０Ａの静電容量を大きくすることができるので、充分なデカップリング効果を奏することが可能となり、実装部２６０に実装したデュアルコアプロセッサ８０（図１参照）のトランジスタが電源不足となりにくい。なお、グランド用パッド２６１Ａｘとグランド用パッド２６１Ａｙとは層間絶縁層２４５上の配線２４６Ａを介して接続し、電源用パッド２６２Ａｘと電源用パッド２６２Ａｙとは層間絶縁層２４５上の配線２４７Ａを介して接続したが、このような配線を上面電極より上のいずれかの層（実装部でもよい）やコア基板の表面やビルドアップ部３０に設けてもよい。また、グランド用パッド２６１Ａｘとグランド用パッド２６１Ａｙ、電源用パッド２６２Ａｘと電源用パッド２６２Ａｙをいずれかの層の配線で結線することにより、棒状導体２８１Ａをすべてのグランド用パッド２６１Ａの直下に設けたり棒状導体２８３Ａをすべての電源用パッド２６２Ａの直下に設けたりする必要がない。それにより実装部直下の層におけるランド数も減らすことが可能となる。従って、設けなければならないバイアホール数やランド数が減るので高密度化が可能となる。
応力緩和部２５０は、第１実施形態と同様の弾性材料で形成されている。また、実装部２６０に設けられたグランド用パッド２６１Ａ、電源用パッド２６２Ａ、シグナル用パッド２６３Ａは、格子状又は千鳥状に配列されている。なお、グランド用パッド２６１Ａと電源用パッド２６２Ａを中央付近に格子状又は千鳥状に配列し、その周りにシグナル用パッド２６３Ａを格子状又は千鳥状又はランダムに配列してもよい。実装部２６０の端子数は、１０００〜３００００である。この実装部２６０の周囲には、チップコンデンサ配置領域２７０Ａが複数形成され、このチップコンデンサ配置領域２７０Ａには、チップコンデンサ２７３Ａのグランド用端子及び電源用端子とそれぞれ接続するためのグランド用パッド２７１Ａ及び電源用パッド２７２Ａが形成されている。グランド用パッド２７１Ａは第１層状コンデンサ２４０Ａの下面電極２４１Ａを介して外部電源の負極に接続され、電源用パッド２７２Ａは上面電極２４２Ａを介して外部電源の正極に接続される。
次に、本実施形態の多層プリント配線板２１０の製造手順について、図１５〜図１７に基づいて説明する。なお、図１３はデュアルコアプロセッサ８０の直下つまりダイ直下の電源用パッド２６１Ａ及びグランド用パッド２６２Ａが交互に格子状又は千鳥状に配列された部分を切断したときの断面図であり、図１４は第１層状コンデンサ２４０Ａを模式的に示した斜視図であり、図１５〜図１７は電源用パッド２６１及びグランド用パッド２６２が交互に配置されていない部分を切断したときの断面図である。
まず、図１５（ａ）に示すように、コア基板の片面にビルドアップ部３０を形成した基板６００を用意し、ビルドアップ部３０の上に真空ラミネータを用いて層間絶縁層６１０（熱硬化性絶縁フィルム；味の素社製、ＡＢＦ−４５ＳＨ）を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付けた。続いて、予め作製しておいた高誘電体シート６２０（作製手順は第２実施形態の高誘電体シート５２０と同様）を層間絶縁層６１０（図１３の層間絶縁層２２０となるもの）の上に真空ラミネータを用いて温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、その後１５０℃で１時間乾燥させた（図１５（ｂ）参照）。高誘電体シート６２０の銅箔６２２、６２６は、いずれも回路形成されていないベタ層とした。その後、テンティング法にて高誘電体シート６２０をエッチングした。そのエッチング工程では、塩化第二銅エッチング液を使用したが、銅箔６２６及び高誘電体層６２４までエッチングしたあと銅箔６２２が僅かにエッチングされた状態となるように短時間で処理した（図１５（ｃ）参照）。図１５（ｃ）では、銅箔６２６の一部をエッチングにより分離して孤立したランド６２６ａ（図１３のランド２６８Ａとなるもの）を形成した。その後、高誘電体シート６２０上に層間絶縁層（図１３の層間絶縁層２４５となるもの、熱硬化性絶縁フィルム；味の素社製、ＡＢＦ−４５ＳＨ）６２８をラミネートした（図１５（ｄ））。次に、層間絶縁層６２８を積層した作製途中の基板の所定位置に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどによりスルーホール６３０を形成した（図１５（ｅ）参照）。スルーホール６３０は、層間絶縁層６２８、高誘電体シート６２０及び層間絶縁層６１０を貫通しビルドアップ部３０の配線パターン３２の表面に達するように形成した。レーザ条件は、日立ビアメカニクス（株）社製のＵＶレーザ にて、出力３〜１０ｋＷ、周波数３０〜６０ｋＨｚ、ショット数５４とした。
スルーホール６３０を形成した後、このスルーホール６３０にスルーホール充填用樹脂６４０（作製手順は第２実施形態のスルーホール充填用樹脂５３２）を充填し乾燥した（図１６（ａ）参照）。次いで、この作製途中の基板の所定位置に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどによりスルーホール６５１、６５２、６５３を形成した（図１６（ｂ）参照）。スルーホール６５１は、スルーホール充填用樹脂６４０を貫通しビルドアップ部３０の配線パターン３２の表面に達するように形成し、スルーホール６５２は、層間絶縁層６２８を貫通し銅箔６２６の表面に達するように形成し、スルーホール６５３は、層間絶縁層６２８、高誘電体シート６２０（ランド６２６ａ、高誘電体層６２４及び銅箔６２２）及び層間絶縁層６１０を貫通しビルドアップ部３０の配線パターン３２の表面に達するように形成した。これらのスルーホール６５１，６５２，６５３の形成は、まずスルーホール６５１を形成し、続いてスルーホール６５２、６５３の順で形成した。そのスルーホールの深さの調整はレーザ種、レーザショット数を変更して調整した。例えば、スルーホール６５１は、ＣＯ2レーザにて、φ１．４ｍｍのマスク径を介して２．０ｍｊのエネルギー密度、３ショットという条件を採用し、スルーホール６５２は、１ショットとした以外は前記条件と同条件を採用し、スルーホール６５３はＵＶレーザにて５６ショットとした以外は前記条件と同条件を採用した（出力：３〜１０Ｗ、周波数：３０〜６０ｋＨｚ）。なお、スルーホール６３０は、図１３に示した電源用パッド２６２Ａのすべてではなく一部つまり電源用パッド２６２Ａｙに対応して形成し、スルーホール６５３は、図１３に示したグランド用パッド２６１Ａのすべてではなく一部つまりグランド用パッド２６１Ａｙに対応して形成した。
その後、１７０℃で３時間乾燥硬化し完全硬化した。続いて、基板表面に触媒付与し、通常のセミアディティブ法を施すことにより、スルーホール６５１，６５２，６５３をそれぞれ金属で充填して棒状導体２８５Ａ，２８４Ａ，２８２Ａを形成すると共にこれらの棒状導体２８５Ａ，２８４Ａ，２８２Ａの上面にランド２６６Ａｙ，２６７Ａｘ，２６７Ａｙを形成し、更にはランド２６７Ａｘとランド２６７Ａｙとを繋ぐ配線２４７Ａをも形成した（図１６（ｃ）参照）。この配線２４７Ａを介してビルドアップ部３０の配線パターン３２と銅箔６２６（上面電極２４２Ａとなる）とが接続することとなる。なお、ここでは図示を省略したが、図１４のランド２６６Ａｘや配線２４６Ａも同時に形成した。次に、応力緩和シート６７０（図１３の応力緩和部２５０となるもの、作製手順は第２実施形態の応力緩和シート５５０を参照）をラミネートした（図１６（ｄ）参照）。
続いて、応力緩和シート６７０のうち各ランド２６７Ａｙ，２６７Ａｘ，２６６Ａｙの直上位置にそれぞれスルーホール６８０を形成し（図１７（ａ）参照）、粗化、完全硬化、触媒付与、化学銅、めっきレジスト、電気銅めっき、めっきレジスト剥離、クイックエッチングを施すことにより、各スルーホール６８０を金属で充填すると共に充填された金属の上面にパッドを形成した（図１７（ｂ）参照）。これにより、ランド２６７Ａｙ上に棒状導体２８３Ａ及び電源用パッド２６２Ａｙを形成し、ランド２６７Ａｘ上に棒状導体２８３Ａ及び電源用パッド２６２Ａｘを形成し、ランド２６６Ａｙ上に棒状導体２８１Ａ及びグランド用パッド２６１Ａｙを形成した。また、ここでは図示を省略したが、図１３及び図１４のランド２６６Ａｘ上に棒状導体２８１Ａ及びグランド用パッド２６１Ａｘも形成した。このようにして図１３の多層プリント配線板２１０を得た。なお、銅箔６２２が下面電極２４１Ａに相当し、銅箔６２６が上面電極２４２Ａに相当し、高誘電体層６２４が高誘電体層２４３Ａに相当し、これらが第１層状コンデンサ２４０Ａとなる。第３実施形態において、グランド用パッド２６１Ａｘがいずれかの層（例えば実装部２６０）でグランド用パッド２６１Ａｙに接続されている場合、棒状導体２８１Ａ、ランド２６６Ａｘは不要となる。同様に、電極用パッド２６２Ａｘがいずれかの層（例えば実装部２６０）で電極用パッド２６２Ａｙに接続されている場合、電源用パッド２６２Ａｘの直下の棒状導体２８３Ａやランド２６７Ａｘ、棒状導体２８４Ａも不要となる。こうすることでバイアホールやランドを減らすことが可能となる。
その後、実装部２６０の各端子上にはんだバンプを形成してもよい（形成方法は第１実施形態を参照）。また、図１３のようにチップコンデンサ２７３Ａを実装する場合には、第２実施形態と同様にしてパッド２７１Ａ，２７２Ａを形成すればよい。
以上詳述した第３実施形態の多層プリント配線板２１０によれば、上述した第１実施形態と同様の効果が得られる。それに加えて、本実施形態では、ビルドアップ部３０から、第１層状コンデンサ２４０を迂回することなく棒状導体２８５Ａ，２８４Ａを介して外部の電源供給源より高誘電体シート６２０に電荷がチャージされるため、外部の電源供給源と第１層状コンデンサ２４０Ａの電源電極である上面電極２４２Ａとを繋ぐ配線長やグランド電極である下面電極２４１Ａとを繋ぐ配線長が短くなるので、高速駆動するデュアルコアプロセッサ８０（図１参照）を実装部２６０に実装したとしても第１層状コンデンサ２４０Ａがチャージ不足となりにくい。この点は図示しない第２層状コンデンサも同様である。また、本実施形態では、第１層状コンデンサ２４０Ａの静電容量Ｃがダイ直下で０．５μＦとなるように下面電極２４１Ａと上面電極２４２Ａとの対向面積Ｓを定め、その対向面積Ｓに基づいて下面電極２４１Ａの通過孔２４５Ａの数と位置及び上面電極２４２Ａの通過孔２４４Ａ，２４６Ａの数と位置を決定した。ここで、対向面積Ｓは、Ｃ＝ε0・εr・ｄ／Ｓから算出した。すなわち、高誘電体層２４２Ａの比誘電率εrは１８５０でその厚さｄは１．２μｍであるからこれらの値を前出の式に代入すると共に、静電容量Ｃに０．５μＦを代入して対向面積Ｓを算出した。なお、ε0は真空時の誘電率（定数）である。
なお、上述した製造手順では、図１５（ｃ）の工程後に層間絶縁層６２８をラミネートし（図１５（ｄ）参照）、その層間絶縁層６２８の所定位置にスルーホール６３０を形成し（図１５（ｅ）参照）、スルーホール６３０にスルーホール充填用樹脂６４０を充填し乾燥したあと（図１６（ａ）参照）、そのスルーホール充填用樹脂６４０にスルーホール６５１を形成した（図１６（ｂ）参照）が、その代わりに次のようにしてもよい。すなわち、図１５（ｃ）の工程後に、基板表面に市販のドライフィルムを貼り付け、その後、テンティング法にて棒状導体２８５Ａ（図１６（ｃ）参照）を形成する位置の高誘電体シート６２０を棒状導体２８５Ａより大きくエッチング除去することにより拡大ホール６３２を形成し（図１８（ａ）参照）、その後、高誘電体シート６２０上に層間絶縁層６２８をラミネートし、先ほどエッチング除去して形成した拡大ホール６３２にも層間絶縁層６２８を充填し、その後乾燥する（図１８（ｂ））。そして、その後は、第３実施形態のスルーホール６５１、６５２、６５３を形成する工程以降の工程を施してもよい。これにより、スルーホール６３０への充填工程を削除することが可能となる。
本発明は、２００５年６月１３日に出願された日本国特願２００５−１７２４４４号を優先権主張の基礎としており、その内容のすべてが編入される。
本発明のプリント配線板は、ＩＣチップなどの半導体素子を搭載するために用いられるものであり、例えば電気関連産業や通信関連産業などに利用可能である。

Claims (15)

  1. １チップに複数のプロセッサコアを含むマルチコアプロセッサを搭載可能な実装部と、
    前記マルチコアプロセッサの各プロセッサコアごとに独立して形成された電源ラインと、
    前記マルチコアプロセッサの各プロセッサコアごとに独立して形成されたグランドラインと、
    前記マルチコアプロセッサの各プロセッサコアごとに独立して形成され、高誘電体層を挟み込む上面電極及び下面電極のうちの一方が所定のプロセッサコアの電源ラインに接続され前記上面電極及び前記下面電極のうちのもう一方が前記プロセッサコアのグランドラインに接続された層状コンデンサと、
    を備えたプリント配線板。
  2. 前記高誘電体層は、予め高誘電体材料を焼成して作製したセラミック製のものである、請求項１記載のプリント配線板。
  3. 前記高誘電体層は、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（Ｓ
    ｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）からなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる原料を焼成して作製したものである、請求項２記載のプリント配線板。
  4. 前記実装部は、各層状コンデンサごとに、該層状コンデンサの上面電極と同電位となる上面電極用パッドと、該層状コンデンサの下面電極と同電位となる下面電極用パッドとを有し、
    所定の層状コンデンサに対応する下面電極用パッドには、該層状コンデンサの上面電極を非接触状態で貫通し下面電極に至る棒状導体を介して該下面電極と電気的に接続される直接接続型下面電極用パッドと、該棒状導体を介さずに前記直接接続型下面電極用パッドに連結導体を介して電気的に接続される間接接続型下面電極用パッドとが含まれる、
    請求項１〜３のいずれかに記載のプリント配線板。
  5. 前記下面電極と該下面電極の下方に形成された電源ライン又はグランドラインとを電気的に接続する棒状導体の数は、前記下面電極用パッドの数よりも少ない、
    請求項１〜４のいずれかに記載のプリント配線板。
  6. 前記実装部は、各層状コンデンサごとに、該層状コンデンサの上面電極と同電位となる上面電極用パッドと、該層状コンデンサの下面電極と同電位となる下面電極用パッドとを有し、
    所定の層状コンデンサに対応する上面電極から該層状コンデンサの下面電極を非接触状態で貫通して該下面電極の下方の電源ライン又はグランドラインに電気的に接続する棒状導体の数は、前記上面電極用パッドの数よりも少ない、
    請求項１〜５のいずれかに記載のプリント配線板。
  7. 各層状コンデンサは、電極間距離が１０μｍ以下であって実質的に短絡しない距離に設定されている、
    請求項１〜６のいずれか記載のプリント配線板。
  8. 各層状コンデンサは、それぞれに対応するプロセッサコアの直下に形成されている、
    請求項１〜７のいずれかに記載のプリント配線板。
  9. 請求項１〜８のいずれか記載のプリント配線板であって、
    前記実装部が設けられた表面側に設置され各層状コンデンサごとにそれぞれ独立して接続されるチップコンデンサ、
    を備えたプリント配線板。
  10. 請求項１〜９のいずれか記載のプリント配線板であって、
    前記実装部の下方に弾性材料で形成された応力緩和部、を備えたプリント配線板。
  11. 前記応力緩和部は、前記実装部に実装されるマルチコアプロセッサの直下にのみ形成されている、請求項１０記載のプリント配線板。
  12. 前記応力緩和部を形成する材料は、変成エポキシ系樹脂シート、ポリフェニレンエステル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート及びイミド系樹脂シートよりなる有機系樹脂シート群から選ばれる少なくとも１種である、
    請求項１０又は１１に記載のプリント配線板。
  13. 前記有機系樹脂シートは、熱可塑性樹脂であるポリオレフィン系樹脂及びポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂、並びにゴム系樹脂であるＳＢＲ，ＮＢＲ及びウレタンよりなる群から選ばれる少なくとも１種が含有されてなる、
    請求項１２に記載のプリント配線板。
  14. 前記有機系樹脂シートは、シリカ、アルミナ、ジルコニアよりなる群から選ばれる少なくとも１種が含有されてなる、
    請求項１２又は１３に記載のプリント配線板。
  15. 前記応力緩和部のヤング率は、１０〜１０００ＭＰａである、
    請求項１０〜１４のいずれかに記載のプリント配線板。
JP2007521300A 2005-06-13 2006-06-13 プリント配線板 Active JP4971152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007521300A JP4971152B2 (ja) 2005-06-13 2006-06-13 プリント配線板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005172444 2005-06-13
JP2005172444 2005-06-13
PCT/JP2006/311832 WO2006134914A1 (ja) 2005-06-13 2006-06-13 プリント配線板
JP2007521300A JP4971152B2 (ja) 2005-06-13 2006-06-13 プリント配線板

Publications (2)

Publication Number Publication Date
JPWO2006134914A1 true JPWO2006134914A1 (ja) 2009-01-08
JP4971152B2 JP4971152B2 (ja) 2012-07-11

Family

ID=37532272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007521300A Active JP4971152B2 (ja) 2005-06-13 2006-06-13 プリント配線板

Country Status (7)

Country Link
US (1) US8164920B2 (ja)
EP (1) EP1909546A4 (ja)
JP (1) JP4971152B2 (ja)
KR (1) KR100923895B1 (ja)
CN (2) CN101199247B (ja)
TW (2) TW201141328A (ja)
WO (1) WO2006134914A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183084A (ja) * 2009-02-06 2010-08-19 Imbera Electronics Oy Ｅｍｉ保護を備えた電子モジュール

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
EP1814474B1 (en) 2004-11-24 2011-09-14 Samy Abdou Devices for inter-vertebral orthopedic device placement
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
JP4975507B2 (ja) * 2007-04-17 2012-07-11 日本特殊陶業株式会社 キャパシタ内蔵配線基板
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP5405749B2 (ja) * 2008-01-15 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
KR100966638B1 (ko) * 2008-03-25 2010-06-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US8409963B2 (en) 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US8795335B1 (en) 2009-11-06 2014-08-05 Samy Abdou Spinal fixation devices and methods of use
US8764806B2 (en) 2009-12-07 2014-07-01 Samy Abdou Devices and methods for minimally invasive spinal stabilization and instrumentation
US8299633B2 (en) 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US8450619B2 (en) * 2010-01-07 2013-05-28 International Business Machines Corporation Current spreading in organic substrates
JP5322061B2 (ja) * 2010-01-30 2013-10-23 京セラＳｌｃテクノロジー株式会社 配線基板
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
JP5598253B2 (ja) * 2010-10-25 2014-10-01 富士通セミコンダクター株式会社 半導体装置用基板及び半導体装置
JP5609757B2 (ja) * 2011-04-21 2014-10-22 富士通セミコンダクター株式会社 キャパシタおよび半導体装置
US8845728B1 (en) 2011-09-23 2014-09-30 Samy Abdou Spinal fixation devices and methods of use
US20130226240A1 (en) 2012-02-22 2013-08-29 Samy Abdou Spinous process fixation devices and methods of use
CN103579731B (zh) * 2012-08-03 2018-04-03 Tdk株式会社 层叠构造型平衡‑不平衡变换器
US9198767B2 (en) 2012-08-28 2015-12-01 Samy Abdou Devices and methods for spinal stabilization and instrumentation
US9320617B2 (en) 2012-10-22 2016-04-26 Cogent Spine, LLC Devices and methods for spinal stabilization and instrumentation
JP5942814B2 (ja) * 2012-11-22 2016-06-29 富士ゼロックス株式会社 多層配線基板
JP6136061B2 (ja) * 2012-12-13 2017-05-31 株式会社村田製作所 半導体装置
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
TWI491875B (zh) * 2013-12-26 2015-07-11 Taiwan Green Point Entpr Co Electrochemical sensing test piece and its manufacturing method
JP6165640B2 (ja) * 2014-01-10 2017-07-19 株式会社東芝 配線基板およびその製造方法
CN106575172B (zh) * 2014-07-31 2022-04-29 住友金属矿山股份有限公司 触控面板用导电性基板、触控面板用导电性基板的制造方法
KR102295103B1 (ko) * 2015-02-24 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 조립체
JP6123831B2 (ja) * 2015-03-30 2017-05-10 日本電気株式会社 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
JP6628544B2 (ja) * 2015-10-07 2020-01-08 富士通株式会社 配線基板の製造方法
US10857003B1 (en) 2015-10-14 2020-12-08 Samy Abdou Devices and methods for vertebral stabilization
JP6614246B2 (ja) * 2016-02-03 2019-12-04 富士通株式会社 キャパシタ内蔵多層配線基板及びその製造方法
WO2017154692A1 (ja) * 2016-03-11 2017-09-14 株式会社村田製作所 複合基板及び複合基板の製造方法
JP6605400B2 (ja) * 2016-06-17 2019-11-13 日立オートモティブシステムズ株式会社 電子制御装置、車両および電子制御装置製造方法
US20180089466A1 (en) * 2016-09-28 2018-03-29 Texas Instruments Incorporated Method and System for Secure Communication
US10973648B1 (en) 2016-10-25 2021-04-13 Samy Abdou Devices and methods for vertebral bone realignment
US10744000B1 (en) 2016-10-25 2020-08-18 Samy Abdou Devices and methods for vertebral bone realignment
TWI615927B (zh) * 2017-07-14 2018-02-21 矽品精密工業股份有限公司 電子封裝件暨基板結構及其製法
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN107889350A (zh) * 2017-12-22 2018-04-06 珠海快捷中祺电子科技有限公司 多层线路板
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US11011315B2 (en) * 2018-06-20 2021-05-18 Tdk Corporation Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
US11179248B2 (en) 2018-10-02 2021-11-23 Samy Abdou Devices and methods for spinal implantation
US10517167B1 (en) * 2018-10-19 2019-12-24 Eagle Technology, Llc Systems and methods for providing a high speed interconnect system with reduced crosstalk
JP7279464B2 (ja) * 2019-03-28 2023-05-23 株式会社アイシン 電子基板
CN116387270A (zh) * 2019-06-11 2023-07-04 群创光电股份有限公司 电子装置
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11056850B2 (en) 2019-07-26 2021-07-06 Eagle Technology, Llc Systems and methods for providing a soldered interface on a printed circuit board having a blind feature
US11602800B2 (en) 2019-10-10 2023-03-14 Eagle Technology, Llc Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
US11812545B2 (en) * 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
US11283204B1 (en) 2020-11-19 2022-03-22 Eagle Technology, Llc Systems and methods for providing a composite connector for high speed interconnect systems
US11728260B2 (en) * 2020-12-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP2022097857A (ja) * 2020-12-21 2022-07-01 イビデン株式会社 プリント配線板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536857A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 半導体集積回路実装基板
JP3710835B2 (ja) 1994-07-15 2005-10-26 京セラケミカル株式会社 コンデンサー内蔵の多層銅張積層板及び銅張積層板の製造方法
JPH104176A (ja) 1996-06-14 1998-01-06 Nec Shizuoka Ltd 半導体集積装置
JP2001036253A (ja) * 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
JP3976954B2 (ja) 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
JP3540709B2 (ja) * 2000-03-06 2004-07-07 日本特殊陶業株式会社 配線基板
JP4945842B2 (ja) * 2000-04-05 2012-06-06 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2002076637A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3956851B2 (ja) * 2003-01-21 2007-08-08 凸版印刷株式会社 受動素子内蔵基板及びその製造方法
US7035113B2 (en) 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US7475175B2 (en) * 2003-03-17 2009-01-06 Hewlett-Packard Development Company, L.P. Multi-processor module
JP4365166B2 (ja) 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183084A (ja) * 2009-02-06 2010-08-19 Imbera Electronics Oy Ｅｍｉ保護を備えた電子モジュール

Also Published As

Publication number Publication date
US8164920B2 (en) 2012-04-24
CN101917819A (zh) 2010-12-15
EP1909546A4 (en) 2009-11-11
KR20080021136A (ko) 2008-03-06
EP1909546A1 (en) 2008-04-09
CN101199247B (zh) 2010-09-29
KR100923895B1 (ko) 2009-10-28
JP4971152B2 (ja) 2012-07-11
WO2006134914A1 (ja) 2006-12-21
TW201141328A (en) 2011-11-16
CN101917819B (zh) 2013-04-03
TWI367701B (ja) 2012-07-01
TW200731886A (en) 2007-08-16
CN101199247A (zh) 2008-06-11
US20090290316A1 (en) 2009-11-26
TWI367700B (ja) 2012-07-01

Similar Documents

Publication Publication Date Title
JP4971152B2 (ja) プリント配線板
JP4700332B2 (ja) 多層プリント配線板
JP5095398B2 (ja) 多層プリント配線板
JP5058812B2 (ja) プリント配線板
JP5080144B2 (ja) コンデンサ内蔵配線基板
JP4512497B2 (ja) コンデンサ内蔵パッケージ基板及びその製法
JP4960876B2 (ja) 高誘電体シートの製法
JP2009224786A (ja) コンデンサ内蔵プリント配線板及び電子部品
JPWO2006001505A1 (ja) プリント配線板及びその製造方法
TWI397362B (zh) Multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4971152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250