JPWO2006080064A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2006080064A1 JPWO2006080064A1 JP2007500377A JP2007500377A JPWO2006080064A1 JP WO2006080064 A1 JPWO2006080064 A1 JP WO2006080064A1 JP 2007500377 A JP2007500377 A JP 2007500377A JP 2007500377 A JP2007500377 A JP 2007500377A JP WO2006080064 A1 JPWO2006080064 A1 JP WO2006080064A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- opening
- semiconductor device
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000015654 memory Effects 0.000 abstract description 50
- 239000010408 film Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- -1 Metal Oxide Nitride Chemical class 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本発明の半導体装置およびその製造装置は、ソース領域（２１０）およびドレイン・カソード共通領域（２２０）を有する半導体基板（２００）と、半導体基板上に形成されたゲート（２４０）と、カソードがドレイン・カソード共通領域においてドレインに接続されたダイオードと、ダイオードのアノード（２２２）に接続されたビットライン（２６０）を具備する。これにより、データ消去の際の、接続孔（２６５）と制御ゲート（２４０）の電位差を小さくし、接続孔（２６５）と制御ゲート（２４０）の間の領域（２４５）において、短絡が発生することを防止する。この結果、接続孔と制御ゲート間の微細化が図れ、メモリセルを微細化可能な不揮発性メモリを提供することができる。
Description
本発明は半導体装置及びその製造方法、特に不揮発性メモリとその製造方法に関する。
近年、データの書換えが可能な半導体装置である不揮発性メモリが広く利用されている。このような不揮発性メモリの技術分野においては、高記憶容量化のため、メモリセルの微細化を目的とした技術開発が進められている。不揮発性メモリとしては、酸化珪素膜に囲まれた浮遊ゲートに電荷を蓄積する浮遊ゲート型フラッシュメモリが一般に利用されている。また、近年は酸化珪素膜に囲まれたトラップ層と呼ばれる窒化珪素層に電荷を蓄積するMONOS(Metal Oxide Nitride Oxide Silicon)型、SONOS(Silicon Oxide Nitride Oxide Silicon)型といったフラッシュメモリも知られている。さらに、その他様々なタイプの不揮発性メモリが提案されている。
不揮発性メモリは、酸化珪素膜に囲まれた浮遊ゲートやトラップ層等の電荷を蓄積する層(以下電荷蓄積層)に電荷を注入することにより、データの書き込みを行う。電荷蓄積層は高絶縁性の酸化珪素膜で囲まれているため電荷が長時間保持され、不揮発性となる。また、電荷蓄積層に蓄積された電荷を消失させることによってデータの消去を行う。電荷の電荷蓄積層への注入や消失は、トンネル酸化膜と呼ばれる酸化珪素膜を通し行われる。チャネル領域からホットキャリアを電荷蓄積層に注入する方法や、Ｆ−Ｎ（ファウラ・ノリドハイム）トンネル電流を用い電荷蓄積層と電荷を出し入れする方法がある。いずれの方法も、トンネル酸化膜に電荷を通過させるため、高電界を印加することが必要になる。
以下、ＮＯＲ型の浮遊ゲート型フラッシュメモリを例（従来例１）に詳述する。図１はＮＯＲ型の浮遊ゲート型フラッシュメモリのメモリセルの回路図を示している。トランジスタ（Ｔｒ）のソース（Ｓ）がソースライン（ＳＬ）に、制御ゲート（ＣＧ）がワードライン（ＷＬ）に、ドレイン（Ｄ）がビットライン（ＢＬ）に、それぞれ接続されている。
図２はこのメモリセルの断面図である。Ｐ型シリコン半導体基板１００にＮ型半導体層であるソース領域１１０、およびドレイン領域１２０が形成されており、ソース領域１１０とドレイン領域１２０の間にチャネル領域１１５が形成される。チャネル領域１１５の上部に浮遊ゲート１３０、浮遊ゲート１３０の上部に制御ゲート１４０が形成され、浮遊ゲート１３０は酸化珪素膜１３５で囲まれている。チャネル領域１１５と浮遊ゲート１３０間の酸化珪素膜１３５がトンネル酸化膜である。トランジスタは層間絶縁膜１５０で覆われ、ビットライン１６０が接続孔１６５によりドレイン領域１２０と接続されている。ソース領域１１０はソースラインに、制御ゲート１４０はワードラインにそれぞれ接続されている（図示していない）。
次に、メモリセルへのデータ書き込み、消去の動作原理について、説明する。データの書き込みは、浮遊ゲート１３０への電荷の注入により行われる。ソースラインを通しソース領域１１０に０Ｖ、ビットラインを通じドレイン領域１２０に正の電圧、例えば６Ｖ、ワードラインを通じ制御ゲート１４０に正の電圧、例えば９Ｖを印加する。これにより、チャネル領域１１５でホット・エレクトロンとなった電子がトンネル酸化膜を通過し浮遊ゲート１３０に注入され、データの書き込みが行われる。
一方、データの消去は、浮遊ゲート１３０からの電子の消失により行われる。ビットラインに接続されたドレイン領域１２０を開放し、Ｐ型シリコン半導体基板１００に正の電圧、例えば９．３Ｖ、ワードラインを通じ制御ゲート１４０を接地する。Ｐ型シリコン半導体基板１００と浮遊ゲート間１３０にＦ−Ｎトンネル電流が流れ、浮遊ゲート１３０に蓄積された電子が消失し、データの消去が行われる。さらに、データ消去を効率的に行い、メモリセルを微細化するため、ビッドラインに接続したドレイン領域１２０を開放し、Ｐ型シリコン半導体基板１００に正の電圧、例えば９．３Ｖ、ワードラインを通じ制御ゲート１４０に負の電圧、例えば、−９．３Ｖを印加し、データ消去を行う場合もある。
一方、特許文献1においては、強誘電体薄膜をゲートに用いたトランジスタを有する不揮発性メモリにおいて、トランジスタのドレイン端子にダイオードのカソード端子を接続し、ダイオードのアノード端子をビットラインに接続した不揮発性メモリが開示されている。特許文献１の発明の目的とするところは、ビットラインとドレイン間に配置されたダイオードにより、読み出しに選択されたメモリセルに接続されたビットラインから非選択のメモリセルを介してソースラインへ電荷が流出することを阻止することにある。特許文献１にはトランジスタとダイオードの構造が開示されていないが、前記発明の目的からすると、トランジスタとダイオードは別個の構成で形成されるのが一般的である。
特開２００１−２２９６８５号公報 図３
しかしながら、従来例１において、ビットラインに接続したドレイン領域１２０を開放し、Ｐ型シリコン半導体基板１００に正の電圧、例えば９．３Ｖ、ワードラインを通じ制御ゲート１４０に負の電圧、例えば、−９．３Ｖを印加し、データ消去を行う場合、ビットラインとワードラインが短絡し、ＲＡＣ (Row and Column)不良が発生するという問題がある。この原因について説明する。まず、Ｐ型シリコン半導体基板１００は正電位になっており、ドレイン領域１２０を通じ、開放されたビットライン１６０および接続孔１６５がＰ型シリコン半導体基板と同程度の正電位となっている。この結果、制御ゲート１４０とビットライン１６０の間は約１８Ｖの電位差が生じる。ここで、メモリセルの微細化のため、制御ゲート１４０と接続孔１６５の間距離が短縮されると、この領域１４５で高電界による短絡が発生してしまう。以上、従来例１を例に説明したが、不揮発性メモリにおいては、一般に高電圧を印加することによりデータの書き込み、消去を行うため、メモリセルの微細化にともない、ビットラインと他のライン短絡という問題が生じる。
一方、特許文献１においては、前述のごとく、トランジスタとダイオードは別個の構成で形成されると考えられる。このような構成では、メモリセルの微細化と相容れず、以下に説明する本発明の目的を達しないのは明らかである。
本発明は、不揮発性メモリにおいて、データの書き込み、消去の際、高電圧を印加するがゆえに発生するビットラインと他のラインの短絡を防止し、メモリセルの微細化を可能とする半導体装置および製造方法を提供することを目的とする。
本発明は、ソース領域及びドレイン領域を有する半導体基板と、前記半導体基板に設けられたゲートと、カソード領域が前記ドレイン領域に接続されたダイオードと、前記ダイオードのアノード領域に接続されたビットラインとを具備し、前記ドレイン領域及び前記カソード領域が、共通のＮ型半導体領域であるドレイン・カソード共通領域からなる半導体装置である。本発明によれば、ビットラインとドレイン領域間に、ドレイン領域からビットライン方向が逆方向となるダイオードを配置することにより、ビットラインが基板と同電位となることを防止する。これにより、メモリセルを微細化した場合であっても、ビットラインと他のライン間が高電界となることを防ぎ、高電界による短絡を防止することができる。さらに、ドレイン領域とカソード領域が共通のため、メモリセルの微細化に適している。これらの結果、微細化可能な半導体装置を提供することができる。
本発明は、前記アノード領域が、前記ドレイン・カソード共通領域に下部および側部を囲まれたＰ型半導体領域である半導体装置である。本発明によれば、アノード領域をカソード領域内に形成することにより、メモリセルの更なる微細化が可能な半導体装置を提供することができる。
本発明は、前記ゲートの表面に接する第１の珪化金属層と、前記アノード領域に下部および側部を囲まれた第２の珪化金属層を具備し、前記第２の珪化金属層がビットラインに接続された半導体装置である。本発明によれば、第１の珪化金属層を形成する際、アノード領域とカソード領域が短絡することを防止することができる。
本発明は、前記ゲートは、制御ゲートおよび浮遊ゲートを含む半導体装置である。また、データ消去を、前記半導体基板に正の電圧を印加し、前記制御ゲートに負の電圧を印加し、前記ビットラインを開放状態として行う半導体装置である。本発明によれば、データの消去時に制御ゲートと前記ビットラインの間に大きな電位差が生じる不揮発メモリにおいてもメモリセルの微細化が可能となる。
本発明は、半導体基板に、該半導体基板上の積層体に形成された第１の開口部を介したイオン注入により、Ｎ型半導体からなるドレイン・カソード共通領域を形成する第１の工程と、前記ドレイン・カソード共通領域に、前記積層体に形成された第２の開口部を介したイオン注入により、前記ドレイン・カソード共通領域によって囲まれた下部と側部を有するＰ型半導体からなるダイオードのアノード領域を形成する第２の工程と、前記アノード領域をビットラインに接続する工程とを具備する半導体装置の製造方法である。本発明によれば、ビットラインと他のライン間の短絡を防ぎ、微細化可能な半導体装置の製造技術を提供することができる。
本発明は、前記第１の注入工程の後に、前記第１の開口部の側部に第１の側壁を形成することにより第２の開口部を形成する工程を具備する半導体装置の製造方法である。本発明によれば、前記第２の開口部を前記第１の開口部から自己整合的に形成するため、工程の簡略化を図り、よりメモリセルの微細化が可能な半導体装置の製造方法を提供することができる。
本発明は、前記第１の開口部が隣接するトランジスタのゲート間に形成された開口部である半導体装置の製造方法である。本発明によれば、第１の開口部を隣接するトランジスタのゲート間とすることにより、工程の簡略化を図り、よりメモリセルの微細化が可能な半導体装置の製造方法を提供することができる。
本発明は、前記第２の注入工程の後、前記第２の開口部の側部に第２の側壁を形成することにより第３の開口部を形成する工程と、前記ゲート表面を珪化させ第１の珪化金属層を形成すると同時に、前記第３の開口部を用い、前記アノード領域表面を珪化させ第２の珪化金属層を形成する工程とを具備する半導体装置の製造方法である。本発明によれば、ゲート表面を珪化させる際、アノード領域表面が珪化し、アノード領域がカソード領域と短絡してしまうことを防ぐ半導体装置の製造方法を提供することができる。
本発明によれば、ビットラインと他のラインの短絡を防止し、微細化可能な半導体装置を提供することができる。
以下、図面を参照し本発明の実施形態を説明する。図３は本発明の実施形態に係るフラッシュメモリセルの回路図を示している。トランジスタ（Ｔｒ）のソース（Ｓ）がソースライン（ＳＬ）に、制御ゲート（ＣＧ）がワードライン（ＷＬ）に、トランジスタ（Ｔｒ）のドレイン（Ｄ）はダイオード（Ｄｉ）のカソード（Ｋ）に、ダイオード（Ｄｉ）のアノード（Ａ）がビットライン（ＢＬ）に、それぞれ接続されている。
図４はこのメモリセルの断面図を示したものである。Ｐ型シリコン半導体基板２００にＮ型半導体層であるソース領域２１０およびドレイン・カソード共通領域２２０が形成されており、ソース領域２１０とドレイン・カソード共通領域２２０の間にチャネル領域２１５が形成されている。チャネル領域２１５の上部に浮遊ゲート２３０、浮遊ゲート２３０の上部に制御ゲート２４０が形成され、浮遊ゲート２３０は酸化珪素膜２３５で囲まれている。ドレイン・カソード共通領域２２０はトランジスタのドレイン領域とダイオードのカソード領域を兼ねる領域である。ダイオードのＰ型半導体であるアノード領域２２２の側部および下部は、ドレイン・カソード共通領域２２０により囲まれている。トランジスタとダイオードは層間絶縁膜２５０で覆われ、ビットライン２６０が接続孔２６５を介し、アノード領域２２２に接続されている。また、ソース領域２１０はソースラインに、制御ゲート２４０はワードラインにそれぞれ接続されている（図示していない）。
本実施形態においては、データ消去の際、ビットライン２６０を開放した状態で、Ｐ型シリコン半導体基板２００に正の電圧、例えば９．３Ｖ、制御ゲート２４０に負の電圧、例えば−９．３Ｖが印加された場合であっても、ビットライン２６０および接続孔２６５は正電位とはならない。これは、ドレイン・カソード共通領域２２０とビットライン２６０間に配置されたダイオードが、ドレインからビットラインの方向が逆方向であるためである。この結果、接続孔２６５と制御ゲート２４０の間の距離を短縮した場合であっても、接続孔２６５と制御ゲート２４０の間の電位差を小さくすることができる。これにより、接続孔２６５と制御ゲート２４０の間の領域２４５における短絡を防止し、接続孔２６５と制御ゲート２４０の距離の微細化を図ることができる。
次に、本発明にかかる実施形態の製造方法について説明する。図５ないし図８は本発明にかかる実施形態の製造方法を断面図により示した図である。図５において、Ｐ型シリコン半導体基板２００に通常の方法で浮遊ゲート２３０および制御ゲート２４０を形成する。このとき浮遊ゲート２３０は酸化珪素膜２３５で囲われている。積層体である浮遊ゲート２３０および制御ゲート２４０のソース形成予定領域の上部に第４の開口部２８５、ドレイン・カソード共通領域形成予定領域の上部に第１の開口部２８０が形成されている。ここで、第４の開口部２８５の開口寸法は第１の開口部２８０に比べ狭く設計される。第４の開口部２８５および第１の開口部２８０に砒素（Ａｓ）イオンを注入し、熱処理することにより、ソース領域２１０およびドレイン・カソード共通領域２２０を形成する。このときの注入条件は、例えば、イオン注入エネルギーが２０ｋｅＶ、イオンドーズ量が４ x １０１４ｃｍ−2である。
次に、図６において、通常よく知られたサイドウォール法を用い、第１の開口部２８０および第４の開口部２８５の両側部に絶縁膜からなる第１の側壁２５２を形成する。ここで、サイドウォール法とは、開口部を有する積層体に、例えば窒化珪素膜をＣＶＤ法で形成したのち、前面をドライエッチングにより異方性エッチングすることにより、開口部の側部に窒化珪素膜の側壁を残存させる方法である。第１の側壁２５２は、例えば窒化珪素膜であり、例えば９０ｎｍの幅を有する。ドレイン・カソード共通領域２２０上には第１の側壁２５２の間に第２の開口部２８２が形成される。一方、ソース領域２１０上には開口部が存在しない。これは、第４の開口部２８５の両側部に形成された第１の側壁２５２が互いに接し、開口部が形成されないように設計されているためである。
次に、図７において、第２の開口部２８２にフッ化ホウ素（ＢＦ２）をイオン注入し熱処理することにより、Ｐ型半導体のアノード領域２２２を形成する。このときのイオン注入条件は、例えば、イオン注入エネルギーが２０ｋｅＶ、イオンドーズ量が４ x １０１４ｃｍ−2である。
最後に、図８において、通常の方法により、トランジスタおよびダイオード上に層間絶縁膜２５０を形成し、接続孔２６５を形成した後、ビットライン２６０を形成する。ここで、層間絶縁膜２５０は、例えば酸化珪素膜であり、接続孔２６５およびビットラインは、例えばアルミニュム（Ａｌ）または銅（Ｃｕ）である。これにより、ビットライン２６０が接続孔２６５を介し、ダイオードのアノード領域２２２と接続される。以降は通常の製造工程で本実施形態にかかるフラッシュメモリが完成する。
本実施形態で例示した注入条件における、ドレイン・カソード共通領域２２０およびアノード領域２２２での砒素およびボロン濃度の注入深さ依存を図９に示す。約１６ｎｍより浅い領域ではＰ型半導体領域となり、約１６ｎｍより深い領域ではＮ型半導体領域となっている。これにより、所望のダイオードが形成できていることがわかる。
図１０ないし図１３は本実施形態の変形例の製造方法を示している。この変形例は、制御ゲートの低抵抗化を目的に、制御ゲート表面に第１の珪化金属層を形成した例である。本変形例は、第１の珪化金属層を形成する際、アノード領域の表面全体が珪化され、アノード領域とカソード領域が短絡することの防止を目的としている。
図１０は、図５ないし図７の製造方法と同様に製造される。次に、図１１において、通常良く知られたサイドウォール法を用い、第１の側壁２５２の側部に、更に、第２の側壁２５４を形成する。これにより、第３の開口部２８４が形成される。第２の側壁２５４は、例えば窒化珪素膜を用いる。
次に、図１２において、制御ゲート２４０の表面が珪化され、第１の珪化金属層２４２が形成される。このとき、アノード領域２２２の表面であって第３の開口部２８４に面した部分も珪化され、第２の珪化金属層２２４が形成される。珪化工程は、例えば、コバルト（Ｃｏ）またはチタン（Ｔｉ）をスパッタ法で形成し、熱処理する方法で行われる。
最後に、図１３において、通常の方法でトランジスタおよびダイオード上に層間絶縁膜２５０を形成し、接続孔２６５を形成した後、ビットライン２６０を形成する。これにより、ビットライン２６０が接続孔２６５を介し、第２の珪化金属層２２４と接続される。以降は通常の製造方法により、本変形例にかかるフラッシュメモリが完成する。
本変形例においては、第3の開口部２８４がアノード領域２２２より内側にあるため、第２の珪化金属層２２４はドレイン・カソード共通領域２２０と接することがなく、ダイオードが短絡することはない。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、ＮＯＲ型の浮遊ゲート型フラッシュメモリ以外の浮遊ゲート型フラッシュメモリ、MONOS(Metal Oxide Nitride Oxide Silicon)型、またはSONOS(Silicon Oxide Nitride Oxide Silicon)型のフラッシュメモリにも応用することが可能である。
Claims (9)
- ソース領域及びドレイン領域を有する半導体基板と、
前記半導体基板に設けられたゲートと、
カソード領域が前記ドレイン領域に接続されたダイオードと、
前記ダイオードのアノード領域に接続されたビットラインとを具備し、
前記ドレイン領域及び前記カソード領域が、共通のＮ型半導体領域であるドレイン・カソード共通領域からなる半導体装置。 - 前記アノード領域が、前記ドレイン・カソード共通領域に下部および側部を囲まれたＰ型半導体領域である請求項１記載の半導体装置。
- 前記ゲートの表面に接する第１の珪化金属層と、前記アノード領域に下部および側部を囲まれた第２の珪化金属層を具備し、前記第２の珪化金属層が前記ビットラインに接続された請求項２記載の半導体装置。
- 前記ゲートは、制御ゲートおよび浮遊ゲートを含む請求項1から３のいずれか一項記載の半導体装置。
- データ消去を、前記半導体基板に正の電圧を印加し、前記制御ゲートに負の電圧を印加し、前記ビットラインを開放状態として行う請求項４記載の半導体装置。
- 半導体基板に、該半導体基板上の積層体に形成された第１の開口部を介したイオン注入により、Ｎ型半導体からなるドレイン・カソード共通領域を形成する第１の工程と、
前記ドレイン・カソード共通領域に、前記積層体に形成された第２の開口部を介したイオン注入により、前記ドレイン・カソード共通領域によって囲まれた下部と側部を有するＰ型半導体からなるダイオードのアノード領域を形成する第２の工程と、
前記アノード領域をビットラインに接続する工程とを具備する半導体装置の製造方法。 - 前記第１の工程の後、前記第１の開口部の側部に第１の側壁を形成することにより第２の開口部を形成する工程を具備する請求項６記載の半導体装置の製造方法。
- 前記第１の開口部が隣接するトランジスタのゲート間に形成された開口部である請求項７記載の半導体装置の製造方法。
- 前記第２の工程の後、前記第２の開口部の側部に第２の側壁を形成することにより第３の開口部を形成する工程と、
前記ゲート表面を珪化させ第１の珪化金属層を形成すると同時に、前記第３の開口部を用い、前記アノード領域表面を珪化させ第２の珪化金属層を形成する工程とを具備する請求項８の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2005/001084 WO2006080064A1 (ja) | 2005-01-27 | 2005-01-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006080064A1 true JPWO2006080064A1 (ja) | 2008-06-19 |
| JP4974880B2 JP4974880B2 (ja) | 2012-07-11 |
Family
ID=36740099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007500377A Expired - Fee Related JP4974880B2 (ja) | 2005-01-27 | 2005-01-27 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060244019A1 (ja) |
| JP (1) | JP4974880B2 (ja) |
| WO (1) | WO2006080064A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5434594B2 (ja) * | 2007-08-16 | 2014-03-05 | 日本電気株式会社 | 不揮発性半導体メモリ装置 |
| US11183242B1 (en) | 2020-05-18 | 2021-11-23 | Micron Technology, Inc. | Preventing parasitic current during program operations in memory |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8801632A (nl) * | 1988-06-27 | 1990-01-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij tijdens depositie van een metaal een metaalsilicide wordt gevormd. |
| JPH07123145B2 (ja) * | 1990-06-27 | 1995-12-25 | 株式会社東芝 | 半導体集積回路 |
| JPH05243178A (ja) * | 1991-10-03 | 1993-09-21 | Hewlett Packard Co <Hp> | 半導体集積回路用相互接続体形成方法 |
| US5449935A (en) * | 1991-10-31 | 1995-09-12 | Rohm Co. Ltd. | Semiconductor device including non-volatile memories |
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| JP3118063B2 (ja) * | 1992-03-23 | 2000-12-18 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶素子の製造方法 |
| US5563081A (en) * | 1992-03-23 | 1996-10-08 | Rohm Co., Inc. | Method for making a nonvolatile memory device utilizing a field effect transistor having a ferroelectric gate film |
| EP0696050B1 (en) * | 1994-07-18 | 1998-10-14 | STMicroelectronics S.r.l. | EPROM and Flash-EEPROM non-volatile memory and method of manufacturing the same |
| JP3197158B2 (ja) * | 1994-07-22 | 2001-08-13 | 松下電器産業株式会社 | 半導体記憶装置及びその駆動方法 |
| JP3197168B2 (ja) * | 1994-10-03 | 2001-08-13 | 松下電器産業株式会社 | 半導体記憶装置の駆動方法 |
| KR100193101B1 (ko) * | 1994-07-22 | 1999-06-15 | 모리시다 요이치 | 비휘발성 반도체 기억장치 및 그 구동방법 |
| US5739046A (en) * | 1994-09-30 | 1998-04-14 | United Microelectronics Corporation | Method of making a reliable barrier layer |
| JP3498116B2 (ja) * | 1995-10-26 | 2004-02-16 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| CA2259631A1 (en) * | 1997-05-09 | 1998-11-12 | Tsung-Ching Wu | Floating gate memory cell with charge leakage prevention |
| JP3805494B2 (ja) * | 1997-08-22 | 2006-08-02 | 沖電気工業株式会社 | 不揮発性半導体メモリ装置の製造方法 |
| JP3919921B2 (ja) * | 1997-09-26 | 2007-05-30 | 三菱電機株式会社 | 半導体装置 |
| JP3532747B2 (ja) * | 1997-12-09 | 2004-05-31 | 富士通株式会社 | 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ |
| US6103602A (en) * | 1997-12-17 | 2000-08-15 | Advanced Micro Devices, Inc. | Method and system for providing a drain side pocket implant |
| JP3429654B2 (ja) * | 1997-12-24 | 2003-07-22 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置の製造方法 |
| US6087219A (en) * | 1998-06-19 | 2000-07-11 | Taiwan Semiconductor Manufacturing Company | Highly reliable flash memory structure with halo source |
| TW406424B (en) * | 1998-09-28 | 2000-09-21 | United Microelectronics Corp | Manufacture of the flash memory |
| JP3528665B2 (ja) * | 1998-10-20 | 2004-05-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6111286A (en) * | 1998-10-22 | 2000-08-29 | Worldwide Semiconductor Manufacturing Corporation | Low voltage low power n-channel flash memory cell using gate induced drain leakage current |
| US6214666B1 (en) * | 1998-12-18 | 2001-04-10 | Vantis Corporation | Method of forming a non-volatile memory device |
| JP2001043691A (ja) * | 1999-07-28 | 2001-02-16 | Hitachi Ltd | 不揮発性記憶回路およびマイクロコンピュータ |
| JP3439706B2 (ja) * | 1999-11-17 | 2003-08-25 | シャープ株式会社 | 半導体装置の製造方法 |
| US6518122B1 (en) * | 1999-12-17 | 2003-02-11 | Chartered Semiconductor Manufacturing Ltd. | Low voltage programmable and erasable flash EEPROM |
| JP2002026154A (ja) * | 2000-07-11 | 2002-01-25 | Sanyo Electric Co Ltd | 半導体メモリおよび半導体装置 |
| EP1178540B1 (en) * | 2000-07-31 | 2014-10-22 | Micron Technology, Inc. | Nonvolatile memory cell with high programming efficiency |
| JP2002184875A (ja) * | 2000-12-11 | 2002-06-28 | Seiko Epson Corp | 不揮発性メモリトランジスタを有する半導体装置およびその製造方法 |
| US6967372B2 (en) * | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
| JP4827316B2 (ja) * | 2001-04-26 | 2011-11-30 | キヤノン株式会社 | 強誘電体トランジスタ型不揮発性記憶素子の駆動方法 |
| US6495460B1 (en) * | 2001-07-11 | 2002-12-17 | Advanced Micro Devices, Inc. | Dual layer silicide formation using a titanium barrier to reduce surface roughness at silicide/junction interface |
| JP4212018B2 (ja) * | 2001-11-30 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4237448B2 (ja) * | 2002-05-22 | 2009-03-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6743721B2 (en) * | 2002-06-10 | 2004-06-01 | United Microelectronics Corp. | Method and system for making cobalt silicide |
| KR100469129B1 (ko) * | 2002-09-30 | 2005-01-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조방법 |
| US6747310B2 (en) * | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| US6862216B1 (en) * | 2004-06-29 | 2005-03-01 | National Semiconductor Corporation | Non-volatile memory cell with gated diode and MOS transistor and method for using such cell |
-
2005
- 2005-01-27 WO PCT/JP2005/001084 patent/WO2006080064A1/ja not_active Application Discontinuation
- 2005-01-27 JP JP2007500377A patent/JP4974880B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-26 US US11/341,932 patent/US20060244019A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060244019A1 (en) | 2006-11-02 |
| WO2006080064A1 (ja) | 2006-08-03 |
| JP4974880B2 (ja) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531732B2 (en) | Nonvolatile semiconductor memory device, process of manufacturing the same and method of operating the same | |
| US7045848B2 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
| US7447082B2 (en) | Method for operating single-poly non-volatile memory device | |
| JP5007017B2 (ja) | 半導体装置の製造方法 | |
| US20050230736A1 (en) | Nonvolatile semiconductor memory device | |
| US20090050956A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US7154142B2 (en) | Non-volatile memory device and manufacturing method and operating method thereof | |
| JP2011029631A (ja) | 半導体装置およびその製造方法 | |
| CN107452747B (zh) | 制造半导体器件的方法 | |
| JP2006108620A (ja) | 導電性側壁スペーサを有する不揮発性メモリ装置及びその製造方法 | |
| US6979856B2 (en) | Semiconductor memory device and control method and manufacturing method thereof | |
| JP2005277430A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| US8710573B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JP5486884B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
| JP3630491B2 (ja) | 半導体装置 | |
| US7366026B2 (en) | Flash memory device and method for fabricating the same, and programming and erasing method thereof | |
| JP5118887B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005184029A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
| US6914826B2 (en) | Flash memory structure and operating method thereof | |
| KR101188551B1 (ko) | 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법 | |
| JP4974880B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009141248A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
| JP4810330B2 (ja) | 半導体記憶装置 | |
| US20090047762A1 (en) | Apparatus and method for a memory array with shallow trench isolation regions between bit lines for increased process margins | |
| US7301219B2 (en) | Electrically erasable programmable read only memory (EEPROM) cell and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100204 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100805 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111108 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111208 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4974880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |