JPWO2004100187A1 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JPWO2004100187A1 JPWO2004100187A1 JP2005506013A JP2005506013A JPWO2004100187A1 JP WO2004100187 A1 JPWO2004100187 A1 JP WO2004100187A1 JP 2005506013 A JP2005506013 A JP 2005506013A JP 2005506013 A JP2005506013 A JP 2005506013A JP WO2004100187 A1 JPWO2004100187 A1 JP WO2004100187A1
- Authority
- JP
- Japan
- Prior art keywords
- base
- conductive film
- electronic component
- absorbing layer
- shock absorbing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49107—Fuse making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fuses (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
図4の(a)及び(b)に示すように、回路保護素子は、基台1、導電膜2、保護膜5及びめっき層7から構成される。基台1は、円柱又は角柱等の柱状形状をなし、絶縁性を有するセラミック、ガラス、及びセラミックとガラスとの混合物のいずれかから構成される。導電膜2は、銅、銀、ニッケル等から構成され、基台1の全表面に形成される。導電膜2のうち基台1の両端部に位置する部分から電極6が構成され、電極6の表面にめっき層7が形成される。保護膜5は、エポキシ樹脂等から構成され、導電膜2の表面のうち基台1の両端部に位置する部分以外の部分を覆うように形成される。
また、導電膜2の一部をレーザ照射等の手段で切除することにより、先端部同士がオーバーラップした略1ターンの抵抗値調整溝3が導電膜2上に作成される。抵抗値調整溝3の先端部のオーバーラップしている部分間の領域は、幅狭部4となる。このような溝を有する電子部品としては、例えば、特開平7−307201号公報に開示されるチップ部品がある。
ここで、導電膜2は、回路保護素子の電気的機能を発揮する部分であり、例えば、電子部品が抵抗器の場合は抵抗体となり、図4に示す回路保護素子の場合はヒューズ機能を有する溶断部となる。この場合、一定以上の過電流が印加されると、導電膜2に設けた幅狭部4が発熱して溶断することにより、回路保護素子に印加される電流が遮断される。
次に、上記の回路保護素子の製造方法について説明する。まず、基台1の全表面に導電膜2がめっき処理により形成される。この場合、基台1の両端部に位置する導電膜2が電極6を構成する。
次に、導電膜2にレーザを照射して導電膜2の一部を切除することにより、先端部同士がオーバーラップする略1ターンの抵抗値調整溝3が形成される。このとき、抵抗値調整溝3の先端部のオーバーラップしている部分間の領域に幅狭部4が形成される。
次に、基台1の両端部に位置する部分以外の導電膜2の表面を覆うようにエポキシ樹脂等からなる保護膜5が形成される。最後に、電極6の表面にめっき層7が形成される。
上記のようにして製造される回路保護素子では、製造工程中に抵抗値を測定したり、抵抗値調整溝3を形成したりすることが行われる。これらの測定等を行うためには回路保護素子を保持する必要があり、チャックを電極6に押し当てて接触させることにより回路保護素子が保持される。
このとき、チャックと電極6との間の接触抵抗が大きくなると、この部分の接触抵抗が抵抗値測定に悪影響を及ぼし、抵抗値調整を正確に行うことができなくなる。このため、チャックと電極6との間の接触抵抗はできるだけ小さくしなければならず、チャックと電極6との間の接触抵抗を小さくするために、チャックを電極6に強い力で押し当てる必要がある。
一方、上記の回路保護素子においては、基台1の全表面に導電膜2を形成することにより、導電膜2と基台1の両端部に位置する電極6とを一体に形成している。この場合、導電膜2と電極6とが連続するように形成され、電気的かつ機械的な接続の安定性を図ることができる。
しかしながら、導電膜2と電極6とが連続するように一体に形成した場合、回路保護素子の抵抗値によっては導電膜2の膜厚が薄くなり、電極6の部分の厚みも薄くなる。このとき、チャックと電極6との間の接触抵抗を小さくするために、チャックを電極6に強い力で押し当てると、基台1がセラミック、ガラス、セラミックとガラスの混合物のいずれかから作成されているため、押し当て時の機械的衝撃を吸収しきれず、基台1の両端部のコーナー部が欠けてしまう。このようにコーナー部が欠けた回路保護素子をプリント板等に実装したのでは、電気的な接続が安定的に得られないため、コーナー部の欠けた回路保護素子を排除する必要があり、製造時の歩留まりを低下させる。
本発明の一局面に従う電子部品は、絶縁性を有する基台と、基台の両端部のうち少なくともコーナー部を覆うように形成された衝撃吸収層と、基台の表面の少なくとも一部及び衝撃吸収層の表面を覆うように形成された導電膜とを備えるものである。
上記の電子部品においては、電子部品を保持するときに基台の両端部に機械的衝撃が加えられても、この機械的衝撃を衝撃吸収層により吸収することができるので、電子部品を保持するためにチャックを基台の両端部側に位置する電極に強い力で押し当てたとしても、基台の両端部のコーナー部が欠けてしまうことを防止して歩留まりを向上させることができる。
本発明の他の局面に従う電子部品の製造方法は、絶縁性を有する基台の両端部の少なくともコーナー部を覆うように衝撃吸収層を形成する第1の工程と、基台の表面の少なくとも一部及び衝撃吸収層の表面を覆うように導電膜を形成する第2の工程とを備えるものである。
上記の電子部品の製造方法において、絶縁性を有する基台の両端部の少なくともコーナー部を覆うように衝撃吸収層を形成した後、基台の表面の少なくとも一部及び衝撃吸収層の表面を覆うように導電膜を形成しているので、基台の両端部と導電膜との間に衝撃吸収層を形成することができる。この結果、電子部品を保持するときに基台の両端部に機械的衝撃が加えられても、この機械的衝撃を衝撃吸収層により吸収することができるので、電子部品を保持するためにチャックを基台の両端部側に位置する電極に強い力で押し当てたとしても、基台の両端部のコーナー部が欠けてしまうことを防止して歩留まりを向上させることができる。また、導電膜を形成する前に衝撃吸収層を形成するようにしているので、衝撃吸収層の形成時に、電子部品の素体となる導電膜に傷を付けて電気部品の特性を悪化させてしまうということも未然に防止することができる。
図2の(a)〜(f)は、図1に示す回路保護素子の製造方法を説明するための製造工程図である。
図3の(a)〜(f)は、図1に示す回路保護素子の製造方法を説明するための製造工程図である。
図4の(a)は、従来の電子部品の一例である回路保護素子の斜視図であり、図4の(b)は、図4の(a)におけるA−A線断面図である。
図1の(a)及び(b)に示す回路保護素子は、基台11、衝撃吸収層12、導電膜13、保護膜17及びめっき層18から構成される。基台11は、絶縁性を有するセラミックとガラスとの混合物からなり、角柱状で且つ両端部の断面の厚みが中央部の断面の厚みより大きい鉄アレイ形状を有している。
衝撃吸収層12は、延性を有する金属材料である銅からなり、基台11の両端部の全表面すなわち基台11の両端面及び両端面から延出する側面に銅を無電解めっきすることにより形成される。ここで、延性とは、物体が破壊されずに引き延ばされる性質を意味する。
導電膜13は、チタン及び銅を用いてスパッタ法により金属膜を形成し、さらにその上にニッケル、銅、金を順次めっきした多層膜からなり、基台11及び衝撃吸収層12の全表面を覆うように形成される。導電膜13のうち衝撃吸収層12の表面を覆っている部分が電極14として用いられる。
導電膜13のうち基台11の両端部側に位置する部分以外の部分、例えば、中央部の一部をレーザ照射等のトリミング手法を用いて螺旋状に切除することにより、先端部同士が所定間隔を隔ててオーバーラップする略1ターンの抵抗値調整溝15が形成される。このとき、抵抗値調整溝15の先端部のオーバーラップしている部分間の領域に幅狭部16が形成され、幅狭部16は、ヒューズとして機能する溶断部を構成する。したがって、一定以上の過電流が回路保護素子に印加されると、導電膜13に設けた幅狭部16が発熱して溶断することにより、回路保護素子に印加される電流が遮断される。
保護膜17は、エポキシ樹脂等から構成され、導電膜13の中央部の表面全体を覆うように形成され、基台11の両端部側に位置する導電膜13以外の部分を保護する。めっき層18は、ニッケルめっき層及びスズめっき層からなり、導電膜13のうち衝撃吸収層12の表面を覆う部分すなわち電極14の表面を覆うように形成される。なお、図1の(a)では、抵抗値調整溝15及び幅狭部16を明示するため、保護膜17の図示を省略している。
上記のように、本実施例では、絶縁性を有するセラミックとガラスとの混合物である脆性材料からなる基台11の両端部の少なくともコーナー部を覆うように衝撃吸収層12が設けられ、衝撃吸収層12及び基台11の表面を覆うように導電膜13が形成され、導電膜13のうち衝撃吸収層12の表面を覆っている部分が電極14として用いられる。
したがって、抵抗値測定や抵抗値調整溝15の形成時に、回路保護素子を保持するために基台11の両端部側に位置する電極14にチャックを強い力で押し当てたとしても、基台11の両端部と電極14との間に設けられた衝撃吸収層12により押し当て時の機械的衝撃を吸収することができるので、基台11の両端部のコーナー部が欠けてしまうことを防止することができ、歩留まりを向上させることができる。
また、衝撃吸収層12として延性を有する金属材料である銅を用いているので、上記した機械的衝撃を確実に吸収することができるとともに、少なくとも抵抗値調整溝15を覆うように導電膜13の表面に保護膜17を設けているので、抵抗値調整溝15も確実に保護することができる。
さらに、基台11の両端部側に位置する導電膜13の表面にニッケルめっき層及びスズめっき層からなるめっき層18を形成しているので、回路保護素子を面実装することができ、回路保護素子が実装される回路等を小型化及び薄型化することができる。
なお、基台11の3次元形状は、上記の例に特に限定されず、角柱状以外の他の形状、例えば円柱状、シート状等の形状を用いてもよく、また、両端部の断面の厚みと中央部の断面の厚みを変えずに、一方の端部から他方の端部まで断面の厚みが同一のものを用いてもよい。また、基台11の断面形状も、上記の例に特に限定されず、正多角形、円形、長方形、楕円形等の種々の形状を用いることができる。さらに、基台11の材料も、上記の例に特に限定されず、絶縁性を有するセラミック、ガラス等の単一材料を用いてもよく、絶縁性を有する種々の脆性材料に対して本発明を好適に用いることができる。
衝撃吸収層12の形成方法も、上記の例に特に限定されず、他のめっき法、スパッタ法、印刷法等の種々の形成方法を用いることができる。また、衝撃吸収層12の材料も、上記の例に特に限定されず、金、銀、白金、ニッケル、クロム、パラジウム又はこれらの合金等の延性を有する金属材料を用いることができる。さらに、基台11に対して衝撃吸収層12を形成する部分も、上記の例に特に限定されず、機械的衝撃により欠けやすい基台11の両端部の少なくともコーナー部、すなわち基台11の端面と端面から延出する側面とが交わる部分(両端部のエッジ部分)を覆うように設ければよい。
導電膜13を形成する部分も、上記の例に特に限定されず、基台11の両端部側に位置する電極14以外の部分、すなわち基台11の中央部の全表面を覆う必要はなく、基台11の中央部の表面の一部、すなわちヒューズ機能を実現する溶断部となる電流集中部が形成される部分のみを覆うように形成して基台11の両端部側に位置する電極14と連続するように一体形成してもよい。また、導電膜13の材料及び形成方法も、上記の例に特に限定されず、チタンと銅をスパッタ法により形成した金属膜のみを用いたり、この金属膜の上にニッケル、銅、金、銀等の中から選択される一又は二をめっき法により形成した多層膜を用いたり、ニッケル、銅、金、銀等の中から選択される一又は二以上をめっき法により形成した金属膜を用いたり、種々の導電膜を用いることができる。これらの導電膜は、電気部品の使用目的、例えば、抵抗値レンジの決定、導電膜13の表面酸化防止、導電膜13からなる幅狭部16の溶断化促進、幅狭部16で発生した熱の蓄熱等の種々の目的に応じて任意に選択される。
抵抗値調整溝15の形状も、上記の例に特に限定されず、種々の形状を用いることができる。例えば、抵抗値調整溝の先端部同士が間隔をおいて対向し、かつオーバーラップしないように略1ターン弱の溝を導電膜13に形成し、溶断部を構成する幅狭部として抵抗値調整溝の先端部間の領域を用いてもよい。また、基台11の周囲を複数ターン巻回するように抵抗値調整溝を導電膜13に形成することにより、インダクタや抵抗器等の電子部品として用いることもできる。また、抵抗値調整溝15の形成方法も、上記の例に特に限定されず、トリミング刃等を用いた機械的な切除方法により導電膜13に切り欠きを設けることにより、溶断部を構成する幅狭部を形成してもよい。
保護膜17の材料も、上記の例に特に限定されず、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂等の他の樹脂を用いてもよく、また、エポキシ樹脂も含むこれらの変性樹脂等を用いてもよい。また、保護膜17の形成位置も、上記の例に特に限定されず、導電膜13の中央部の表面全体を必ずしも覆う必要はなく、少なくとも抵抗値調整溝15が形成された部分を覆うように設ければよい。
次に、図1に示す回路保護素子の製造方法についてさらに詳細に説明する。図2の(a)〜(f)及び図3の(a)〜(f)は、図1に示す回路保護素子の製造方法を説明するための製造工程図である。なお、図2の(a)、(c)、(e)、図3の(a)、(c)、(e)は、図1に示す回路保護素子の各製造工程における斜視図であり、図2の(b)、(d)、(f)及び図3の(b)、(d)、(f)は、図2の(a)、(c)、(e)及び図3(a)、(c)、(e)におけるA−A線断面図である。
まず、図2の(a)及び(b)を参照して、絶縁性を有するセラミックとガラスとの混合物からなる基台11の両端部を除く全表面にレジスト膜19を形成する。次に、レジスト膜19を除く基台11の両端部の全表面を覆うように銅からなる衝撃吸収層12を無電解めっきにより形成する。なお、衝撃吸収層12又は導電膜13を無電解めっきで形成する場合は、あらかじめ基台11の全表面をエッチングし、無電解めっきの触媒作用を有する活性処理を行っておくことが好ましい。
次に、図2の(c)及び(d)に示すように、レジスト膜19を基台11から剥離する。このとき、レジスト膜19とレジスト膜19上に部分的に付着する衝撃吸収層12とが同時に剥離される。この結果、基台11の両端部のみに衝撃吸収層12が残存するとともに、それ以外の部分では基台11の表面が露出することになる。
次に、図2の(e)及び(f)に示すように、レジスト膜19とレジスト膜19上に部分的に付着する衝撃吸収層12とが同時に剥離されて露出した基台11の露出部分の全表面及び衝撃吸収層12の全表面を覆うように導電膜13を形成する。導電膜13は、チタン及び銅を用いてスパッタ法により金属膜を形成し、さらにその上にニッケル、銅、金を順次めっきして形成される。このとき、導電膜13のうち衝撃吸収層12の表面を覆っている部分を電極14とすることにより、導電膜13と基台11の両端部側に位置する電極14とを一体に形成して、導電膜13と電極14とが連続するようにしている。この場合、導電膜13と電極14とが連続的に形成され、導電膜13と電極14との電気的かつ機械的な接続の安定性を向上することができる。
次に、図3の(a)及び(b)に示すように、導電膜13の一部をレーザ照射により切除することによって、先端部同士がオーバーラップする略1ターンの抵抗値調整溝15を形成する。このとき、抵抗値調整溝15の先端部のオーバーラップしている部分間の領域に幅狭部16が形成される。
次に、図3の(c)及び(d)に示すように、導電膜13の表面のうち基台11の両端部に位置する部分以外の部分を覆うようにエポキシ樹脂等からなる保護膜17を形成する。最後に、図3の(e)及び(f)に示すように、電極14の表面にニッケルめっき層及びスズめっき層からなるめっき層18を形成する。
上記の回路保護素子の製造方法においては、絶縁性を有する基台11の両端部を覆うように衝撃吸収層12を形成した後、基台11及び衝撃吸収層12の表面を覆うように導電膜13を形成しているので、基台11の両端部と電極14との間に衝撃吸収層12を形成することができる。この結果、回路保護素子を保持するときに基台11の両端部に機械的衝撃が加えられても、この機械的衝撃を衝撃吸収層12により吸収することができるので、回路保護素子を保持するためにチャックを基台11の両端部側に位置する電極14に強い力で押し当てたとしても、基台11の両端部のコーナー部が欠けてしまうことを防止して歩留まりを向上させることができる。
また、導電膜13を形成する前に衝撃吸収層12を形成するようにしているので、衝撃吸収層12の形成時に、電子部品の素体、すなわち回路保護素子の電気的機能を発揮する部分となる導電膜13に傷を付けて回路保護素子の特性を悪化させてしまうということも未然に防止することができる。
さらに、絶縁性を有するセラミックとガラスの混合物からなる基台11の両端部を除く表面の全面にレジスト膜19を形成した後に、基台11の両端部の全面を覆うように衝撃吸収層12を形成し、その後、レジスト膜19を基台11から剥離しているので、基台11の中央部、すなわち衝撃吸収層12を設ける必要がない部分に衝撃吸収層12がはみ出すことを防止することができ、衝撃吸収層12を必要な部分のみに精度良く形成できる。
なお、上記の回路保護素子の製造方法においては、衝撃吸収層12を無電解めっき法により基台11の両端部のみに形成したが、衝撃吸収層12はスパッタ法によってレジスト膜19の全面及び基台11の両端部の全面を覆うように形成してもよい。この場合、レジスト膜19を剥離することによりレジスト膜19上に形成された衝撃吸収層12も同時に取り除かれるため、衝撃吸収層12を無電解めっきにより選択的に形成する場合と同様に基台11の両端部のみに衝撃吸収層12を形成することができる。
Claims (20)
- 絶縁性を有する基台と、
前記基台の両端部の少なくともコーナー部を覆うように形成された衝撃吸収層と、
前記基台の表面の少なくとも一部及び前記衝撃吸収層の表面を覆うように形成された導電膜とを備えることを特徴とする電子部品。 - 前記基台は、セラミック、ガラス、及びセラミックとガラスとの混合物のうちの一から構成されることを特徴とする請求項1記載の電子部品。
- 前記衝撃吸収層は、延性を有する金属材料から構成されることを特徴とする請求項1記載の電子部品。
- 前記衝撃吸収層は、前記基台の両端面及び両端面から延出する側面に形成されることを特徴とする請求項3記載の電子部品。
- 前記導電膜のうち前記衝撃吸収層の表面を覆っている部分を電極として用いることを特徴とする請求項1記載の電子部品。
- 前記導電膜のうち電極を構成する部分以外の一部に形成された抵抗値調整溝をさらに備えることを特徴とする請求項5記載の電子部品。
- 前記抵抗値調整溝の先端部間に形成される幅狭部は、ヒューズとして機能する溶断部であることを特徴とする請求項6記載の電子部品。
- 前記電子部品は、回路保護素子であることを特徴とする請求項7記載の電子部品。
- 少なくとも前記抵抗値調整溝を覆うように前記導電膜の表面に形成された保護膜をさらに備えることを特徴とする請求項6記載の電子部品。
- 前記導電膜のうち前記基台の両端部側に位置する部分に形成されためっき層をさらに備えることを特徴とする請求項1記載の電子部品。
- 絶縁性を有する基台の両端部の少なくともコーナー部を覆うように衝撃吸収層を形成する第1の工程と、
前記基台の表面の少なくとも一部及び前記衝撃吸収層の表面を覆うように導電膜を形成する第2の工程とを備えることを特徴とする電子部品の製造方法。 - 前記第1の工程は、
前記基台の両端部を除く全表面にレジスト膜を形成する工程と、
前記基台の両端部の全面を覆うように前記衝撃吸収層を形成する工程とを含み、
前記第2の工程は、
前記レジスト膜を前記基台から剥離する工程と、
前記レジスト膜が剥離されて露出した前記基台の露出部分の表面の少なくとも一部及び前記衝撃吸収層の表面を覆うように前記導電膜を形成する工程とを含むことを特徴とする請求項11記載の電子部品の製造方法。 - 前記第1の工程は、セラミック、ガラス、及びセラミックとガラスとの混合物のうちの一から構成される基台の両端部の少なくともコーナー部を覆うように前記衝撃吸収層を形成する工程を含むことを特徴とする請求項11記載の電子部品の製造方法。
- 前記第1の工程は、前記基台の両端部の少なくともコーナー部を覆うように、延性を有する金属材料から構成される衝撃吸収層を形成する工程を含むことを特徴とする請求項11記載の電子部品の製造方法。
- 前記第1の工程は、前記基台の両端面及び両端面から延出する側面に前記衝撃吸収層を形成する工程を含むことを特徴とする請求項14記載の電子部品。
- 前記第2の工程は、前記衝撃吸収層の表面を覆っている部分が電極として用いられるように前記導電膜を形成する工程を含むことを特徴とする請求項11記載の電子部品の製造方法。
- 前記導電膜のうち電極を構成する部分以外の一部に抵抗値調整溝を形成する第3の工程をさらに備えることを特徴とする請求項16記載の電子部品の製造方法。
- 前記第3の工程は、前記抵抗値調整溝の先端部間に幅狭部を形成することによりヒューズとして機能する溶断部を作成する工程を含むことを特徴とする請求項17記載の電子部品の製造方法。
- 少なくとも前記抵抗値調整溝を覆うように前記導電膜の表面に保護膜を形成する第4の工程をさらに備えることを特徴とする請求項17記載の電子部品の製造方法。
- 前記導電膜のうち前記基台の両端部側に位置する部分にめっき層を形成する第5の工程をさらに備えることを特徴とする請求項19記載の電子部品の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003130091 | 2003-05-08 | ||
JP2003130091 | 2003-05-08 | ||
PCT/JP2004/006276 WO2004100187A1 (ja) | 2003-05-08 | 2004-04-30 | 電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004100187A1 true JPWO2004100187A1 (ja) | 2006-07-13 |
JP4435734B2 JP4435734B2 (ja) | 2010-03-24 |
Family
ID=33432096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005506013A Expired - Fee Related JP4435734B2 (ja) | 2003-05-08 | 2004-04-30 | 電子部品及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7884698B2 (ja) |
EP (1) | EP1622174A4 (ja) |
JP (1) | JP4435734B2 (ja) |
CN (1) | CN100562949C (ja) |
WO (1) | WO2004100187A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4748317B2 (ja) * | 2006-08-31 | 2011-08-17 | Tdk株式会社 | 端子電極および電子部品 |
JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
US9190235B2 (en) * | 2007-12-29 | 2015-11-17 | Cooper Technologies Company | Manufacturability of SMD and through-hole fuses using laser process |
JP5163565B2 (ja) * | 2009-03-19 | 2013-03-13 | 株式会社村田製作所 | 回転センサ |
US8442490B2 (en) * | 2009-11-04 | 2013-05-14 | Jeffrey T. Haley | Modify function of driver's phone during acceleration or braking |
WO2012137386A1 (ja) * | 2011-04-06 | 2012-10-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
JP6477375B2 (ja) | 2015-09-14 | 2019-03-06 | 株式会社村田製作所 | コイル部品 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL71719C (ja) * | 1948-05-01 | |||
US3391371A (en) * | 1966-07-06 | 1968-07-02 | Erie Technological Prod Inc | Overvoltage protective device |
US4159458A (en) * | 1977-08-01 | 1979-06-26 | Wiebe Gerald L | Encapsulated electrically conducting component with reservoir end caps |
US4458294A (en) * | 1982-07-28 | 1984-07-03 | Corning Glass Works | Compliant termination for ceramic chip capacitors |
JP2832074B2 (ja) * | 1990-06-29 | 1998-12-02 | 関西日本電気株式会社 | 温度ヒューズの製造方法 |
JP3028568B2 (ja) | 1990-08-20 | 2000-04-04 | カシオ計算機株式会社 | 気体タンク付靴 |
JPH056559A (ja) | 1990-08-29 | 1993-01-14 | Toshiba Corp | 光デイスク装置 |
JP2511785Y2 (ja) * | 1991-01-24 | 1996-09-25 | コーア株式会社 | 固定抵抗器 |
JPH0536559A (ja) * | 1991-08-01 | 1993-02-12 | Rohm Co Ltd | 外装形電子部品及びその外装形成方法 |
JP3112328B2 (ja) * | 1992-01-29 | 2000-11-27 | ローム株式会社 | 厚膜チップ抵抗器 |
US5166656A (en) * | 1992-02-28 | 1992-11-24 | Avx Corporation | Thin film surface mount fuses |
JPH0653005A (ja) * | 1992-07-30 | 1994-02-25 | Rohm Co Ltd | チップ抵抗器 |
JPH0653003A (ja) * | 1992-07-30 | 1994-02-25 | Rohm Co Ltd | チップ抵抗器 |
US5441783A (en) * | 1992-11-17 | 1995-08-15 | Alliedsignal Inc. | Edge coating for amorphous ribbon transformer cores |
JPH06295801A (ja) * | 1993-02-10 | 1994-10-21 | Rohm Co Ltd | チップ抵抗器及びその製造方法 |
JPH06342623A (ja) * | 1993-06-01 | 1994-12-13 | S O C Kk | チップヒューズ |
US5680092A (en) * | 1993-11-11 | 1997-10-21 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and method for producing the same |
US5432378A (en) * | 1993-12-15 | 1995-07-11 | Cooper Industries, Inc. | Subminiature surface mounted circuit protector |
US5729423A (en) * | 1994-01-31 | 1998-03-17 | Applied Materials, Inc. | Puncture resistant electrostatic chuck |
JP3329964B2 (ja) | 1994-03-18 | 2002-09-30 | 太陽誘電株式会社 | チップ部品及びその製造方法 |
US5664320A (en) * | 1994-04-13 | 1997-09-09 | Cooper Industries | Method of making a circuit protector |
US5440802A (en) * | 1994-09-12 | 1995-08-15 | Cooper Industries | Method of making wire element ceramic chip fuses |
US5726621A (en) * | 1994-09-12 | 1998-03-10 | Cooper Industries, Inc. | Ceramic chip fuses with multiple current carrying elements and a method for making the same |
US5929741A (en) * | 1994-11-30 | 1999-07-27 | Hitachi Chemical Company, Ltd. | Current protector |
JPH09129115A (ja) * | 1995-10-30 | 1997-05-16 | Kyocera Corp | チップヒューズ |
JPH09246001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 抵抗組成物およびこれを用いた抵抗器 |
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
US6013358A (en) * | 1997-11-18 | 2000-01-11 | Cooper Industries, Inc. | Transient voltage protection device with ceramic substrate |
US6087920A (en) * | 1997-02-11 | 2000-07-11 | Pulse Engineering, Inc. | Monolithic inductor |
WO1998044520A1 (fr) * | 1997-03-28 | 1998-10-08 | Matsushita Electric Industrial Co., Ltd. | Puce d'inductance et procede de fabrication |
JPH10335103A (ja) * | 1997-06-02 | 1998-12-18 | Taiyo Yuden Co Ltd | チップ部品 |
US5841624A (en) * | 1997-06-09 | 1998-11-24 | Applied Materials, Inc. | Cover layer for a substrate support chuck and method of fabricating same |
US6094123A (en) * | 1998-09-25 | 2000-07-25 | Lucent Technologies Inc. | Low profile surface mount chip inductor |
US6087921A (en) * | 1998-10-06 | 2000-07-11 | Pulse Engineering, Inc. | Placement insensitive monolithic inductor and method of manufacturing same |
US6078245A (en) * | 1998-12-17 | 2000-06-20 | Littelfuse, Inc. | Containment of tin diffusion bar |
US6034589A (en) * | 1998-12-17 | 2000-03-07 | Aem, Inc. | Multi-layer and multi-element monolithic surface mount fuse and method of making the same |
KR100328255B1 (ko) * | 1999-01-27 | 2002-03-16 | 이형도 | 칩 부품 및 그 제조방법 |
TW469456B (en) * | 1999-06-30 | 2001-12-21 | Murata Manufacturing Co | LC component |
WO2001078092A1 (fr) * | 2000-04-12 | 2001-10-18 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'une puce d'inductance |
US6864774B2 (en) * | 2000-10-19 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Inductance component and method of manufacturing the same |
TW541556B (en) * | 2000-12-27 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Circuit protector |
JP4668433B2 (ja) * | 2001-02-20 | 2011-04-13 | コーア株式会社 | チップ型ヒューズ抵抗器及びその製造方法 |
CN1327467C (zh) * | 2001-06-11 | 2007-07-18 | 维克曼工厂有限公司 | 熔断器件及其制造方法 |
JP4904656B2 (ja) * | 2001-09-27 | 2012-03-28 | パナソニック株式会社 | 薄膜圧電体素子およびその製造方法 |
JP2003115403A (ja) | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
US20040025322A1 (en) * | 2002-08-06 | 2004-02-12 | Michael Binnard | Waffle wafer chuck apparatus and method |
US7367114B2 (en) * | 2002-08-26 | 2008-05-06 | Littelfuse, Inc. | Method for plasma etching to manufacture electrical devices having circuit protection |
US6940181B2 (en) * | 2003-10-21 | 2005-09-06 | Micron Technology, Inc. | Thinned, strengthened semiconductor substrates and packages including same |
-
2004
- 2004-04-30 CN CNB2004800119994A patent/CN100562949C/zh not_active Expired - Fee Related
- 2004-04-30 US US10/554,699 patent/US7884698B2/en not_active Expired - Fee Related
- 2004-04-30 JP JP2005506013A patent/JP4435734B2/ja not_active Expired - Fee Related
- 2004-04-30 EP EP04730643A patent/EP1622174A4/en not_active Withdrawn
- 2004-04-30 WO PCT/JP2004/006276 patent/WO2004100187A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN100562949C (zh) | 2009-11-25 |
US20060255897A1 (en) | 2006-11-16 |
CN1784754A (zh) | 2006-06-07 |
JP4435734B2 (ja) | 2010-03-24 |
US7884698B2 (en) | 2011-02-08 |
EP1622174A4 (en) | 2009-11-11 |
EP1622174A1 (en) | 2006-02-01 |
WO2004100187A1 (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7461422B2 (ja) | チップ抵抗器 | |
US9190235B2 (en) | Manufacturability of SMD and through-hole fuses using laser process | |
JP4909077B2 (ja) | チップ抵抗器 | |
US20040041688A1 (en) | Flip chip resistor and its manufacturing method | |
JP4435734B2 (ja) | 電子部品及びその製造方法 | |
US10102948B2 (en) | Chip resistor and method for making the same | |
JP4887749B2 (ja) | 抵抗器の製造方法 | |
JP2006310277A (ja) | チップ型ヒューズ | |
US20190198204A1 (en) | Method for making resistors | |
JP4780689B2 (ja) | チップ抵抗器 | |
JP5464829B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4741355B2 (ja) | チップ型電子部品 | |
JP4569152B2 (ja) | 回路保護素子の製造方法 | |
JP2008182078A (ja) | チップ型金属板抵抗器 | |
JP7365539B2 (ja) | チップ抵抗器 | |
JP2008103462A (ja) | チップ型ネットワーク抵抗器と面実装部品およびその製造方法 | |
US10074464B2 (en) | Chip resistor and manufacturing method thereof | |
JP2006019669A (ja) | クラッド材を使用した低抵抗器および製造方法 | |
JP2004022920A (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP2004319874A (ja) | チップ抵抗器およびその製造方法 | |
JP2004022659A (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP2009016472A (ja) | チップ型抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |