JPWO2003007390A1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JPWO2003007390A1
JPWO2003007390A1 JP2003513052A JP2003513052A JPWO2003007390A1 JP WO2003007390 A1 JPWO2003007390 A1 JP WO2003007390A1 JP 2003513052 A JP2003513052 A JP 2003513052A JP 2003513052 A JP2003513052 A JP 2003513052A JP WO2003007390 A1 JPWO2003007390 A1 JP WO2003007390A1
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
conductivity type
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003513052A
Other languages
English (en)
Other versions
JP3821128B2 (ja
Inventor
山田 元量
元量 山田
園部 真也
真也 園部
佐野 雅彦
雅彦 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2003007390A1 publication Critical patent/JPWO2003007390A1/ja
Application granted granted Critical
Publication of JP3821128B2 publication Critical patent/JP3821128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板上に少なくともn型導電性を有するGaN系半導体とp型導電性を有するGaN系半導体とが積層されて、n型導電性を有するGaN系半導体層の表面およびp型導電性を有するGaN系半導体層の表面には電極が形成されてなる半導体素子において、p型導電性を有するGaN系半導体層の表面に、少なくとも銀を有する第1の電極と、第1の電極の周囲を囲むように銀を有しない第2の電極とを形成する。さらに第1の電極は、第1の電極の外郭より内側において、p型導電性を有するGaN系半導体層が露出された開口部を有する。こうした構成によって、光利用効率が高く、高い信頼性を有する半導体素子を実現できる。

Description

技術分野
本発明は、正負一対の電極が形成されて発光素子または受光素子となる半導体素子に関し、とくにAlInGa1−x−yN(0≦x、0≦y、x+y<1)からなる発光素子に関する。
背景技術
今日我々が生活するなかで信号機、駅や空港の行き先案内板、ビルの外壁に設置される大型ディスプレイさらには、携帯電話のバックライト光源など、発光素子を見かけないことはないと言っても過言ではない。このように半導体が積層されてなる発光素子や発光素子を応用した受光素子は欠かせないものになってきており、これらに求められる特性向上のニーズはとどまるところを知らない。
なかでも青色発光素子は他の3原色となる赤、緑から遅れて開発されたもので、特性の向上やそれぞれの目的に適応した青色発光素子を求める声は最も強い。
この青色発光素子としては、ガリウムを含む窒化物半導体素子(以下、GaN系半導体素子とする)が最も多く使われている。このGaN系半導体素子の構造としては、基本的に、サファイア基板上にGaNよりなるバッファ層と、SiドープGaNよりなるn側コンタクト層と、単一量子井戸構造、もしくは多重量子井戸構造のInGaN層を包含する活性層と、MgドープAlGaNよりなるp側クラッド層と、MgドープGaNよりなるp側コンタクト層とが順に積層され、さらにp側コンタクト層の一部がエッチングされて露出したn側コンタクト層の表面にはチタン/アルミニウムからなるn電極が、p側コンタクト層の残りの表面にニッケル/金からなるp電極が形成されており、20mAのにおいて、発光波長450nmで5mW、外部量子効率9.1%と非常に優れた特性を示す。
図12は従来のGaN系半導体素子の一例を示す斜視図であり、図13はその上面から見た平面図である。上記構造を有するGaN系半導体素子において、基板301の上に、順次、n側コンタクト層やn側クラッド層などを含むn導電型の半導体層302、活性層303、p側クラッド層やp側コンタクト層などを含むp導電型の半導体層304が積層され、p電極306はp側コンタクト層の表面にニッケル/金を積層して構成される。このp電極306はp側コンタクト層の表面のほぼ全面に形成する。n電極307は、n導電型の半導体層302と電気接続が得られるように設けられる。
GaN系半導体はp型となる不純物をドープしない限り、n型を示す。pn接合を有するGaN系半導体素子を実現するにはp型を示すGaN系半導体が必要である。
例えば、MgをドープしたGaNを成膜した後、さらにアニーリングや電子線照射等の手法を用いることで、p型GaNを得ることができる。しかし、特別な手法を適用しなければ容易にp型にできないことからも明らかなように、GaN系半導体はp型になりにくく、すなわちp型を示すGaN系半導体はn型を示すGaN系半導体と比べて抵抗率が高くなる傾向がある。このp型を示すGaN系半導体層が高抵抗である場合、発光素子に流れる電流はp型半導体層中では広がりにくく、キャリア再結合による発光に偏りが生じ、発光が面内で不均一になってしまう。その対策として、p電極をp側コンタクト層の全面に形成し、p型半導体層全面で均一に電流が流れるようにし、発光の不均一をなくしている。
またニッケル/金は200オングストロームで透光性を有し且つ、p型を示すGaN系半導体素子と良好なオーミック接触を示すので、p電極材料として好ましく用いられている。
しかしながら、金は約550nmより短波長の光を吸収する性質があるため、p電極材料として金を用いた場合、p電極下部で発光する光を吸収するようになり、素子内部で発光した光が外部に効率よく放出されなくなる。
発明の開示
本発明の目的は、光利用効率が高く、高い信頼性を有する半導体素子を提供することである。
本発明は、次のような構成を有する。
(1) 基板上に少なくとも第1導電型の半導体層と第1導電型と異なる第2導電型からなる半導体層が順に積層されて、第2導電型の半導体層の表面には電極が形成されてなる半導体素子において、
該第2導電型の半導体層の表面には、少なくとも銀を含有する第1の電極と、銀を含有しない第2の電極がそれぞれ形成されてなる半導体素子。
(2) 第1の電極は、銀、銀−ニッケル合金、銀−パラジウム合金、銀−ロジウム合金または銀−白金合金からなる層を有する(1)に記載の半導体素子。
(3) 第2の電極は、第2導電型の半導体層の表面において、第1の電極の周囲を囲むように形成されている(1)または(2)に記載の半導体素子。
(4) 第1の電極と第2導電型の半導体層との接触部における電位障壁は、第2の電極と第2導電型の半導体層との接触部における電位障壁より小さい(1)〜(3)のいずれかに記載の半導体素子。
(5) 第1の電極と第2導電型の半導体層との接触部におけるオーミック性は、第2の電極と第2導電型の半導体層との接触部におけるオーミック性より良好である(1)〜(3)のいずれかに記載の半導体素子。
(6) 第1の電極は、ロジウム、パラジウム、ニッケルおよび白金のうち少なくとも1つを含有する(1)〜(5)のいずれかに記載の半導体素子。
(7) 第2の電極は、第1の電極と同電位、または第1の電極より高い電位に設定される(1)〜(6)のいずれかに記載の半導体素子。
(8) 第2の電極は、第2導電型の半導体層の表面において、第1の電極と部分的に接触している(7)に記載の半導体素子。
(9) 外部取り出し用のパッド電極が、第1の電極および第2の電極の両方に接触するように形成されている(8)に記載の半導体素子。
(10) 第2導電型の半導体層表面は、第1の電極を形成する領域と第2の電極を形成する領域との間に、電極を形成しない電極非形成領域を有する(1)〜(9)のいずれかに記載の半導体素子。
(11) 電極非形成領域は、第1の電極と第2の電極との最短距離が0.5μm以上となるように設けられる(10)に記載の半導体素子。
(12) 第1の電極は、第1の電極の外郭より内側において、第2導電型の半導体層が露出した開口部を有する(1)〜(11)のいずれかに記載の半導体素子。
(13) 半導体素子は発光素子であり、第2導電型の半導体層の表面における発光領域において、第1の電極の周縁部での発光強度が周縁部以外の発光領域よりも高い(1)〜(12)のいずれかに記載の半導体素子。
(14) 第1の電極において、第2導電型の半導体層が露出した複数の開口部の総面積Saと、第2導電型の半導体層が露出していない非開口部の面積Sbとを合計した値をSとし、各開口部の内周長の総和をLとして、L/S≧0.024μm/μmが成立する(12)または(13)に記載の半導体素子。
(15) 各開口部は、略同一形状または略同一面積を有する(14)に記載の半導体素子。
(16) 半導体層は、少なくともガリウムを含む窒化物半導体で形成されている(1)〜(15)のいずれかに記載の半導体素子。
(17) 第2導電型の半導体層の部分エッチングによって第1導電型の半導体層が露出しており、第1導電型の半導体層の露出した表面に第3の電極が形成されている(1)〜(16)のいずれかに記載の半導体素子。
(18) 第1導電型の半導体層はn型の半導体層であり、第2導電型の半導体層はp型の半導体層である(1)〜(17)のいずれかに記載の半導体素子。
本発明に従えば、電極材料として銀を用いることによって、従来のように金を用いた場合と比べて、約550nmより短波長の光が吸収されなくなり、光利用効率を向上させることができる。
また、銀は抵抗率が低く、良好な導電性を示すため、電極の膜厚を薄くしても電極抵抗の増加を防止できる。そのため、電極膜厚の設計自由度が増加し、例えば電極を厚く形成することによって電極の光反射性を高めたり、あるいは電極を薄く形成することによって電極の光透過率を高めることができる。
また、銀はエレクトロマイグレーションを特に起こしやすい材料として知られており、p電極材料およびn電極材料のいずれかに銀を用いた半導体素子を通電すると、一方の電極中に存在していた銀が素子側面を通って他方の電極に向かって移動するようになり、銀の析出によって短絡の原因となってしまう。
そこで、一方の電極形成面に銀を含有する第1の電極を形成すると共に、銀を含有しない第2の電極を設けることによって、銀のエレクトロマイグレーションが発生しても、第2の電極の存在によって短絡を防止できるようになり、信頼性の高い半導体素子を得ることができる。
また、第1の電極は、第1の電極の外郭より内側において、第2導電型の半導体層が露出された開口部を有することによって、V(順方向駆動電圧)が低下した素子を得ることができる。
発明を実施するための最良の形態
次に、本発明の実施形態について詳細に説明する。
本発明において、第2導電型の半導体層に形成する第1の電極は、少なくとも銀を含んでいればよく、銀の単層、または銀と他の金属とが順に積層された層、または銀と他の金属とが積層されアニーリング処理されて合金化された層を用いる。合金化された層としては、例えば銀(Ag)にニッケル(Ni)、パラジウム(Pd)、ロジウム(Rh)または白金(Pt)が1〜30%添加された合金などを用いることができる。Ni、Pdは、p型GaN等のGaN系半導体とのオーミック接触が容易に得られる点で好ましく、より好ましくはNiを用いる。
また、第1の電極に用いる金属としては、Ag、Ni、Pd以外に、Co、Fe、Ti、Cu、Rh、Au、Ru、W、Mo、Ta、Pt等があるが、光の吸収が多い材料を含まないことが好ましい。
電極膜厚に関して、第1の電極を厚く形成すると、素子内部で発生した光は第1の電極で反射して、半導体層積層側に効率よく光を戻すことができ、素子側面からの光放出効率が向上する。逆に、第1の電極を薄く形成すると、第1の電極は透光性を有するようになり、発光素子の場合、素子内部で発生した光が効率よく外部に放出され、受光素子の場合、外部から到来する光が効率よく素子内部に入射する。
銀は抵抗率が1.59×10−6(Ωcm)と他の金属材料と比べても低いので、第1の電極の膜厚を薄く形成しても、第1の電極の抵抗が急激に高くなることはなく、薄く形成する場合でも扱いやすい。
下記の(表1)は、第1の電極の材料を変更した場合、半導体発光素子のV(順方向駆動電圧)と、光出力およびその相対値を示す。なお、各測定値は、10個の素子について測定した平均値である。
Figure 2003007390
この結果から、第1の電極を銀で形成した場合、CuやPdよりもVを下げることができ、Ni/Auよりも光出力が格段に増加することが判る。
第2導電型の半導体層には、銀を有しない第2の電極が形成されている。第2の電極の材料としては、エレクトロマイグレーションが発生しにくい金属を用い、単層、または複数の金属が積層された層、または複数の金属が積層されてアニーリングにより合金化された層を用いることができる。第2の電極は、金などの光の吸収の多い材料を含んでもよいが、こうした材料を含まないことで、第2導電型の半導体層の表面全面で光吸収の少ない半導体素子を実現できる。
電極膜厚に関して、第1の電極と同様に、第2の電極を厚く形成すると、半導体層積層側にさらに効率よく光を戻すことができ、素子側面からの光放出効率が向上する。逆に、第2の電極を薄く形成すると、、第1の電極は透光性を有するようになり、発光素子の場合、素子内部で発生した光が効率よく外部に放出され、受光素子の場合、外部から到来する光が効率よく素子内部に入射する。
また本発明において、第2の電極は、第2導電型の半導体層の表面において第1の電極の周囲を囲むように形成されていることが好ましい。こうした第2の電極を形成することによって、素子を通電した場合、エレクトロマイグレーション等による銀原子の移動を阻止できる。即ち、第1の電極に含まれる銀原子が、第1の電極から素子の側面を通って、第1導電型の半導体層もしくは基板に形成された他方の電極(例えば後述する第3の電極)に向かって移動しようとする場合、第2の電極の存在によって銀原子の移動が止まって、銀の再析出などに起因した素子の短絡や絶縁抵抗の低下を防ぐことができる。
また本発明において、第1の電極と第2導電型の半導体層との接触部における電位障壁は、第2の電極と第2導電型の半導体層との接触部における電位障壁より小さいことが好ましい。これにより半導体素子を通電した場合、第2の電極からよりも第1の電極から第2導電型の半導体層へ電流が流れやすくなり、例えば発光素子の場合、第1の電極からの注入キャリアによる発光が強くなり、光利用効率が向上する。逆に、第2の電極と第2導電型の半導体層との接触部における電位障壁が小さいと、エレクトロマイグレーション防止用の第2の電極の方に電流が流れやすくなり、光利用効率が低下してしまう。
また本発明において、第1の電極と第2導電型の半導体層との接触部におけるオーミック性は、第2の電極と第2導電型の半導体層との接触部におけるオーミック性より良好であることが好ましい。これにより半導体素子を通電した場合、第2の電極からよりも第1の電極から第2導電型の半導体層へ電流が流れやすくなり、例えば発光素子の場合、第1の電極からの注入キャリアによる発光が強くなり、光利用効率が向上する。逆に、第2の電極と第2導電型の半導体層との接触部における電位障壁が小さいと、エレクトロマイグレーション防止用の第2の電極の方に電流が流れやすくなり、光利用効率が低下してしまう。
また本発明において、第1の電極は、ロジウム(Rh)、パラジウム(Pd)、ニッケル(Ni)および白金(Pt)のうち少なくとも1つを含有することが好ましい。これにより第1の電極は、熱的に安定し、光吸収が少なくなり、GaN系半導体とのオーミック接触が容易に得られる。
また本発明において、第2の電極は、第1の電極と同電位、または第1の電極より高い電位に設定されることが好ましい。これにより第1の電極と第2の電極との間で電位差がなくなり、あるいは第2の電極から第1の電極へ下る電位勾配が形成される。その結果、第1の電極に含まれる銀原子の移動が抑制され、エレクトロマイグレーションの発生を防止できる。
また本発明において、第2の電極は、第2導電型の半導体層の表面において、第1の電極と部分的に接触していることが好ましい。第2の電極の一部が第1の電極に接するように形成されることで、第1の電極と第2の電極を容易に同電位とすることができ、エレクトロマイグレーションの発生を抑制できる。第2の電極の一部が第1の電極と接する態様として、第2の電極と第1の電極とが導通していればよく、例えば数nm程度の幅の第2の電極が第1の電極に棒状に伸びて第1の電極に接して形成されていてもよく、あるいは第1の電極が第2の電極に棒状に伸びて第2の電極に接して形成されていてもよく、さらには第1の電極および第2の電極とは別個の導電性材料が第1の電極および第2の電極の両方に接して形成されていてもよい。こうした導通部は小さい面積であるほど光の取り出し面を大きくすることができる。このように第2の電極と第1の電極とが導通している部分を導通部とすると、この導通部はできるだけ面積が小さいことが好ましい。より好ましくは、第1の電極と第2の電極との間の非電極形成領域における最短距離よりも短い幅を有する導通部を形成する。
また、第2の電極と第1の電極との導通部は、第1の電極の上に第2の電極が覆いかぶさって形成されていてもよく、第2の電極が第1の電極に覆いかぶさって形成されていてもよい。
また、第2の電極の一部が第1の電極と接する別の態様として、上述のような導通部を意図的に形成しなくてもよく、銀を有する第1の電極と第2の電極との間に電圧を印加して、銀のエレクトロマイグレーションを発生させることによって、第1の電極と第2の電極との間が短絡して導通するようになり、その結果、両方の電極は同電位となる。仮にエレクトロマイグレーションによる導通部分がいずれ断線したとしても、続いて別の場所でエレクトロマイグレーションが起こるので、継続的な導通を維持でき、実質上、第1の電極が第2の電極と同電位となる。
また本発明において、外部取り出し用のパッド電極が、第1の電極および第2の電極の両方に接触するように形成されていることが好ましい。第2導電型の半導体層の表面に、ボンディングパッド等のパッド電極を形成する場合、ボンディングパッドは第1の電極または第2の電極のいずれか一部に接して形成されていればよく、第1の電極上のみに形成してもよく、第2の電極上のみに形成してもよく、また第1または第2の電極から延伸して形成し、第1および第2の電極から離れた位置でワイヤ等とボンディングしてもよい。好ましくは第1の電極および第2の電極それぞれの一部に渡って、第1および第2の電極上に設けてもよく、それぞれの一部に渡って形成することで、容易に第1の電極と第2の電極とを同電位にすることができる。
なお、ボンディングパッドは、ワイヤ等と実装するための電極であるので、実装時に半導体素子を傷めないように形成するためにはある程度の膜厚が必要であり、第1の電極および第2の電極と比較して膜厚は厚く形成される。ここで、発光素子の場合、第2導電型の半導体層側から光を取り出す場合には、ボンディングパッド部からは光は外部に放出されないので、ボンディングパッドを第1の電極と第2の電極とに渡って形成する場合は、ボンディングパッドはできるだけ小さく形成することが必要である。
本発明の半導体素子は、第2導電型の半導体層および第1導電型の半導体層の露出部、および半導体層が積層された素子の側面に連続してSiO,SiN等の電気絶縁性を有する膜を形成してもよい。この絶縁性を有する膜を形成することで、素子が保護され信頼性の高い半導体素子が得られる。特に、この絶縁性を有する膜は第2導電型の半導体層の表面の電極非形成部に設けることが好ましく、これにより第1の電極の銀のエレクトロマイグレーションの発生を抑えることができる。
また、素子の保護を目的として、銀を含有する第1の電極および第2の電極の上にもSiO,SiN等の電気絶縁性膜を形成することが好ましい。この場合、素子の温度上昇によって、銀の酸化物が生ずると、第1の電極の光反射特性が低下する傾向があることから、酸素を含まない材料、例えばSiNで電気絶縁性膜を形成することが好ましい。
また、ボンディングパッド等のパッド電極を形成する場合、ボンディングパッドと第2導電型の半導体層との間に絶縁性を有する膜を設けることで、第1の電極および第2の電極と電極非形成部との段差を小さくすることができ、その上に形成するボンディングパッドが平坦な面となり実装しやすくなるので好ましい。
また本発明において、第2導電型の半導体層表面は、第1の電極を形成する領域と第2の電極を形成する領域との間に、電極を形成しない電極非形成領域を有することが好ましい。この電極非形成領域は、第1の電極と第2の電極との最短距離が0.5μm以上となるように設けられることが好ましい。
第1の電極は少なくとも銀を有する材料からなるが、銀は340nm程度から長波長の光を反射しやすい性質がある。例えば340nm以上に発光のピークを有する発光素子の場合、第1の電極の下部で発光する光を反射してしまい、第2導電型の半導体層側からの光は外部に効率よく放出されない。そこで、第1の電極と第2の電極との間に非電極形成領域を設けることで、光は外部に効率よく放出されるようになる。このように非電極形成領域を設けると、発光した光は第1の電極と発光素子の電極を形成していないもう一方の表面(ステムなどにマウントされており、そのマウントされた面)との間で反射を繰り返し、その光の多くは最終的には電極非形成領域から外部に出ていくことになる。また、電極非形成領域を設けることで、第2の電極に用いる金属材料の選択に制限はなくなり、発光した光に対して吸収しやすい材料を用いても光の取り出し効率のよい発光素子を得ることができる。
また本発明において、第1の電極は、第1の電極の外郭より内側において、第2導電型の半導体層が露出した開口部を有することが好ましい。こうした開口部を設けることで、例えば340nm以上に発光のピークを有する発光素子の場合、第1の電極の下部で発光する光は、第1の電極形成部で反射するが、開口部においては光を外部に放出する。また、発光した光は第1の電極と発光素子の電極を形成していないもう一方の表面(ステムなどにマウントされており、そのマウントされた面)との間で反射を繰り返した光も、その多くは最終的には開口部から外部に出ていくことになり、光の取り出し効率が向上する。
また本発明において、半導体素子は発光素子であり、第2導電型の半導体層の表面における発光領域において、第1の電極の周縁部での発光強度が周縁部以外の発光領域よりも高いことが好ましい。ここで、第1の電極の周縁部とは、第1の電極を形取る輪郭に相当し、開口部を形成する場合はその開口部の輪郭もすべて周縁部に含まれる。こうした開口部輪郭を含む第1の電極の周縁部では、強い発光を示す。これは、第1の電極の周縁部で局所的に高い電界が生じて、電極周縁部で最も電流が強く流れるからと考えられる。よって、この開口部は第1の電極に対する開口率を一定とした場合、第1の電極の周縁部の距離を長く形成する方が強い発光を示す部分が多くなり、またVが下がる傾向にあり好ましく、具体的には第1の電極を形成後、円形の開口部を複数設ける場合、円の直径を小さくし、開口部となる円の個数を多数形成する程、Vが下がる。
また本発明において、第1の電極において、第2導電型の半導体層が露出した複数の開口部の総面積Saと、第2導電型の半導体層が露出していない非開口部の面積Sbとを合計した値をSとし、各開口部の内周長の総和をLとして、L/S≧0.024μm/μmが成立することが好ましい。これにより、第2導電型の半導体層の表面における発光領域において、光の取り出し効率が向上し、低いVを示す半導体素子が得られる。
また本発明において、各開口部は、略同一形状または略同一面積を有することが好ましい。これにより、開口部の形成が容易になり、面内発光分布が均一になり、光の取り出し効率が向上する。
図15は、開口率が同じ、すなわち、開口部5の総面積は同じで、開口部5の内周長を変化させたときの電力変換効率を示すグラフである。開口部5の総面積が同じであることで、第1の電極1とp型導電性を有する半導体層104との接触面積も同じであるので、Vおよび量子効率は同じと考えられる。しかし、内周長を変化させることで、電力変換効率は図15のグラフのように変化するのである。
このグラフより開口率は同じでも、開口部の内周長を変化させることで、さらに高出力とすることができることがわかる。そして、本発明では、L/S≧0.024μm/μmを満たすような範囲とすることで、高出力の発光素子が得られる。L/Sが0.024μm/μmより小さくなると、開口部5を設けた効果が少なくなるので好ましくない。また、上限は特に定めていないが、実質的には1μm/μmより大きくなると、開口部5の1つの大きさが小さくなり過ぎて実用的でなくなる。
上述のように、p型導電性を有する半導体層104側からの出力効率が、開口部5の総面積よりも開口部5の内周長によって大きく左右されるのは、電極と半導体層104との境界において特に強い発光が観測されるためであり、その境界を多くして、即ち内周長を長くすることで効率よく光を放出させることができる。境界をさらに多くするためには、開口部だけでなく、さらに、第1の電極1の最外周部を直線ではなく、屈折させた連続線によって半導体層104の端部に沿うように設けることで、第1の電極1と半導体層104との境界を多くすることができ、さらに出力を向上させることができる。
上記のような複数の開口部は、ほぼ同じ形状とするように形成することで、複数の開口部を効率よく形成しやすくなる。さらに、面内分布も均一になりやすく、ムラのない発光を得ることができる。形状としては、方形、円形、三角形など、種々の形状を用いることができる。開口部は、好ましくは方形であり、隣接する開口部と一定の距離間隔をあけて均一に分散させるように複数形成することで、均一な発光が得られ易くなる。また、各開口部の面積をほぼ同じになるように形成することで、開口部の形成位置によって好ましい形状を選択することができる。
開口部輪郭を含む第1の電極の周縁部の断面形状は、電極端面が垂直な矩形断面形状によりも電極端面が上向きに傾斜したメサ形状が好ましく、これにより電極周縁部での発光強度が高くなり、全体として光の取り出し効率が向上する。
図11Aは電極端面角度θが90°である場合を示す部分断面図であり、図11Bは電極端面角度θが90°未満である場合を示す部分断面図である。電極端面が半導体層表面に対して垂直であると、電極周縁部から放射される光は、素子上方よりも側方へ偏向するようになる。一方、電極端面が半導体層表面に対して傾斜していると、電極周縁部から放射される光は素子上方に多く分布するようになる。その結果、電極周縁部での発光強度が高くなり、全体として光の取り出し効率が向上する。
半導体層表面に対する電極端面角度θは、30°≦θ<90°の範囲が好ましい。角度θが30°未満になると、電極スロープ部分での電気抵抗が高くなり、エッジ部分での発光強度が低下するようになることから、角度θは30°以上が好ましい。
本発明の半導体素子は特にガリウムを含む窒化物半導体において顕著な効果を示す。ガリウムを含む窒化物半導体(GaN系半導体)とは、AlInGa1−x−yN(0≦x、0≦y、x+y<1)からなる半導体を意味し、ガリウムを含む窒化物半導体が半導体素子の一部を構成していればこれに含まれる。すなわちAlInGa1−x−yN(0≦x、0≦y、x+y<1)の他の窒化物半導体層が、ホウ素を含んでいても、リンを含んでいてもこれに含まれる。特にGaN系半導体は不純物をドープしない(アンドープの)場合、導電型はn型を示し、Mgなどのp型となる不純物をドープすることでp型を示す。しかしながらp型のGaN系半導体は低抵抗化しにくく、n型のGaN系半導体と比べて抵抗率が高い。そのためGaN系半導体に流れる電流はp型半導体層中では広がりにくいので、p電極をp側コンタクト層の全面に形成し、p型半導体層全面で均一に電流が流れるようにしている。したがって、銀を有する第1の電極と銀を有しない第2の電極を半導体層の表面に設け、それぞれの電極に種々の特徴を有する本発明はの構成は、とくにGaN系半導体で顕著な効果を示す。
ここで、第1の電極および第2の電極を形成する第2導電型の半導体層はp型導電性を有するガリウムを含む窒化物半導体(GaN系半導体)であることが好ましく、さらに好ましくはMgをドープしたAlGa1−mN(0≦m<1)とし、最も好ましくはMgをドープしたGaNとする。MgをドープしたAlGa1−mN(0≦m<1)はGaN系半導体のなかでも比較的結晶性よく形成でき、MgをドープしたAlGa1−mN(0≦m<1)の表面は平滑な面となり、第1の電極および第2の電極、さらにはパッド電極といった、本発明のような複雑な電極構造でも信頼性よく形成でき、とくにm=0のときの、MgをドープしたGaNはp型導電性を有するGaN系半導体のなかでも容易に低抵抗に形成できるため、電極とのオーミック接触が得られやすい。
また本発明において、第2導電型の半導体層の部分エッチングによって第1導電型の半導体層が露出しており、第1導電型の半導体層の露出した表面に第3の電極が形成されていることが好ましい。
本発明の半導体素子は2つの主面を有し、第2導電型の半導体層の表面を第1の主面とし、基板側を第2の主面とする場合、第1の主面上に第1の電極および第2の電極を形成し、第2の主面上に第3の電極を形成してもよい。SiC基板などの導電性を有する基板を用いた場合、基板に第1導電型の電極を形成することができる。しかしながら、本発明の半導体素子の第1導電型の半導体層の表面に形成する電極(以下、第3の電極と称することがある)は、第2導電型の半導体層の一部がエッチングされて露出する第1導電型の半導体層の表面に形成されていてもよい。たとえばガリウムを含む窒化物半導体(GaN系半導体)は好ましくはサファイア基板などの絶縁性の基板上にGaN系半導体を成長させる。このような絶縁性の基板上に第1導電型の半導体層と第2導電型の半導体層を順に積層した半導体素子は、サファイア基板側から電極を取ることが困難であり、第1導電型の半導体層に形成する第3の電極は、第2導電型の半導体層の表面の一部をエッチングして第1導電型の半導体層の表面を露出して形成しなければならず、裏面から他方の電極を取ることができない。このような裏面から他方の電極を取ることができないように形成された半導体素子はとくに、銀を含む第1の電極を用いた場合、銀が第1の電極から第3の電極に向かって、エレクトロマイグレーションを起こしやすく、その場合本発明の構成とすることで、顕著に本発明の効果が発揮される。ここで第3の電極は第1導電型の半導体層と良好なオーミック接触が得られる材料であればよい。
本発明の半導体素子は、第1導電型の半導体層をn型の半導体層とし、第2導電型の半導体層をp型の半導体層とすることが好ましい。前述のように、GaN系半導体は不純物をドープしない(アンドープの)場合、導電型はn型を示し、Mgなどのp型となる不純物をドープすることでp型を示すが、MgをドープしてGaN系半導体を成長させるだけでは良好なp型を示すGaN系半導体は得られず、基板上にn型の半導体層とMgをドープした半導体層を積層後、例えば600℃でアニーリングすることで、Mgが電気的に活性化し、低抵抗のp型のGaN系半導体を得ることができる。これは1つの考えとして、p型のGaN系半導体層に含まれる水素がアニーリングにより除去されることで、低抵抗化が起こるとも考えられている。このようにアニーリングにより低抵抗化する場合、低抵抗化する層は基板から最も離れた側に設けることで、水素が効率よく除去されるので、第1導電型の半導体層をn型、第2導電型の半導体層をp型とすることが最も好ましい形態といえる。
本発明は、GaN系半導体が積層された半導体発光素子について説明してきたが、上記条件を満たす半導体素子であれば、発光素子に限られるものではなく、またGaN系半導体に限られるものではない。
また本発明において、第1導電型の半導体層とは、1層以上の第1導電型の半導体を有するものであり、第2導電型の半導体層とは、1層以上の第2導電型の半導体層を有するものである。
以下、本発明の具体的な構成例について説明する。
[実施例1]
本実施例は、サファイア等の基板101上にn型導電性の窒化物半導体層102(n型導電型の半導体層)、活性層103、p型導電性の窒化物半導体層104(p型導電型の半導体層)が積層された構造を有する。図1(斜視図)および図2(上面から見た平面図)に示すように、この半導体素子は所定の領域でp型導電性の窒化物半導体層104、活性層103およびn型導電性の窒化物半導体層102の一部を除去して、n型導電性の窒化物半導体層102に電極を形成するための表面が露出している。
この半導体素子のp型導電性の窒化物半導体層104の表面の外形を形取るように、さらに露出されたn型導電性の窒化物半導体層102の表面の全面にレジストを塗布し、スパッタリングにより銀を含有する第1の電極1を全面に形成し、さらにレジストを除去することで第1の電極1を形成する。次に形成した第1の電極1の外形に沿って、第1の電極1より外側で、p型導電性の窒化物半導体層104の表面の外形に沿って、p型導電性の窒化物半導体層104の外形の内側に第2の電極が形成されるように、レジストを塗布し、銀を含まない第2の電極2を全面に形成し、さらにレジストを除去することで第2の電極2を形成する。
次にレジスト塗布およびスパッタリングにより、n型導電性の窒化物半導体層102の露出面にW/Al/W/Pt/Auよりなるn側電極3(n導電型側の電極)を形成する。
この発光素子を第1の電極1と第2の電極2に正極、n側電極3に負極を接続し、電圧をかけ、発光させたところ、後述の比較例1に示す発光素子に対して、光取り出し効率に150%の向上が観測された。
[比較例1]
本比較例は、サファイア基板301上にn型導電性の窒化物半導体層302(n型導電型の半導体層)、活性層303、p型導電性の窒化物半導体層304(p型導電型の半導体層)が積層された構造を有する。図12に示すように、この半導体素子は所定の領域でp型導電性の窒化物半導体層304、活性層303およびn型導電性の窒化物半導体層302の一部を除去して、n型導電性の窒化物半導体層302に電極を形成するための表面が露出している。
次にレジスト塗布およびスパッタリングにより、この窒化物半導体素子のp型導電性の窒化物半導体層304の表面のほぼ全面にNi/Auよりなるp側電極306(第2導電型側電極)を形成し、n型導電性の窒化物半導体層302の露出面にTi/Alよりなるn側電極307(n導電型側の電極)を形成する。
この発光素子をp側電極306に正極、n側電極307に負極を接続し、電圧をかけ、発光させた。このときの光取り出し効率を基準値100%とする。
[実施例2]
本実施例は、サファイア等の基板上101にn型導電性の窒化物半導体層102(n型導電型の半導体層)、活性層103、p型導電性の窒化物半導体層104(p型導電型の半導体層)が積層された構造を有する。図3に示すように、この半導体素子は所定の領域でp型導電性の窒化物半導体層104、活性層103およびn型導電性の窒化物半導体層104の一部を除去して、n型導電性の窒化物半導体層104に電極を形成するための表面が露出している。
次に第2の電極形成部以外のp型導電性の窒化物半導体層104の表面およびn型導電性の窒化物半導体層102の表面の全面にレジストを塗布し、スパッタリングにより第2の電極2を形成し、さらにレジストを除去することで第2の電極2を形成する。このとき第2の電極2はp型導電性の窒化物半導体層104の表面の外形を形取るような形状で、さらに一部で幅0.3μm、長さ0.8μmがp型導電性の窒化物半導体層の表面の内部に向かって伸びた状態で、後で形成する第1の電極との導通部2aを設ける。
次に第2の電極2より内部のp型導電性の窒化物半導体層104の表面に第1の電極1を設ける。これはまず第1の電極形成部以外のp型導電性の窒化物半導体層104の表面およびn型導電性の窒化物半導体層102の表面の全面にレジストを塗布し、スパッタリングにより銀よりなる第1の電極1を形成し、さらにレジストを除去することで第1の電極1を形成する。このとき第1の電極1は第2の電極2の導通部2a(幅0.3μm、長さ0.8μm)の先端に一部(例えば幅0.3μm、長さ0.3μm)が覆いかぶさるように形成する。
次にレジスト塗布およびスパッタリングにより、n型導電性の窒化物半導体層102の露出面にW/Al/W/Pt/Auよりなるn側電極3(n導電型側の電極)を形成する。
この発光素子を第1の電極1と第2の電極2に正極、n側電極3に負極を接続し、電圧をかけ、発光させたところ、光取り出し効率は実施例1とほぼ同等であり、さらに発光ムラはほとんど観測されなかった。
[実施例3]
実施例1の発光素子において、図4に示すように、第1の電極1と第2の電極2との間に、第1の電極が一部で幅0.3μm、長さ0.8μmがp型導電性の窒化物半導体層の表面の外部に向かって伸びた状態で、第2の電極との導通部1aを設ける。このとき第1の電極1の導通部1aは先端の一部(例えば幅0.3μm、長さ0.3μm)が第2の電極2の上部に覆いかぶさるように形成する。この発光素子を第1の電極1と第2の電極2に正極、n側電極3に負極を接続し、電圧をかけ、発光させたところ、光取り出し効率は実施例1とほぼ同等であり、さらに発光ムラはほとんど観測されなかった。
[実施例4]
実施例1の発光素子において、図5に示すように、発光素子の積層方向からみて、n側電極3と同じ対角線上で反対の隅部に、金からなるp側パッド電極4を形成する。このp側パッド電極4は第1の電極1と第2の電極2との一部に渡って形成される。すなわちp側パッド電極4はp型導電性を有する窒化物半導体層と、第1の電極1と第2の電極とにそれぞれ部分的に接触している。この発光素子を第1の電極1と第2の電極2に正極、n側電極3に負極を接続し、電圧をかけ、発光させたところ、光取り出し効率は実施例1より低いが比較例1よりも光取り出し効率の高い発光素子が得られた。
[実施例5]
実施例1の発光素子において、図6に示すように、銀を含有する第1の電極1の内部にp型導電性を有する半導体層が露出するようにエッチングして直径20μmの円形の開口部5を、開口部の面積が第1の電極1に対し開口率が50%となるように、複数設ける。電圧をかけ、発光させたところ、実施例1とほぼ同等の光取り出し効率を有し、かつ実施例1と比較してVの小さい発光素子が得られた。
[実施例6]
実施例1の発光素子において、図7に示すように、銀を含有する第1の電極1の内部にp型導電性を有する半導体層が露出するようにエッチングして直径10μmの円形の開口部5を、開口部の面積が第1の電極に1対し開口率が50%となるように、複数設ける。電圧をかけ、発光させたところ、実施例1とほぼ同等の光取り出し効率を有し、かつ実施例5よりもさらにVの小さい発光素子が得られた。このように、開口部5を設ける場合、開口部の面積を小さくし、その開口部5を複数設けることで、Vが下げるという効果が観測された。
[実施例7]
実施例1の発光素子において、図8A〜図8Bに示すように、p型導電性を有する半導体層104の上に、銀を含有する第1の電極1と、第1の電極1の外側を取り囲むように銀を含有しない第2の電極2とが形成される。第1の電極1は、SiOやSiN等の絶縁保護膜で覆われている。
金からなるp側パッド電極4は、発光素子の積層方向からみて、n側電極3と同じ対角線上で反対の隅部に形成される。第1の電極1には、一辺5μm角の略四角形の開口部5がほぼ全面に渡って150個形成される。
こうして得られた発光素子は、露出する開口部5の内周長の総和Lは3000μmとなり、第1の電極1の最外周部で囲まれた露出面積Sは46000μmであり、これらの比L/Sは0.065である。また、露出する開口部5の総面積と露出面積Sとの比である開口率は6.25%であり、Vが3.4V、発光出力が11.5mW、電流値20mAで電力変換効率が約16.9%となった。このように第1の電極1に複数の開口部5を形成することによって、発光出力が増加するようになる。
[実施例8]
実施例7の発光素子において、第1の電極1に一辺2.5μm角の略四角形の開口部5がほぼ全面に渡って600個形成される。
こうして得られた発光素子は、露出する開口部5の内周長の総和Lは6000μmとなり、第1の電極1の最外周部で囲まれた露出面積Sは46000μmであり、これらの比L/Sは0.13である。また、露出する開口部5の総面積と露出面積Sとの比である開口率は6.25%であり、Vが3.4V、発光出力が12mW、電流値20mAで電力変換効率が約17.4%となった。このように第1の電極1に複数の開口部5を形成することによって、発光出力が増加するようになる。
[実施例9]
実施例1の発光素子において、図9A〜図9Bに示すように、p型導電性を有する半導体層104の上に、銀を含有する第1の電極1と、第1の電極1の外側を取り囲むように銀を含有しない第2の電極2とが形成される。
金からなるp側パッド電極4は、発光素子の積層方向からみて、n側電極3と同じ対角線上で反対の隅部に形成される。第1の電極1は、図9Aまたは図9Bに示すように、ストライプ状に形成される。こうしたストライプ電極構造を採用することによって、p側パッド電極4から半導体層104に供給される電流が面内に均一化され、発光効率が向上する。
第1の電極1のストライプ隙間は、半導体層104が露出する開口部5として形成されるため、電極エッジ長を格段に増加させることができ、その結果、光取り出し効率が向上する。このとき、半導体層104が露出した複数のストライプ隙間に対応する開口部5の総面積Saと、導体層104が露出していない電極部分の面積Sbとを合計した値をSとし、開口部5内周長の総和をLとして、L/S≧0.024μm/μmが成立することが好ましい。
こうして得られた発光素子は、Vが3.5V、発光出力が10mW、電流値20mAで電力変換効率が約14.3%となった。
産業上の利用の可能性
以上説明したように、本発明では基板上に少なくとも第1導電型の半導体層と第1導電型と異なる第2導電型からなる半導体層が順に積層されて、第1導電型の半導体層表面および第2導電型の半導体層の表面には電極が形成されてなる半導体素子において、第2導電型の半導体層の表面に、少なくとも銀を有する第1の電極と第1の電極の周囲をすべて囲むように銀を有しない第2の電極を形成する。このような構成によって、光取り出し効率がよく、短絡の起こらない信頼性の高い素子を得ることができる。
また、さらに第1の電極は、第1の電極の外郭より内側において、第2導電型の半導体層が露出された開口部を有することでVが低下した素子を得ることができる。
【図面の簡単な説明】
図1は、本発明の一実施例に係る半導体素子の斜視図である。
図2は、本発明の一実施例に係る半導体素子を上面から見た平面図である。
図3は、本発明の他の実施例に係る半導体素子を上面から見た平面図である。
図4は、本発明の他の実施例に係る半導体素子を上面から見た平面図である。
図5は、本発明の他の実施例に係る半導体素子を上面から見た平面図である。
図6は、本発明の他の実施例に係る半導体素子を上面から見た平面図である。
図7は、本発明の他の実施例に係る半導体素子を上面から見た平面図である。
図8Aは本発明の他の実施例を示す平面図で、図8Bはその断面図である。
図9A、図9Bは本発明の他の実施例をそれぞれ示す平面図である。
図10は、開口率が同じで、開口部5の内周長を変化させたときの電力変換効率を示すグラフである。
図11Aは電極端面角度θが90°である場合を示す部分断面図であり、図11Bは電極端面角度θが90°未満である場合を示す部分断面図である。
図12は、従来の半導体素子の斜視図である(比較例)。
図13は、従来の半導体素子を上面から見た平面図である(比較例)。

Claims (18)

  1. 基板上に少なくとも第1導電型の半導体層と第1導電型と異なる第2導電型からなる半導体層が順に積層されて、第2導電型の半導体層の表面には電極が形成されてなる半導体素子において、
    該第2導電型の半導体層の表面には、少なくとも銀を含有する第1の電極と、銀を含有しない第2の電極がそれぞれ形成されてなる半導体素子。
  2. 第1の電極は、銀、銀−ニッケル合金、銀−パラジウム合金、銀−ロジウム合金または銀−白金合金からなる層を有する請求項1に記載の半導体素子。
  3. 第2の電極は、第2導電型の半導体層の表面において、第1の電極の周囲を囲むように形成されている請求項1または2に記載の半導体素子。
  4. 第1の電極と第2導電型の半導体層との接触部における電位障壁は、第2の電極と第2導電型の半導体層との接触部における電位障壁より小さい請求項1〜3のいずれかに記載の半導体素子。
  5. 第1の電極と第2導電型の半導体層との接触部におけるオーミック性は、第2の電極と第2導電型の半導体層との接触部におけるオーミック性より良好である請求項1〜3のいずれかに記載の半導体素子。
  6. 第1の電極は、ロジウム、パラジウム、ニッケルおよび白金のうち少なくとも1つを含有する請求項1〜5のいずれかに記載の半導体素子。
  7. 第2の電極は、第1の電極と同電位、または第1の電極より高い電位に設定される請求項1〜6のいずれかに記載の半導体素子。
  8. 第2の電極は、第2導電型の半導体層の表面において、第1の電極と部分的に接触している請求項7に記載の半導体素子。
  9. 外部取り出し用のパッド電極が、第1の電極および第2の電極の両方に接触するように形成されている請求項8に記載の半導体素子。
  10. 第2導電型の半導体層表面は、第1の電極を形成する領域と第2の電極を形成する領域との間に、電極を形成しない電極非形成領域を有する請求項1〜9のいずれかに記載の半導体素子。
  11. 電極非形成領域は、第1の電極と第2の電極との最短距離が0.5μm以上となるように設けられる請求項10に記載の半導体素子。
  12. 第1の電極は、第1の電極の外郭より内側において、第2導電型の半導体層が露出した開口部を有する請求項1〜11のいずれかに記載の半導体素子。
  13. 半導体素子は発光素子であり、第2導電型の半導体層の表面における発光領域において、第1の電極の周縁部での発光強度が周縁部以外の発光領域よりも高い請求項1〜12のいずれかに記載の半導体素子。
  14. 第1の電極において、第2導電型の半導体層が露出した複数の開口部の総面積Saと、第2導電型の半導体層が露出していない非開口部の面積Sbとを合計した値をSとし、各開口部の内周長の総和をLとして、L/S≧0.024μm/μmが成立する請求項12または13に記載の半導体素子。
  15. 各開口部は、略同一形状または略同一面積を有する請求項14に記載の半導体素子。
  16. 半導体層は、少なくともガリウムを含む窒化物半導体で形成されている請求項1〜15のいずれかに記載の半導体素子。
  17. 第2導電型の半導体層の部分エッチングによって第1導電型の半導体層が露出しており、第1導電型の半導体層の露出した表面に第3の電極が形成されている請求項1〜16のいずれかに記載の半導体素子。
  18. 第1導電型の半導体層はn型の半導体層であり、第2導電型の半導体層はp型の半導体層である請求項1〜17のいずれかに記載の半導体素子。
JP2003513052A 2001-07-12 2002-07-12 半導体素子 Expired - Fee Related JP3821128B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001212887 2001-07-12
JP2001212887 2001-07-12
PCT/JP2002/007087 WO2003007390A1 (fr) 2001-07-12 2002-07-12 Dispositif semi-conducteur

Publications (2)

Publication Number Publication Date
JPWO2003007390A1 true JPWO2003007390A1 (ja) 2004-11-04
JP3821128B2 JP3821128B2 (ja) 2006-09-13

Family

ID=19047967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003513052A Expired - Fee Related JP3821128B2 (ja) 2001-07-12 2002-07-12 半導体素子

Country Status (7)

Country Link
US (1) US6977395B2 (ja)
EP (1) EP1406314B1 (ja)
JP (1) JP3821128B2 (ja)
KR (1) KR100558890B1 (ja)
CN (1) CN1217425C (ja)
TW (1) TW558847B (ja)
WO (1) WO2003007390A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543696B1 (ko) * 2002-09-09 2006-01-20 삼성전기주식회사 고효율 발광 다이오드
KR100707167B1 (ko) * 2003-07-11 2007-04-13 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 p형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
US8134172B2 (en) 2003-09-01 2012-03-13 Lg Innotek Co., Ltd. LED and fabrication method thereof
US8368092B2 (en) 2004-01-26 2013-02-05 Osram Opto Semiconductors Gmbh Thin film LED comprising a current-dispersing structure
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
JP4320676B2 (ja) * 2004-03-31 2009-08-26 日亜化学工業株式会社 窒化物半導体発光素子
JP4386185B2 (ja) * 2004-07-28 2009-12-16 サンケン電気株式会社 窒化物半導体装置
US7875898B2 (en) * 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP4967243B2 (ja) * 2005-03-08 2012-07-04 三菱化学株式会社 GaN系発光ダイオードおよび発光装置
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
CN100392883C (zh) * 2005-06-29 2008-06-04 晶元光电股份有限公司 发光二极管
JP4787561B2 (ja) * 2005-07-29 2011-10-05 昭和電工株式会社 pn接合型発光ダイオード
JP4787562B2 (ja) * 2005-07-29 2011-10-05 昭和電工株式会社 pn接合型発光ダイオード
JP2007109915A (ja) * 2005-10-14 2007-04-26 Stanley Electric Co Ltd 発光ダイオード
US20070131947A1 (en) * 2005-12-13 2007-06-14 Lg Innotek Co., Ltd Light-emitting device
KR100762237B1 (ko) * 2005-12-29 2007-10-01 주식회사 하이닉스반도체 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법
JP2007184411A (ja) 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR100836494B1 (ko) * 2006-12-26 2008-06-09 엘지이노텍 주식회사 반도체 발광소자
JP4770745B2 (ja) * 2007-01-23 2011-09-14 三菱電機株式会社 半導体発光素子
JP5211887B2 (ja) * 2007-07-03 2013-06-12 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP5139005B2 (ja) * 2007-08-22 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
JP5200608B2 (ja) * 2008-03-24 2013-06-05 ソニー株式会社 半導体発光素子及びその製造方法
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
FR2934716B1 (fr) * 2008-07-31 2010-09-10 Commissariat Energie Atomique Diode electroluminescente en materiau semiconducteur et son procede de fabrication
WO2010113238A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8207547B2 (en) 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US8076682B2 (en) * 2009-07-21 2011-12-13 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
TWI405409B (zh) * 2009-08-27 2013-08-11 Novatek Microelectronics Corp 低電壓差動訊號輸出級
KR101081166B1 (ko) * 2009-09-23 2011-11-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2011125301A1 (ja) 2010-04-02 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
CN102598320B (zh) 2010-04-02 2016-01-13 松下知识产权经营株式会社 氮化物类半导体元件
EP2565943A1 (en) 2010-04-28 2013-03-06 Panasonic Corporation Nitride-type semiconductor element and process for production thereof
EP2565942B1 (en) * 2010-04-28 2018-10-24 Panasonic Intellectual Property Management Co., Ltd. Nitride-type semiconductor element
US8723160B2 (en) * 2010-07-28 2014-05-13 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having peripheral electrode frame and method of fabrication
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
KR101941029B1 (ko) 2011-06-30 2019-01-22 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US20130032810A1 (en) 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
JP5321656B2 (ja) * 2011-08-05 2013-10-23 三菱化学株式会社 GaN系発光ダイオードおよび発光装置
US8624482B2 (en) 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8669585B1 (en) 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
US8558247B2 (en) 2011-09-06 2013-10-15 Toshiba Techno Center Inc. GaN LEDs with improved area and method for making the same
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
US8552465B2 (en) 2011-11-09 2013-10-08 Toshiba Techno Center Inc. Method for reducing stress in epitaxial growth
US9306124B2 (en) * 2012-05-17 2016-04-05 Epistar Corporation Light emitting device with reflective electrode
EP3072166B1 (en) 2013-11-19 2021-03-24 Lumileds LLC A solid state light emitting device and its method of manufacturing
US20150263256A1 (en) * 2014-03-14 2015-09-17 Epistar Corporation Light-emitting array
JP6365263B2 (ja) * 2014-11-21 2018-08-01 日亜化学工業株式会社 半導体発光素子の製造方法
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device
EP3528296B1 (en) * 2018-02-16 2020-06-03 Nichia Corporation Light emitting element and light emitting device
US20210074880A1 (en) * 2018-12-18 2021-03-11 Bolb Inc. Light-output-power self-awareness light-emitting device
CN113990992B (zh) * 2021-12-28 2022-04-15 深圳市思坦科技有限公司 微型led芯片制备方法、微型led芯片以及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650337A (en) * 1989-03-14 1997-07-22 Yeda Research And Development Co. Ltd. Monolithic optoelectronic and electronic structures
JPH05335622A (ja) 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JP3360105B2 (ja) * 1994-03-04 2002-12-24 富士通株式会社 半導体装置の製造方法
US6194743B1 (en) * 1997-12-15 2001-02-27 Agilent Technologies, Inc. Nitride semiconductor light emitting device having a silver p-contact
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JPH11220171A (ja) 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP2000216431A (ja) * 1998-11-19 2000-08-04 Sanyo Electric Co Ltd 発光素子
JP2000174339A (ja) 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd GaN系半導体発光素子およびGaN系半導体受光素子
US6570186B1 (en) * 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
JP3520919B2 (ja) * 2001-03-27 2004-04-19 士郎 酒井 窒化物系半導体装置の製造方法
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa

Also Published As

Publication number Publication date
WO2003007390A1 (fr) 2003-01-23
JP3821128B2 (ja) 2006-09-13
EP1406314A4 (en) 2007-09-12
KR100558890B1 (ko) 2006-03-14
US6977395B2 (en) 2005-12-20
EP1406314A1 (en) 2004-04-07
TW558847B (en) 2003-10-21
CN1217425C (zh) 2005-08-31
CN1479948A (zh) 2004-03-03
KR20040007426A (ko) 2004-01-24
EP1406314B1 (en) 2015-08-19
US20040026702A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
JP3821128B2 (ja) 半導体素子
US7405431B2 (en) Light-emitting semiconductor device having an overvoltage protector
JP5713558B2 (ja) Led用低光学損失電極構造体
USRE46058E1 (en) Electrode structures for LEDs with increased active area
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
KR102191933B1 (ko) 다층 구조체에 의해 형성되는 발광 다이 컴포넌트
KR101565122B1 (ko) 열전도성 기판을 갖는 단일칩 반도체 발광소자
JP5377725B1 (ja) 半導体発光素子
JP2006156590A (ja) 発光ダイオード
US8829558B2 (en) Semiconductor light-emitting device
EP1530242B1 (en) Semiconductor light emitting device
JP2000216431A (ja) 発光素子
CN116053381A (zh) 倒装发光二极管及其制备方法
TW201505211A (zh) 發光元件
JP5353809B2 (ja) 半導体発光素子及び発光装置
WO2002071450A2 (en) Led lead for improved light extraction
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR20150062179A (ko) 확장된 반사층을 가진 발광 다이오드
JP2014041999A (ja) 半導体発光素子
CN114883459A (zh) 一种具有高反射电流阻挡层的led芯片及其制备方法
CN116960249A (zh) 发光二极管及发光装置
JP2007173866A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060328

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060328

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3821128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees