KR100762237B1 - 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법 - Google Patents

셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법 Download PDF

Info

Publication number
KR100762237B1
KR100762237B1 KR1020050134284A KR20050134284A KR100762237B1 KR 100762237 B1 KR100762237 B1 KR 100762237B1 KR 1020050134284 A KR1020050134284 A KR 1020050134284A KR 20050134284 A KR20050134284 A KR 20050134284A KR 100762237 B1 KR100762237 B1 KR 100762237B1
Authority
KR
South Korea
Prior art keywords
cell
ion implantation
gate
region
halo ion
Prior art date
Application number
KR1020050134284A
Other languages
English (en)
Other versions
KR20070071101A (ko
Inventor
전윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134284A priority Critical patent/KR100762237B1/ko
Publication of KR20070071101A publication Critical patent/KR20070071101A/ko
Application granted granted Critical
Publication of KR100762237B1 publication Critical patent/KR100762237B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells

Abstract

본 발명의 셀-할로(c-halo) 이온주입을 이용한 스텝게이트(step gate)를 갖는 반도체소자의 제조방법은, 셀영역 및 주변회로영역을 갖는 반도체기판에 소자분리막을 형성하여 활성영역을 한정하는 단계와, 주변회로영역은 덮고 셀영역을 노출시키는 마스크막패턴을 이용하여 셀영역 내에 셀-할로 이온주입을 수행하는 단계와, 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계와, 스텝 프로파일을 갖는 반도체기판 위에 게이트절연막 및 게이트스택용 물질막을 형성하는 단계와, 그리고 게이트절연막 및 게이트스택용 물질막을 패터닝하여 계단형 프로파일에 중첩되는 게이트스택을 형성하는 단계를 포함한다.
셀-할로 이온주입, 스텝게이트

Description

셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법{Method of fabricating the semiconductor device having step gate using cell-halo ion implantation}
도 1 내지 도 6은 본 발명에 따른 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법에 관한 것이다.
최근 반도체소자의 집적도가 증가하면서 소자를 구성하는 트랜지스터의 채널길이도 급격하게 짧아지고 있다. 채널길이가 짧아짐에 따라 숏채널효과(short channel effect)에 의한 여러 가지 문제점들이 대두되고 있으며, 이에 따라 소자의 집적도를 증가시키지 않고 유효채널길이를 증대시키는 기술들이 제안되고 있는데, 일 예로서 스텝게이트 비대칭 리세스 셀 구조가 있다.
한편 디램(DRAM)소자와 같은 반도체 메모리소자의 동작특성을 향상시키기 위하여 셀-할로(cell-halo) 이온주입도 도입되어 널리 사용되고 있다. 셀-할로 이온 주입은, 기판의 스토리지노드 컨택영역은 덮고, 비트라인 컨택영역만을 노출시킨 후에 보론(B)과 같은 반대도전형의 불순물이온을 주입시키는 방법으로서, 소자의 리프레시(refresh) 특성을 향상시키고, 그 외 소자의 각종 동작특성들을 향상시키는 효과를 나타내는 것으로 잘 알려져 있다.
그런데 소자의 집적도가 증가함에 따라 게이트라인 및 그 간격이 작아지고, 그에 따른 어스펙트비(aspect ratio)의 급격한 증가에 따라서, 스토리지노드 컨택영역을 덮고 비트라인 컨택영역만을 노출시키는 포토리소그라피공정이 한계를 나타내고 있다. 즉 스토리지노드 컨택영역에 포토레지스트막을 완전히 채우지 못하고 보이드(void)를 발생시켜서 셀-할로 이온주입시 원하지 않는 영역을 완전히 차단하지 못한다는 문제점이 발생한다. 또한 비트라인 컨택영역에서도 포토레지스트막 잔류물(residue)이 존재하여, 원하는 농도의 이온주입이 이루어지지 않는다는 문제점이 발생한다. 특히 스텝게이트를 갖는 반도체소자의 경우, 스텝 프로파일과 게이트스택 사이의 미스얼라인이 필연적으로 발생하고, 그 결과 셀-할로 이온주입시에도 미스얼라인이 나타나게 되며, 이에 따라 셀 문턱전압이 변동되어 소자의 안정성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는, 소자의 고집적화에 따라 발생하는 셀-할로 이온주입공정의 문제들 및 스텝게이트의 미스얼라인에 따른 문제들이 해결될 수 있도록 하는 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법은, 셀영역 및 주변회로영역을 갖는 반도체기판에 소자분리막을 형성하여 활성영역을 한정하는 단계; 상기 주변회로영역은 덮고 상기 셀영역을 노출시키는 마스크막패턴을 이용하여 상기 셀영역 내에 셀-할로 이온주입을 수행하는 단계; 상기 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계; 상기 스텝 프로파일을 갖는 반도체기판 위에 게이트절연막 및 게이트스택용 물질막을 형성하는 단계; 및 상기 게이트절연막 및 게이트스택용 물질막을 패터닝하여 상기 계단형 프로파일에 중첩되는 게이트스택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 셀-할로 이온주입은 보론이온을 주입하여 수행하는 것이 바람직하다.
이 경우, 상기 보론이온 주입은, 1.0×1013-6.0×1013의 도우즈와 10-25keV의 에너지 조건에서 수행되도록 하는 것이 바람직하다.
상기 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계는, 상기 활성영역 중 스토리지노드 컨택영역에 상기 셀-할로 이온주입에 의해 주입되어 있는 이온이 제거되도록 수행하는 것이 바람직하다.
상기 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계는, 식각되는 깊이가 600-1000Å이 되도록 수행 하는 것이 바람직하다.
상기 게이트스택용 물질막은, 폴리실리콘막, 금속실리사이드막 및 절연성 하드마스크막이 순차적으로 적층되는 구조를 갖는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 6은 본 발명에 따른 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 셀영역 및 주변회로영역을 갖는 반도체기판(100)에 소자분리막(110)을 형성하여 활성영역(101)을 한정한다. 상기 소자분리막(110)은 트랜치 형태의 소자분리막이다.
다음에 도 2를 참조하면, 셀영역은 노출시키고 주변회로영역은 덮은 포토레지스트막패턴(120)을 형성한다. 그리고 이 상태에서, 도면에서 화살표로 나타낸 바와 같이, 셀-할로 이온주입을 수행한다. 셀-할로 이온주입은 보론(B)이온을 주입한다. 이때 주입되는 보론이온의 도우즈(doze)는 대략 1.0×1013-6.0×1013이 되도록 하고, 주입에너지는 대략 10-25keV가 되도록 한다. 바람직하게는 1.0×1013의 도우즈와 15keV의 주입에너지 조건에서 수행한다. 셀-할로 이온주입을 수행하게 되면, 셀영역 내에는 보론이온(130)이 주입된다. 이와 같은 셀-할로 이온주입을 수행한 후에는 상기 포토레지스트막패턴(120)을 제거한다.
다음에 도 3을 참조하면, 셀-할로 이온주입이 이루어진 반도체기판(100) 위에 포토레지스트막패턴(140)을 형성한다. 이 포토레지스트막패턴(140)은 스텝게이트 형성을 위한 스텝 프로파일을 형성하기 위한 것이다. 따라서 상기 포토레지스트막패턴(140)은 활성영역(101) 중에서 비트라인 컨택영역을 덮으면서 스토리지노드 컨택영역을 노출시키는 동시에, 게이트스택과 중첩되어질 영역 중 대략 1/3에 해당하는 영역을 노출시킨다.
다음에 도 4를 참조하면, 상기 포토레지스트막패턴(도 3의 140)을 식각마스크로 한 식각을 수행하여 스텝 프로파일(145)을 형성한다. 이 스텝 프로파일(145)에 의해 비트라인 컨택영역(102)과 스토리지노드 컨택영역(103)이 개략적으로 한정된다. 상기 식각은, 상기 셀-할로 이온주입에 의해 스토리지노드 컨택영역(103) 내에 주입되어 있는 보론이온이 제거되는 깊이, 예컨대 400-1000Å의 깊이만큼 이루어진다. 바람직하게는 대략 600Å의 깊이만큼 이루어지도록 한다. 상기 식각이 이루어진 후에는 포토레지스트막패턴(도 3의 140)을 제거한 후에, 식각에 의한 데미지(damage)를 치유하기 위하여 희생산화막(미도시)을 형성한다. 그리고 상기 희생산화막을, 예컨대 HF 용액을 이용하여 제거한다. 통상적으로 희생산화막은 매우 얇은 두께로 형성하므로, 희생산화막의 제거과정에서의 소자분리막(110)의 손실은 무시해도 될 정도이다.
다음에 도 5를 참조하면, 스텝 프로파일(도 4의 145)이 형성된 반도체기판(100) 전면에 게이트산화막(150)을 형성한다. 게이트산화막(150)은 습식산화 또는 건식산화방법을 사용하여 퍼니스(furnace)에서 대략 800-900℃의 온도에서 대략 20-60Å의 두께로 형성한다. 바람직하게는 대략 800℃의 온도에서 대략 35Å의 두께로 형성한다. 경우에 따라서는 듀얼 산화막 구조로 형성할 수도 있다. 다음에 게이트산화막(150) 위에 게이트스택용 물질막(160')을 형성한다. 게이트스택용 물질막(160')은 폴리실리콘막(161'), 텅스텐실리사이드막(162') 및 절연성 하드마스크막(163')이 순차적으로 적층되는 구조를 갖는다. 상기 폴리실리콘막(161')은 상기 게이트산화막(150)을 형성한 후 시간지연 없이 연속적으로 포스포러스(Ph)가 도핑된 실리콘을 대략 510-550℃의 온도에서 증착함으로써 형성할 수 있다. 이때 폴리실리콘막(161')의 두께는 대략 600-1000Å이 되도록 한다. 바람직하게는 대략 530℃의 온도에서 대략 750Å의 두께로 형성한다. 상기 텅스텐실리사이드막(162')은 대략 800-1300Å의 두께로 형성하되, 바람직하게는 대략 1000Å의 두께로 형성한다.
다음에 도 6을 참조하면, 통상의 스텝게이트용 마스크를 이용한 패터닝을 수행하여 절연성 하드마스크막(도 5의 163'), 텅스텐실리사이드막(162'), 폴리실리콘막(161') 및 게이트산화막(150)을 순차적으로 패터닝한다. 그러면 게이트산화막패턴(152)과, 이 게이트산화막패턴(152) 위에 배치되는 게이트스택(160)이 형성된다. 상기 게이트스택(160)은 폴리실리콘막패턴(161), 텅스텐실리사이드막패턴(162) 및 절연성 하드마스크막패턴(163)이 순차적으로 적층되는 구조를 갖는다.
지금까지 설명한 바와 같이, 본 발명에 따른 셀-할로 이온주입을 이용한 스 텝게이트를 갖는 반도체소자의 제조방법에 의하면, 게이트스택을 형성하기 전에 셀-할로 이온주입을 수행하고, 스텝게이트를 위한 스텝 프로파일 형성을 위한 식각시 스토리지노드 컨택영역내의 셀-할로 이온이 제거되도록 함으로써, 기존의 별도의 마스크막패턴을 이용한 셀-할로 이온주입공정이 불필요하고, 스텝 프로파일과 게이트스택 사이의 미스얼라인에 따른 셀 문턱전압의 변동문제를 근본적으로 해결할 수 있다는 이점이 제공된다. 더욱이 낮은 채널 도우즈로 인하여 매우 낮은 트랜지스터 턴-온 스토리지노드 컨택의 확보가 가능해 매우 작은 데이터입출력시간 특성을 갖는 반도체소자를 제공할 수 있다는 이점도 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (6)

  1. 셀영역 및 주변회로영역을 갖는 반도체기판에 소자분리막을 형성하여 활성영역을 한정하는 단계;
    상기 주변회로영역은 덮고 상기 셀영역을 노출시키는 마스크막패턴을 이용하여 상기 셀영역 내에 셀-할로 이온주입을 수행하는 단계;
    상기 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계;
    상기 스텝 프로파일을 갖는 반도체기판 위에 게이트절연막 및 게이트스택용 물질막을 형성하는 단계; 및
    상기 게이트절연막 및 게이트스택용 물질막을 패터닝하여 상기 계단형 프로파일에 중첩되는 게이트스택을 형성하는 단계를 포함하는 것을 특징으로 하는 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법.
  2. 제1항에 있어서,
    상기 셀-할로 이온주입은 보론이온을 주입하여 수행하는 것을 특징으로 하는 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법.
  3. 제2항에 있어서,
    상기 보론이온 주입은, 1.0×1013-6.0×1013의 도우즈와 10-25keV의 에너지 조건에서 수행되도록 하는 것을 특징으로 하는 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법.
  4. 제1항에 있어서,
    상기 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계는, 상기 활성영역 중 스토리지노드 컨택영역에 상기 셀-할로 이온주입에 의해 주입되어 있는 이온이 제거되도록 수행하는 것을 특징으로 하는 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법.
  5. 제1항에 있어서,
    상기 활성영역 중 비트라인 컨택영역 외의 나머지 영역을 일정 깊이 식각하여 스텝 프로파일을 형성하는 단계는, 식각되는 깊이가 400-1000Å이 되도록 수행하는 것을 특징으로 하는 셀-할로 이온주입을 이용한 스텝게이트를 갖는 반도체소자의 제조방법.
  6. 제1항에 있어서,
    상기 게이트스택용 물질막은, 폴리실리콘막, 금속실리사이드막 및 절연성 하 드마스크막이 순차적으로 적층되는 구조를 갖는 것을 특징으로 하는 셀-할로 이온주입을 이용한 스텝게이틀 갖는 반도체소자의 제조방법.
KR1020050134284A 2005-12-29 2005-12-29 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법 KR100762237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134284A KR100762237B1 (ko) 2005-12-29 2005-12-29 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134284A KR100762237B1 (ko) 2005-12-29 2005-12-29 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070071101A KR20070071101A (ko) 2007-07-04
KR100762237B1 true KR100762237B1 (ko) 2007-10-01

Family

ID=38506294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134284A KR100762237B1 (ko) 2005-12-29 2005-12-29 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100762237B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007426A (ko) * 2001-07-12 2004-01-24 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
KR20050054987A (ko) * 2002-10-04 2005-06-10 푸츠마이스터 아크티엔게젤샤프트 빌딩프레임을 포함하는 이동식 콘크리트 펌프

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007426A (ko) * 2001-07-12 2004-01-24 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
KR20050054987A (ko) * 2002-10-04 2005-06-10 푸츠마이스터 아크티엔게젤샤프트 빌딩프레임을 포함하는 이동식 콘크리트 펌프

Also Published As

Publication number Publication date
KR20070071101A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
JP2008047714A (ja) 半導体装置及びその製造方法
KR20050066871A (ko) 높은 커플링비를 갖는 불휘발성 메모리 소자 및 그 제조방법
JP4283763B2 (ja) スプリットゲート型フラッシュメモリー素子の製造方法
KR20070047572A (ko) 반도체 장치 및 그 형성 방법
KR100762237B1 (ko) 셀-할로 이온주입을 이용한 스텝게이트를 갖는반도체소자의 제조방법
KR100343471B1 (ko) 반도체 소자 제조방법
KR100336784B1 (ko) 반도체소자의 제조방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
JP2007013170A (ja) フラッシュメモリ素子、その駆動方法および製造方法
KR100449256B1 (ko) 디램 메모리 셀의 제조방법
KR100567074B1 (ko) 반도체 소자의 제조방법
KR100719738B1 (ko) 플래쉬 메모리 소자, 그 구동 방법 및 제조 방법
JP2009004480A (ja) 半導体装置の製造方法
KR100995329B1 (ko) 반도체 소자의 제조 방법
KR20070002605A (ko) 반도체 소자의 트랜지스터 형성 방법
KR20070003068A (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR100418090B1 (ko) 반도체 소자의 제조 방법
KR100687849B1 (ko) 반도체 메모리 소자의 제조방법
KR20030001912A (ko) 플래쉬 메모리 셀의 제조 방법
KR20020003722A (ko) 반도체소자의 제조방법
KR20140028907A (ko) 반도체 소자의 제조방법
KR20070025576A (ko) 셀-할로 이온주입을 이용한 리세스 게이트 셀의 제조방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100937666B1 (ko) 반도체 메모리의 제조 방법
KR101024777B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee