CN114883459A - 一种具有高反射电流阻挡层的led芯片及其制备方法 - Google Patents
一种具有高反射电流阻挡层的led芯片及其制备方法 Download PDFInfo
- Publication number
- CN114883459A CN114883459A CN202210521638.4A CN202210521638A CN114883459A CN 114883459 A CN114883459 A CN 114883459A CN 202210521638 A CN202210521638 A CN 202210521638A CN 114883459 A CN114883459 A CN 114883459A
- Authority
- CN
- China
- Prior art keywords
- layer
- current
- reflection
- electrode
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 128
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 264
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 230000007480 spreading Effects 0.000 claims description 30
- 238000003892 spreading Methods 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 4
- 238000002310 reflectometry Methods 0.000 abstract description 15
- 230000000149 penetrating effect Effects 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910004541 SiN Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种具有高反射电流阻挡层的LED芯片及其制备方法，包括P型半导体上设有与其电连接的电流扩展层，N型半导体上设有贯穿多量子阱发光区、P型半导体以及电流扩展层的第一凹槽，第一凹槽内设有与N型半导体电连接的N电极，N电极与N型半导体之间设有第一高反射电流阻挡层，电流扩展层上设有与其电连接的P电极，P电极与电流扩展层之间设有第二高反射电流阻挡层。本发明中的具有高反射电流阻挡层的LED芯片及其制备方法，通过设置高反射率的高反射电流阻挡层，能够将本需穿过电流阻挡层由导电电极反射的光直接反射出去，减少了光线经过电流阻挡层的损耗，有效提升了芯片亮度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种具有高反射电流阻挡层的LED芯片及其制备方法。
背景技术
随着外延生长技术的完善和多量子阱(MQW)结构的发展，高亮度LED的效率成为现在的主流发展趋势，提升光效成为现在的研发的重点。
LED芯片结构一般包括外延、电流阻挡层(CBL)、电流扩展层(TCL)、电极(PAD)、绝缘保护层(PSV)等结构。其中电流阻挡层的作用是垫在电极的正下方，避免大量载流子直接从电极注入到外延，在电极下面复合，辐射的光子被电极吸收、遮挡，造成无效发光；传统的CBL电流阻挡层使用的常为SiO2材料。
现有技术中，LED芯片结构中的电流阻挡层虽然避免了避免大量载流子直接在电极下面复合，造成无效发光，但是还是会有少量的光会从四面八方射向CBL，透过CBL再通过电极反射出来。其中，电流阻挡层使用的SiO2材料具有一定的的吸光效果，同时，目前传统电极的反射率在60％～80％，无法将光最大限度的反射出来，导致LED的发光效率低。
发明内容
基于此，本发明的目的是提供一种具有高反射电流阻挡层的LED芯片及其制备方法，解决背景技术中电流阻挡层具有吸光效果导致LED发光效率低的问题。
本发明提供一种具有高反射电流阻挡层的LED芯片，包括外延片，外延片由下至上依次包括衬底、N型半导体、多量子阱发光区和P型半导体，P型半导体上设有与其电连接的电流扩展层，N型半导体上设有贯穿多量子阱发光区、P型半导体以及电流扩展层的第一凹槽，第一凹槽内设有与N型半导体电连接的N电极，N电极与N型半导体之间设有第一高反射电流阻挡层，电流扩展层上设有与其电连接的P电极，P电极与电流扩展层之间设有第二高反射电流阻挡层。
本发明中的具有高反射电流阻挡层的LED芯片，通过在N电极与N型半导体之间设有第一高反射电流阻挡层，在P电极与电流扩展层之间设有第二高反射电流阻挡层，高反射电流阻挡层具有高反射率，能够将光线直接从高反射电流阻挡层上反射出去，光线再经芯片反射并从高反射电流阻挡层的另一侧反射出去，避免需穿过电流阻挡层后由导电电极反射出去，减少了光线穿过电流阻挡层再由导电电极反射的损耗，从而有效提升了芯片亮度。
进一步的，第一高反射电流阻挡层包括依次层叠于N型半导体上的第一高反射金属层及第一电流阻挡层，第一电流阻挡层完全包覆第一高反射金属层的表面；
第二高反射电流阻挡层包括依次层叠于电流扩展层上的第二高反射金属层及第二电流阻挡层，第二电流阻挡层完全包覆第二高反射金属层的表面。
进一步的，第一高反射金属层和第二高反射金属层均由金属材料Mg、Al及Ag中任一种或多种制成。
进一步的，第一电流阻挡层和第二电流阻挡层均由绝缘材料TiO2、Al2O3、SiO2及SiN中任一种或多种制成。
进一步的，第一凹槽包括设于LED芯片一端的焊盘凹槽以及沿焊盘凹槽向LED芯片另一端延伸的扩展凹槽，N电极包括设于焊盘凹槽中的N焊盘电极以及设于扩展凹槽中的N扩展电极；
设于N扩展电极和N型半导体之间的第一高反射电流阻挡层由多个沿N扩展电极的延伸方向间隔设置的第一间隔部组成，设于第一间隔部上的部分N扩展电极在N型半导体上的投影完全落入相应的第一间隔部在N型半导体上的投影区域内；
设于N焊盘电极和N型半导体之间的第一高反射电流阻挡层在N型半导体上的投影完全落入N焊盘电极在N型半导体上的投影区域内。
进一步的，P电极包括设于LED芯片一端的P焊盘电极以及沿P焊盘电极向LED芯片另一端延伸且对称设于扩展凹槽两侧的两个P扩展电极；
设于每个P扩展电极和电流扩展层之间的第二高反射电流阻挡层由多个沿P扩展电极的延伸方向间隔设置的第二间隔部组成，设于第二间隔部上的部分P扩展电极在电流扩展层上的投影完全落入相应的第二间隔部在电流扩展层上的投影区域内；
设于P焊盘电极和电流扩展层之间的第二高反射电流阻挡层上设有贯穿至电流扩展层的通孔，一部分的P焊盘电极设于通孔内并与电流扩展层电连接，剩下部分的P焊盘电极则设于第二高反射电流阻挡层上，剩下部分的P焊盘电极在电流扩展层上的投影完全落入设于P焊盘电极和电流扩展层之间的第二高反射电流阻挡层在电流扩展层上的投影区域内。
进一步的，每个P扩展电极均包括与P焊盘电极连接的第一弧形部、与第一弧形部连接的笔直部以及与笔直部连接的第二弧形部，第一弧形部与电流扩展层之间未设置第二间隔部，笔直部及第二弧形部与电流扩展层之间均设有第二间隔部。
进一步的，P扩展电极中的第一弧形部沿靠近另一P扩展电极的方向弯曲；
其中，第二弧形部与第一弧形部的弯曲方向相反。
本发明还提供一种具有高反射电流阻挡层的LED芯片的制备方法，方法用于制备权利要求1-8任意一项的具有高反射电流阻挡层的LED芯片，方法包括：
提供一外延片，在外延片上沉积电流扩展层，在电流扩展层上制作MESA掩膜图形，利用MESA掩膜图形进行TCL湿法刻蚀，制作出TCL图形，在外延片上通过干法刻蚀制作MESA图形，并去除掩膜；
在电流扩展层及MESA图形上进行高反射金属层光刻，形成具有高反射金属层图形，并沉积高反射金属，通过揭开-剥离技术去除多余图形，继续在高反射金属层上沉积绝缘材料，去除多余绝缘材料，得到高反射电流阻挡层；
在电流扩展层及高反射电流阻挡层上依次制备P电极、N电极和绝缘保护层。
进一步的，在高反射金属上沉积绝缘材料，去除多余绝缘材料的方法包括：
使用光刻胶进行CBL光刻，形成具有CBL图形的光刻胶层；再采用溅射或蒸发沉积绝缘材料，通过揭开-剥离技术去除多余绝缘材料。
附图说明
图1为本发明实施例中具有高反射电流阻挡层的LED芯片的左侧结构剖面示意图；
图2为本发明实施例中具有高反射电流阻挡层的LED芯片的右侧结构剖面示意图；
图3为本发明实施例中具有高反射电流阻挡层的LED芯片中光线反射路径示意图；
图4为本发明实施例中高反射电流阻挡层在不同波长下的反射率示意图；
图5为本发明实施例中具有高反射电流阻挡层的LED芯片的俯视示意图；
图6为本发明实施例中具有高反射电流阻挡层的LED芯片的凹槽示意图；
图7为图5中A部放大图；
图8为图5中B部放大图；
图9为图5中C部放大图；
图10为本发明第二实施例中的制备方法流程图。
主要元件符号说明：
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
本实施例中提供一种具有高反射电流阻挡层的LED芯片，如图1和图2所示，具有高反射电流阻挡层的LED芯片包括外延片，外延片由下至上依次包括衬底100、P型半导体112、多量子阱发光区111和P型半导体112。外延片上设有贯穿多量子阱发光区111和P型半导体112的第一凹槽150，第一凹槽150内设有与N型半导体110电连接的N电极140，在P型半导体112上设有电流扩展层113，电流扩展层113具有导电性，其材料为ITO或IZO透明导电材料。电流扩展层113上设有与其电连接的P电极130。
在N电极140及刻蚀露出的N型半导体110之间设有第一高反射电流阻挡层300，在P电极130与电流扩展层113之间设有第二高反射电流阻挡层400，第一高反射电流阻挡层300由依次层叠在N型半导体110上的第一高反射金属层310和第一电流阻挡层320组成。第二高反射电流阻挡层400由依次层叠在电流扩展层113上的第二高反射金属层410和第二电流阻挡层420组成。
第一高反射电流阻挡层300具有高反射率，其中第一高反射金属层310和第二高反射金属层410均由金属材料Mg、Al及Ag中任一种或多种制成，如图4所示为本实施例中的高反射电流阻挡层与传统技术方案的电流阻挡层的反射率对比图，在不同波长光线下高反射电流阻挡层可达到90％左右的反射率，相对于传统技术方案中的电流阻挡层能够有效提升，能够将射向高反射电流阻挡层的大部分光线反射出去。电流阻挡层为绝缘材料，绝缘材料由TiO2、Al2O3、SiO2、SiN中至少一种材料组成。
P电极130和N电极140分别与P型半导体112及N半导体层接触，形成电性连接，且P电极130和N电极140的投影与高反射电流阻挡层的投影不完全重合，使得芯片能够电性连接后发光。最后，在P电极130和N电极140上的接触孔117之外的结构层上全部覆盖一层绝缘保护层116，以保护整个LED芯片的结构。
其中P电极130和N电极140为叠层材料或单层材料，叠层材料和单层材料均由Cr、Au、Pt、Ni、Ti或Cr、Au、Pt、Ni、Ti组成的合金中至少一种组成。绝缘保护层116由绝缘材料TiO2、Al2O3、SiO2、SiN中的至少一种组成。
如图5所示，LED芯片两端分别设有连接N电极140和P电极130的第一焊盘160和第二焊盘170，如图6所示，其中LED芯片中间刻蚀出第一凹槽150，第一凹槽150内设有N电极140和第一焊盘160，第一凹槽150外的上下两侧分别设有P电极130。第一凹槽150包括设于LED芯片一端的焊盘凹槽151以及沿焊盘凹槽151向LED芯片另一端延伸的扩展凹槽152，N电极140包括设于焊盘凹槽151中的N焊盘电极141以及设于扩展凹槽152中的N扩展电极142；P电极130包括设于LED芯片一端的且靠近第二焊盘170的P焊盘电极131以及沿P焊盘电极131向LED芯片另一端的第一焊盘160方向延伸且对称设于扩展凹槽152两侧的两个P扩展电极132。
其中两个P扩展电极132均包括与P焊盘电极131连接的第一弧形部、与第一弧形部连接的笔直部以及与笔直部连接的第二弧形部。第一弧形部沿靠近另一P扩展电极132的方向弯曲，第二弧形部与第一弧形部的弯曲方向相反，沿着远离P扩展电极132的方向弯曲。
笔直部及第二弧形部与电流扩展层113之间均设有多个第二间隔部，第一弧形部与电流扩展层113之间未设置第二间隔部。
如图8所示，设于N扩展电极142和N型半导体110之间的第一高反射电流阻挡层300由多个沿N扩展电极142的延伸方向间隔设置的第一间隔部组成，设于第一间隔部上的部分N扩展电极142在N型半导体110上的投影完全落入相应的第一间隔部在N型半导体110上的投影区域内。
如图7所示，设于N焊盘电极141和N型半导体110之间的第一高反射电流阻挡层300在N型半导体110上的投影完全落入N焊盘电极141在N型半导体110上的投影区域内。
如图8所示，设于每个P扩展电极132和电流扩展层113之间的第二高反射电流阻挡层400由多个沿P扩展电极132的延伸方向间隔设置的第二间隔部组成，设于第二间隔部上的部分P扩展电极132在电流扩展层113上的投影完全落入相应的第二间隔部在电流扩展层113上的投影区域内。
如图2和图9所示，设于P焊盘电极131和电流扩展层113之间的第二高反射电流阻挡层400上设有贯穿至电流扩展层113的通孔，部分P焊盘电极131设于通孔内并与电流扩展层113电连接，剩下部分的P焊盘电极131则设于第二高反射电流阻挡层400上，剩下部分的P焊盘电极131在电流扩展层113上的投影完全落入设于P焊盘电极131和电流扩展层113之间的第二高反射电流阻挡层400在电流扩展层113上的投影区域内。
如图3所示，LED芯片使用时，光线沿着箭头所示方向反射传播，芯片发出的光线将向上发射至高反射电流阻挡层，光线在高反射电流阻挡层上因高反射电流阻挡层的高反射率而反射回去，反射后的光线穿过外延片及衬底100，接触到衬底100下方的反射层DBR200，进一步在反射层DBR200上进行反射，并从高反射电流阻挡层的另一侧射出；或者，光线在高反射电流阻挡层上因高反射电流阻挡层的高反射率而反射回去，接触到衬底100下方的反射层DBR200，进一步在反射层DBR200上进行反射，从外延片的另一侧发射出去，从而减少电流阻挡层吸收光线，增加出光效率，提升了芯片亮度。本实施例中的LED芯片，与传统技术方案对比，芯片亮度能够有效提升1％-2％。
综上，本发明上述实施例当中的具有高反射电流阻挡层的LED芯片，通过在N电极与N型半导体之间设有第一高反射电流阻挡层，在P电极与电流扩展层之间设有第二高反射电流阻挡层，高反射电流阻挡层具有高反射率，能够将光线直接从高反射电流阻挡层上反射出去，光线再经芯片反射并从高反射电流阻挡层的另一侧反射出去，避免需穿过电流阻挡层后由导电电极反射出去，减少了光线穿过电流阻挡层再由导电电极反射的损耗，从而有效提升了芯片亮度。
实施例二
如图10所示，本实施例提供一种高反射电流阻挡层的LED芯片的制备方法，用于制备实施例一的具有高反射电流阻挡层的LED芯片，包括以下步骤S01-S06：
S01、在外延片上沉积电流扩展层113。
如图1和图2所示，外延片包括依次设于衬底100上的P型半导体112、多量子阱发光区111和P型半导体112，对外延片进行刻蚀，直至刻蚀露出N型半导体110，在P型半导体112上沉积电流扩展层113。电流扩展层113可以是ITO、IZO等透明导电材料。
S02、在电流扩展层113上进行MESA掩膜图形制作，再利用MESA掩膜图形进行电流扩展层113湿法刻蚀，制作出电流扩展层113图形。
S03、通过干法刻蚀，在外延片上刻蚀制作MESA图形，然后去除掩膜，得到位于N型半导体110上的第一凹槽150。
将电流扩展层113作为第一道工序，既可以和刻蚀第一凹槽150合为一道黄光，节约成本，还可避免在电流阻挡层之后制作电流扩展层113需要退火导致的高反射金属膜层异常，引起反射率下降。
S04、在电流扩展层113的上方使用光刻胶进行高反射金属层光刻，形成具有高反射金属层图形的光刻胶层。
采用溅射或蒸发在高反射金属层图形上沉积高反射金属，高反射金属材料为Mg、Al、Ag或其他高反射材料的金属，再进行揭开-剥离(lift-off)进行剥离，剥离去除多余的部分，得到位于N型半导体110上的第一高反射金属层310和位于电流扩展层113上的第二高反射金属。
在第一高反射金属层310和第二高反射金属层410上继续沉积绝缘材料，绝缘材料由TiO2、Al2O3、SiO2、SiN中至少一种材料组成。再进行揭开-剥离(lift-off)进行剥离，剥离去除多余的部分，分别得到第一电流阻挡层320和第二电流阻挡层420，由第一高反射金属层310和第一电流阻挡层320组成最终得到第一高反射电流阻挡层300，第二高反射金属层410和第二电流阻挡层420组成最终得到第二高反射电流阻挡层400。
制作电流阻挡层可以先使用光刻胶进行CBL光刻，形成具有CBL图形的光刻胶层；再采用溅射或蒸发沉积绝缘材料，后进行揭开-剥离(lift-off)剥离，去除多余的部分，剩余的图形即为所需的电流阻挡层。
制作电流阻挡层也可以采用先镀膜绝缘材料，再使用光刻胶进行CBL光刻，形成具有CBL图形的光刻胶层；以该具有CBL图形的光刻胶层为掩模进行刻蚀，去除多余的部分，即得到电流阻挡层。
根据上述步骤制作的高反射电流阻挡层，如图4所示，具有90％以上的反射率，能够反射大部分光线。
S05、在高反射电流阻挡层以及外延片上使用光刻胶进行PAD光刻，形成具有PAD图形的光刻胶层；采用溅射或蒸发沉积电极金属，再进行lift-off剥离，去除多余的部分，得到P电极130、N电极140结构。P电极130和N电极140分别与P型半导体112和N型半导体110接触并电性连接。
P电极130和N电极140为叠层材料或单层材料，叠层材料以及单层材料均包括Cr、Au、Pt、Ni、Ti或Cr、Au、Pt、Ni、Ti的合金。
S06、制作绝缘保护层116。
使用光刻胶在P电极130和N电极140的之外的结构进行PSV光刻，形成具有PSV图形的光刻胶层；以该具有PSV图形的光刻胶层为掩模进行ICP刻蚀，刻蚀到P电极130和N电极140层；去除PSV光刻后的光刻胶，即得到绝缘保护层116PSV。本实施例中PSV层所使用的材料可为SiO2、Al2O3。上述PSV层覆盖到除P电极130和N电极140上的接触孔117以外的全部区域，对外延片起到绝缘保护作用。
如图3所示，光线沿着箭头所示方向反射传播，芯片发出的光线将向上发射至高反射电流阻挡层，光线在高反射电流阻挡层上因高反射电流阻挡层的高反射率而反射回去，反射后的光线穿过外延片及衬底100，接触到衬底100下方的反射层DBR200，进一步在反射层DBR200上进行反射，并从高反射电流阻挡层的另一侧射出；或者，光线在高反射电流阻挡层上因高反射电流阻挡层的高反射率而反射回去，从外延片的另一侧发射出去，从而减少电流阻挡层吸收光线，增加出光效率，提升了芯片亮度。
综上，本发明上述实施例当中的具有高反射电流阻挡层的LED芯片的制备方法，通过在N电极与N型半导体之间设有第一高反射电流阻挡层，在P电极与电流扩展层之间设有第二高反射电流阻挡层，高反射电流阻挡层具有高反射率，能够将光线直接从高反射电流阻挡层上反射出去，光线再经芯片反射并从高反射电流阻挡层的另一侧反射出去，避免需穿过电流阻挡层后由导电电极反射出去，减少了光线穿过电流阻挡层再由导电电极反射的损耗，从而有效提升了芯片亮度。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种具有高反射电流阻挡层的LED芯片，包括外延片，所述外延片由下至上依次包括衬底、N型半导体、多量子阱发光区和P型半导体，其特征在于，所述P型半导体上设有与其电连接的电流扩展层，所述N型半导体上设有贯穿多量子阱发光区、P型半导体以及电流扩展层的第一凹槽，所述第一凹槽内设有与N型半导体电连接的N电极，所述N电极与N型半导体之间设有第一高反射电流阻挡层，所述电流扩展层上设有与其电连接的P电极，所述P电极与电流扩展层之间设有第二高反射电流阻挡层。
2.根据权利要求1所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述第一高反射电流阻挡层包括依次层叠于所述N型半导体上的第一高反射金属层及第一电流阻挡层，所述第一电流阻挡层完全包覆所述第一高反射金属层的表面；
所述第二高反射电流阻挡层包括依次层叠于所述电流扩展层上的第二高反射金属层及第二电流阻挡层，所述第二电流阻挡层完全包覆所述第二高反射金属层的表面。
3.根据权利要求2所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述第一高反射金属层和第二高反射金属层均由金属材料Mg、Al及Ag中任一种或多种制成。
4.根据权利要求2所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述第一电流阻挡层和第二电流阻挡层均由绝缘材料TiO2、Al2O3、SiO2及SiN中任一种或多种制成。
5.根据权利要求1～4任一所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述第一凹槽包括设于所述LED芯片一端的焊盘凹槽以及沿所述焊盘凹槽向所述LED芯片另一端延伸的扩展凹槽，所述N电极包括设于所述焊盘凹槽中的N焊盘电极以及设于所述扩展凹槽中的N扩展电极；
设于所述N扩展电极和N型半导体之间的第一高反射电流阻挡层由多个沿所述N扩展电极的延伸方向间隔设置的第一间隔部组成，设于所述第一间隔部上的部分N扩展电极在N型半导体上的投影完全落入相应的第一间隔部在N型半导体上的投影区域内；
设于所述N焊盘电极和N型半导体之间的第一高反射电流阻挡层在所述N型半导体上的投影完全落入所述N焊盘电极在所述N型半导体上的投影区域内。
6.根据权利要求5所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述P电极包括设于所述LED芯片一端的P焊盘电极以及沿所述P焊盘电极向所述LED芯片另一端延伸且对称设于所述扩展凹槽两侧的两个P扩展电极；
设于每个所述P扩展电极和电流扩展层之间的第二高反射电流阻挡层由多个沿所述P扩展电极的延伸方向间隔设置的第二间隔部组成，设于所述第二间隔部上的部分P扩展电极在电流扩展层上的投影完全落入相应的第二间隔部在电流扩展层上的投影区域内；
设于所述P焊盘电极和电流扩展层之间的第二高反射电流阻挡层上设有贯穿至电流扩展层的通孔，一部分的P焊盘电极设于所述通孔内并与所述电流扩展层电连接，剩下部分的P焊盘电极则设于第二高反射电流阻挡层上，剩下部分的P焊盘电极在电流扩展层上的投影完全落入所述设于所述P焊盘电极和电流扩展层之间的第二高反射电流阻挡层在电流扩展层上的投影区域内。
7.根据权利要求6所述的具有高反射电流阻挡层的LED芯片，其特征在于，每个所述P扩展电极均包括与所述P焊盘电极连接的第一弧形部、与所述第一弧形部连接的笔直部以及与所述笔直部连接的第二弧形部，所述第一弧形部与所述电流扩展层之间未设置第二间隔部，所述笔直部及第二弧形部与所述电流扩展层之间均设有第二间隔部。
8.根据权利要求7所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述P扩展电极中的第一弧形部沿靠近另一所述P扩展电极的方向弯曲；
其中，所述第二弧形部与第一弧形部的弯曲方向相反。
9.一种具有高反射电流阻挡层的LED芯片的制备方法，其特征在于，所述方法用于制备权利要求1-8任意一项所述的具有高反射电流阻挡层的LED芯片，所述方法包括：
提供一外延片，在所述外延片上沉积电流扩展层，在所述电流扩展层上制作MESA掩膜图形，利用MESA掩膜图形进行TCL湿法刻蚀，制作出TCL图形，在所述外延片上通过干法刻蚀制作MESA图形，并去除掩膜；
在所述电流扩展层及所述MESA图形上进行高反射金属层光刻，形成具有高反射金属层图形，并沉积高反射金属，通过揭开-剥离技术去除多余图形，继续在所述高反射金属层上沉积绝缘材料，去除多余绝缘材料，得到高反射电流阻挡层；
在所述电流扩展层及所述高反射电流阻挡层上依次制备P电极、N电极和绝缘保护层。
10.根据权利要求9所述的具有高反射电流阻挡层的LED芯片，其特征在于，所述在所述高反射金属上沉积绝缘材料，去除多余绝缘材料的方法包括：
使用光刻胶进行CBL光刻，形成具有CBL图形的光刻胶层；再采用溅射或蒸发沉积绝缘材料，通过揭开-剥离技术去除多余绝缘材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210521638.4A CN114883459A (zh) | 2022-05-13 | 2022-05-13 | 一种具有高反射电流阻挡层的led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210521638.4A CN114883459A (zh) | 2022-05-13 | 2022-05-13 | 一种具有高反射电流阻挡层的led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114883459A true CN114883459A (zh) | 2022-08-09 |
Family
ID=82675774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210521638.4A Pending CN114883459A (zh) | 2022-05-13 | 2022-05-13 | 一种具有高反射电流阻挡层的led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114883459A (zh) |
-
2022
- 2022-05-13 CN CN202210521638.4A patent/CN114883459A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111446336B (zh) | 发光二极管 | |
| US10950757B2 (en) | Flip chip type light emitting diode chip | |
| US20110049472A1 (en) | Light emitting diode | |
| TWI472062B (zh) | 半導體發光裝置及其製造方法 | |
| US20140299905A1 (en) | Light emitting diode with improved luminous efficiency | |
| TWI720026B (zh) | 發光元件 | |
| US20230268466A1 (en) | Light emitting diode device | |
| CN111433921B (zh) | 一种发光二极管 | |
| KR20150139194A (ko) | 발광 다이오드 및 그 제조 방법 | |
| EP3404726B1 (en) | Ultraviolet light-emitting device | |
| JP5377725B1 (ja) | 半導体発光素子 | |
| KR101725783B1 (ko) | 광추출효율 향상을 위한 전극을 구비한 발광 다이오드 소자 | |
| KR102562063B1 (ko) | 발광 다이오드 | |
| CN114824026A (zh) | 发光二极管芯片及发光装置 | |
| CN116053381A (zh) | 倒装发光二极管及其制备方法 | |
| CN111509099A (zh) | 发光二极管 | |
| WO2014192226A1 (ja) | 発光素子 | |
| KR20120002130A (ko) | 플립칩형 발광 소자 및 그 제조 방법 | |
| CN117650212A (zh) | 一种发光二极管及发光装置 | |
| KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
| KR20080079844A (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
| JP2006120927A (ja) | 発光ダイオード及びその製造方法 | |
| KR102441153B1 (ko) | 발광 소자 | |
| CN114883459A (zh) | 一种具有高反射电流阻挡层的led芯片及其制备方法 | |
| WO2016152397A1 (ja) | 窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |