JPWO2002045414A1 - イメージセンサの出力補正装置 - Google Patents

イメージセンサの出力補正装置 Download PDF

Info

Publication number
JPWO2002045414A1
JPWO2002045414A1 JP2002546423A JP2002546423A JPWO2002045414A1 JP WO2002045414 A1 JPWO2002045414 A1 JP WO2002045414A1 JP 2002546423 A JP2002546423 A JP 2002546423A JP 2002546423 A JP2002546423 A JP 2002546423A JP WO2002045414 A1 JPWO2002045414 A1 JP WO2002045414A1
Authority
JP
Japan
Prior art keywords
correction
output
signal
temperature
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002546423A
Other languages
English (en)
Other versions
JP3882128B2 (ja
Inventor
古川　誠
篠塚　典之
栗田　次郎
武部　克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Publication of JPWO2002045414A1 publication Critical patent/JPWO2002045414A1/ja
Application granted granted Critical
Publication of JP3882128B2 publication Critical patent/JP3882128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

センサ電流が多いときには対数応答特性をもって、センサ電流が少ないときには非対数応答特性をもって画信号を出力する光センサ回路を画素単位に用いたイメージセンサにあって、そのイメージセンサから出力する各画素の画信号をオフセット補正したうえで、そのオフセットされた画信号がそのときの出力の不揃いの状態に応じて、対数応答領域または非対数応答領域にあるときにはそのまま画信号を出力し、そのオフセットされた画信号が非対数応答領域または対数応答領域にあるときにはゲイン補正して出力するような手段を設けることにより、イメージセンサにおける各画素の画信号の出力状態に応じた最適な出力補正を行わせることができる。

Description

技術分野
本発明は、ＭＯＳ型イメージセンサにおける各画素の出力のバラツキを補正するイメージセンサの出力補正装置に関する。
背景技術
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、第１図に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、画信号読出し信号Ｖｓのパルスタイミングでもって画信号を出力するトランジスタＱ３とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。そして、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を放電させて初期化させることにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
このような光センサ回路にあっては、第３図に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すがセンサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
このような入射光量に応じて光電変換素子に流れるセンサ電流をＭＯＳ型のトランジスタを用いて弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を用いたイメージセンサでは、光電変換素子の入射光量が少なくなると残像が生じてしまういう問題がある。
また、このようなＭＯＳ型のイメージセンサでは、各画素における光センサ回路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因して、画信号の出力特性が不揃いなものになっている。
また、従来、入射光に応じてフォトダイオードに流れるセンサ電流をＭＯＳ型トランジスタにより弱反転状態で対数特性を有するセンサ電圧に変換して出力するようにした光センサ回路を画素単位に用いたイメージセンサにあって、そのセンサ出力が、第２７図に示すように、温度によって変動するため、温度センサによってイメージセンサの温度を検出して、その検出値にもとづいて温度によって変動するセンサ出力の温度補正を行わせるようにしたものが開発されている（特開２０００−１７５１０８号公報参照）。
第４１図は、イメージセンサ７から出力されるセンサ信号ＡＩＳｉｇを、温度センサ２１２よって検出したイメージセンサ７の温度信号ＡＴｅｍｐに応じてデジタル処理によって温度補正するようにしたときの従来の構成を示している。
その構成によれば、制御回路ＩＣＯＮの制御下でイメージセンサ７から出力される各画素のセンサ信号ＡＩＳｉｇがＡＤ変換器ＬＡＤＣにおいてデジタル信号ＤＩＳｉｇに変換されてデジタル温度補正回路ＤＣＡＬに与えられる。また、イメージセンサ７内に設けられた温度センサ１２から温度信号ＡＴｅｍｐがＡＤ変換器ＴＡＤＣにおいてデジタル信号ＤＴｅｍｐに変換される。そして、そのデジタル化された温度信号ＤＴｅｍｐがルックアップテーブルＬＵＴに与えられ、そこで予め設定されている温度に対するオフセット補正値の特性のテーブルから現在検出されている温度に応じたオフセット補正値ＤｔｅｍｐＯＦＳが読み出されてデジタル温度補正回路ＤＣＡＬに与えられる。そして、デジタル温度補正回路ＤＣＡＬにおいて、デジタル化されたセンサ信号ＤＩＳｉｇから所定のオフセット補正値ＤｔｅｍｐＯＦＳを加，減する演算処理が行われ、それにより温度補正されたデジタル化されたセンサ信号ＯＩＳｉｇが得られるようになっている。
このように、イメージセンサから出力されるセンサ信号の温度補正をデジタル処理によって行わせるに際して、各画素のセンサ信号および温度センサの検出信号をそれぞれＡＤ変換器によってデジタル信号に変換する必要があるが、温度によるセンサ信号の変動幅が大きく、その温度によるセンサ信号の変動に見合うようにＡＤ変換器の入力レンジを広く設定する必要があり、ＡＤ変換器の入力レンジが充分に活用できないという問題がある。
また、イメージセンサから出力されるセンサ信号の温度補正を演算処理によって行わせるようにするのでは、複雑な構成による補正回路を必要としている。
発明の開示
本発明は、光信号を検出して電気信号に変換する光電変換素子の寄生容量の充放電を行わせるＭＯＳ型トランジスタのゲート電圧をオーバフロードレインとして機能させるためのレベルに固定して、光電変換素子のセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を画素単位に用いたイメージセンサにあって、各画素の画信号を読み出すに先がけて、前記ＭＯＳ型トランジスタのドレイン電圧を所定時間だけ定常値よりも低く設定して、光電変換素子の寄生容量に蓄積された電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光の光量に応じた電圧信号が得られるようにして、入射光量が少ない場合でも残像を生ずることがないような手段を講ずるようにしている。
そして、本発明では、そのようなイメージセンサにあって、各画素における画信号の出力特性の不揃いを是正するべく、出力レベルのバラツキによるオフセット補正および感度のバラツキによるゲイン補正を行わせるに際して、そのときの画信号の出力状態に応じた最適な補正を行わせるべく、各画素の画信号をオフセット補正したうえで、出力の不揃いの状態に応じて、そのオフセットされた画信号が対数応答領域または非対数応答領域にあるときにはそのまま画信号を出力し、そのオフセットされた画信号が非対数応答領域または対数応答領域にあるときにはゲイン補正して出力するような手段を講ずるようにしている。
その際、特に本発明では、各画素の出力特性のバラツキおよび温度特性のバラツキを適正に補正できるようにするべく、各画素の温度特性のバラツキによるオフセット補正を行ったのち、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしている。
または、特に本発明では、各画素の出力特性のバラツキおよび温度特性のバラツキを適正に補正できるようにするべく、各画素の出力特性のバラツキによるオフセット補正を行ったのち、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の出力特性のバラツキによるゲイン補正を行わせるようにしている。
また、本発明によるイメージセンサの出力補正装置にあっては、センサ信号の温度補正をデジタル処理によって行わせるに際して、イメージセンサからのセンサ出力をデジタル信号に変換するＡＤ変換器の入力レンジを狭く設定して、入力レンジを充分に活用できるようにするとともに、高精度な温度補正を行わせるべく、先にアナログ演算処理によってセンサ信号の温度補正を行わせたうえで、そのアナログ演算処理によって変動が抑制されたセンサ信号をＡＤ変換器によってデジタル信号に変換させて、先のアナログ演算処理によっては補正できない非直線的な部分の温度補正をデジタル演算処理によって行わせるようにしている。
また、本発明では、各画素の画信号を読み出すようにしたイメージセンサ本体および各画素の出力特性のバラツキを補正するための周辺回路を一体的にコンパクトに構成するべく、マトリクス構成による各画素の画信号を読み出すようにしたイメージセンサ本体、各画素の出力のバラツキの補正値が記憶されているメモリおよび出力補正の演算処理を行う演算回路を同一のチップまたは回路基板上に実装するようにしている。
また、本発明では、イメージセンサ本体およびその周辺回路を一体的にコンパクトに構成するべく、各画素の画信号を読み出すようにしたイメージセンサ本体が実装されたチップが収納されるパッケージの内部に、前記メモリおよび演算回路を設けるようにしている。
また、本発明によるイメージセンサの出力補正装置にあっては、何ら補正回路を用いた演算処理によることなく、イメージセンサから出力されるセンサ信号の温度補正を行わせるべく、画素単位に用いられるＭＯＳ型の光センサ回路の出力側に基準抵抗を介してバイアス電圧を印加してセンサ信号を読み出すようにしたうえで、温度センサによるイメージセンサの検出温度に応じてそのバイアス電圧の値を可変に調整する手段を設けて、そのバイアス電圧を調整することによってセンサ信号の温度による変化分のオフセット補正を行わせるようにしている。
発明を実施するための最良の形態
本発明に係るイメージセンサは、基本的に、前述した第１図に示す光センサ回路を画素単位に用いている。
その光センサ回路では、フォトダイオードＰＤに充分な光量をもって入射光Ｌｓが当たっているときには、トランジスタＱ１には充分なセンサ電流が流れることになり、そのトランジスタＱ１の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
しかし、フォトダイオードＰＤの入射光Ｌｓの光量が少なくなってトランジスタＱ１に流れるセンサ電流が小さくなると、トランジスタＱ１はそれに流れる電流が１桁小さくなるとその抵抗値が１桁大きくなるように動作するように設定されていることから、トランジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Ｌｓの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
したがって、フォトダイオードＰＤの入射光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信号Ｖｐｄの飽和時間が長くなるため、第３４図に示すような画信号読出し信号Ｖｓのパルスタイミングで画信号Ｖｏの読み出しを行うと、当初ほど大きなレベルの出力が残像となってあらわれる。なお、第３４図中、Ｖｐｄ′は増幅用のトランジスタＱ２によって反転増幅された電圧信号を示している。
このような光センサ回路にあって、本発明では、画信号Ｖｏの読出しに先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光量に応じた電圧信号が得られるようにして、入射光Ｌｓの光量が少ない場合でも残像を生ずることがないようにしている。
第２図は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｍｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このようなものにあって、初期化時にトランジスタＱ１のドレイン電圧ＶＤがローレベルＬに切り換えられると、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がトランジスタＱ１のしきい値よりも大きければトランジスタＱ１が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧ＶＤと同じになり（ｎ−ＭＯＳトランジスタではソース電圧＝ドレイン電圧となる）、フォトダイオードＰＤの接合容量Ｃが放電状態になる。
第４図は、初期化時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。
そして、ｔｍ時間の経過後にそのドレイン電圧ＶＤが定常のハイレベルＨに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧ＶＤよりも低くなって、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がしきい値よりも大きければＭＯＳトランジスタＱ１が低抵抗状態になり、フォトダイオードＰＤの接合容量Ｃが充電状態になる。
第５図は、光信号検出時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。
このように光信号の検出に先がけてフォトダイオードＰＤの接合容量Ｃを放電させて初期化したのちにその寄生容量Ｃを充電させるようにすると、その初期化のタイミングから一定時間経過した時点での出力電圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射光Ｌｓの光量に応じた値となる。すなわち、初期化後には入射光Ｌｓの光景の変化に追随した一定の時定数による放電特性が得られるようになる。
その際、長時間放置すればドレイン電圧ＶＤからトランジスタＱ１を通して供給される電流とフォトダイオードＰＤを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。
したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Ｌｓの光量に応じた残像のない画信号Ｖｏを得ることができるようになる。
第６図は、光センサ回路にあって、入射光Ｌｓの強弱に応じた電圧信号Ｖｐｄの立上りの差の特性を示している。
第７図は、１／３０ｓｅｃのタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄの増幅信号の特性を示している。これによれば、１／３０ｓｅｃごとに得られる信号特性はフォトダイオードＰＤへの入射光Ｌｓの光量に応じたセンサ電流に即したものとなり、残像の影響がないことがわかる。
第８図は、フォトダイオードＰＤへの入射光Ｌｓの光量を変化させたときの画信号Ｖｏの出力特性を示している。これによれば、フォトダイオードＰＤのセンサ電流が１Ｅ−１３Ａ以上では完全に対数出力特性となっていることがわかる。また、センサ電流が１Ｅ−１３Ａ以下の領域では対数特性から外れるものの、残像のない出力が得られることがわかる。
また、トランジスタＱ１のドレイン電圧ＶＤを低下させるときのローレベルＬの値を調整すると、完全にトランジスタＱ１を低抵抗状態にできるまで電圧を下げれば第８図中（ａ）で示すような出力特性が得られる。しかし、その制御電圧ＶＤをゲート電圧ＶＧと同一になるように設定すると、第８図中（ｂ）で示すような通常の対数出力特性が得られることになる。
したがって、第８図中（ａ）で示す出力特性の場合には、残像はないが、光量が少ないときに感度が小さくなる。第８図中（ｂ）で示す対数出力特性の場合には、光量が少ないときでも感度は大きいが、残像が顕著になる。すなわち、感度と残像との間にはトレードオフの関係が成立する。
したがって、第８図中（ａ）で示す出力特性と第８図中（ｂ）で示す対数出力特性との中間の領域に出力特性がくるようにトランジスタＱ１のドレイン電圧ＶＤを調整することにより、残像を問題にしない用途では感度を優先するような設定とし、残像が問題となる用途では残像をなくすことを優先とするような設定とすることができるようになる。実際には、用途に応じて問題にならない残像の程度に応じてドレイン電圧ＶＤを調整して、感度を可能な限り大きく設定するようにすることが考えられる。
本発明では、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画信号の時系列的な読出し走査を行わせるようにしたイメージセンサにあって、各画信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることができるように構築している。
第９図は、そのときのイメージセンサの一構成例を示している。
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によってスイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって各画信号Ｖｏが時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイン電圧ＶＤ用電源である。
そして、このようなイメージセンサにあって、本発明では、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のドレイン電圧ＶＤを所定のタイミングをもって定常時のハイレベルＨおよび初期化時のローレベルＬに切り換える電圧切換回路５を設けるようにしている。
このように構成された本発明によるイメージセンサの動作について、第１０図に示す各部信号のタイムチャートとともに、以下説明をする。
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４の画信号Ｖｏが順次読み出される。
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４の画信号Ｖｏが順次読み出される。
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４の画信号Ｖｏが順次読み出される。
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおける画信号の読出しにそなえる。
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおける画信号の読出しにそなえる。
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレベルＬに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおける画信号の読出しにそなえる。
なお、ここでは画素列選択信号ＬＳＸ（Ｘ＝１〜４）がＴ１期間後にローレベルＬに立ち下がった時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号ＬＳＸがローレベルＬ状態にある画素列選択の休止期間Ｔ４中であればよい。
以上のような各部信号の発生のタイミングは、図示しないＥＣＵの制御下で画素列選択回路１、画素選択回路２および電圧切換回路５の駆動を行わせることによって決定されるようになっている。
このように、各画信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
しかして、本発明によれば、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサを実現できるようになる。
以上のように構成されたイメージセンサにあって、本発明では、光センサ回路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因する各画素における画信号の出力特性の不揃いを是正するべく、出力レベルのバラツキによるオフセット補正および感度のバラツキによるゲイン補正を行わせるに際して、そのときの画信号の出力状態に応じた最適な補正を行わせるべく、各画素の画信号をオフセット補正したうえで、そのオフセットされた画信号が対数応答領域にあるときにはそのまま画信号を出力し、そのオフセットされた画信号が非対数応答領域にあるときにはゲイン補正して出力するような手段を講ずるようにしている。
第１１図は、各画素における光センサ回路の構成上からくる出力特性のバラツキによるオフセット補正およびゲイン補正を行わせるための基本的な構成を示している。
それは、イメージセンサ（第９図に示す構成によるもの）７および各画素の画信号を時系列的に読み出すための駆動制御を行うＥＣＵ８と、イメージセンサ７から時系列的に出力する画信号Ｖｏをデジタル信号に変換するＡＤ変換器９と、予め各画素の特性に応じたオフセット補正値ＯＦＳおよびゲイン補正のための乗数ＭＬＴが設定されており、ＥＣＵ８から与えられる画信号読出し時における画素のアドレス（Ｘ，Ｙ）の信号ＡＤＤＲＥＳＳに応じて所定のオフセット補正値ＯＦＳおよび乗数ＭＬＴを読み出すメモリ１０と、そのメモリ１０から読み出されたオフセット補正値ＯＦＳおよび乗数ＭＬＴにもとづいてデジタル信号に変換された画信号ＤＳのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路１１とによって構成されている。
第１３図は、３つの画素の構成上からくる各画信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値Ｈに応じたセンサ電流の値Ｉｍは各画素の画信号Ａ，Ｂ，Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
本発明では、基本的に、このような対数応答領域ＷＢにおける各画信号の出力特性の傾きがほぼ同一で、非対数応答領域ＷＡにおける各画信号の出力特性の形状がそれぞれ異なる場合におけるイメージセンサの出力補正を行わせるものである。各画素のパラメータとして、それぞれの各画信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
第１２図は、出力補正回路１１における処理のフローを示している。
メモリ１０には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１１１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換された画信号ＤＳのオフセット補正を行わせると、第１４図に示すように、各画素の画信号Ａ，Ｂ，Ｃにおける対数応答領域ＷＢの特性が一致するようになる。
次に、そのオフセット補正された画信号ＤＳ１にもとづき、ゲイン補正部１１２において、しきい値Ｈ以下の非対数応答領域ＷＡに対してゲイン補正のための乗算処理を行う。
具体的には、オフセット補正された画信号ＤＳ１がしきい値Ｈ以下であるか否かを判断して、しきい値Ｈ以下であれば、すなわち画信号ＤＳ１が非対数応答領域ＷＡにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ−（Ｈ−画信号ＤＳ１）×乗数
なる演算を行って、その演算結果を出力補正されたデジタル画信号ＤＳ２として出力する。
このような各画素の画信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、第１５図に示すように、非対数応答領域ＷＡの特性が一致するようになる。
また、その際、オフセット補正された画信号ＤＳ１がしきい値Ｈよりも大きければ、すなわち画信号ＤＳ１が対数応答領域ＷＢにあれば、そのままオフセット補正された画信号ＤＳ１を出力補正されたデジタル画信号ＤＳ２として出力する。
第１６図は、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行わせるための基本的な構成を示している。
それは、イメージセンサ７およびその雰囲気温度を検出する内蔵の温度センサ１２と、イメージセンサ７から各画素の画信号Ｖｏを時系列的に読み出すとともに、温度センサ１２による温度検出信号ＴＳを所定のタイミングで読み出すための制御を行うＥＣＵ８と、イメージセンサ７から時系列的に出力する画信号Ｖｏをデジタル信号に変換するＡＤ変換器９と、温度センサ１２からの温度検出信号ＴＳをデジタル信号に変換するＡＤ変換器１３と、予め各画素の温度特性に応じたオフセット補正値Ｔ−ＯＦＳおよびゲイン補正のための乗数Ｔ−ＭＬＴが設定されており、デジタル変換された温度検出信号ＤＴＳに応じて所定のオフセット補正値Ｔ−ＯＦＳおよび乗数Ｔ−ＭＬＴを読み出すメモリ１４と、そのメモリ１４から読み出されたオフセット補正値Ｔ−ＯＦＳおよび乗数Ｔ−ＭＬＴにもとづいてデジタル信号に変換された画信号ＤＳのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路１５とによって構成されている。
第１８図は、温度ＴＡ，ＴＢ，ＴＣに応じた各画信号の出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値ＴＨに応じたセンサ電流の値Ｉｔｍは温度ＴＡ，ＴＢ，ＴＣに応じた各画信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
本発明では、基本的に、このような対数応答領域ＷＢにおける各画信号の出力特性の傾きがほぼ同一で、非対数応答領域ＷＡにおける各画信号の出力特性の形状がそれぞれ異なる場合におけるイメージセンサの出力補正を行わせるようにするものである。各画素のパラメータとして、温度ＴＡ，ＴＢ，ＴＣに応じた各画信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
第１７図は、出力補正回路１５における処理のフローを示している。
メモリ１４には、センサ電流がＩｔｍの値のときに画素出力がＴＨとなるようなオフセット補正値Ｔ−ＯＦＳが設定されている。そして、オフセット補正部１５１において、そのオフセット補正値Ｔ−ＯＦＳを用いた加減算処理をなすことによって各画素の各デジタル信号に変換された画信号ＤＳのオフセット補正を行わせると、第１９図に示すように、温度ＴＡ，ＴＢ，ＴＣに応じた各画信号の対数応答領域ＷＢの特性が一致するようになる。
次に、そのオフセット補正された画信号ＤＳ１′にもとづき、ゲイン補正部１５２において、しきい値ＴＨ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
具体的には、オフセット補正された画信号ＤＳ１′がしきい値ＴＨ以下か否かを判断して、しきい値ＴＨ以下であれば、メモリ１４から読み出されたゲイン補正のための所定の乗数Ｔ−ＭＬＴを用いて、
出力←ＴＨ−（ＴＨ−画信号ＤＳ１）×乗数
なる演算を行って、その演算結果を出力補正されたデジタル画信号ＤＳ２′として出力する。
このような温度ＴＡ，ＴＢ，ＴＣに応じた各画信号のゲイン補正が行われた結果、第２０図に示すように、非対数応答領域ＷＡの特性が一致するようになる。
また、その際、オフセット補正された画信号ＤＳ１′がしきい値ＴＨよりも大きければ、そのままオフセット補正された画信号ＤＳ１′を出力補正されたデジタル画信号ＤＳ２′として出力する。
本発明によるイメージセンサの補正装置は、イメージセンサにおける各画素の構成上からくる出力特性のバラツキおよび各画素の温度特性のバラツキの両方の影響が抑制された画信号が得られるように、以上説明した各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正と、温度特性のバラツキのオフセット補正およびゲイン補正とを行わせるようにしたものである。
その場合、各画素の構成上からくる出力特性のバラツキと温度特性のバラツキとの両方の影響を受けた画信号の補正を行わせるに際して、例えば、先に第１２図に示す処理によって各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正をなしたうえで、続けて第１７図に示す処理によって温度特性のバラツキのオフセット補正およびゲイン補正を行わせるようにすると、温度による変化分を適正化することなく画信号の補正が行われてしまうことになる。
すなわち、第２１図に示すように、各画素の構成上からくる出力特性のバラツキのオフセット補正とゲイン補正をＨレベルを境として行わせるに際して、図中点線で示すように、温度による画信号のオフセットがない場合には問題ないが、図中実線で示すように、温度による画信号のオフセットがある場合にはＨレベルが固定のために補正の切換点がａからａ′点に移行してしまい、正規とは異なった補正が行われてしまう。ここでは、温度変化によって出力特性が下方向にシフトした例を示しており、Ｈレベルが非対数応答領域ＷＡと対数応答領域ＷＢとの境目から上方にずれてしまっている。
このような問題を解決するため、特に本発明にあっては、各画素の構成上からくる出力特性のバラツキを補正するに先立って、Ｈレベルを非対数応答領域ＷＡと対数応答領域ＷＢとの境目に合せるために、温度特性のバラツキによるオフセット補正を行わせるようにしている。
同様の問題は、先に温度特性のバラツキの補正を行わせてから、あとで各画素の構成上からくる出力特性のバラツキを補正する場合にも生ずることになる。したがって、この場合には、温度特性のバラツキを補正するに先立って、ＴＨレベルを非対数応答領域ＷＡと対数応答領域ＷＢとの境目に合せるために、各画素の構成上からくる出力特性のバラツキによるオフセット補正を行わせるようにしている。
第２２図は、温度特性のバラツキのオフセット補正を行ったのち、各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、１６は第１２図に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、１７は第１７図に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
この場合には、イメージセンサ７から出力されてデジタル化された画信号ＤＳが温度特性のバラツキの補正を行う処理ブロック１７側のオフセット補正部１５１に与えられ、そこで画信号ＤＳの温度特性のバラツキのオフセット補正が行われることによって、出力特性のバラツキの補正を行わせる際のＨレベルの合せ込みが行われる。そして、そのオフセット補正された画信号ＤＳ１１が処理ブロック１６に与えられて、そこで出力特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック１６においてオフセット補正およびゲイン補正された画信号ＤＳ１２が処理ブロック１７側のゲイン補正部１５２に与えられて、そこで温度特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされた画信号ＤＳ１３が得られることになる。
第２３図は、各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、１６は第１２図に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、１７は第１７図に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
この場合は、イメージセンサ７から出力されてデジタル化された画信号ＤＳが出力特性のバラツキの補正を行う処理ブロック１６側のオフセット補正部１１１に与えられ、そこで画信号ＤＳの出力特性のバラツキのオフセット補正が行われることによって、温度特性のバラツキの補正を行わせる際のＴＨレベルの合せ込みが行われる。そして、そのオフセット補正された画信号ＤＳ２１が処理ブロック１７に与えられて、そこで温度特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック１７においてオフセット補正およびゲイン補正された画信号ＤＳ２２が処理ブロック１６側のゲイン補正部１１２に与えられて、そこで出力特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされた画信号ＤＳ２３が得られることになる。
第２５図は、３つの画素の構成上からくる各画信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の他の例を示している。ここで、画素出力のしきい値Ｈに応じたセンサ電流の値Ｉｍは各画素の画信号Ａ，Ｂ，Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
本発明では、基本的に、このような非対数応答領域ＷＡにおける各画信号の出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける各画信号の出力特性の傾きがそれぞれ異なる場合におけるイメージセンサの出力補正を行わせるものである。各画素のパラメータとして、それぞれの各画信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
第２４図は、出力補正回路１１における処理のフローを示している。
メモリ１０には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１１１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換された画信号ＤＳのオフセット補正を行わせると、第２６図に示すように、各画素の画信号Ａ，Ｂ，Ｃにおける非対数応答領域ＷＡの特性が一致するようになる。
次に、そのオフセット補正された画信号ＤＳ１にもとづき、ゲイン補正部１１２において、しきい値Ｈ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
具体的には、オフセット補正された画信号ＤＳ１がしきい値Ｈ以上であるか否かを判断して、しきい値Ｈ以上であれば、すなわち画信号ＤＳ１が対数応答領域ＷＢにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ＋（画信号ＤＳ１−Ｈ）×乗数
なる演算を行って、その演算結果を出力補正されたデジタル画信号ＤＳ２として出力する。
このような各画素の画信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、第２７図に示すように、対数応答領域ＷＢの特性が一致するようになる。
また、その際、オフセット補正された画信号ＤＳ１がしきい値Ｈよりも小さければ、すなわち画信号ＤＳ１が非対数応答領域ＷＡにあれば、そのままオフセット補正された画信号ＤＳ１を出力補正されたデジタル画信号ＤＳ２として出力する。
第２９図は、温度ＴＡ，ＴＢ，ＴＣに応じた各画信号の出力特性のバラツキ状態の他の例を示している。ここで、画素出力のしきい値ＴＨに応じたセンサ電流の値Ｉｔｍは温度ＴＡ，ＴＢ，ＴＣに応じた各画信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
本発明では、基本的に、このような非対数応答領域ＷＡにおける各画信号の出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける各画信号の出力特性の傾きがそれぞれ異なる場合におけるイメージセンサの出力補正を行わせるようにするものである。各画素のパラメータとして、それぞれの温度ＴＡ，ＴＢ，ＴＣに応じた各画信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
第２８図は、出力補正回路１５における処理のフローを示している。
メモリ１４には、センサ電流がＩｔｍの値のときに画素出力がＴＨとなるようなオフセット補正値Ｔ−ＯＦＳが設定されている。そして、オフセット補正部１５１において、そのオフセット補正値Ｔ−ＯＦＳを用いた加減算処理をなすことによって各画素の各デジタル信号に変換された画信号ＤＳのオフセット補正を行わせると、第３０図に示すように、温度ＴＡ，ＴＢ，ＴＣに応じた各画信号の非対数応答領域ＷＡの特性が一致するようになる。
次に、そのオフセット補正された画信号ＤＳ１′にもとづき、ゲイン補正部１５２において、しきい値ＴＨ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
具体的には、オフセット補正された画信号ＤＳ１′がしきい値ＴＨ以上か否かを判断して、しきい値ＴＨ以上であれば、メモリ１４から読み出されたゲイン補正のための所定の乗数Ｔ−ＭＬＴを用いて、
出力←ＴＨ＋（画信号ＤＳ１−ＴＨ）×乗数
なる演算を行って、その演算結果を出力補正されたデジタル画信号ＤＳ２′として出力する。
このような各画素の温度ＴＡ，ＴＢ，ＴＣに応じた各画信号のゲイン補正が行われた結果、第３１図に示すように、対数応答領域ＷＢの特性が一致するようになる。
また、その際、オフセット補正された画信号ＤＳ１′がしきい値ＴＨよりも小さければ、そのままオフセット補正された画信号ＤＳ１′を出力補正されたデジタル画信号ＤＳ２′として出力する。
本発明によるイメージセンサの補正装置は、イメージセンサにおける各画素の構成上からくる出力特性のバラツキおよび各画素の温度特性のバラツキの両方の影響が抑制された画信号が得られるように、以上説明した各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正と、温度特性のバラツキのオフセット補正およびゲイン補正とを行わせるようにしたものである。
その場合、各画素の構成上からくる出力特性のバラツキと温度特性のバラツキとの両方の影響を受けた画信号の補正を行わせるに際して、例えば、先に第２４図に示す処理によって各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正をなしたうえで、続けて第２８図に示す処理によって温度特性のバラツキのオフセット補正およびゲイン補正を行わせるようにすると、温度による変化分を適正化することなく画信号の補正が行われてしまうことになる。
すなわち、第２１図に示すように、各画素の構成上からくる出力特性のバラツキのオフセット補正とゲイン補正をＨレベルを境として行わせるに際して、図中点線で示すように、温度による画信号のオフセットがない場合には問題ないが、図中実線で示すように、温度による画信号のオフセットがある場合にはＨレベルが固定のために補正の切換点がａからａ′点に移行してしまい、正規とは異なった補正が行われてしまう。ここでは、温度変化によって出力特性が下方向にシフトした例を示しており、Ｈレベルが非対数応答領域ＷＡと対数応答領域ＷＢとの境目から上方にずれてしまっている。
このような問題を解決するため、特に本発明にあっては、各画素の構成上からくる出力特性のバラツキを補正するに先立って、Ｈレベルを非対数応答領域ＷＡと対数応答領域ＷＢとの境目に合せるために、温度特性のバラツキによるオフセット補正を行わせるようにしている。
同様の問題は、先に温度特性のバラツキの補正を行わせてから、あとで各画素の構成上からくる出力特性のバラツキを補正する場合にも生ずることになる。したがって、この場合には、温度特性のバラツキを補正するに先立って、ＴＨレベルを非対数応答領域ＷＡと対数応答領域ＷＢとの境目に合せるために、各画素の構成上からくる出力特性のバラツキによるオフセット補正を行わせるようにしている。
第３２図は、温度特性のバラツキのオフセット補正を行ったのち、各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、１６は第２４図に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、１７は第２８図に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
この場合には、イメージセンサ７から出力されてデジタル化された画信号ＤＳが温度特性のバラツキの補正を行う処理ブロック１７側のオフセット補正部１５１に与えられ、そこで画信号ＤＳの温度特性のバラツキのオフセット補正が行われることによって、出力特性のバラツキの補正を行わせる際のＨレベルの合せ込みが行われる。そして、そのオフセット補正された画信号ＤＳ１１が処理ブロック１６に与えられて、そこで出力特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック１６においてオフセット補正およびゲイン補正された画信号ＤＳ１２が処理ブロック１７側のゲイン補正部１５２に与えられて、そこで温度特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされた画信号ＤＳ１３が得られることになる。
第３３図は、各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、１６は第２４図に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、１７は第２８図に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
この場合は、イメージセンサ７から出力されてデジタル化された画信号ＤＳが出力特性のバラツキの補正を行う処理ブロック１６側のオフセット補正部１１１に与えられ、そこで画信号ＤＳの出力特性のバラツキのオフセット補正が行われることによって、温度特性のバラツキの補正を行わせる際のＴＨレベルの合せ込みが行われる。そして、そのオフセット補正された画信号ＤＳ２１が処理ブロック１７に与えられて、そこで温度特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック１７においてオフセット補正およびゲイン補正された画信号ＤＳ２２が処理ブロック１６側のゲイン補正部１１２に与えられて、そこで出力特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされた画信号ＤＳ２３が得られることになる。
また、第３５図は、本発明によるイメージセンサの出力補正装置の他の実施例を示している。
ここでは、制御回路ＩＣＯＮの制御下でイメージセンサ１から読み出されるセンサ信号ＡＩＳｉｇおよびイメージセンサ１内に設けられた温度センサ２からの温度信号ＡＴｅｍｐにもとづいて、アナログ演算処理によってセンサ信号ＡＩＳｉｇの温度補正を行うアナログ温度補正回路ＡＣＡＬと、そのアナログ演算処理によって温度補正されたセンサ信号ＣＡＩＳｉｇをデジタル信号に変換するＡＤ変換器ＩＡＤＣと、温度センサ２からの温度信号ＡＴｅｍｐをデジタル信号に変換するＡＤ変換器ＴＡＤＣと、予め温度に応じたオフセット補正値がテーブル設定されており、ＡＤ変換された温度信号ＤＴｅｍｐに応じた所定のオフセット補正値ＤＴｅｍｐＯＦＳを読み出すルックアップテーブルＬＵＴと、その読み出されたオフセット捕正値ＤＴｅｍｐＯＦＳを用いて、ＡＤ変換されたセンサ信号ＣＤＩＳｉｇの温度補正を行って、その温度補正されたデジタル化されたセンサ信号ＯＩＳｉｇを出力するデジタル温度補正回路ＤＣＡＬとによって構成されている。
アナログ温度補正回路ＡＣＡＬにおける演算処理としては、ＡＩＳｉｇ＋α・ＡＴｅｍｐによって行われる。ここで、αは予め設定された補正係数である。
第３７図はイメージセンサ１から出力されるセンサ信号ＡＩＳｉｇの温度に対する変化特性を示している。
第３８図は、そのアナログ演算処理によって温度補正されたセンサ信号ＣＡＩＳｉｇの温度に対する変化特性を示している。
デジタル温度補正回路ＤＣＡＬにおける演算処理としては、デジタル化されたセンサ信号ＣＤＩＳｉｇから所定のオフセット補正値ＤｔｅｍｐＯＦＳを加，減する演算処理が行われる。
第３９図は、そのデジタル演算処理によってオフセット補正されたときのセンサ信号ＯＩＳｉｇの温度に対する変化特性を示している。
しかして、本発明によれば、先にアナログ演算処理によってセンサ信号ＡＩＳｉｇの温度補正を行わせたうえで、そのアナログ演算処理によって変動が抑制されたセンサ信号ＣＡＩＳｉｇをＡＤ変換器ＩＡＤＣによってデジタル信号に変換させるようにしているので、そのＡＤ変換器ＩＡＤＣの入力レンジを狭く設定して、入力レンジを充分に活用することができるようになる。
また、本発明によれば、先のアナログ演算処理によっては補正できない非直線的な部分については、後のデジタル演算処理によって補正することができ、イメージセンサ１から出力されるセンサ信号ＡＩＳｉｇの温度補正を精度良く行わせることができるようになる。
第３６図は、本発明によるイメージセンサの出力補正装置のさらに他の実施例を示している。
ここでは、特に、ルックアップテーブルＬＵＴに予め温度に応じたオフセット補正値およびゲイン補正のための乗数がテーブル設定されており、ＡＤ変換された温度信号ＤＴｅｍｐに応じた所定のオフセット補正値ＤＴｅｍｐＯＦＳおよびゲイン補正のための乗数値ＤＴｅｍｐＭＬＴが読み出されて、デジタル温度補正回路ＤＣＡＬに与えられる。そして、そのデジタル温度補正回路ＤＣＡＬにおいで、オフセット補正演算部ＯＦＣＡＬによるセンサ信号ＣＤＩＳｉｇのオフセット補正およびゲイン補正演算部ＭＬＴＣＡＬによるゲイン補正のためのデジタル演算処理が順次行われるようになっている。
第４０図は、デジタル温度補正回路ＤＣＡＬにおいてオフセット補正およびゲイン補正されたときのセンサ信号ＯＩＳｉｇの温度に対する変化特性を示している。
第４２図は、イメージセンサにおける各画素の出力補正を行わせるようにしたときの他の構成例を示している。それは、第１１図に示すように、各画素の画信号Ｖｏが時系列的に順次読み出されるイメージセンサ本体７の出力側に１つの出力補正回路１１を設ける代わりに、イメージセンサ本体７′における各１ライン分の画素の画信号Ｖｏを読み出す各信号線に、それぞれ出力補正回路１１−１，１１−２，１１−３，１１−４を設けるようにしている。
ここでは、イメージセンサ本体７′として、第９図に示す構成の場合のように、各画素の初期化を行わせる電圧切換回路５を設けていない。また、ここでは、メモリ１０にアナログメモリを用いるとともに、各出力補正回路１１−１〜１１−４にアナログ演算回路を用いた場合の構成を示している。その場合、例えば、メモリ１０にデジタルメモリを、また各出力補正回路１１−１〜１１−４にデジタル演算回路を用いる場合には、その各出力補正回路１１−１〜１１−４の入力側にそれぞれＡＤ変換器を設ける必要がある。
本発明では、マトリクス構成による各画素の画信号を読み出すようにしたイメージセンサ本体をシリコンチップ上に実装させるとともに、その同一のチップ上に各画素の出力特性のバラツキを補正する周辺回路を一体的に実装させることにより、コンパクト化を図るようにしている。
具体的には、例えば、第４３図に示すように、シリコンチップ１６上に、第１１図の構成におけるイメージセンサ本体７、ＡＤ変換器９、メモリ１０および出力補正回路１１をそれぞれ実装する。または、第４４図に示すように、シリコンチップ１６上に、第１６図の構成における温度センサ１２が内蔵されたイメージセンサ本体７、ＡＤ変換器９、ＡＤ変換器１３、メモリ１４および出力補正回路１５をそれぞれ実装する。あるいはまた、第４５図に示すように、シリコンチップ１６上に、第４２図の構成における出力補正回路１１−１〜１１−４が内蔵されたイメージセンサ本体７′およびメモリ１０をそれぞれ実装する。
同一のシリコンチップ上にイメージセンサ本体および各画素の出力特性のバラツキを補正する周辺回路を一体的に実装させるに際して、そのチップの同一面にイメージセンサ本体および周辺回路を実装させる。または、そのチップの一面にイメージセンサ本体を、その他面に周辺回路を実装させるようにすれば、チップサイズを小さくすることが可能になる。
シリコンチップを用いる代わりに回路基板を用いて、同一の回路基板上にイメージセンサ本体および各画素の出力特性のバラツキを補正する周辺回路を一体的に実装させるようにすることも可能である。
また、第４６図に示すように、例えば、イメージセンサ本体７が実装されたシリコンチップ１６が収納されるパッケージ１７の内部に、周辺回路であるＡＤ変換器９、メモリ１０および出力補正回路１１を一体的に組み込むようにする。
その際、ＡＤ変換器９、メモリ１０および出力補正回路１１が形成された回路基板１８をパッケージ１７内に設ける。その設置としては、シリコンチップ１６に並べて回路基板１８を設けるか、あるいはまた、シリコンチップ１６に重ねて回路基板１８を設けるようにする。
第４７図は、イメージセンサに用いられる１画素分の光センサ回路の構成例を示している。
ここでは、特に、光センサ回路におけるトランジスタＱ３の出力側に、基準抵抗Ｒｒｅｆを介してバイアス電圧Ｖｒｅｆを印加して、センサ信号を電圧値としてとり出す出力回路が設けられている。
このような光センサ回路では、温度によってその出力特性が第４８図に示すように変化するものになっている。図中、ａで示す特性は温度が所定の基準値になっているときの出力特性であり、温度がその基準値よりも低いときには出力特性がｂで示すように上方に変動し、温度がその基準値よりも高いときには出力待性がｃで示すように下方に変動することになる。
したがって、このような光センサ回路を画素単位としてマトリクス状に複数配設したイメージセンサから時系列的に順次出力される各画素のセンサ信号を、そのときのイメージセンサの雰囲気温度による基準値からの変動分をオフセットするべく、温度補正する必要がある。
本発明は、このような点を考慮したうえで、光センサ回路の出力側に設けられる出力回路におけるバイアス電圧Ｖｒｅｆの値を変化させることによってセンサ信号を適宜オフセットさせることができる点に着目して、温度センサによってイメージセンサの温度を検出して、その検出温度に応じてバイアス電圧Ｖｒｅｆの値を可変に調整する手段を設けるようにしたものである。
第４９図は、バイアス電圧Ｖｒｅｆをパラメータとして１〜１０Ｖまで変化させたときの光センサ回路におけるＶｐｄ電圧に対するセンサ出力の特性を示している。
この特性から、Ｖｐｄ電圧がΔＶだけ変化したときのセンサ出力の変化分ΔＶｏは一定であることがわかる。したがって、バイアス電圧Ｖｒｅｆを変化させることによって、センサ出力の温度による変化分をキャンセルすることができるようになる。
第５０図は、本発明によるイメージセンサの出力補正装置の他の実施例を示している。
それは、イメージセンサ７の雰囲気温度を温度センサ１２によって検出して、その温度センサ１２からの温度検出信号ＡＴｅｍｐを可変電源装置２０が読み込んで、そのときの検出温度に応じてイメージセンサ７の出力回路におけるバイアス電圧Ｖｒｅｆの電圧値を可変に調整するようにしている。
その可変電源装置２０は、イメージセンサ７の温度が基準値から外れたときのセンサ出力の変動分をオフセットできるように、温度に応じて電圧値を切り換えて出力させることができるようになっており、温度センサ１２からの温度検出信号ＡＴｅｍｐに応じて所定の電圧値によるバイアス電圧Ｖｒｅｆをイメージセンサ１に供給するようになっている。
また、ここでは、コントローラＩＣＯＮの制御下においてイメージセンサ７から時系列的に読み出される各画素のセンサ信号ＡＩＳｉｇをデジタル信号に変換するＡＤ変換器ＩＡＤＣと、温度センサ１２からの温度検出信号ＡＴｅｍｐをデジタル信号に変換するＡＤ変換器ＴＡＤＣと、予め温度に応じたオフセット補正値がテーブル設定されており、ＡＤ変換された温度信号ＤＴｅｍｐに応じた所定のオフセット補正値ＤＴｅｍｐＯＦＳを読み出すルックアップテーブルＬＵＴと、その読み出されたオフセット補正値ＤＴｅｍｐＯＦＳを用いて、ＡＤ変換されたセンサ信号ＣＤＩＳｉｇの温度補正を行って、その温度補正されたデジタル化されたセンサ信号ＯＩＳｉｇを出力するデジタル温度補正回路ＤＣＡＬとを設けるようにしている。
第５１図はイメージセンサ１から出力されるセンサ信号ＡＩＳｉｇの温度に対する変化特性を示している。
デジタル温度補正回路ＤＣＡＬにおける演算処理としては、デジタル化されたセンサ信号ＣＤＩＳｉｇから所定のオフセット補正値ＤｔｅｍｐＯＦＳを加，減する演算処理が行われる。
第５２図は、そのデジタル演算処理によってオフセット補正されたときのセンサ信号ＯＩＳｉｇの温度に対する変化特性を示している。
しかして、本発明によれば、先にイメージセンサ１の出力回路におけるバイアス電圧Ｖｒｅｆの値を温度センサ２からの温度検出信号ＡＴｅｍｐに応じて適宜調整することによってセンサ信号ＡＩＳｉｇの温度補正を行わせたうえで、その温度による変動分が抑制されたセンサ信号ＡＩＳｉｇをＡＤ変換器ＩＡＤＣによってデジタル信号に変換させるようにしているので、そのＡＤ変換器ＩＡＤＣの入力レンジを狭く設定して、入力レンジを充分に活用することができるようになる。
そして、本発明によれば、先のバイアス電圧Ｖｒｅｆを調整することによっては補正できない非直線的な部分については、後のデジタル演算処理によって補正することができ、イメージセンサ１から出力されるセンサ信号ＡＩＳｉｇの温度補正を精度良く行わせることができるようになる。
第５３図は、本発明によるイメージセンサの出力補正装置の他の実施例を示している。
ここでは、特に、ルックアップテーブルＬＵＴに予め温度に応じたオフセット補正値およびゲイン補正のための乗数がテーブル設定されており、ＡＤ変換された温度信号ＤＴｅｍｐに応じた所定のオフセット補正値ＤＴｅｍｐＯＦＳおよびゲイン補正のための乗数値ＤＴｅｍｐＭＬＴが読み出されて、デジタル温度補正回路ＤＣＡＬに与えられる。そして、そのデジタル温度補正回路ＤＣＡＬにおいて、オフセット補正演算部ＯＦＣＡＬによるセンサ信号ＣＤＩＳｉｇのオフセット補正およびゲイン補正演算部ＭＬＴＣＡＬによるゲイン補正のためのデジタル演算処理が順次行われるようになっている。
第５４図は、デジタル温度補正回路ＤＣＡＬにおいてオフセット補正およびゲイン補正されたときのセンサ信号ＯＩＳｉｇの温度に対する変化特性を示している。
しかして、デジタル温度補正回路ＤＣＡＬにおいてセンサ信号ＣＤＩＳｉｇのオフセット補正およびゲイン補正が行われることによって、先のオフセット補正だけでは図７に示すように明時の出力が傾きを有しているのが、第５４図に示すようにフラットな特性になるように補正されることになる。
産業上の利用可能性
本発明によるイメージセンサの出力補正装置は、センサ電流が多いときには対数応答特性をもって、入射光量が少ないときには非対数応答特性をもって画信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにあって、そのイメージセンサから出力する各画素の画信号をオフセット補正したうえで、そのオフセットされた画信号がそのときの出力の不揃いの状態に応じて、対数応答領域または非対数応答領域にあるときにはそのまま画信号を出力し、そのオフセットされた画信号が非対数応答領域または対数応答領域にあるときにはゲイン補正して出力するようにしたもので、画信号の出力状態に応じた最適な補正を行わせることができ、各画素の構成上からくる出力特性のバラツキや温度特性のバラツキの影響が抑制された特性の揃った画信号が得られるようになる。
そして、本発明によれば、イメージセンサから出力される画信号の補正を行わせるに際して、先に温度特性のバラツキのオフセット補正を行ったのち、各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしているので、各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行わせるに際して、温度特性のバラツキの影響を受けることなく、その補正を適正に行わせることができるようになる。
また、本発明によれば、イメージセンサから出力される画信号の補正を行わせるに際して、先に各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしているので、温度特性のバラツキのオフセット補正およびゲイン補正を行わせるに際して、各画素の構成上からくる出力特性のバラツキの影響を受けることなく、その補正を適正に行わせることができるようになる。
また、本発明によるイメージセンサの出力補正装置にあっては、温度によって出力特性が変化するセンサ信号の温度補正をデジタル処理によって行わせるに際して、先にアナログ演算処理によってセンサ信号の温度補正を行わせたうえで、そのアナログ演算処理によって変動が抑制されたセンサ信号をＡＤ変換器によってデジタル信号に変換させて、先のアナログ演算処理によっては補正できない非直線的な部分の温度補正をデジタル演算処理によって行わせるようにしているため、イメージセンサから出力するセンサ信号をデジタル信号に変換するＡＤ変換器の入力レンジを狭く設定して入力レンジを充分に活用できるとともに、高精度な温度補正を行わせることができるようになる。
また、本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をＭＯＳ型トランジスタにより弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を画素単位としてマトリクス状に配設したイメージセンサにおいて、メモリに予め記憶されている各画素の出力特性のバラツキの補正値を読み出して、演算回路によってそのメモリから読み出された補正値を用いて各対応する画素の出力補正のための演算処理を行う手段を設けるようにしているので、各画素における画信号の出力特性のバラツキの影響が抑制された良好な画信号を得ることができるようになる。
そして、特に本発明によれば、マトリクス構成による各画素の画信号を読み出すようにしたイメージセンサ本体、前記メモリおよび演算回路を同一のチップまたは回路基板上に実装するようにし、または各画素の画信号を読み出すようにしたイメージセンサ本体が実装されたチップが収納されるパッケージの内部に、前記メモリおよび演算回路を設けるようにしているので、各画素の画信号を読み出すようにしたイメージセンサ本体および各画素の出力特性のバラツキを補正するための周辺回路を一体的にコンパクトに構成することができるようになる。
また、本発明によるイメージセンサの出力補正装置にあっては、画素単位に用いられるＭＯＳ型の光センサ回路の出力側に基準抵抗を介してバイアス電圧を印加してセンサ信号を読み出すようにしたうえで、温度センサによるイメージセンサの検出温度に応じてそのバイアス電圧の値を可変に調整する手段を設けて、そのバイアス電圧を調整することによってセンサ信号の温度による変化分のオフセット補正を行わせるようにしたもので、何ら補正回路を用いた演算処理によることなく、イメージセンサから出力されるセンサ信号の温度補正を行わせることができるようになる。
そして、本発明によれば、温度によって出力特性が変化するセンサ信号の温度補正をデジタル処理によって行わせるに際して、先にイメージセンサの検出温度に応じてそのバイアス電圧の値を可変に調整することによってセンサ信号の温度補正を行わせたうえで、その補正によって温度による変動が抑制されたセンサ信号をＡＤ変換器によってデジタル信号に変換させて、先のバイアス電圧の調整によっては補正できない非直線的な部分の温度補正をデジタル演算処理によって行わせるようにしているため、イメージセンサから出力するセンサ信号をデジタル信号に変換するＡＤ変換器の入力レンジを狭く設定して入力レンジを充分に活用できるとともに、高精度な温度補正を行わせることができるようになる。
【図面の簡単な説明】
第１図は、本発明によるイメージセンサに用いられる１画素分の光センサ回路を示す電気回路図である。
第２図は、その光センサ回路における各部信号のタイムチャートである。
第３図は、その光センサ回路のセンサ電流に対する画信号の出力特性を示す図である。
第４図は、光センサ回路の初期化時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示す図である。
第５図は、光センサ回路の光信号検出時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を摸擬的に示す図である。
第６図は、光センサ回路における入射光Ｌｓの強弱に応じた電圧信号Ｖｐｄの立上りの差を示す特性図である。
第７図は、光センサ回路において所定のタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄの増幅信号の特性を示す図である。
第８図は、光センサ回路においてフォトダイオードＰＤへの入射光Ｌｓの光量を変化させたときの画素信号Ｖｏの出力特性を示す図である。
第９図は、本発明によるイメージセンサの基本的な構成例を示すブロック構成図である。
第１０図は、その基本的な構成例におけるイメージセンサの各部信号のタイムチャートである。
第１１図は、本発明によるイメージセンサの出力補正装置の一実施例を示すブロック構成図である。
第１２図は、その一実施例の出力補正回路における処理のフローの一例を示す図である。
第１３図は、イメージセンサにおける各画素の構成上からくる画信号の出力特性のバラツキ状態の一例を示す特性図である。
第１４図は、第１３図に示す出力特性をもった各画素の画信号をオフセット補正した結果を示す特性図である。
第１５図は、第１３図に示す出力特性をもった各画素の画信号をオフセット補正およびゲイン補正した結果を示す特性図である。
第１６図は、本発明によるイメージセンサの出力補正装置の他の実施例を示すブロック構成図である。
第１７図は、その他の実施例の出力補正回路における処理のフローの一例を示す図である。
第１８図は、イメージセンサにおける各画素の温度変化による画信号の出力特性のバラツキ状態の一例を示す特性図である。
第１９図は、第１８図に示す出力特性をもった各画素の画信号を温度によるオフセット補正した結果を示す特性図である。
第２０図は、第１８図に示す出力特性をもった各画素の画信号を温度によるオフセット補正およびゲイン補正した結果を示す特性図である。
第２１図は、温度によるオフセットのない画信号の出力特性と、温度によるオフセットの影響を受けたときの画信号の出力特性とを示す特性図である。
第２２図は、本発明によるイメージセンサの出力補正装置における補正処理部分の一構成例を示すブロック図である。
第２３図は、本発明によるイメージセンサの出力補正装置における補正処理部分の他の構成例を示すブロック図である。
第２４図は、本発明による一実施例の出力補正回路における処理のフローの他の例を示す図である。
第２５図は、イメージセンサにおける各画素の構成上からくる画信号の出力特性のバラツキ状態の他の例を示す特性図である。
第２６図は、第２５図に示す出力特性をもった各画素の画信号をオフセット補正した結果を示す特性図である。
第２７図は、第２５図に示す出力特性をもった各画素の画信号をオフセット補正およびゲイン補正した結果を示す特性図である。
第２８図は、本発明による他の実施例の出力補正回路における処理のフローの他の例を示す図である。
第２９図は、イメージセンサにおける各画素の温度変化による画信号の出力特性のバラツキ状態の他の例を示す特性図である。
第３０は、第２９図に示す出力特性をもった各画素の画信号を温度によるオフセット補正した結果を示す特性図である。
第３１図は、第２９図に示す出力特性をもった各画素の画信号を温度によるオフセット補正およびゲイン補正した結果を示す特性図である。
第３２図は、本発明によるイメージセンサの出力補正装置における補正処理部分の他の構成例を示すブロック図である。
第３３図は、本発明によるイメージセンサの出力補正装置における補正処理部分の他の構成例を示すブロック図である。
第３４図は、初期化を行わない場合の光センサ回路における入射光量が少ないときに所定のタイミングで読み出される画信号の出力特性を示す図である。
第３５図は、本発明によるイメージセンサの出力補正装置の他の実施例を示すブロック構成図である。
第３６図は、本発明によるイメージセンサの出力補正装置における他の実施例を示すブロック構成図である。
第３７図は、イメージセンサから出力されるセンサ信号の温度による変化状態を示す特性図である。
第３８図は、本発明によるイメージセンサの出力補正装置におけるアナログ演算処理によって温度補正されたセンサ信号の温度に対する変化状態を示す特性図である。
第３９図は、本発明によるイメージセンサの出力補正装置におけるデジタル演算処理によってオフセット補正されたときのセンサ信号の温度に対する変化状態を示す特性図である。
第４０図は、本発明によるイメージセンサの出力補正装置におけるデジタル演算処理によってオフセット補正およびゲイン補正がなされたときのセンサ信号の温度に対する変化状態を示す特性図である。
第４１図は、従来のイメージセンサの出力補正装置の構成例を示すブロック図である。
第４２図は、イメージセンサにおける各画素の出力補正を行わせるようにしたときの他の構成例を示すブロック図である。
第４３図は、同一のシリコンチップ上にイメージセンサ本体、ＡＤ変換器、メモリおよび出力補正回路をそれぞれ実装した状態の一例を示す簡略図である。
第４４図は、同一のシリコンチップ上に温度センサが内蔵されたイメージセンサ本体、ＡＤ変換器、ＡＤ変換器、メモリおよび出力補正回路をそれぞれ実装した状態の一例を示す簡略図である。
第４５図は、同一のシリコンチップ１６上に、第４２図の構成における出力補正回路が内蔵されたイメージセンサ本体およびメモリをそれぞれ実装した状態の一例を示す簡略図である。
第４６図は、イメージセンサ本体が実装されたシリコンチップが収納されるパッケージの内部にＡＤ変換器、メモリおよび出力補正回路を一体的に組み込んだ状態の一例を示す簡略図である。
第４７図は、イメージセンサの画素単位となる光センサ回路の他の構成例を示す電気回路図である。
第４８図は、イメージセンサから出力されるセンサ信号の温度による変化状態を示す特性図である。
第４９図は、光センサ回路における出力用のバイアス電圧をパラメータにとったときのフォトダイオードの端子電圧に対するセンサ出力の特性図である。
第５０図は、本発明によるイメージセンサの出力補正装置の他の実施例を示すブロック構成図である。
第５１図は、イメージセンサから出力されるセンサ信号の温度による変化状態を示す特性図である。
第５２図は、本発明によるイメージセンサの出力補正装置におけるデジタル演算処理によって温度補正されたセンサ信号の温度に対する変化状態を示す特性図である。
第５３図は、本発明によるイメージセンサの出力補正装置の他の実施例を示すブロック構成図である。
第５４図は、本発明によるイメージセンサの出力補正装置におけるデジタル演算処理によってオフセット補正およびゲイン補正がなされたときのセンサ信号の温度に対する変化状態を示す特性図である。
【０００２】
路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因して、画信号の出力特性が不揃いなものになっている。
また、従来、入射光に応じてフォトダイオードに流れるセンサ電流をＭＯＳ型トランジスタにより弱反転状態で対数特性を有するセンサ電圧に変換して出力するようにした光センサ回路を画素単位に用いたイメージセンサにあって、そのセンサ出力が、第３７図に示すように、温度によって変動するため、温度センサによってイメージセンサの温度を検出して、その検出値にもとづいて温度によって変動するセンサ出力の温度補正を行わせるようにしたものが開発されている（特開２０００−１７５１０８号公報参照）。
第４１図は、イメージセンサ７から出力されるセンサ信号ＡＩＳｉｇを、温度センサ１２よって検出したイメージセンサ７の温度信号ＡＴｅｍｐに応じてデジタル処理によって温度補正するようにしたときの従来の構成を示している。
その構成によれば、制御回路ＩＣＯＮの制御下でイメージセンサ７から出力される各画素のセンサ信号ＡＩＳｉｇがＡＤ変換器ＬＡＤＣにおいてデジタル信号ＤＩＳｉｇに変換されてデジタル温度補正回路ＤＣＡＬに与えられる。また、イメージセンサ７内に設けられた温度センサ１２から温度信号ＡＴｅｍｐがＡＤ変換器ＴＡＤＣにおいてデジタル信号ＤＴｅｍｐに変換される。そして、そのデジタル化された温度信号ＤＴｅｍｐがルックアップテーブルＬＵＴに与えられ、そこで予め設定されている温度に対するオフセット補正値の特性のテーブルから現在検出されている温度に応じたオフセット補正値ＤｔｅｍｐＯＦＳが読み出されてデジタル温度補正回路ＤＣＡＬに与えられる。そして、デジタル温度補正回路ＤＣＡＬにおいて、デジタル化されたセンサ信号ＤＩＳｉｇから所定のオフセット補正値ＤｔｅｍｐＯＦＳを加，減する演算処理が行われ、それにより温度補正されたデジタル化されたセンサ信号ＯＩＳｉｇが得られるようになっている。
このように、イメージセンサから出力されるセンサ信号の温度補正をデジタル処理によって行わせるに際して、各画素のセンサ信号および温度センサの検出信号をそれぞれＡＤ変換器によってデジタル信号に変換する必要があるが、温度によるセンサ信号の変動幅が大きく、その温度によるセンサ信号の変動に見合うようにＡＤ変換器の入力レンジを広く設定する必要があり、ＡＤ変換器の入力レン

Claims (22)

  1. 入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、そのトランジスタのドレイン電圧を所定時間だけ定常よりも低い値に切り換えて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、センサ電流が多いときには対数応答特性をもって、センサ電流が少ないときには非対数応答特性をもって画信号を出力する光センサ回路を画素単位に用いたイメージセンサにあって、そのイメージセンサから出力する各画素の画信号をオフセット補正したうえで、そのオフセットされた画信号が対数応答領域にあるときにはそのまま画信号を出力し、そのオフセットされた画信号が非対数応答領域にあるときにはゲイン補正して出力する手段を設けたことを特徴とするイメージセンサの出力補正装置。
  2. 各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行わせるようにしたことを特徴とする請求項１の記載によるイメージセンサの出力補正装置。
  3. 各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行わせるようにしたことを特徴とする請求項１の記載によるイメージセンサの出力補正装置。
  4. 各画素の温度特性のバラツキによるオフセット補正を行ったのち、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とする請求項３の記載によるイメージセンサの出力補正装置。
  5. 各画素の出力特性のバラツキによるオフセット補正を行ったのち、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の出力特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とする請求項３の記載によるイメージセンサの出力補正装置。
  6. 入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、そのトランジスタのドレイン電圧を所定時間だけ定常よりも低い値に切り換えて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、センサ電流が多いときには対数応答特性をもって、センサ電流が少ないときには非対数応答特性をもって画信号を出力する光センサ回路を画素単位に用いたイメージセンサにあって、そのイメージセンサから出力する各画素の画信号をオフセット補正したうえで、そのオフセットされた画信号が非対数応答領域にあるときにはそのまま画信号を出力し、そのオフセットされた画信号が対数応答領域にあるときにはゲイン補正して出力する手段を設けたことを特徴とするイメージセンサの出力補正装置。
  7. 各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行わせるようにしたことを特徴とする請求項６の記載によるイメージセンサの出力補正装置。
  8. 各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行わせるようにしたことを特徴とする請求項６の記載によるイメージセンサの出力補正装置。
  9. 各画素の温度特性のバラツキによるオフセット補正を行ったのち、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とする請求項８の記載によるイメージセンサの出力補正装置。
  10. 各画素の出力特性のバラツキによるオフセット補正を行ったのち、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の出力特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とする請求項８の記載によるイメージセンサの出力補正装置。
  11. イメージセンサから出力されるセンサ信号および温度センサによって検出されたイメージセンサの温度信号にもとづいてアナログ演算処理によってセンサ信号の温度補正を行うアナログ温度補正回路と、そのアナログ演算処理によって温度補正されたセンサ信号をデジタル信号に変換するＡＤ変換器と、前記温度信号をデジタル信号に変換するＡＤ変換器と、予め温度に応じた補正値がテーブル設定されており、ＡＤ変換された温度信号に応じた所定の補正値を読み出すメモリと、その読み出された補正値を用いて、デジタル演算処理によってＡＤ変換されたセンサ信号の温度補正を行うデジタル温度補正回路とによって構成された請求項３または請求項８の記載によるイメージセンサの出力補正装置。
  12. メモリから読み出される補正値が温度に応じたオフセット補正値およびゲイン補正用の乗数であり、そのオフセット補正値を用いてセンサ信号のオフセット補正を行ったのち、ゲイン補正用の乗数を用いてオフセット補正されたセンサ信号のゲイン補正を行わせるようにしたことを特徴とする請求項１１の記載によるイメージセンサの出力補正装置。
  13. 入射光量に応じて光電変換素子に流れるセンサ電流をＭＯＳ型トランジスタにより弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を画素単位としてマトリクス状に配設したイメージセンサにおいて、メモリに予め記憶されている各画素の出力特性のバラツキの補正値を読み出して、演算回路によってそのメモリから読み出された補正値を用いて各対応する画素の出力補正のための演算処理を行う手段を設け、各画素の画信号を読み出すようにしたイメージセンサ本体、前記メモリおよび演算回路を同一のチップまたは回路基板上に実装したことを特徴とするイメージセンサ。
  14. 各画素の画信号が時系列的に順次読み出されるようにしたイメージセンサ本体の出力側に演算回路を設けたことを特徴とする請求項１３の記載によるイメージセンサ。
  15. イメージセンサ本体における各１ライン分の画素の画信号を読み出す各信号線に、それぞれ演算回路を設けたことを特徴とする請求項１３の記載によるイメージセンサ。
  16. 入射光量に応じて光電変換素子に流れるセンサ電流をＭＯＳ型トランジスタにより弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を画素単位としてマトリクス状に配設したイメージセンサにおいて、メモリに予め記憶されている各画素の出力特性のバラツキの補正値を読み出して、演算回路によってそのメモリから読み出された補正値を用いて対応する画素の出力補正のための演算処理を行う手段を設け、各画素の画信号を読み出すようにしたイメージセンサ本体が実装されたチップが収納されるパッケージの内部に、前記メモリおよび演算回路を設けたことを特徴とするイメージセンサ。
  17. メモリおよび演算回路が実装された回路基板をパッケージの内部に配設したことを特徴とする請求項１４の記載によるイメージセンサ。
  18. 画素単位に用いられるＭＯＳ型の光センサ回路の出力側に基準抵抗を介してバイアス電圧を印加してセンサ信号を読み出すようにしたイメージセンサにあって、温度センサによってイメージセンサの温度を検出して、その検出温度に応じて前記バイアス電圧の値を可変に調整する手段を設けるようにしたイメージセンサの出力補正装置。
  19. イメージセンサから読み出されるセンサ信号をデジタル信号に変換するＡＤ変換器と、温度センサによる温度検出信号をデジタル信号に変換するＡＤ変換器と、予め温度に応じた補正値がテーブル設定されており、ＡＤ変換された温度信号に応じた所定の補正値を読み出すメモリと、その読み出された補正値を用いて、デジタル演算処理によってＡＤ変換されたセンサ信号の温度補正を行うデジタル温度補正回路とを設けたことを特徴とする請求項１６の記載によるイメージセンサの出力補正装置。
  20. メモリから読み出される補正値が温度に応じたオフセット補正値であり、そのオフセット補正値を用いてイメージセンサから読み出されるセンサ信号のオフセット補正を行うようにしたことを特徴とする請求項１７の記載によるイメージセンサの出力補正装置。
  21. メモリから読み出される補正値が温度に応じたゲイン補正用の乗数であり、そのゲイン補正用の乗数を用いてイメージセンサから読み出されるセンサ信号のゲイン補正を行わせるようにしたことを特徴とする請求項１７の記載によるイメージセンサの出力補正装置。
  22. メモリから読み出される補正値が温度に応じたオフセット補正値およびゲイン補正用の乗数であり、そのオフセット補正値を用いてイメージセンサから読み出されるセンサ信号のオフセット補正を行ったのち、ゲイン補正用の乗数を用いてそのオフセット補正されたセンサ信号のゲイン補正を行わせるようにしたことを特徴とする請求項１７の記載によるイメージセンサの出力補正装置。
JP2002546423A 2000-12-01 2001-11-09 イメージセンサの出力補正装置 Expired - Fee Related JP3882128B2 (ja)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2000403768 2000-12-01
JP2000403768 2000-12-01
JP2000404931 2000-12-28
JP2000404933 2000-12-28
JP2000404931 2000-12-28
JP2000404933 2000-12-28
JP2001075035 2001-02-08
JP2001075034 2001-02-08
JP2001075035 2001-02-08
JP2001075034 2001-02-08
JP2001075036 2001-02-08
JP2001075036 2001-02-08
JP2001116116 2001-03-09
JP2001116116 2001-03-09
PCT/JP2001/009819 WO2002045414A1 (fr) 2000-12-01 2001-11-09 Dispositif permettant de corriger la sortie d'un capteur d'images

Publications (2)

Publication Number Publication Date
JPWO2002045414A1 true JPWO2002045414A1 (ja) 2004-04-08
JP3882128B2 JP3882128B2 (ja) 2007-02-14

Family

ID=27567014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002546423A Expired - Fee Related JP3882128B2 (ja) 2000-12-01 2001-11-09 イメージセンサの出力補正装置

Country Status (6)

Country Link
US (1) US7256378B2 (ja)
EP (1) EP1349383A4 (ja)
JP (1) JP3882128B2 (ja)
AU (1) AU2002224027A1 (ja)
CA (1) CA2428996C (ja)
WO (1) WO2002045414A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924755B2 (ja) * 2001-09-13 2007-06-06 本田技研工業株式会社 高速事象撮影装置
JP2005341438A (ja) * 2004-05-28 2005-12-08 Fujitsu Ltd 固体撮像装置、および画素データ読出し電圧印加方法
JP4556722B2 (ja) 2004-05-31 2010-10-06 コニカミノルタホールディングス株式会社 撮像装置
JP2005348005A (ja) * 2004-06-02 2005-12-15 Konica Minolta Holdings Inc 撮像装置、撮像システム及び撮像システム動作プログラム
JP2006194612A (ja) * 2005-01-11 2006-07-27 Denso Corp 光センサ付き機器
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置
CN100579178C (zh) 2005-02-10 2010-01-06 柯尼卡美能达控股株式会社 摄像装置
WO2006098374A1 (ja) * 2005-03-15 2006-09-21 Omron Corporation 撮像装置、信号処理装置及び信号処理方法
JP4612452B2 (ja) * 2005-03-30 2011-01-12 Ｎｅｃディスプレイソリューションズ株式会社 液晶表示装置
US7235773B1 (en) * 2005-04-12 2007-06-26 Itt Manufacturing Enterprises, Inc. Method and apparatus for image signal compensation of dark current, focal plane temperature, and electronics temperature
US20090140125A1 (en) * 2005-06-03 2009-06-04 Konica Minolta Holdings, Inc. Imaging device
US7608815B2 (en) * 2005-06-30 2009-10-27 Streetlight Intelligence, Inc. Photo detector with compensated output and method involving same
JP4827627B2 (ja) 2006-06-16 2011-11-30 キヤノン株式会社 撮像装置及びその処理方法
US8081006B2 (en) * 2006-07-28 2011-12-20 Semiconductor Components Industries, Llc Non-linear sensor temperature compensation using summed temperature compensation signals
JP2008113141A (ja) * 2006-10-30 2008-05-15 Fujifilm Corp 撮像装置及び信号処理方法
JP4809189B2 (ja) * 2006-11-02 2011-11-09 オムロンオートモーティブエレクトロニクス株式会社 撮像装置及び固体撮像素子の制御方法
KR20080064031A (ko) * 2007-01-03 2008-07-08 삼성전자주식회사 온도센서를 구비한 이미지 센서 및 그것의 구동 방법
JP5524101B2 (ja) 2011-02-01 2014-06-18 株式会社東芝 固体撮像装置
JP6715922B2 (ja) * 2016-04-19 2020-07-01 三菱電機株式会社 赤外線撮像素子及び赤外線カメラ
FR3082385B1 (fr) * 2018-06-08 2021-05-14 Ulis Dispositif et procede de compensation de chaleur parasite dans une camera infrarouge
US11268850B2 (en) * 2018-09-28 2022-03-08 Sharp Kabushiki Kaisha Analog front end for signal reading by having a variable bias voltage generation circuit correct characteristics of a sensor
US11682230B2 (en) 2019-03-07 2023-06-20 Novatek Microelectronics Corp. Fingerprint signal processing circuit and method for signal compensation in analog front-end

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561280B2 (ja) * 1987-06-30 1996-12-04 キヤノン株式会社 光電変換装置
JPH0536854U (ja) * 1991-10-16 1993-05-18 三菱電機株式会社 固体撮像回路
DE69618595T2 (de) * 1995-06-28 2002-08-08 Lockheed Martin Ir Imaging Sys Digitale offsetkorrektur für mikrobolometermatrix
JPH1117997A (ja) 1997-06-25 1999-01-22 Matsushita Electron Corp 撮像装置
JPH11264761A (ja) * 1998-03-18 1999-09-28 Honda Motor Co Ltd 光センサ回路およびこれを用いたイメージセンサ
JPH11298799A (ja) * 1998-04-15 1999-10-29 Honda Motor Co Ltd 光センサ信号処理装置
JP2000083198A (ja) * 1998-09-04 2000-03-21 Honda Motor Co Ltd 光センサ回路およびこれを用いたイメージセンサ
JP2000101928A (ja) * 1998-09-18 2000-04-07 Honda Motor Co Ltd 光センサ回路およびこれを用いたイメージセンサ
JP2000138867A (ja) * 1998-11-02 2000-05-16 Yokogawa Electric Corp 固体撮像素子
JP2000175108A (ja) * 1998-12-04 2000-06-23 Honda Motor Co Ltd イメ―ジセンサの出力補正回路
US6828539B1 (en) * 1998-12-24 2004-12-07 Fuji Photo Film Co., Ltd. Detection signal correction method and device as well as solid-state detector for use therewith
JP2000217041A (ja) 1999-01-26 2000-08-04 Fuji Photo Film Co Ltd 固体撮像デバイスの部品管理方法
JP3278716B2 (ja) * 1999-05-18 2002-04-30 本田技研工業株式会社 光センサ回路
JP2001045380A (ja) * 1999-07-27 2001-02-16 Victor Co Of Japan Ltd 映像データ処理回路

Also Published As

Publication number Publication date
CA2428996C (en) 2009-09-15
EP1349383A4 (en) 2006-10-11
WO2002045414A1 (fr) 2002-06-06
US7256378B2 (en) 2007-08-14
US20040069929A1 (en) 2004-04-15
EP1349383A1 (en) 2003-10-01
CA2428996A1 (en) 2002-06-06
AU2002224027A1 (en) 2002-06-11
JP3882128B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
JP3882128B2 (ja) イメージセンサの出力補正装置
US7692713B2 (en) Solid state image pickup device and camera utilizing a maximum value signal corresponding to a predetermined carrier-accumulation end level
JP4308170B2 (ja) イメージセンサ
JP3278716B2 (ja) 光センサ回路
TW522726B (en) Image sensor
JP2000175108A (ja) イメ―ジセンサの出力補正回路
JP3882129B2 (ja) イメージセンサの出力補正装置
WO2002073956A1 (en) Optical sensor circuit
JP4616527B2 (ja) イメージセンサの出力補正装置
JP2004229257A (ja) イメージセンサ
JP3963008B2 (ja) イメージセンサの出力補正装置
JP4658388B2 (ja) イメージセンサの出力補正装置
JP2002314887A (ja) イメージセンサの出力補正装置
JP2004120724A (ja) イメージセンサ
JP4432017B2 (ja) イメージセンサの出力補正装置
JP3861239B2 (ja) イメージセンサ
JP2004242264A (ja) イメージセンサ
JP2005020682A (ja) イメージセンサの出力補正装置
JP2002271698A (ja) 光センサ回路
JP2003324657A (ja) イメージセンサの出力補正装置
JP2004241749A (ja) イメージセンサ
JP2004015790A (ja) イメージセンサの出力補正装置
JP2005020681A (ja) イメージセンサの出力補正装置
JP2004357262A (ja) イメージセンサ
JP2005323127A (ja) 撮像装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees