JP4658388B2 - イメージセンサの出力補正装置 - Google Patents
イメージセンサの出力補正装置 Download PDFInfo
- Publication number
- JP4658388B2 JP4658388B2 JP2001180836A JP2001180836A JP4658388B2 JP 4658388 B2 JP4658388 B2 JP 4658388B2 JP 2001180836 A JP2001180836 A JP 2001180836A JP 2001180836 A JP2001180836 A JP 2001180836A JP 4658388 B2 JP4658388 B2 JP 4658388B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- output
- sensor signal
- sensor
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 50
- 230000003287 optical effect Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 238000001514 detection method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 101000608734 Helianthus annuus 11 kDa late embryogenesis abundant protein Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【産業上の利用分野】
本発明は、CMOS型イメージセンサの各画素における出力特性のバラツキを補正するイメージセンサの出力補正装置に関する。
【0002】
【従来の技術】
従来、CMOS型のイメージセンサにあっては、その1画素分の光センサ回路が、図1に示すように、入射光Lsの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードPDと、そのフォトダイオードPDに流れるセンサ電流をオーバフロードレインによる弱反転状態で対数特性をもって電圧信号Vpdに変換するトランジスタQ1と、その変換された電圧信号Vpdを増幅するトランジスタQ2と、読出し信号Vsのパルスタイミングでもってセンサ信号Voを出力するトランジスタQ3とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。そして、光検出に先がけてトランジスタQ1のゲート電圧VGを所定時間だけ定常値よりも高い値に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、フォトダイオードPDの寄生容量Cに蓄積された電荷を放電させて初期化させることにより、センサ電流に急激な変化が生じても即座にそのときの入射光Lsの光量に応じた電圧信号Vpdが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている(特開平10−90058号公報参照)。
【0003】
このような光センサ回路にあっては、図3に示すように、入射光量に応じてフォトダイオードPDに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードPDの寄生容量Cの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、WAは非対数応答領域を示し、WBは対数応答領域を示している。
【0004】
【発明が解決しようとする課題】
解決しようとする問題点は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタと、そのトランジスタのゲート電圧を所定時間だけ定常よりも高い値に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、センサ電流が多いときには対数特性をもって、入射光量が少ないときには非対数特性をもってセンサ信号を出力する光センサ回路を画素単位に用いたイメージセンサにあっては、光センサ回路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因して、各画素のセンサ信号の出力特性が不揃いになっていることである。
【0005】
【課題を解決するための手段】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態にあるトランジスタによって対数特性をもって電圧信号に変換して、その電圧信号に応じたセンサ信号を出力し、そのトランジスタのゲート電圧を所定時間だけ定常よりも高い値に切り換えて初期化するようにした光センサ回路を画素単位に用いたイメージセンサにあって、各画素におけるセンサ信号の出力特性の不揃いを是正するように、出力レベルのバラツキによるオフセット補正および感度のバラツキによるゲイン補正を行わせるに際して、そのときのセンサ信号の出力状態に応じた最適な補正を行わせるべく、各画素のセンサ信号をオフセット補正したうえで、そのオフセットされたセンサ信号が対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセットされたセンサ信号が非対数応答領域にあるときにはゲイン補正して出力するような手段を講ずるようにしている。
【0006】
その際、特に本発明では、各画素の出力特性のバラツキおよび温度特性のバラツキを適正に補正できるようにするべく、各画素の温度特性のバラツキによるオフセット補正を行ったのち、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしている。
【0007】
または、その際、特に本発明では、各画素の出力特性のバラツキおよび温度特性のバラツキを適正に補正できるようにするべく、各画素の出力特性のバラツキによるオフセット補正を行ったのち、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の出力特性のバラツキによるゲイン補正を行わせるようにしている。
【0008】
【実施例】
本発明は、基本的に、図1に示す光センサ回路をイメージセンサの画素単位として用いている。
【0009】
その光センサ回路は、光電変換素子としてのフォトダイオードPDと、入射光Lsの光量に応じてフォトダイオードPDに流れるセンサ電流をオーバフロードレインによる弱反転状態で対数特性をもって電圧信号Vpdに変換するトランジスタQ1と、その変換された電圧信号Vpdを増幅するトランジスタQ2と、読出し信号Vsのパルスタイミングでもってセンサ信号Voを出力するトランジスタQ3とからなっている。
【0010】
そして、光検出に先がけて、トランジスタQ1のゲート電圧VGを所定時間だけ光検出動作時のローレベル電圧(定常値)からハイレベル電圧に切り換えることにより、トランジスタQ1のドレイン・ソース間のインピーダンスを低下させてフォトダイオードPDの寄生容量Cの放電を行わせる初期設定のための電圧切換回路51が設けられている。その電圧切換回路51によるゲート電圧VGの切り換えは、図示しないイメージセンサのECUの制御下において行われるようになっている。
【0011】
このようなゲート電圧VGの切り換えによる初期設定手段をとることによって、センサ電流に急激な変化が生じても即座にそのときのセンサ電流に応じたセンサ信号Voを読み出すことができるようになり、センサ電流が少ない場合でも応答遅れからくる残像の発生を有効に抑制できるようになる。
【0012】
図2は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、t1は初期化のタイミングを、t2はセンサ信号読出しのタイミングを示している。トランジスタQ1のゲート電圧VGをハイレベルHの電圧に切り換えている間の時間tmとしては、例えば1画素分の読出し速度が100nsec程度の場合に5μsec程度に設定される。図中、TはフォトダイオードPDの寄生容量Cの蓄積期間を示しており、その蓄積期間TはNTSC信号の場合1/30sec(または1/60sec)程度となる。
【0013】
その光センサ回路は、図3の特性に示すように、センサ電流がトランジスタQ1の負荷特性によって決まるしきい値以上に大きいときには、ダイナミックレンジを拡大して感度良く光検出を行うことができるように、トランジスタQ1の対数特性に即した対数出力特性(対数応答領域WB)をもって動作するように設定されている。そして、センサ電流がしきい値THよりも小さくなったときには、残像を生ずることがなく、応答性良く光検出を行うことができるように、フォトダイオードPDの寄生容量Cの充電電流に比例した電圧信号を生ずるほぼ線形の非対数出力特性(非対数応答領域WA)をもって動作するように設定されている。
【0014】
図4は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各センサ信号Voの時系列的な読出し走査を行わせるようにしたイメージセンサの構成例を示している。ここでは、特に、各センサ信号Voの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることができるように構築している。
【0015】
そのイメージセンサは、その基本的な構成が、例えば、D11〜D44からなる4×4の画素をマトリクス状に配設して、各1ライン分の画素列を画素列選択回路1から順次出力される選択信号LS1〜LS4によって選択し、その選択された画素列における各画素を、画素選択回路2から順次出力される選択信号DS1〜DS4によってスイッチ群3における各対応するスイッチSW1〜SW4が逐次オン状態にされることによって各センサ信号Voが時系列的に読み出されるようになっている。図中、4は各画素における前記トランジスタQ1のドレイン電圧VD用電源であり、6はゲート電圧VG用電源である。
【0016】
そして、各1ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタQ1のゲート電圧VGを所定のタイミングをもって光検出時のローレベルLおよび初期化時のハイレベルHの各電圧に切り換える電圧切換回路5を設けるようにしている。
【0017】
このように構成されたイメージセンサの動作について、図5に示す各部信号のタイムチャートとともに、以下説明をする。
【0018】
まず、画素列選択信号LS1がハイレベルHになると、それに対応するD11,D12,D13,D14からなる第1の画素列が選択される。そして、LS1がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D11,D12,D13,D14のセンサ信号Voが順次読み出される。
【0019】
次いで、画素列選択信号LS1がローレベルLになった時点で次のLS2がハイレベルHになると、それに対応するD21,D22,D23,D24からなる第2の画素列が選択される。そして、LS2がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D21,D22,D23,D24のセンサ信号Voが順次読み出される。
【0020】
以下同様に、画素列選択信号LS3およびLS4が連続的にハイレベルHになって各対応する第3および第4の画素列が順次選択され、LS3およびLS4がそれぞれハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D31,D32,D33,D34およびD41,D42,D43,D44のセンサ信号Voが順次読み出される。
【0021】
また、画素列選択信号LS1がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第1の画素列における各画素D11,D12,D13,D14のゲート電圧VG1をそれまでのローレベルLからハイレベルHに所定時間tmのあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T2の径過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0022】
次いで、画素列選択信号LS2がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第2の画素列における各画素D21,D22,D23,D24のゲート電圧VG2をそれまでのローレベルLからハイレベルHに所定時間tmのあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T2の径過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0023】
以下同様に、画素列選択信号LS3およびLS4がそれぞれT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第3および第4の画素列にそれぞれ対応するゲート電圧VG3をハイレベルHに切り換えて各画素の初期化が行われ、1サイクル期間T2の径過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0024】
なお、ここでは画素列選択信号LSX(X=1〜4)がT1期間後にローレベルLに立ち下がった時点でゲート電圧VGXをハイレベルHに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号LSXがローレベルL状態にある画素列選択の休止期間T3中であればよい。
【0025】
以上のような各部信号の発生のタイミングは、図示しないECUの制御下で画素列選択回路1、画素選択回路2および電圧切換回路5の駆動を行わせることによって決定されるようになっている。
【0026】
このように、各センサ信号Voの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【0027】
したがって、残像がなく、高感度でダイナミックレンジの広い対数出力特性をもったイメージセンサを実現できるようになる。
【0028】
以上のように構成されたイメージセンサにあって、本発明では、光センサ回路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因する各画素におけるセンサ信号Voの出力特性の不揃いを是正するべく、出力レベルのバラツキによるオフセット補正および感度のバラツキによるゲイン補正を行わせるに際して、そのときのセンサ信号Voの出力状態に応じた最適な補正を行わせるべく、各画素のセンサ信号Voをオフセット補正したうえで、そのオフセットされたセンサ信号Voが対数応答領域にあるときにはそのままセンサ信号Voを出力し、そのオフセットされたセンサ信号Voが非対数応答領域にあるときにはゲイン補正して出力するような手段を講ずるようにしている。
【0029】
図6は、各画素における光センサ回路の構成上からくる出力特性のバラツキによるオフセット補正およびゲイン補正を行わせるための基本的な構成を示している。
【0030】
それは、図4に示すイメージセンサ7および各画素のセンサ信号Voを時系列的に読み出すための駆動制御を行うECU8と、イメージセンサ7から時系列的に出力するセンサ信号Voをデジタル信号に変換するAD変換器9と、予め各画素の特性に応じたオフセット補正値OFSおよびゲイン補正のための乗数MLTが設定されており、ECU8から与えられるセンサ信号読出し時における画素のアドレス(X,Y)の信号ADDRESSに応じて所定のオフセット補正値OFSおよび乗数MLTを読み出すメモリ10と、そのメモリ10から読み出されたオフセット補正値OFSおよび乗数MLTにもとづいてデジタル信号に変換されたセンサ信号DSのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路11とによって構成されている。
【0031】
図8は、3つの画素の構成上からくる各センサ信号A,B,Cの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値Hに応じたセンサ電流の値Imは各画素のセンサ信号A,B,Cが非対数応答領域WAから対数応答領域WBに切り換わる点を示している。また、Ioは暗時のセンサ電流を示している。
【0032】
本発明では、基本的に、このような対数応答領域WBにおける各センサ信号Voの出力特性の傾きがほぼ同一で、非対数応答領域WAにおける各センサ信号Voの出力特性の形状がそれぞれ異なる場合におけるイメージセンサの出力補正を行わせるものである。各画素のパラメータとして、それぞれの各センサ信号Voが非対数応答領域WAから対数応答領域WBに切り換わる点の情報と、暗時の画素出力とを用いている。
【0033】
図7は、出力補正回路11における処理のフローを示している。
【0034】
メモリ10には、センサ電流がImの値のときに画素出力がHとなるようなオフセット補正値OFSが設定されている。そして、オフセット補正部111において、そのオフセット補正値OFSを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号DSのオフセット補正を行わせると、図9に示すように、各画素のセンサ信号A,B,Cにおける対数応答領域WBの特性が一致するようになる。
【0035】
次に、そのオフセット補正されたセンサ信号DS1にもとづき、ゲイン補正部112において、しきい値H以下の非対数応答領域WAに対してゲイン補正のための乗算処理を行う。
【0036】
具体的には、オフセット補正されたセンサ信号DS1がしきい値H以下であるか否かを判断して、しきい値H以下であれば、すなわちセンサ信号DS1が非対数応答領域WAにあれば、メモリ10から読み出されたゲイン補正のための所定の乗数MLTを用いて、
出力←H−(H−センサ信号DS1)×乗数
なる演算を行って、その演算結果を出力補正されたデジタル値によるセンサ信号DS2として出力する。
【0037】
このような各画素のセンサ信号A,B,Cのゲイン補正が行われた結果、図10に示すように、非対数応答領域WAの特性が一致するようになる。
【0038】
また、その際、オフセット補正されたセンサ信号DS1がしきい値Hよりも大きければ、すなわちセンサ信号DS1が対数応答領域WBにあれば、そのままオフセット補正されたセンサ信号DS1を出力補正されたデジタル値によるセンサ信号DS2として出力する。
【0039】
図1に示す光センサ回路では、温度によってその出力特性が図11に示すように変化するものになっている。図中、aで示す特性は温度が基準値になっているときの出力特性であり、温度がその基準値よりも低いときには出力特性が図中bで示すように上方に変動し、温度がその基準値よりも高いときには出力特性が図中cで示すように下方に変動することになる。
【0040】
また、図12は、その光センサ回路から出力されるセンサ信号Voの温度に対するセンサ信号Voの出力変化状態を示している。
【0041】
図13は、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行わせるための基本的な構成を示している。
【0042】
それは、イメージセンサ7およびその雰囲気温度を検出する内蔵の温度センサ12と、イメージセンサ7から各画素のセンサ信号Voを時系列的に読み出すとともに、温度センサ12による温度検出信号TSを所定のタイミングで読み出すための制御を行うECU8と、イメージセンサ7から時系列的に出力する各画素のセンサ信号Voをデジタル信号に変換するAD変換器9と、温度センサ12からの温度検出信号TSをデジタル信号に変換するAD変換器13と、予め各画素の温度特性に応じたオフセット補正値T−OFSおよびゲイン補正のための乗数T−MLTが設定されており、デジタル変換された温度検出信号DTSに応じて所定のオフセット補正値T−OFSおよび乗数T−MLTを読み出すメモリ14と、そのメモリ14から読み出されたオフセット補正値T−OFSおよび乗数T−MLTにもとづいてデジタル信号に変換されたセンサ信号DSのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路15とによって構成されている。
【0043】
図15は、温度に応じた各センサ信号TA,TB,TCの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値THに応じたセンサ電流の値Itmは温度に応じた各センサ信号TA,TB,TCが非対数応答領域WAから対数応答領域WBに切り換わる点を示している。また、Ioは暗時のセンサ電流を示している。
【0044】
本発明では、基本的に、このような対数応答領域WBにおける温度に応じた各センサ信号TA,TB,TCの出力特性の傾きがほぼ同一で、非対数応答領域WAにおける温度に応じた各センサ信号TA,TB,TCの出力特性の形状がそれぞれ異なる場合におけるイメージセンサ7の出力補正を行わせるようにするものである。各画素のパラメータとして、温度に応じた各センサ信号TA,TB,TCが非対数応答領域WAから対数応答領域WBに切り換わる点の情報と、暗時の画素出力とを用いている。
【0045】
図14は、出力補正回路15における処理のフローを示している。
【0046】
メモリ14には、センサ電流がItmの値のときに画素出力がTHとなるようなオフセット補正値T−OFSが設定されている。そして、オフセット補正部151において、そのオフセット補正値T−OFSを用いた加減算処理をなすことによって各画素の各デジタル信号に変換されたセンサ信号DSのオフセット補正を行わせると、図16に示すように、温度に応じた各センサ信号TA,TB,TCの対数応答領域WBの特性が一致するようになる。
【0047】
次に、そのオフセット補正されたセンサ信号DS1′にもとづき、ゲイン補正部152において、しきい値TH以下の非対数応答領域WAに対してゲイン補正のための乗算処理を行う。
【0048】
具体的には、オフセット補正されたセンサ信号DS1′がしきい値TH以下か否かを判断して、しきい値TH以下であれば、メモリ14から読み出されたゲイン補正のための所定の乗数T−MLTを用いて、
出力←TH−(TH−センサ信号DS1)×乗数
なる演算を行って、その演算結果を出力補正されたデジタル値によるセンサ信号DS2′として出力する。
【0049】
このような温度に応じた各センサ信号TA,TB,TCのゲイン補正が行われた結果、図17に示すように、非対数応答領域WAの特性が一致するようになる。
【0050】
また、その際、オフセット補正されたセンサ信号DS1′がしきい値THよりも大きければ、そのままオフセット補正されたセンサ信号DS1′を出力補正されたデジタル値によるセンサ信号DS2′として出力する。
【0051】
本発明によるイメージセンサの補正装置は、イメージセンサ7における各画素の構成上からくる出力特性のバラツキおよび各画素の温度特性のバラツキの両方の影響が抑制されたセンサ信号が得られるように、以上説明した各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正と、温度特性のバラツキのオフセット補正およびゲイン補正とを行わせるようにしたものである。
【0052】
その場合、各画素の構成上からくる出力特性のバラツキと温度特性のバラツキとの両方の影響を受けたセンサ信号の補正を行わせるに際して、例えば、先に図7に示す処理によって各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正をなしたうえで、続けて図14に示す処理によって温度特性のバラツキのオフセット補正およびゲイン補正を行わせるようにすると、温度による変化分を適正化することなくセンサ信号の補正が行われてしまうことになる。
【0053】
すなわち、図18に示すように、各画素の構成上からくる出力特性のバラツキのオフセット補正とゲイン補正をHレベルを境として行わせるに際して、図中点線で示すように、温度によるセンサ信号のオフセットがない場合には問題ないが、図中実線で示すように、温度によるセンサ信号のオフセットがある場合にはHレベルが固定のために補正の切換点がtからt′点に移行してしまい、正規とは異なった補正が行われてしまう。ここでは、温度変化によって出力特性が下方向にシフトした例を示しており、Hレベルが非対数応答領域WAと対数応答領域WBとの境目から上方にずれてしまっている。
【0054】
このような問題を解決するため、特に本発明にあっては、各画素の構成上からくる出力特性のバラツキを補正するに先立って、Hレベルを非対数応答領域WAと対数応答領域WBとの境目に合せるために、温度特性のバラツキによるオフセット補正を行わせるようにしている。
【0055】
同様の問題は、先に温度特性のバラツキの補正を行わせてから、あとで各画素の構成上からくる出力特性のバラツキを補正する場合にも生ずることになる。したがって、この場合には、温度特性のバラツキを補正するに先立って、THレベルを非対数応答領域WAと対数応答領域WBとの境目に合せるために、各画素の構成上からくる出力特性のバラツキによるオフセット補正を行わせるようにしている。
【0056】
図19は、温度特性のバラツキのオフセット補正を行ったのち、各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、16は図7に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、17は図14に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
【0057】
この場合には、イメージセンサ7から出力されてデジタル化されたセンサ信号DSが温度特性のバラツキの補正を行う処理ブロック17側のオフセット補正部151に与えられ、そこでセンサ信号DSの温度特性のバラツキのオフセット補正が行われることによって、出力特性のバラツキの補正を行わせる際のHレベルの合せ込みが行われる。そして、そのオフセット補正されたセンサ信号DS11が処理ブロック16に与えられて、そこで出力特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック16においてオフセット補正およびゲイン補正されたセンサ信号DS12が処理ブロック17側のゲイン補正部152に与えられて、そこで温度特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされたセンサ信号DS13が得られることになる。
【0058】
図20は、各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、16は図7に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、17は図14に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
【0059】
この場合は、イメージセンサ7から出力されてデジタル化されたセンサ信号DSが出力特性のバラツキの補正を行う処理ブロック16側のオフセット補正部111に与えられ、そこでセンサ信号DSの出力特性のバラツキのオフセット補正が行われることによって、温度特性のバラツキの補正を行わせる際のTHレベルの合せ込みが行われる。そして、そのオフセット補正されたセンサ信号DS21が処理ブロック17に与えられて、そこで温度特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック17においてオフセット補正およびゲイン補正されたセンサ信号DS22が処理ブロック16側のゲイン補正部112に与えられて、そこで出力特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされたセンサ信号DS23が得られることになる。
【0060】
【発明の効果】
以上、本発明によるイメージセンサの出力補正装置は、センサ電流が多いときには対数応答特性をもって、入射光量が少ないときには非対数応答特性をもってセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにあって、そのイメージセンサから出力する各画素のセンサ信号をオフセット補正したうえで、そのオフセットされたセンサ信号が対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセットされたセンサ信号が非対数応答領域にあるときにはゲイン補正して出力するようにしたもので、センサ信号の出力状態に応じた最適な補正を行わせることができ、各画素の構成上からくる出力特性のバラツキや温度特性のバラツキの影響が抑制された特性の揃ったセンサ信号が得られるという利点を有している。
【0061】
そして、特に本発明では、イメージセンサから出力されるセンサ信号の補正を行わせるに際して、先に温度特性のバラツキのオフセット補正を行ったのち、各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしているので、各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行わせるに際して、温度特性のバラツキの影響を受けることなく、その補正を適正に行わせることができるようになる。
【0062】
また、特に本発明では、イメージセンサから出力されるセンサ信号の補正を行わせるに際して、先に各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしているので、温度特性のバラツキのオフセット補正およびゲイン補正を行わせるに際して、各画素の構成上からくる出力特性のバラツキの影響を受けることなく、その補正を適正に行わせることができるようになる。
【図面の簡単な説明】
【図1】本発明によるイメージセンサに用いられる1画素分の光センサ回路を示す電気回路図である。
【図2】その光センサ回路における各部信号のタイムチャートである。
【図3】その光センサ回路のセンサ電流に対するセンサ信号の出力特性を示す図である。
【図4】本発明によるイメージセンサの基本的な構成例を示すブロック構成図である。
【図5】そのイメージセンサにおける各部信号のタイムチャートである。
【図6】本発明によるイメージセンサの出力補正装置における各画素の出力特性のバラツキを補正するための構成例を示すブロック構成図である。
【図7】その構成例における出力補正回路の処理のフローを示す図である。
【図8】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図9】図8に示す出力特性をもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図10】図8に示す出力特性をもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図11】光センサの温度による出力特性の変化状態を示すセンサ電流に対するセンサ出力の特性図である。
【図12】光センサの温度による出力特性の変化状態を示す温度に対するセンサ出力の特性図である。
【図13】本発明によるイメージセンサの出力補正装置における各画素の温度特性のバラツキを補正するための構成例を示すブロック構成図である。
【図14】その構成例における出力補正回路の処理のフローを示す図である。
【図15】イメージセンサにおける各画素の温度変化によるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図16】図15に示す出力特性をもった各画素のセンサ信号を温度によるオフセット補正した結果を示す特性図である。
【図17】図15に示す出力特性をもった各画素のセンサ信号を温度によるオフセット補正およびゲイン補正した結果を示す特性図である。
【図18】温度によるオフセットのないセンサ信号の出力特性と、温度によるオフセットの影響を受けたときのセンサ信号の出力特性とを示す特性図である。
【図19】本発明によるイメージセンサの出力補正装置における各画素の出力特性のバラツキおよび温度特性のバラツキを補正する際の処理のフローの一例を示す図である。
【図20】本発明によるイメージセンサの出力補正装置における各画素の出力特性のバラツキおよび温度特性のバラツキを補正する際の処理のフローの他の例を示す図である。
【符号の説明】
7 イメージセンサ
8 ECU
9 AD変換器
10 メモリ
11 出力補正回路
111 オフセット補正部
112 ゲイン補正部
12 温度センサ
13 AD変換器
14 メモリ
15 出力補正回路
151 オフセット補正部
152 ゲイン補正部
WA 非対数応答領域
WB 対数応答領域
Claims (2)
- 入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタと、
そのトランジスタのゲート電圧を所定時間だけ定常よりも高い電圧に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、
入射光量が多いときには対数特性をもって、入射光量が少ないときには非対数特性をもってセンサ信号を出力する光センサ回路を画素単位に用いるイメージセンサにあって、
前記イメージセンサから出力する各画素のセンサ信号をオフセット補正したうえで、そのオフセット補正されたセンサ信号が対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセット補正されたセンサ信号が非対数応答領域にあるときにはゲイン補正して出力する手段を設け、
各画素の構成に起因する出力特性のバラツキを補正するに先立って、画素出力のしきい値を非対数応答領域と対数応答領域との境目に合せるように、各画素のセンサ信号が所定値のときの画素出力のしきい値となるようなオフセット補正値を用いて各画素の温度特性のバラツキのオフセット補正を行った後、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とするイメージセンサの出力補正装置。 - 入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタと、
そのトランジスタのゲート電圧を所定時間だけ定常よりも高い電圧に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、
入射光量が多いときには対数特性をもって、入射光量が少ないときには非対数特性をもってセンサ信号を出力する光センサ回路を画素単位に用いるイメージセンサにあって、
前記イメージセンサから出力する各画素のセンサ信号をオフセット補正したうえで、そのオフセット補正されたセンサ信号が対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセット補正されたセンサ信号が非対数応答領域にあるときにはゲイン補正して出力する手段を設け、
各画素の温度特性のバラツキを補正するに先立って、画素出力のしきい値を非対数応答領域と対数応答領域との境目に合せるように、各画素のセンサ信号が所定値のときの画素出力のしきい値となるようなオフセット補正値を用いて各画素の構成に起因する出力特性のバラツキのオフセット補正を行った後、各画素の出力特性のバラツキによるオフセット補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とするイメージセンサの出力補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180836A JP4658388B2 (ja) | 2001-05-11 | 2001-05-11 | イメージセンサの出力補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180836A JP4658388B2 (ja) | 2001-05-11 | 2001-05-11 | イメージセンサの出力補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344817A JP2002344817A (ja) | 2002-11-29 |
JP4658388B2 true JP4658388B2 (ja) | 2011-03-23 |
Family
ID=19021192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001180836A Expired - Fee Related JP4658388B2 (ja) | 2001-05-11 | 2001-05-11 | イメージセンサの出力補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4658388B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318503A (ja) * | 2006-05-26 | 2007-12-06 | Konica Minolta Holdings Inc | 撮像装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000175108A (ja) * | 1998-12-04 | 2000-06-23 | Honda Motor Co Ltd | イメ―ジセンサの出力補正回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144174A (ja) * | 1984-12-17 | 1986-07-01 | Fujitsu Ltd | 固体撮像装置 |
JPH10260487A (ja) * | 1997-01-14 | 1998-09-29 | Canon Inc | 放射線画像撮影装置 |
JPH11298799A (ja) * | 1998-04-15 | 1999-10-29 | Honda Motor Co Ltd | 光センサ信号処理装置 |
-
2001
- 2001-05-11 JP JP2001180836A patent/JP4658388B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000175108A (ja) * | 1998-12-04 | 2000-06-23 | Honda Motor Co Ltd | イメ―ジセンサの出力補正回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2002344817A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3882128B2 (ja) | イメージセンサの出力補正装置 | |
CA2352312C (en) | Photosensor system and drive control method thereof | |
JP4308170B2 (ja) | イメージセンサ | |
JP4770563B2 (ja) | 撮像装置 | |
JP2002204398A (ja) | イメージセンサ | |
JP2000175108A (ja) | イメ―ジセンサの出力補正回路 | |
JP4616527B2 (ja) | イメージセンサの出力補正装置 | |
JP3882129B2 (ja) | イメージセンサの出力補正装置 | |
JP4658388B2 (ja) | イメージセンサの出力補正装置 | |
WO2003094110A1 (fr) | Dispositif de correction de la sortie d'un capteur d'image | |
JP4253908B2 (ja) | 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法 | |
JP2004229257A (ja) | イメージセンサ | |
JP3963008B2 (ja) | イメージセンサの出力補正装置 | |
JP3861244B2 (ja) | 画像処理装置 | |
JPWO2003026282A1 (ja) | 高速事象撮影装置 | |
JP4432017B2 (ja) | イメージセンサの出力補正装置 | |
JP2003259223A (ja) | 撮像システム | |
JP3975396B2 (ja) | イメージセンサの出力補正装置 | |
JP3861239B2 (ja) | イメージセンサ | |
JP2004357261A (ja) | イメージセンサ | |
JP2004242264A (ja) | イメージセンサ | |
JP2004120724A (ja) | イメージセンサ | |
JP4026127B2 (ja) | イメージセンサの出力補正装置 | |
JP2004357262A (ja) | イメージセンサ | |
JP2005020682A (ja) | イメージセンサの出力補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4658388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |