JP4432017B2 - イメージセンサの出力補正装置 - Google Patents
イメージセンサの出力補正装置 Download PDFInfo
- Publication number
- JP4432017B2 JP4432017B2 JP2002133345A JP2002133345A JP4432017B2 JP 4432017 B2 JP4432017 B2 JP 4432017B2 JP 2002133345 A JP2002133345 A JP 2002133345A JP 2002133345 A JP2002133345 A JP 2002133345A JP 4432017 B2 JP4432017 B2 JP 4432017B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pixel
- sensor
- value
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＭＯＳ型イメージセンサにおける各画素の出力のバラツキを補正するイメージセンサの出力補正装置に関する。
【０００２】
【従来の技術】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量に蓄積された残留電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
【０００３】
このような光センサ回路にあっては、図３に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【０００４】
しかして、このような光センサ回路を画素単位に用いたイメージセンサでは、図４に示すように、各画素の構造上からくる出力特性のバラツキを生じてしまい、その出力特性が揃うように各画素の出力補正を行う必要があるものになっている。図中、Ｉｏは入射光がないときにフォトダイオードＰＤに流れる暗電流に応じた暗時のセンサ電流を示している。
【０００５】
各画素の出力特性のバラツキの要因としては、主として、トランジスタＱ１のサブスレッショルド領域の特性を利用して入射光Ｌｓの光量に応じた電圧信号Ｖｐｄを生じさせるに際して、そのトランジスタＱ１のサブスレッショルド値が画素ごとに異なるためである。また、各画素にあって対数変換された電圧信号を高インピーダンスをもって増幅して出力させる必要があるが、その増幅用トランジスタＱ２の特性の不揃いも各画素の出力のバラツキの要因となっている。
【０００６】
そのため、以下の方法によって各画素の出力特性のバラツキを補正することが本願と同一の出願人によって提案されている（特願２０００−４０４９３１、特願２０００−４０４９３３、特願２００１−７５０３５、特願２００１−７５０３６）。
【０００７】
それは、予め各画素の出力特性のバラツキ状態を測定して、それが所定の出力特性になるようなオフセット補正値およびゲイン補正値を作成してメモリに記憶しておき、そのメモリから対応する補正値を読み出して各画素の出力のオフセット補正およびゲイン補正を行わせるようにしている。
【０００８】
その際、対数出力特性をもったイメージセンサでは、基本的に画素に蓄積された電荷の強制リセットが行われないために暗出力は得られない。そのため、以下のような補正手段がとられている。
【０００９】
まず、暗レベルの補正を行わせるべく、入射光をしゃ断した暗時の状態で、各画素の暗時（Ｉｏ）の出力が一致するようにオフセット補正を行わせる。次いで、明レベルの補正を行わせるべく、均一な光を入射させた明時の状態で、各画素の出力特性の傾きが揃うようにゲイン補正を行わせる。あるいはまた、これとは逆の手順で、均一な光を入射させた明時の状態で各画素の出力が揃うようにオフセット補正を行わせたうえで、入射光をしゃ断した暗時の状態で各画素の暗時の出力が一致するようにゲイン補正を行わせることによって、各画素の出力特性のバラツキを補正するようにしている。
【００１０】
従来では、コンピュータがイメージセンサにおける１フレーム（１画面）分の各画素の出力データをとり込んで、各画素の出力のバラツキに応じたオフセット補正値およびゲイン補正値をわり出すようにしている。
【００１１】
【発明が解決しようとする課題】
解決しようとすね問題点は、入射光に応じて光電変換素子に流れる電流に応じたセンサ信号を出力する光センサ回路を画素単位に用いたイメージセンサの出力補正を行わせるに際して、イメージセンサの１フレーム分の各画素の出力データによって各画素の出力のバラツキに応じたオフセット補正値およびゲイン補正値をわり出すようにするのでは、各画素の出力にランダムノイズが含まれているので、各画素の出力のバラツキが不定となって、逐次求められるオフセット補正値およびゲイン補正値が不適正なものになってしまうことである。
【００１２】
その場合、それぞれランダムノイズが含まれる画素間では、両者のランダムノイズが加わった大きな出力のバラツキを生じてしまうことになる。
【００１３】
【課題を解決するための手段】
本発明は、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにおける各画素の出力信号を、予めメモリに記憶されている各画素の出力特性のバラツキに応じた補正値を読み出して、所定の演算処理によって補正するに際して、ランダムノイズの影響を受けることなく、各画素の特性上からくる出力のバラツキに応じた適正な補正値をわり出すことができるようにするべく、暗状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その暗時の出力の平均値が所定にそろうようなオフセット補正値を求める手段と、明状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その明時の出力の平均値が所定にそろうようなゲイン補正値を求める手段とを設け、各画素から出力されたセンサ信号から前記オフセット補正値を加減算処理することによってオフセット補正を行い、そのオフセット補正されたセンサ信号に前記ゲイン補正値を乗ずることによってセンサ信号のゲイン補正を行うようにしている。そして、特に、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にしたときのセンサ信号を暗状態における画素の出力となるように、また、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にするとともに、そのトランジスタのドレイン電圧を定常値よりも低い値に切り換えたときのセンサ信号を明状態における画素の出力となるようにしている。
【００１４】
【実施例】
本発明に係るイメージセンサは、基本的に、前述した図１に示す光センサ回路を画素単位に用いている。
【００１５】
その光センサ回路としては、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を、サブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とによって構成されている。
【００１６】
その場合、トランジスタＱ１のゲート電圧ＶＧの値が、そのドレイン電圧ＶＤ以下となるように設定される。
【００１７】
その光センサ回路では、フォトダイオードＰＤに充分な光量をもって入射光Ｌｓが当たっているときには、トランジスタＱ１には充分なセンサ電流が流れることになり、そのトランジスタＱ１の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【００１８】
しかし、フォトダイオードＰＤの入射光Ｌｓの光量が少なくなってトランジスタＱ１に流れるセンサ電流が小さくなると、トランジスタＱ１はそれに流れる電流が１桁小さくなるとその抵抗値が１桁大きくなるように動作するように設定されていることから、トランジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Ｌｓの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【００１９】
したがって、フォトダイオードＰＤの入射光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信号Ｖｐｄの飽和時間が長くなるため、図５に示すような読出し信号Ｖｓのパルスタイミングでセンサ信号Ｖｏの読み出しを行うと、当初ほど大きなレベルの出力が残像となってあらわれる。なお、図５中、Ｖｐｄ′は増幅用のトランジスタＱ２によって反転増幅された電圧信号を示している。
【００２０】
このような光センサ回路にあって、センサ信号Ｖｏの読出しに先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光量に応じた電圧信号が得られるようにして、入射光Ｌｓの光量が少ない場合でも残像を生ずることがないようにしている。
【００２１】
図２は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
【００２２】
このようなものにあって、初期化時にトランジスタＱ１のドレイン電圧ＶＤがローレベルＬに切り換えられると、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がトランジスタＱ１のしきい値よりも大きければトランジスタＱ１が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧ＶＤと同じになり（ｎ−ＭＯＳトランジスタではソース電圧＝ドレイン電圧となる）、フォトダイオードＰＤの接合容量Ｃが放電状態になる。
【００２３】
そして、ｔｍ時間の経過後にそのドレイン電圧ＶＤが定常のハイレベルＨに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧ＶＤよりも低くなって、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がしきい値よりも大きければＭＯＳトランジスタＱ１が低抵抗状態になり、フォトダイオードＰＤの接合容量Ｃに充電が開始される。
【００２４】
このように光信号の検出に先がけてフォトダイオードＰＤの接合容量Ｃを放電させて初期化したのちにその寄生容量Ｃを充電させるようにすると、その初期化のタイミングから一定時間経過した時点での出力電圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射光Ｌｓの光量に応じた値となる。すなわち、初期化後には入射光Ｌｓの光量の変化に追随した一定の時定数による放電特性が得られるようになる。
【００２５】
その際、長時間放置すればドレイン電圧ＶＤからトランジスタＱ１を通して供給される電流とフォトダイオードＰＤを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。
【００２６】
したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Ｌｓの光量に応じた残像のないセンサ信号Ｖｏを得ることができるようになる。
【００２７】
図６は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号の時系列的な読出し走査を行わせるようにしたイメージセンサの一構成例を示している。
【００２８】
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によってスイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって各画素のセンサ信号Ｖｏが時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイン電圧ＶＤ用電源である。
【００２９】
そして、このようなイメージセンサにあって、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のドレイン電圧ＶＤを所定のタイミングをもって定常時のハイレベルＨおよび初期化時のローレベルＬに切り換える電圧切換回路５が設けられている。
【００３０】
このように構成された本発明によるイメージセンサの動作について、図７に示す各部信号のタイムチャートとともに、以下説明をする。
【００３１】
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信号Ｖｏが順次読み出される。
【００３２】
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが順次読み出される。
【００３３】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが順次読み出される。
【００３４】
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３５】
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３６】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレベルＬに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３７】
なお、ここでは画素列選択信号ＬＳＸ（Ｘ＝１〜４）がＴ１期間後にローレベルＬに立ち下がった時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号ＬＳＸがローレベルＬ状態にある画素列選択の休止期間Ｔ４中であればよい。
【００３８】
以上のような各部信号の発生のタイミングは、図示しないＥＣＵの制御下で画素列選択回路１、画素選択回路２および電圧切換回路５の駆動を行わせることによって決定されるようになっている。
【００３９】
このように、各画素のセンサ信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【００４０】
そして、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサが実現できるようになる。
【００４１】
本発明では、以上のように構成されたイメージセンサにあって、各画素のセンサ信号Ｖｏの出力特性のバラツキを是正するべく、予め各画素のセンサ信号Ｖｏのバラツキ状態を測定して、それが所定の出力特性になるようなオフセット補正値およびゲイン補正値を作成してメモリに記憶しておき、そのメモリから対応する補正値を読み出して各画素のオフセット補正およびゲイン補正を行わせるようにしている。
【００４２】
その際、特に本発明では、各画素から出力するセンサ信号Ｖｏに含まれるランダムノイズの影響を除去するべく、イメージセンサの暗状態および明状態における複数フレーム分の各画素ごとの出力の平均値を求める手段と、各画素の出力の平均値が所定に揃うように各画素ごとのオフセット補正値およびゲイン補正値を求める手段とを設けるようにしている。
【００４３】
図８は、本発明によるイメージセンサの出力補正装置の一構成例を示している。
【００４４】
ここでは、ＥＣＵ９によるアドレス制御下において、通常撮影時におけるイメージセンサ８から時系列的に出力する各画素のセンサ信号を増幅器１３によって所定レベルに増幅したうえで、ＡＤ変換器１０によりデジタル信号に変換して、そのデジタル化された各画素の１フレーム分のデータがバッファメモリ（ＳＲＡＭ等）１４に蓄積される。そして、そのバッファメモリ１４に蓄積されている画素データと、補正データ用のメモリ（ＥＥＰＲＯＭ等）１１に予め書き込まれている各対応する画素のオフセット補正値とゲイン補正値とが逐次読み出されて出力補正回路１２に与えられて、所定の演算処理によって各画素データのオフセット補正およびゲイン補正が行われるようになっている。
【００４５】
予め各画素の出力のバラツキに応じて設定されたオフセット補正値とゲイン補正値とを用いた所定の演算処理によってなされる各画素データのオフセット補正およびゲイン補正としては、従来の手法が適用される。
【００４６】
そして、オフセット補正値の設定モードでは、入射光をしゃ断した暗状態でイメージセンサ８から出力するセンサ信号をバッファメモリ１４に蓄積したうえで、マイクロコンピュータ１５がそのバッファメモリ１４に蓄積された各画素データを読み込んで、各画素の出力が所定に揃うように、各画素の出力のバラツキに応じたオフセット補正値をわり出して、そのわり出された各画素のオフセット補正値が不揮発性のメモリ１１に書き込まれるようになっている。
【００４７】
その際、マイクロコンピュータ１５は、バッファメモリ１４に逐次蓄積される複数フレーム分の各画素のデータをとり込んで、各画素ごとの出力の平均値を求めることにより各画素の出力に含まれるランダムノイズを低減して、その平均値が所定に揃うようなオフセット補正値をわり出すようにしている。
【００４８】
また、ゲイン補正値の設定モードでは、均一な光を入射した明状態でイメージセンサ８から出力するセンサ信号をバッファメモリ１４に蓄積したうえで、マイクロコンピュータ１５がそのバッファメモリ１４に蓄積された各画素データを読み込んで、先のオフセット補正用のデータを基にして、各画素の出力が所定に揃うように各画素の出力のバラツキに応じたゲイン補正値をわり出して、そのわり出された各画素のゲイン補正値が不揮発性のメモリ１１に書き込まれるようになっている。
【００４９】
その際、マイクロコンピュータ１５は、バッファメモリ１４に逐次蓄積される複数フレーム分の各画素のデータをとり込んで、各画素ごとの出力の平均値を求めることにより各画素の出力に含まれるランダムノイズを低減して、その平均値が所定に揃うようなゲイン補正値をわり出すようにしている。
【００５０】
図９は、本発明によるイメージセンサの出力補正装置の他の構成例を示している。
【００５１】
ここでは、前述の場合のように、イメージセンサ８から出力される各画素の１フレーム分のデータを蓄積するバッファメモリを設けることなく、出力補正回路１２が不動作状態にあるときの補正がなされていない各画素の出力データをマイクロコンピュータ１５が直接とり込んで、内部メモリに書き込むようにしている。
【００５２】
また、図１０は本発明によるイメージセンサの出力補正装置のさらに他の構成例を示している。
【００５３】
ここでは、前述の場合のように、外部のマイクロコンピュータ１５を用いることなく、内蔵のＣＰＵ１６がバッファメモリ１４に蓄積された各画素のデータをとり込んでオフセット補正値およびゲイン補正値をわり出すようにしている。
【００５４】
また、本発明は、イメージセンサ８の暗状態および明状態における各画素の出力データを得に際して、実際にイメージセンサ８の入射光をしゃ断したり、均一な光を入射したりするようなことなく、疑似的に各画素の暗状態および明状態をつくり出すようにしている。
【００５５】
具体的には、イメージセンサ８の画素単位となる光センサ回路における対数特性変換用のトランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えてそのトランジスタＱ１を導通状態にしたときのセンサ信号を用いて、各画素の出力のバラツキを補正する手段を設けるようにしている。
【００５６】
その際、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えて導通状態にして、トランジスタＱ１のドレイン電圧ＶＤが定常値のときのセンサ信号を撮影時における暗時のセンサ出力に対応させるとともに、そのトランジスタＱ１のドレイン電圧ＶＤを定常値よりも低い値に切り換えたときのセンサ信号を撮影時における明時のセンサ出力に対応させて、各画素における暗時および明時の出力レベルが揃うように出力補正を行わせるようにする。
【００５７】
しかして、このような手段を設けることによって、実際にイメージセンサに入射する光をしゃ断させることなく、光が入射した状態のままで暗時および明時の出力状態を疑似的に作り出して各画素の出力特性のバラツキを補正することができるようになる。
【００５８】
いま、図１に示す光センサ回路にあって、対数特性変換用のトランジスタＱ１のゲート電圧ＶＧが撮影時の定常値よりも高い値に切り換えられて導通状態になると、そのトランジスタＱ１のドレイン電圧ＶＤが次段の増幅用のトランジスタＱ２のゲートに直接印加されて、トランジスタＱ１のスレッショルド電圧のバラツキがキャンセルされる。そして、そのときのセンサ出力は暗時の出力に相当することになる。
【００５９】
その際、対数特性変換用のトランジスタＱ１が導通状態になって、そのトランジスタＱ１のドレイン電圧ＶＤが次段の増幅用のトランジスタＱ２のゲートに直接印加されたときのセンサ出力が暗時の出力に相当すると擬制する場合、以下のような問題が生ずる。
【００６０】
すなわち、それはトランジスタＱ１やフォトダイオードＰＤが理想の特性をもっている場合を想定しており、実際には、フォトダイオードＰＤには光が入射していなくても暗電流が流れており、図１１に示すように、トランジスタＱ１を導通状態にしたときのセンサ出力は実際の暗時の出力と異なってしまう。図中、ａは理想時の暗時出力を、ｂは実際の暗時出力を示している。
【００６１】
また、その暗時出力の違いは、図１２に示すように、残像を抑制するべく、センサ信号Ｖｏの読出しに先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定して初期化を行わせた場合には、さらにその違いが大きくなってしまう。図中、ｃは初期化による残像抑制時における暗時出力を示している。
【００６２】
そのため、特に本発明では、対数特性変換用のトランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えて導通状態にしたときに、適正な暗時出力に相当するセンサ出力が得られるように、トランジスタＱ１のドレイン電圧ＶＤを可変に調整するようにしている。
【００６３】
具体的には、出力補正する前の段階における実際の暗時のセンサ出力の値を記憶しておき、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えてトランジスタＱ１を導通状態にしたときのセンサ出力が先に記憶した値になるように、トランジスタＱ１のドレイン電圧ＶＤを設定する。その際、トランジスタＱ１を導通状態にしたときのセンサ出力が先に記憶した値とほぼ同じになるようにしても、また出力補正をくり返して行なわせる場合には各補正時に記憶した値の平均値と同じになるようにしてもよい。そして、以後出力補正を行わせる際に、そのドレイン電圧ＶＤの設定状態でトランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えて導通状態にしたときのセンサ出力を用いて、各画素の出力のバラツキのオフセット補正を行わせるようにする。
【００６４】
このときのセンサ出力にもとづいてオフセット補正値をわり出せば、初期値の揃った暗時の出力補正を行わせることができるようになる。また、トランジスタＱ１のドレイン電圧ＶＤを変化させるということは、次段の増幅用のトランジスタＱ２に対する動作点を合せることにもなる。
【００６５】
暗時の出力補正に際して、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換える手段、また、出力補正する前の段階における実際の暗時のセンサ出力の値を記憶しておき、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えてトランジスタＱ１を導通状態にしたときのセンサ出力が先に記憶した値になるようにトランジスタＱ１のドレイン電圧ＶＤを設定する手段としては、図６に示すイメージセンサの構成にあって、図示しないＥＣＵの制御下で、ＶＧ用電源４およびＶＤ読電源６の電源電圧の切り換えを行わせることができるように設けられた電圧切換回路７および電圧切換回路５の駆動を行わせることによって実行される。
【００６６】
また、本発明では、以上のように構成されたイメージセンサにあって、光センサ回路の構成上からくる出力特性のバラツキに起因する各画素における光が入射している明時のセンサ信号Ｖｏの出力レベルの不揃いを是正するべく、トランジスタＱ１を導通状態にして、そのトランジスタＱ１のドレイン電圧ＶＤが定常値（または前記設定値）よりも低い値に切り換えたときのセンサ出力を撮影時における明時のセンサ信号に対応させて、各画素における明時の出力レベルが揃うように出力補正を行わせるようにする。
【００６７】
しかして、このような手段を設けることによって、実際にイメージセンサにおける光の入射状態の如何にかかわらず、明時の出力状態を疑似的に作り出して各画素の出力特性のバラツキを補正することができるようになる。
【００６８】
明時の出力補正に際して、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換える手段およびそのドレイン電圧ＶＤを撮影時の定常値よりも低い値に切り換える手段としては、図６に示すイメージセンサの構成にあって、図示しないＥＣＵの制御下で電圧切換回路５，７を駆動することによって行われる。
【００６９】
このように、本発明によれば、補正用の光源を何ら用いることなくイメージセンサにおける各画素の出力特性のバラツキを補正するようにしているので、従来のようにイメージセンサに対して光をしゃ断したり入射したりしながら各画素の暗時および明時の各センサ信号を得て各画素の出力特性のバラツキを補正する場合のように、各画素に均一な光を頻繁に切り換えながら入射させることができないという光源による照度ムラの問題を全く生ずることなく、各画素の出力特性のバラツキを精度良く補正することができるようになる。
【００７０】
そして、出荷時のみならず、経時変化による各画素の出力特性のバラツキの補正をも、光源を用いることなく、随時に行わせることができるようになる。
【００７１】
また、本発明によれば、多数のイメージセンサの出力補正を同時に行わせる場合に、光源を多数用意して設備の増大を招くようなことがなくなる。
【００７２】
図１３は、イメージセンサにおける各画素の出力特性のバラツキを補正するための具体的な構成を示している。
【００７３】
それは、イメージセンサ８および各画素のセンサ信号を時系列的に読み出すための駆動制御を行うＥＣＵ９と、イメージセンサ８から時系列的に出力する各画素のセンサ信号Ｖｏをデジタル信号に変換するＡＤ変換器１０と、予め各画素の特性に応じたオフセット補正値ＯＦＳおよびゲイン補正のための乗数ＭＬＴが設定されており、ＥＣＵ９から与えられるセンサ信号読出し時における画素のアドレス（Ｘ，Ｙ）の信号ＡＤＤＲＥＳＳに応じて所定のオフセット補正値ＯＦＳおよび乗数ＭＬＴを読み出すメモリ１１と、そのメモリ１１から読み出されたオフセット補正値ＯＦＳおよび乗数ＭＬＴにもとづいてデジタル信号に変換されたセンサ信号ＤＳのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路１２とによって構成されている。
【００７４】
イメージセンサ８から時系列的に出力する各画素のセンサ信号Ｖｏとしては、前述したように、各画素におけるトランジスタＱ１のゲート電圧ＶＧが撮影時の定常値よりも高い値に切り換えられたときの暗時の出力と、光をしゃ断した状態での各画素におけるトランジスタＱ１のゲート電圧ＶＧおよびドレイン電圧ＶＤが撮影時の定常値よりも低い値にそれぞれ切り換えられたときの明時の出力とが採用される。
【００７５】
図１５は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値Ｈに応じたセンサ電流の値Ｉｍは各画素のセンサ信号信号Ａ，Ｂ，Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
【００７６】
ここでは、このような非対数応答領域ＷＡにおける各画素のセンサ信号の出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける各画素のセンサ信号の出力特性の傾きがそれぞれ異なるときのイメージセンサの出力補正を行わせる場合を示している。各画素のパラメータとして、それぞれの各センサ信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
【００７７】
図１４は、出力補正回路１２における処理のフローを示している。
【００７８】
メモリ１１には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１２１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図１６に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける非対数応答領域ＷＡの特性が一致するようになる。
【００７９】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１２２において、しきい値Ｈ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
【００８０】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以上であるか否かを判断して、しきい値Ｈ以上であれば、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ＋（センサ信号ＤＳ１−Ｈ）×乗数
なる演算を行って、その演算結果を出力補正されたセンサ信号ＤＳ２として出力する。
【００８１】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図１７に示すように、対数応答領域ＷＢの特性が一致するようになる。
【００８２】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも小さければ、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたセンサ信号ＤＳ２として出力する。
【００８３】
図１９は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の他の例を示している。
【００８４】
ここでは、このような対数応答領域ＷＢにおける各センサ信号の出力特性の傾きがほぼ同一で、非対数応答領域ＷＡにおける各センサ信号の出力特性の形状がそれぞれ異なるときにイメージセンサの出力補正を行わせる場合を示している。
【００８５】
図１８は、出力補正回路１２における処理のフローを示している。
【００８６】
メモリ１１には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１２１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図２０に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける対数応答領域ＷＢの特性が一致するようになる。
【００８７】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１１２において、しきい値Ｈ以下の非対数応答領域ＷＡに対してゲイン補正のための乗算処理を行う。
【００８８】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以下であるか否かを判断して、しきい値Ｈ以下であれば、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ−（Ｈ−センサ信号ＤＳ１）×乗数
なる演算を行って、その演算結果を出力補正されたセンサ信号ＤＳ２として出力する。
【００８９】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図２１に示すように、非対数応答領域ＷＡの特性が一致するようになる。
【００９０】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも大きければ、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたセンサ信号ＤＳ２として出力する。
【００９１】
図２３は、イメージセンサ８における各画素の構成上からくるセンサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態のさらに他の例を示している。
【００９２】
ここでは、対数応答領域ＷＢにおける各センサ信号Ａ，Ｂ，Ｃの出力特性の傾きがそれぞれ異なるとともに、非対数応答領域ＷＡにおける各センサ信号Ａ，Ｂ，Ｃの出力特性の形状がそれぞれ異なる場合を示している。
【００９３】
このような場合には、図２２の出力補正回路１２における処理のフローに示すように、前述した図１４および図１８に示す各処理を組み合せて行わせることによって、各センサ信号Ａ，Ｂ，Ｃのオフセット補正およびゲイン補正が逐次なされて最終的に非対数応答領域ＷＡおよび対数応答領域ＷＢＡの特性が一致したセンサ信号ＤＳ２′が得られるようになる。
【００９４】
【発明の効果】
以上、本発明は、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにおける各画素の出力信号を、予めメモリに記憶されている各画素の出力特性のバラツキに応じた補正値を読み出して、所定の演算処理によって補正するようにしたイメージセンサの出力補正装置において、暗状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その暗時の出力の平均値が所定にそろうようなオフセット補正値を求める手段と、明状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その明時の出力の平均値が所定にそろうようなゲイン補正値を求める手段とを設け、各画素から出力されたセンサ信号から前記オフセット補正値を加減算処理することによってオフセット補正を行い、そのオフセット補正されたセンサ信号に前記ゲイン補正値を乗ずることによってセンサ信号のゲイン補正を行うようにしている。そして、特に、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にしたときのセンサ信号を暗状態における画素の出力となるように、また、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にするとともに、そのトランジスタのドレイン電圧を定常値よりも低い値に切り換えたときのセンサ信号を明状態における画素の出力となるようにすることにより、各画素の出力信号に含まれるランダムノイズの影響を受けることなく、各画素の特性上からくる出力のバラツキに応じた適正な補正値をわり出すことができ、イメージセンサの出力補正を精度良く行って、画質の良い撮像画像を得ることができるようになるという利点を有している。
【図面の簡単な説明】
【図１】本発明によるイメージセンサに用いられる１画素分の光センサ回路を示す電気回路図である。
【図２】その光センサ回路における各部信号のタイムチャートである。
【図３】その光センサ回路のフォトダイオードに流れるセンサ電流に対するセンサ信号の出力特性を示す図である。
【図４】その光センサ回路を画素に用いたイメージセンサにおける各画素の出力特性のバラツキ状態の一例を示す図である。
【図５】初期化を行わない場合の光センサ回路における入射光量が少ないときに所定のタイミングで読み出されるセンサ信号の出力特性を示す図である。
【図６】本発明に係るイメージセンサの構成例を示すブロック図である。
【図７】そのイメージセンサにおける各部信号のタイムチャートである。
【図８】本発明によるイメージセンサの出力補正装置の一構成例を示すブロック図である。
【図９】本発明によるイメージセンサの出力補正装置の他の構成例を示すブロック図である。
【図１０】本発明によるイメージセンサの出力補正装置のさらに他の構成例を示すブロック図である。
【図１１】光センサ回路における対数特性変換用のトランジスタを導通状態にしたときのセンサ出力と、実際の暗時のセンサ出力との違いを示す特性図である。
【図１２】光センサ回路における対数特性変換用のトランジスタを導通状態にしたときのセンサ出力と、残像抑制のための初期化を行わせたときの実際の暗時のセンサ出力との違いを示す特性図である。
【図１３】イメージセンサにおける各画素の出力のバラツキを補正するための具体的な構成例を示すブロック図である。
【図１４】図１３の構成における出力補正回路における処理のフローの一例を示す図である。
【図１５】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図１６】図１５に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図１７】図１５に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図１８】図１３の出力補正回路における処理のフローの他の例を示す図である。
【図１９】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の他の例を示す特性図である。
【図２０】図１９に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図２１】図１９に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図２２】図１３の出力補正回路における処理のフローのさらに他の例を示す図である。
【図２３】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態のさらに他の例を示す特性図である。
【符号の説明】
８ イメージセンサ
９ ＥＣＵ
１０ ＡＤ変換器
１１ 補正データ用のメモリ
１２ 出力補正回路
１２１ オフセット補正部
１２２ ゲイン補正部
１４ バッファメモリ
１５ マイクロコンピュータ
１６ ＣＰＵ
【産業上の利用分野】
本発明は、ＭＯＳ型イメージセンサにおける各画素の出力のバラツキを補正するイメージセンサの出力補正装置に関する。
【０００２】
【従来の技術】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量に蓄積された残留電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
【０００３】
このような光センサ回路にあっては、図３に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【０００４】
しかして、このような光センサ回路を画素単位に用いたイメージセンサでは、図４に示すように、各画素の構造上からくる出力特性のバラツキを生じてしまい、その出力特性が揃うように各画素の出力補正を行う必要があるものになっている。図中、Ｉｏは入射光がないときにフォトダイオードＰＤに流れる暗電流に応じた暗時のセンサ電流を示している。
【０００５】
各画素の出力特性のバラツキの要因としては、主として、トランジスタＱ１のサブスレッショルド領域の特性を利用して入射光Ｌｓの光量に応じた電圧信号Ｖｐｄを生じさせるに際して、そのトランジスタＱ１のサブスレッショルド値が画素ごとに異なるためである。また、各画素にあって対数変換された電圧信号を高インピーダンスをもって増幅して出力させる必要があるが、その増幅用トランジスタＱ２の特性の不揃いも各画素の出力のバラツキの要因となっている。
【０００６】
そのため、以下の方法によって各画素の出力特性のバラツキを補正することが本願と同一の出願人によって提案されている（特願２０００−４０４９３１、特願２０００−４０４９３３、特願２００１−７５０３５、特願２００１−７５０３６）。
【０００７】
それは、予め各画素の出力特性のバラツキ状態を測定して、それが所定の出力特性になるようなオフセット補正値およびゲイン補正値を作成してメモリに記憶しておき、そのメモリから対応する補正値を読み出して各画素の出力のオフセット補正およびゲイン補正を行わせるようにしている。
【０００８】
その際、対数出力特性をもったイメージセンサでは、基本的に画素に蓄積された電荷の強制リセットが行われないために暗出力は得られない。そのため、以下のような補正手段がとられている。
【０００９】
まず、暗レベルの補正を行わせるべく、入射光をしゃ断した暗時の状態で、各画素の暗時（Ｉｏ）の出力が一致するようにオフセット補正を行わせる。次いで、明レベルの補正を行わせるべく、均一な光を入射させた明時の状態で、各画素の出力特性の傾きが揃うようにゲイン補正を行わせる。あるいはまた、これとは逆の手順で、均一な光を入射させた明時の状態で各画素の出力が揃うようにオフセット補正を行わせたうえで、入射光をしゃ断した暗時の状態で各画素の暗時の出力が一致するようにゲイン補正を行わせることによって、各画素の出力特性のバラツキを補正するようにしている。
【００１０】
従来では、コンピュータがイメージセンサにおける１フレーム（１画面）分の各画素の出力データをとり込んで、各画素の出力のバラツキに応じたオフセット補正値およびゲイン補正値をわり出すようにしている。
【００１１】
【発明が解決しようとする課題】
解決しようとすね問題点は、入射光に応じて光電変換素子に流れる電流に応じたセンサ信号を出力する光センサ回路を画素単位に用いたイメージセンサの出力補正を行わせるに際して、イメージセンサの１フレーム分の各画素の出力データによって各画素の出力のバラツキに応じたオフセット補正値およびゲイン補正値をわり出すようにするのでは、各画素の出力にランダムノイズが含まれているので、各画素の出力のバラツキが不定となって、逐次求められるオフセット補正値およびゲイン補正値が不適正なものになってしまうことである。
【００１２】
その場合、それぞれランダムノイズが含まれる画素間では、両者のランダムノイズが加わった大きな出力のバラツキを生じてしまうことになる。
【００１３】
【課題を解決するための手段】
本発明は、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにおける各画素の出力信号を、予めメモリに記憶されている各画素の出力特性のバラツキに応じた補正値を読み出して、所定の演算処理によって補正するに際して、ランダムノイズの影響を受けることなく、各画素の特性上からくる出力のバラツキに応じた適正な補正値をわり出すことができるようにするべく、暗状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その暗時の出力の平均値が所定にそろうようなオフセット補正値を求める手段と、明状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その明時の出力の平均値が所定にそろうようなゲイン補正値を求める手段とを設け、各画素から出力されたセンサ信号から前記オフセット補正値を加減算処理することによってオフセット補正を行い、そのオフセット補正されたセンサ信号に前記ゲイン補正値を乗ずることによってセンサ信号のゲイン補正を行うようにしている。そして、特に、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にしたときのセンサ信号を暗状態における画素の出力となるように、また、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にするとともに、そのトランジスタのドレイン電圧を定常値よりも低い値に切り換えたときのセンサ信号を明状態における画素の出力となるようにしている。
【００１４】
【実施例】
本発明に係るイメージセンサは、基本的に、前述した図１に示す光センサ回路を画素単位に用いている。
【００１５】
その光センサ回路としては、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を、サブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とによって構成されている。
【００１６】
その場合、トランジスタＱ１のゲート電圧ＶＧの値が、そのドレイン電圧ＶＤ以下となるように設定される。
【００１７】
その光センサ回路では、フォトダイオードＰＤに充分な光量をもって入射光Ｌｓが当たっているときには、トランジスタＱ１には充分なセンサ電流が流れることになり、そのトランジスタＱ１の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【００１８】
しかし、フォトダイオードＰＤの入射光Ｌｓの光量が少なくなってトランジスタＱ１に流れるセンサ電流が小さくなると、トランジスタＱ１はそれに流れる電流が１桁小さくなるとその抵抗値が１桁大きくなるように動作するように設定されていることから、トランジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Ｌｓの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【００１９】
したがって、フォトダイオードＰＤの入射光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信号Ｖｐｄの飽和時間が長くなるため、図５に示すような読出し信号Ｖｓのパルスタイミングでセンサ信号Ｖｏの読み出しを行うと、当初ほど大きなレベルの出力が残像となってあらわれる。なお、図５中、Ｖｐｄ′は増幅用のトランジスタＱ２によって反転増幅された電圧信号を示している。
【００２０】
このような光センサ回路にあって、センサ信号Ｖｏの読出しに先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光量に応じた電圧信号が得られるようにして、入射光Ｌｓの光量が少ない場合でも残像を生ずることがないようにしている。
【００２１】
図２は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
【００２２】
このようなものにあって、初期化時にトランジスタＱ１のドレイン電圧ＶＤがローレベルＬに切り換えられると、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がトランジスタＱ１のしきい値よりも大きければトランジスタＱ１が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧ＶＤと同じになり（ｎ−ＭＯＳトランジスタではソース電圧＝ドレイン電圧となる）、フォトダイオードＰＤの接合容量Ｃが放電状態になる。
【００２３】
そして、ｔｍ時間の経過後にそのドレイン電圧ＶＤが定常のハイレベルＨに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧ＶＤよりも低くなって、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がしきい値よりも大きければＭＯＳトランジスタＱ１が低抵抗状態になり、フォトダイオードＰＤの接合容量Ｃに充電が開始される。
【００２４】
このように光信号の検出に先がけてフォトダイオードＰＤの接合容量Ｃを放電させて初期化したのちにその寄生容量Ｃを充電させるようにすると、その初期化のタイミングから一定時間経過した時点での出力電圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射光Ｌｓの光量に応じた値となる。すなわち、初期化後には入射光Ｌｓの光量の変化に追随した一定の時定数による放電特性が得られるようになる。
【００２５】
その際、長時間放置すればドレイン電圧ＶＤからトランジスタＱ１を通して供給される電流とフォトダイオードＰＤを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。
【００２６】
したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Ｌｓの光量に応じた残像のないセンサ信号Ｖｏを得ることができるようになる。
【００２７】
図６は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号の時系列的な読出し走査を行わせるようにしたイメージセンサの一構成例を示している。
【００２８】
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によってスイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって各画素のセンサ信号Ｖｏが時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイン電圧ＶＤ用電源である。
【００２９】
そして、このようなイメージセンサにあって、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のドレイン電圧ＶＤを所定のタイミングをもって定常時のハイレベルＨおよび初期化時のローレベルＬに切り換える電圧切換回路５が設けられている。
【００３０】
このように構成された本発明によるイメージセンサの動作について、図７に示す各部信号のタイムチャートとともに、以下説明をする。
【００３１】
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信号Ｖｏが順次読み出される。
【００３２】
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが順次読み出される。
【００３３】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが順次読み出される。
【００３４】
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３５】
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３６】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレベルＬに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３７】
なお、ここでは画素列選択信号ＬＳＸ（Ｘ＝１〜４）がＴ１期間後にローレベルＬに立ち下がった時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号ＬＳＸがローレベルＬ状態にある画素列選択の休止期間Ｔ４中であればよい。
【００３８】
以上のような各部信号の発生のタイミングは、図示しないＥＣＵの制御下で画素列選択回路１、画素選択回路２および電圧切換回路５の駆動を行わせることによって決定されるようになっている。
【００３９】
このように、各画素のセンサ信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【００４０】
そして、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサが実現できるようになる。
【００４１】
本発明では、以上のように構成されたイメージセンサにあって、各画素のセンサ信号Ｖｏの出力特性のバラツキを是正するべく、予め各画素のセンサ信号Ｖｏのバラツキ状態を測定して、それが所定の出力特性になるようなオフセット補正値およびゲイン補正値を作成してメモリに記憶しておき、そのメモリから対応する補正値を読み出して各画素のオフセット補正およびゲイン補正を行わせるようにしている。
【００４２】
その際、特に本発明では、各画素から出力するセンサ信号Ｖｏに含まれるランダムノイズの影響を除去するべく、イメージセンサの暗状態および明状態における複数フレーム分の各画素ごとの出力の平均値を求める手段と、各画素の出力の平均値が所定に揃うように各画素ごとのオフセット補正値およびゲイン補正値を求める手段とを設けるようにしている。
【００４３】
図８は、本発明によるイメージセンサの出力補正装置の一構成例を示している。
【００４４】
ここでは、ＥＣＵ９によるアドレス制御下において、通常撮影時におけるイメージセンサ８から時系列的に出力する各画素のセンサ信号を増幅器１３によって所定レベルに増幅したうえで、ＡＤ変換器１０によりデジタル信号に変換して、そのデジタル化された各画素の１フレーム分のデータがバッファメモリ（ＳＲＡＭ等）１４に蓄積される。そして、そのバッファメモリ１４に蓄積されている画素データと、補正データ用のメモリ（ＥＥＰＲＯＭ等）１１に予め書き込まれている各対応する画素のオフセット補正値とゲイン補正値とが逐次読み出されて出力補正回路１２に与えられて、所定の演算処理によって各画素データのオフセット補正およびゲイン補正が行われるようになっている。
【００４５】
予め各画素の出力のバラツキに応じて設定されたオフセット補正値とゲイン補正値とを用いた所定の演算処理によってなされる各画素データのオフセット補正およびゲイン補正としては、従来の手法が適用される。
【００４６】
そして、オフセット補正値の設定モードでは、入射光をしゃ断した暗状態でイメージセンサ８から出力するセンサ信号をバッファメモリ１４に蓄積したうえで、マイクロコンピュータ１５がそのバッファメモリ１４に蓄積された各画素データを読み込んで、各画素の出力が所定に揃うように、各画素の出力のバラツキに応じたオフセット補正値をわり出して、そのわり出された各画素のオフセット補正値が不揮発性のメモリ１１に書き込まれるようになっている。
【００４７】
その際、マイクロコンピュータ１５は、バッファメモリ１４に逐次蓄積される複数フレーム分の各画素のデータをとり込んで、各画素ごとの出力の平均値を求めることにより各画素の出力に含まれるランダムノイズを低減して、その平均値が所定に揃うようなオフセット補正値をわり出すようにしている。
【００４８】
また、ゲイン補正値の設定モードでは、均一な光を入射した明状態でイメージセンサ８から出力するセンサ信号をバッファメモリ１４に蓄積したうえで、マイクロコンピュータ１５がそのバッファメモリ１４に蓄積された各画素データを読み込んで、先のオフセット補正用のデータを基にして、各画素の出力が所定に揃うように各画素の出力のバラツキに応じたゲイン補正値をわり出して、そのわり出された各画素のゲイン補正値が不揮発性のメモリ１１に書き込まれるようになっている。
【００４９】
その際、マイクロコンピュータ１５は、バッファメモリ１４に逐次蓄積される複数フレーム分の各画素のデータをとり込んで、各画素ごとの出力の平均値を求めることにより各画素の出力に含まれるランダムノイズを低減して、その平均値が所定に揃うようなゲイン補正値をわり出すようにしている。
【００５０】
図９は、本発明によるイメージセンサの出力補正装置の他の構成例を示している。
【００５１】
ここでは、前述の場合のように、イメージセンサ８から出力される各画素の１フレーム分のデータを蓄積するバッファメモリを設けることなく、出力補正回路１２が不動作状態にあるときの補正がなされていない各画素の出力データをマイクロコンピュータ１５が直接とり込んで、内部メモリに書き込むようにしている。
【００５２】
また、図１０は本発明によるイメージセンサの出力補正装置のさらに他の構成例を示している。
【００５３】
ここでは、前述の場合のように、外部のマイクロコンピュータ１５を用いることなく、内蔵のＣＰＵ１６がバッファメモリ１４に蓄積された各画素のデータをとり込んでオフセット補正値およびゲイン補正値をわり出すようにしている。
【００５４】
また、本発明は、イメージセンサ８の暗状態および明状態における各画素の出力データを得に際して、実際にイメージセンサ８の入射光をしゃ断したり、均一な光を入射したりするようなことなく、疑似的に各画素の暗状態および明状態をつくり出すようにしている。
【００５５】
具体的には、イメージセンサ８の画素単位となる光センサ回路における対数特性変換用のトランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えてそのトランジスタＱ１を導通状態にしたときのセンサ信号を用いて、各画素の出力のバラツキを補正する手段を設けるようにしている。
【００５６】
その際、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えて導通状態にして、トランジスタＱ１のドレイン電圧ＶＤが定常値のときのセンサ信号を撮影時における暗時のセンサ出力に対応させるとともに、そのトランジスタＱ１のドレイン電圧ＶＤを定常値よりも低い値に切り換えたときのセンサ信号を撮影時における明時のセンサ出力に対応させて、各画素における暗時および明時の出力レベルが揃うように出力補正を行わせるようにする。
【００５７】
しかして、このような手段を設けることによって、実際にイメージセンサに入射する光をしゃ断させることなく、光が入射した状態のままで暗時および明時の出力状態を疑似的に作り出して各画素の出力特性のバラツキを補正することができるようになる。
【００５８】
いま、図１に示す光センサ回路にあって、対数特性変換用のトランジスタＱ１のゲート電圧ＶＧが撮影時の定常値よりも高い値に切り換えられて導通状態になると、そのトランジスタＱ１のドレイン電圧ＶＤが次段の増幅用のトランジスタＱ２のゲートに直接印加されて、トランジスタＱ１のスレッショルド電圧のバラツキがキャンセルされる。そして、そのときのセンサ出力は暗時の出力に相当することになる。
【００５９】
その際、対数特性変換用のトランジスタＱ１が導通状態になって、そのトランジスタＱ１のドレイン電圧ＶＤが次段の増幅用のトランジスタＱ２のゲートに直接印加されたときのセンサ出力が暗時の出力に相当すると擬制する場合、以下のような問題が生ずる。
【００６０】
すなわち、それはトランジスタＱ１やフォトダイオードＰＤが理想の特性をもっている場合を想定しており、実際には、フォトダイオードＰＤには光が入射していなくても暗電流が流れており、図１１に示すように、トランジスタＱ１を導通状態にしたときのセンサ出力は実際の暗時の出力と異なってしまう。図中、ａは理想時の暗時出力を、ｂは実際の暗時出力を示している。
【００６１】
また、その暗時出力の違いは、図１２に示すように、残像を抑制するべく、センサ信号Ｖｏの読出しに先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定して初期化を行わせた場合には、さらにその違いが大きくなってしまう。図中、ｃは初期化による残像抑制時における暗時出力を示している。
【００６２】
そのため、特に本発明では、対数特性変換用のトランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えて導通状態にしたときに、適正な暗時出力に相当するセンサ出力が得られるように、トランジスタＱ１のドレイン電圧ＶＤを可変に調整するようにしている。
【００６３】
具体的には、出力補正する前の段階における実際の暗時のセンサ出力の値を記憶しておき、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えてトランジスタＱ１を導通状態にしたときのセンサ出力が先に記憶した値になるように、トランジスタＱ１のドレイン電圧ＶＤを設定する。その際、トランジスタＱ１を導通状態にしたときのセンサ出力が先に記憶した値とほぼ同じになるようにしても、また出力補正をくり返して行なわせる場合には各補正時に記憶した値の平均値と同じになるようにしてもよい。そして、以後出力補正を行わせる際に、そのドレイン電圧ＶＤの設定状態でトランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えて導通状態にしたときのセンサ出力を用いて、各画素の出力のバラツキのオフセット補正を行わせるようにする。
【００６４】
このときのセンサ出力にもとづいてオフセット補正値をわり出せば、初期値の揃った暗時の出力補正を行わせることができるようになる。また、トランジスタＱ１のドレイン電圧ＶＤを変化させるということは、次段の増幅用のトランジスタＱ２に対する動作点を合せることにもなる。
【００６５】
暗時の出力補正に際して、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換える手段、また、出力補正する前の段階における実際の暗時のセンサ出力の値を記憶しておき、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換えてトランジスタＱ１を導通状態にしたときのセンサ出力が先に記憶した値になるようにトランジスタＱ１のドレイン電圧ＶＤを設定する手段としては、図６に示すイメージセンサの構成にあって、図示しないＥＣＵの制御下で、ＶＧ用電源４およびＶＤ読電源６の電源電圧の切り換えを行わせることができるように設けられた電圧切換回路７および電圧切換回路５の駆動を行わせることによって実行される。
【００６６】
また、本発明では、以上のように構成されたイメージセンサにあって、光センサ回路の構成上からくる出力特性のバラツキに起因する各画素における光が入射している明時のセンサ信号Ｖｏの出力レベルの不揃いを是正するべく、トランジスタＱ１を導通状態にして、そのトランジスタＱ１のドレイン電圧ＶＤが定常値（または前記設定値）よりも低い値に切り換えたときのセンサ出力を撮影時における明時のセンサ信号に対応させて、各画素における明時の出力レベルが揃うように出力補正を行わせるようにする。
【００６７】
しかして、このような手段を設けることによって、実際にイメージセンサにおける光の入射状態の如何にかかわらず、明時の出力状態を疑似的に作り出して各画素の出力特性のバラツキを補正することができるようになる。
【００６８】
明時の出力補正に際して、トランジスタＱ１のゲート電圧ＶＧを撮影時の定常値よりも高い値に切り換える手段およびそのドレイン電圧ＶＤを撮影時の定常値よりも低い値に切り換える手段としては、図６に示すイメージセンサの構成にあって、図示しないＥＣＵの制御下で電圧切換回路５，７を駆動することによって行われる。
【００６９】
このように、本発明によれば、補正用の光源を何ら用いることなくイメージセンサにおける各画素の出力特性のバラツキを補正するようにしているので、従来のようにイメージセンサに対して光をしゃ断したり入射したりしながら各画素の暗時および明時の各センサ信号を得て各画素の出力特性のバラツキを補正する場合のように、各画素に均一な光を頻繁に切り換えながら入射させることができないという光源による照度ムラの問題を全く生ずることなく、各画素の出力特性のバラツキを精度良く補正することができるようになる。
【００７０】
そして、出荷時のみならず、経時変化による各画素の出力特性のバラツキの補正をも、光源を用いることなく、随時に行わせることができるようになる。
【００７１】
また、本発明によれば、多数のイメージセンサの出力補正を同時に行わせる場合に、光源を多数用意して設備の増大を招くようなことがなくなる。
【００７２】
図１３は、イメージセンサにおける各画素の出力特性のバラツキを補正するための具体的な構成を示している。
【００７３】
それは、イメージセンサ８および各画素のセンサ信号を時系列的に読み出すための駆動制御を行うＥＣＵ９と、イメージセンサ８から時系列的に出力する各画素のセンサ信号Ｖｏをデジタル信号に変換するＡＤ変換器１０と、予め各画素の特性に応じたオフセット補正値ＯＦＳおよびゲイン補正のための乗数ＭＬＴが設定されており、ＥＣＵ９から与えられるセンサ信号読出し時における画素のアドレス（Ｘ，Ｙ）の信号ＡＤＤＲＥＳＳに応じて所定のオフセット補正値ＯＦＳおよび乗数ＭＬＴを読み出すメモリ１１と、そのメモリ１１から読み出されたオフセット補正値ＯＦＳおよび乗数ＭＬＴにもとづいてデジタル信号に変換されたセンサ信号ＤＳのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路１２とによって構成されている。
【００７４】
イメージセンサ８から時系列的に出力する各画素のセンサ信号Ｖｏとしては、前述したように、各画素におけるトランジスタＱ１のゲート電圧ＶＧが撮影時の定常値よりも高い値に切り換えられたときの暗時の出力と、光をしゃ断した状態での各画素におけるトランジスタＱ１のゲート電圧ＶＧおよびドレイン電圧ＶＤが撮影時の定常値よりも低い値にそれぞれ切り換えられたときの明時の出力とが採用される。
【００７５】
図１５は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値Ｈに応じたセンサ電流の値Ｉｍは各画素のセンサ信号信号Ａ，Ｂ，Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
【００７６】
ここでは、このような非対数応答領域ＷＡにおける各画素のセンサ信号の出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける各画素のセンサ信号の出力特性の傾きがそれぞれ異なるときのイメージセンサの出力補正を行わせる場合を示している。各画素のパラメータとして、それぞれの各センサ信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
【００７７】
図１４は、出力補正回路１２における処理のフローを示している。
【００７８】
メモリ１１には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１２１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図１６に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける非対数応答領域ＷＡの特性が一致するようになる。
【００７９】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１２２において、しきい値Ｈ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
【００８０】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以上であるか否かを判断して、しきい値Ｈ以上であれば、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ＋（センサ信号ＤＳ１−Ｈ）×乗数
なる演算を行って、その演算結果を出力補正されたセンサ信号ＤＳ２として出力する。
【００８１】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図１７に示すように、対数応答領域ＷＢの特性が一致するようになる。
【００８２】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも小さければ、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたセンサ信号ＤＳ２として出力する。
【００８３】
図１９は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の他の例を示している。
【００８４】
ここでは、このような対数応答領域ＷＢにおける各センサ信号の出力特性の傾きがほぼ同一で、非対数応答領域ＷＡにおける各センサ信号の出力特性の形状がそれぞれ異なるときにイメージセンサの出力補正を行わせる場合を示している。
【００８５】
図１８は、出力補正回路１２における処理のフローを示している。
【００８６】
メモリ１１には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１２１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図２０に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける対数応答領域ＷＢの特性が一致するようになる。
【００８７】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１１２において、しきい値Ｈ以下の非対数応答領域ＷＡに対してゲイン補正のための乗算処理を行う。
【００８８】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以下であるか否かを判断して、しきい値Ｈ以下であれば、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ−（Ｈ−センサ信号ＤＳ１）×乗数
なる演算を行って、その演算結果を出力補正されたセンサ信号ＤＳ２として出力する。
【００８９】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図２１に示すように、非対数応答領域ＷＡの特性が一致するようになる。
【００９０】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも大きければ、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたセンサ信号ＤＳ２として出力する。
【００９１】
図２３は、イメージセンサ８における各画素の構成上からくるセンサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態のさらに他の例を示している。
【００９２】
ここでは、対数応答領域ＷＢにおける各センサ信号Ａ，Ｂ，Ｃの出力特性の傾きがそれぞれ異なるとともに、非対数応答領域ＷＡにおける各センサ信号Ａ，Ｂ，Ｃの出力特性の形状がそれぞれ異なる場合を示している。
【００９３】
このような場合には、図２２の出力補正回路１２における処理のフローに示すように、前述した図１４および図１８に示す各処理を組み合せて行わせることによって、各センサ信号Ａ，Ｂ，Ｃのオフセット補正およびゲイン補正が逐次なされて最終的に非対数応答領域ＷＡおよび対数応答領域ＷＢＡの特性が一致したセンサ信号ＤＳ２′が得られるようになる。
【００９４】
【発明の効果】
以上、本発明は、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにおける各画素の出力信号を、予めメモリに記憶されている各画素の出力特性のバラツキに応じた補正値を読み出して、所定の演算処理によって補正するようにしたイメージセンサの出力補正装置において、暗状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その暗時の出力の平均値が所定にそろうようなオフセット補正値を求める手段と、明状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その明時の出力の平均値が所定にそろうようなゲイン補正値を求める手段とを設け、各画素から出力されたセンサ信号から前記オフセット補正値を加減算処理することによってオフセット補正を行い、そのオフセット補正されたセンサ信号に前記ゲイン補正値を乗ずることによってセンサ信号のゲイン補正を行うようにしている。そして、特に、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にしたときのセンサ信号を暗状態における画素の出力となるように、また、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にするとともに、そのトランジスタのドレイン電圧を定常値よりも低い値に切り換えたときのセンサ信号を明状態における画素の出力となるようにすることにより、各画素の出力信号に含まれるランダムノイズの影響を受けることなく、各画素の特性上からくる出力のバラツキに応じた適正な補正値をわり出すことができ、イメージセンサの出力補正を精度良く行って、画質の良い撮像画像を得ることができるようになるという利点を有している。
【図面の簡単な説明】
【図１】本発明によるイメージセンサに用いられる１画素分の光センサ回路を示す電気回路図である。
【図２】その光センサ回路における各部信号のタイムチャートである。
【図３】その光センサ回路のフォトダイオードに流れるセンサ電流に対するセンサ信号の出力特性を示す図である。
【図４】その光センサ回路を画素に用いたイメージセンサにおける各画素の出力特性のバラツキ状態の一例を示す図である。
【図５】初期化を行わない場合の光センサ回路における入射光量が少ないときに所定のタイミングで読み出されるセンサ信号の出力特性を示す図である。
【図６】本発明に係るイメージセンサの構成例を示すブロック図である。
【図７】そのイメージセンサにおける各部信号のタイムチャートである。
【図８】本発明によるイメージセンサの出力補正装置の一構成例を示すブロック図である。
【図９】本発明によるイメージセンサの出力補正装置の他の構成例を示すブロック図である。
【図１０】本発明によるイメージセンサの出力補正装置のさらに他の構成例を示すブロック図である。
【図１１】光センサ回路における対数特性変換用のトランジスタを導通状態にしたときのセンサ出力と、実際の暗時のセンサ出力との違いを示す特性図である。
【図１２】光センサ回路における対数特性変換用のトランジスタを導通状態にしたときのセンサ出力と、残像抑制のための初期化を行わせたときの実際の暗時のセンサ出力との違いを示す特性図である。
【図１３】イメージセンサにおける各画素の出力のバラツキを補正するための具体的な構成例を示すブロック図である。
【図１４】図１３の構成における出力補正回路における処理のフローの一例を示す図である。
【図１５】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図１６】図１５に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図１７】図１５に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図１８】図１３の出力補正回路における処理のフローの他の例を示す図である。
【図１９】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の他の例を示す特性図である。
【図２０】図１９に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図２１】図１９に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図２２】図１３の出力補正回路における処理のフローのさらに他の例を示す図である。
【図２３】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態のさらに他の例を示す特性図である。
【符号の説明】
８ イメージセンサ
９ ＥＣＵ
１０ ＡＤ変換器
１１ 補正データ用のメモリ
１２ 出力補正回路
１２１ オフセット補正部
１２２ ゲイン補正部
１４ バッファメモリ
１５ マイクロコンピュータ
１６ ＣＰＵ
Claims (4)
- 撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにおける各画素の出力信号を、予めメモリに記憶されている各画素の出力特性のバラツキに応じた補正値を読み出して、所定の演算処理によって補正するようにしたイメージセンサの出力補正装置において、暗状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その暗時の出力の平均値が所定にそろうようなオフセット補正値を求める手段と、明状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その明時の出力の平均値が所定にそろうようなゲイン補正値を求める手段とを設け、各画素から出力されたセンサ信号から前記オフセット補正値を加減算処理することによってオフセット補正を行い、そのオフセット補正されたセンサ信号に前記ゲイン補正値を乗ずることによってセンサ信号のゲイン補正を行うようにし、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にしたときのセンサ信号を暗状態における画素の出力としたことを特徴とするイメージセンサの出力補正装置。
- 撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにおける各画素の出力信号を、予めメモリに記憶されている各画素の出力特性のバラツキに応じた補正値を読み出して、所定の演算処理によって補正するようにしたイメージセンサの出力補正装置において、暗状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その暗時の出力の平均値が所定にそろうようなオフセット補正値を求める手段と、明状態でイメージセンサから出力するセンサ信号を逐次蓄積し、蓄積される複数フレーム分の各画素の出力の平均値を求め、その明時の出力の平均値が所定にそろうようなゲイン補正値を求める手段とを設け、各画素から出力されたセンサ信号から前記オフセット補正値を加減算処理することによってオフセット補正を行い、そのオフセット補正されたセンサ信号に前記ゲイン補正値を乗ずることによってセンサ信号のゲイン補正を行うようにし、光センサ回路における対数特性変換用のトランジスタのゲート電圧を撮影時の定常値よりも高い値に切り換えて、そのトランジスタを導通状態にするとともに、そのトランジスタのドレイン電圧を定常値よりも低い値に切り換えたときのセンサ信号を明状態における画素の出力としたことを特徴とするイメージセンサの出力補正装置。
- イメージセンサの明状態における各画素の出力が、均一な光を照射したときのイメージセンサにおける各画素の出力であることを特徴とする請求項１の記載によるイメージセンサの出力補正装置。
- イメージセンサの暗状態における各画素の出力が、入射光をしゃ断したときのイメージセンサにおける各画素の出力であることを特徴とする請求項２の記載によるイメージセンサの出力補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133345A JP4432017B2 (ja) | 2002-04-01 | 2002-04-01 | イメージセンサの出力補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133345A JP4432017B2 (ja) | 2002-04-01 | 2002-04-01 | イメージセンサの出力補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298951A JP2003298951A (ja) | 2003-10-17 |
| JP4432017B2 true JP4432017B2 (ja) | 2010-03-17 |
Family
ID=29397422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133345A Expired - Fee Related JP4432017B2 (ja) | 2002-04-01 | 2002-04-01 | イメージセンサの出力補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432017B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101436076B1 (ko) * | 2013-03-29 | 2014-08-29 | 한국과학기술원 | 이미지 프로세서 및 그것의 데이터 처리 방법 |
-
2002
- 2002-04-01 JP JP2002133345A patent/JP4432017B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003298951A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3882128B2 (ja) | イメージセンサの出力補正装置 | |
| US8749665B2 (en) | Dynamic range extension for CMOS image sensors for mobile applications | |
| US20130057754A1 (en) | Image pickup apparatus | |
| JP2004104741A (ja) | イメージセンサ | |
| JP3882129B2 (ja) | イメージセンサの出力補正装置 | |
| JP2002204398A (ja) | イメージセンサ | |
| US7667760B2 (en) | Image sensor output correction device | |
| JP4432017B2 (ja) | イメージセンサの出力補正装置 | |
| JP4253908B2 (ja) | 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法 | |
| JP3963008B2 (ja) | イメージセンサの出力補正装置 | |
| JP3861244B2 (ja) | 画像処理装置 | |
| JP2004229257A (ja) | イメージセンサ | |
| JP4616527B2 (ja) | イメージセンサの出力補正装置 | |
| JP3975396B2 (ja) | イメージセンサの出力補正装置 | |
| JPWO2003026282A1 (ja) | 高速事象撮影装置 | |
| JP4658388B2 (ja) | イメージセンサの出力補正装置 | |
| JP4026127B2 (ja) | イメージセンサの出力補正装置 | |
| JP2004357261A (ja) | イメージセンサ | |
| JP2004242264A (ja) | イメージセンサ | |
| JP2002312781A (ja) | 画像処理装置 | |
| JP3861239B2 (ja) | イメージセンサ | |
| JP2004120724A (ja) | イメージセンサ | |
| JP2003347533A (ja) | イメージセンサ | |
| JP2004357262A (ja) | イメージセンサ | |
| JP2005020682A (ja) | イメージセンサの出力補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4432017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |