JP2003347533A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】 イメージセンサにおける画素単位となる光セ
ンサ回路における対数特性変換用のトランジスタのドレ
イン電圧を初期化完了後にもとの定常電圧に戻す際にゲ
ート・ドレイン間の結合容量によってゲート電圧が変化
して対数出力特性が失われることを防止する。 【構成】 撮影時の入射光量に応じて光電変換素子に流
れるセンサ電流をトランジスタのサブスレッショルド領
域の特性を利用した弱反転状態で対数特性をもってセン
サ信号を出力するとともに、撮影に先がけてそのトラン
ジスタのドレイン電圧を定常値よりも低い値に切り換え
て初期化するようにした光センサ回路を画素単位とする
イメージセンサにあって、各画素における対数特性変換
用のトランジスタのドレイン電源の配線とゲート電源の
配線とが直交するように配設する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入射光量に応じて光電
変換素子に流れるセンサ電流をトランジスタのザブスレ
ッショルド領域の特性を利用した弱反転状態で対数特性
をもって電圧信号に変換して出力する光センサ回路を画
素単位に用いたイメージセンサに関する。

【０００２】

【従来の技術】従来、ＭＯＳ型のイメージセンサにあっ
ては、その１画素分の光センサ回路が、図１に示すよう
に、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電
変換素子としてのフォトダイオードＰＤと、フォトダイ
オードＰＤに流れるセンサ電流を弱反転状態で対数出力
特性をもって電圧信号Ｖｐｄに変換させるトランジスタ
Ｑ１と、その電圧信号Ｖｐｄを増幅するトランジスタＱ
２と、読出し信号Ｖｓのパルスタイミングでもってセン
サ信号Ｖｏを出力するトランジスタＱ３とからなり、対
数出力特性をもたせることによってダイナミックレンジ
を拡大して光信号の検出を高感度で行わせることができ
るようにしている。

【０００３】このような構成によるイメージセンサで
は、光センサ回路におけるフォトダイオードＰＤに充分
な光量をもって入射光Ｌｓが当たっているときには、ト
ランジスタＱ１には充分なセンサ電流が流れることにな
り、そのトランジスタＱ１の抵抗値もさほど大きくない
ことから、イメージセンサとして残像を生ずることがな
いような充分な応答速度をもって光信号の検出を行わせ
ることができる。

【０００４】しかし、フォトダイオードＰＤの入射光Ｌ
ｓの光量が少なくなってトランジスタＱ１に流れる電流
が小さくなると、トランジスタＱ１はそれに流れる電流
が１桁小さくなるとその抵抗値が１桁大きくなるように
動作するように設定されていることから、トランジスタ
Ｑ１の抵抗値が増大し、フォトダイオードＰＤの寄生容
量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積さ
れた電荷を放電するのに時間がかかるようになる。その
ため、入射光Ｌｓの光量が少なくなるにしたがって、残
像が長時間にわたって観測されることになる。

【０００５】図５は、フォトダイオードＰＤのセンサ電
流が１Ｅ−１０Ａから１Ｅ−１５Ａまで急激に変化した
場合の電圧信号Ｖｐｄの変化特性を示している。

【０００６】この特性から、フォトダイオードＰＤへの
入射光Ｌｓの光量が少ない１Ｅ−１２Ａ程度のセンサ電
流では、１／３０ｓｅｃごとにセンサ信号Ｖｏを出力さ
せるようにする場合、その時間内では電圧信号Ｖｐｄが
飽和しないことがわかる。

【０００７】したがって、フォトダイオードＰＤの入射
光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信
号Ｖｐｄの飽和時間が長くなるため、図８に示すような
読出し信号Ｖｓのパルスタイミングでセンサ信号Ｖｏの
読み出しを行うと、当初ほど大きなレベルの出力が残像
となってあらわれる。なお、図８中、Ｖｐｄ′は増幅用
のトランジスタＱ２によって反転増幅された電圧信号を
示している。

【０００８】そのため従来では、撮影時の入射光量に応
じて光電変換素子に流れるセンサ電流をＭＯＳ型トラン
ジスタを用いて弱反転状態で対数出力特性をもって電圧
信号に変換するようにした光センサ回路を画素単位とし
て、複数の画素をマトリクス状に配設したイメージセン
サにあって、撮影に先がけてトランジスタＱ１のドレイ
ン電圧ＶＤを所定時間だけ撮影時の定常値よりも低く設
定することにより、フォトダイオードＰＤの寄生容量Ｃ
に蓄積された残留電荷を排出して初期化することによ
り、センサ電流に急激な変化が生じても即座にそのとき
の入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られる
ようにして、入射光量が少ない場合でも残像が生ずるこ
とがないようにしている（特開２０００−３２９６１６
号公報参照）。

【０００９】

【発明が解決しようとする課題】解決しようとする問題
点は、対数出力特性をもった光センサ回路を画素単位と
するイメージセンサにあって、残像の発生を抑制するべ
く撮影に先がけて対数特性変換用のトランジスタのドレ
イン電圧を撮影時の定常値よりも低い電圧に切り換えて
初期化する手段をとる場合、初期化完了後にそのトラン
ジスタのドレイン電圧を低電圧状態からもとの定常電圧
に戻す際に、ゲート・ドレイン間の結合容量によってゲ
ート電圧が高めに変化して、もとの設定電圧に戻るまで
に時間を要してしまい、そのあいだ入射光量が少ないと
出力特性が直線的になって対数出力特性が失われてしま
うことである。

【００１０】

【課題を解決するための手段】本発明は、撮影時の入射
光量に応じて光電変換素子に流れるセンサ電流をトラン
ジスタのサブスレッショルド領域の特性を利用した弱反
転状態で対数特性をもってセンサ信号を出力するととも
に、撮影に先がけてそのトランジスタのドレイン電圧を
定常値よりも低い値に切り換えて初期化するようにした
光センサ回路を画素単位とするイメージセンサにあっ
て、初期化完了後にドレイン電圧を低電圧状態からもと
の定常電圧に戻す際にゲート・ドレイン間の結合容量に
よってゲート電圧が変化しないようにして、撮影に際し
て常に対数出力特性が得られるようにするべく、各画素
における対数特性変換用のトランジスタのドレイン電源
の配線とゲート電源の配線とが直交するように配設して
いる。

【００１１】

【実施例】本発明によるイメージセンサにあっては、基
本的に、前述した図１に示す光センサ回路を画素単位に
用いている。

【００１２】そして、その光センサ回路にあって、撮影
に先がけて、対数特性変換用のトランジスタＱ１のドレ
イン電圧ＶＤを所定時間だけ撮影特の定常値よりも低く
設定して、フォトダイオードＰＤの寄生容量Ｃに蓄積さ
れた電荷を排出して初期化するようにしている。

【００１３】図２は、そのときの光センサ回路における
各部信号のタイムチャートを示している。ここで、ｔ１
は初期化のタイミングを、ｔ２は光信号検出のタイミン
グを示している。トランジスタＱ１のドレイン電圧ＶＤ
を定常値（ハイレベルＨ）から低い電圧（ローレベル
Ｌ）に切り換える所定時間ｔｍとしては、例えば１画素
分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅ
ｃ程度に設定される。図中、ＴはフォトダイオードＰＤ
の寄生容量Ｃの蓄積期間を示しており、その蓄積期間Ｔ
はＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０
ｓｅｃ）程度となる。

【００１４】このようなものにあって、初期化時にＭＯ
ＳトランジスタＱ１のドレイン電圧ＶＤがローレベルＬ
に切り換えられると、そのときのゲート電圧ＶＧとドレ
イン電圧ＶＤとの間の電位差がトランジスタＱ１のしき
い値よりも大きければトランジスタＱ１が低抵抗状態に
なる。それにより、そのときのソース側の電位がドレイ
ン電圧ＶＤと同じになり（実際にはしきい値分の電位差
が残る）、フォトダイオードＰＤの接合容量Ｃが放電状
態になる。

【００１５】図３は、初期化時におけるトランジスタＱ
１の電荷ｑの流れによる動作状態を模擬的に示してい
る。

【００１６】そして、ｔｍ時間の経過後にそのドレイン
電圧ＶＤが定常のハイレベルＨに切り換えられて光信号
の検出が行われると、ソース側の電位がドレイン電圧Ｖ
Ｄよりも低くなって、そのときのゲート電圧ＶＧとドレ
イン電圧ＶＤとの間の電位差がしきい値よりも大きけれ
ばＭＯＳトランジスタＱ１が低抵抗状態になり、フォト
ダイオードＰＤの接合容量Ｃが充電状態になる。

【００１７】図４は、光信号検出時におけるトランジス
タＱ１の電荷ｑの流れによる動作状態を模擬的に示して
いる。

【００１８】このように光信号の検出に先がけてフォト
ダイオードＰＤの接合容量Ｃを放電させて初期化したの
ちにその接合容量Ｃを充電させるようにすると、その初
期化のタイミングから一定の時間経過した時点での出力
電圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射
光Ｌｓの光量に応じた値となる。すなわち、初期化後に
は入射光Ｌｓの光量の変化に追随した一定の時定数によ
る放電特性が得られるようになる。

【００１９】その際、長時間放置すればドレイン電圧Ｖ
ＤからトランジスタＱ１を通して供給される電流とフォ
トダイオードＰＤを流れる電流とは同じになるが、前に
残った電荷がなければ常に同じ放電特性が得られるので
残像が生ずることがなくなる。

【００２０】したがって、初期化してから一定の時間を
定めて光信号を検出するようにすれば、入射光Ｌｓの光
量に応じた残像のないセンサ信号Ｖｏを得ることができ
るようになる。

【００２１】図５はフォトダイオードＰＤのセンサ電流
が１Ｅ−１０Ａから１Ｅ−１５Ａまで急激に変化した場
合の電圧信号Ｖｐｄの変化特性にあって、初期化してか
ら一定の時間１／３０ｓｅｃ経過後に光信号の検出のタ
イミングを設定したときを示している。

【００２２】図６は、１／３０ｓｅｃのタイミングで光
信号の読み出しをくり返し行わせたときの電圧信号Ｖｐ
ｄの増幅信号の特性を示している。これによれば、１／
３０ｓｅｃごとに得られる信号特性はフォトダイオード
ＰＤへの入射光Ｌｓの光量に応じたセンサ電流に即した
ものとなり、残像の影響がないことがわかる。

【００２３】図７は、フォトダイオードＰＤへの入射光
Ｌｓの光量を変化させたときの画素信号Ｖｏの出力特性
を示している。これによれば、フォトダイオードＰＤの
センサ電流が１Ｅ−１３Ａ以上では完全に対数出力特性
となっていることがわかる。また、センサ電流が１Ｅ−
１３Ａ以下の領域では対数特性から外れるものの、残像
のない出力が得られることがわかる。

【００２４】また、トランジスタＱ１のドレイン電圧Ｖ
Ｄを低下させるときのローレベルＬの値を調整すると、
完全にトランジスタＱ１を低抵抗状態にできるまで電圧
を下げれば図７中（ａ）で示すような出力特性が得られ
る。しかし、その制御電圧ＶＤをゲート電圧ＶＧと同一
になるように設定すると、図７中（ｂ）で示すような通
常の対数出力特性が得られることになる。

【００２５】したがって、図７中（ａ）で示す出力特性
の場合には、残像はないが、光量が少ないときに感度が
小さくなる。図７中（ｂ）で示す対数出力特性の場合に
は、光量が少ないときでも感度は大きいが、残像が顕著
になる。すなわち、感度と残像との間にはトレードオフ
の関係が成立する。

【００２６】したがって、図７中（ａ）で示す出力特性
と図７中（ｂ）で示す対数出力特性との中間の領域に出
力特性がくるようにトランジスタＱ１のドレイン電圧Ｖ
Ｄを調整することにより、残像を問題にしない用途では
感度を優先するような設定とし、残像が問題となる用途
では残像をなくすことを優先とするような設定とするこ
とができるようになる。実際には、用途に応じて問題に
ならない残像の程度に応じてドレイン電圧ＶＤを調整し
て、感度を可能な限り大きく設定するようにすることが
考えられる。

【００２７】本発明は、このような光センサ回路を画素
単位として、画素をマトリクス状に複数配設して、各画
素のセンサ信号の時系列的な読出し走査を行わせるよう
にしたイメージセンサにあって、センサ信号の読出し走
査に応じた適切なタイミングをもって各画素の初期化を
行わせることができるように構築している。

【００２８】図９は、イメージセンサの具体的な構成例
を示している。

【００２９】そのイメージセンサは、その基本的な構成
が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマ
トリクス状に配設して、各１ライン分の画素列を画素列
選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４
によって選択し、その選択された画素列における各画素
を、画素選択回路２から順次出力される選択信号ＤＳ１
〜ＤＳ４によってスイッチ群３における各対応するスイ
ッチＳＷ１〜ＳＷ４が逐次オン状態にされることによっ
て各画素のセンサ信号Ｖｏが時系列的に読み出されるよ
うになっている。図中、４は各画素における前記トラン
ジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイ
ン電圧ＶＤ用電源である。

【００３０】そして、そのイメージセンサにあって、特
に、本発明では、各１ライン分の画素列の選択に際し
て、その選択された画素列における各画素の前記トラン
ジスタＱ１のドレイン電圧ＶＤを所定のタイミングをも
って定常時のハイレベルＨおよび初期化時のローレベル
Ｌに切り換える電圧切換回路５を設けるようにしてい
る。

【００３１】このように構成されたイメージセンサの動
作について、図１０に示す各部信号のタイムチャートと
ともに、以下説明をする。

【００３２】まず、画素列選択信号ＬＳ１がハイレベル
Ｈになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，
Ｄ１４からなる第１の画素列が選択される。そして、Ｌ
Ｓ１がハイレベルＨになっている一定期間Ｔ１のあいだ
画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになっ
て、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信
号Ｖｏが順次読み出される。

【００３３】次いで、画素列選択信号ＬＳ１がローレベ
ルＬになった時点で次のＬＳ２がハイレベルＨになる
と、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４か
らなる第２の画素列が選択される。そして、ＬＳ２がハ
イレベルＨになっている一定期間Ｔ１のあいだ画素選択
信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画
素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが
順次読み出される。

【００３４】以下同様に、画素列選択信号ＬＳ３および
ＬＳ４が連続的にハイレベルＨになって各対応する第３
および第４の画素列が順次選択され、ＬＳ３およびＬＳ
４がそれぞれハイレベルＨになっている一定期間Ｔ１の
あいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨ
になって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およ
びＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが
順次読み出される。

【００３５】また、画素列選択信号ＬＳ１がＴ１期間後
にローレベルＬに立ち下がった時点で、そのとき選択さ
れている第１の画素列における各画素Ｄ１１，Ｄ１２，
Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイ
レベルＨからローレベルＬに所定時間Ｔ２のあいだ切り
換えることによって各画素の初期化が行われ、１サイク
ル期間Ｔ３の経過後に行われる次サイクルにおけるセン
サ信号の読出しにそなえる。

【００３６】次いで、画素列選択信号ＬＳ２がＴ１期間
後にローレベルＬに立ち下がった時点で、そのとき選択
されている第２の画素列における各画素Ｄ２１，Ｄ２
２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでの
ハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ
切り換えることによって各画素の初期化が行われ、１サ
イクル期間Ｔ３の径過後に行われる次サイクルにおける
センサ信号の読出しにそなえる。

【００３７】以下同様に、画素列選択信号ＬＳ３および
ＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下が
った時点で、そのとき選択されている第３および第４の
画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレ
ベルＬに切り換えて各画素の初期化が行われ、１サイク
ル期間Ｔ３の径過後に行われる次サイクルにおけるセン
サ信号の読出しにそなえる。

【００３８】なお、ここでは画素列選択信号ＬＳＸ（Ｘ
＝１〜４）がＴ１期間後にローレベルＬに立ち下がった
時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて
初期化を行わせるようにしているが、その初期化のタイ
ミングは画素列選択信号ＬＳＸがローレベルＬ状態にあ
る画素列選択の休止期間Ｔ４中であればよい。

【００３９】また、図９に示すイメージセンサにおける
各画素の初期化を行わせるに際して、各画素におけるセ
ンサ信号の読出しに先がけて、全ての画素Ｄ１１〜Ｄ４
４の初期化を同時に行わせるようにしてもよい。

【００４０】図１１は、全ての画素Ｄ１１〜Ｄ４４の初
期化を同時に行わせるようにしたときの各部信号のタイ
ムチャートを示している。

【００４１】以上のような各部信号の発生のタイミング
は、図示しないＥＣＵの制御下で画素列選択回路１、画
素選択回路２および電圧切換回路５の駆動を行わせるこ
とによって決定されるようになっている。

【００４２】このように、各画素のセンサ信号の読出し
走査に応じた適切なタイミングをもって各画素の初期化
を行わせることによって、イメージセンサ全体としての
蓄積時間の過不足を低減できるようになる。したがっ
て、残像がなく、ダイナミックレンジの広い対数出力特
性をもったイメージセンサを実現できるようになる。

【００４３】しかして、画素単位となる光センサ回路を
マトリクス状に複数配設した場合、特に、図１２に示す
ように、１ライン分配設された各センサ回路にゲート電
圧ＶＧとドレイン電圧ＶＤとをそれぞれ供給する配線を
平行にした場合には、ゲート電圧ＶＧを配線の両側から
供給するときには、図１３に示すように、中央のセンサ
回路ほど配線抵抗ｒが大きく影響するようになる。その
ため、そのラインにおける各センサ回路の出力特性がそ
の設置箇所に応じて変動してしまう。

【００４４】また、図１４に示すように、１ライン分配
設された各センサ回路にゲート電圧ＶＧとドレイン電圧
ＶＤとをそれぞれ供給する配線を平行にして、ゲート電
圧ＶＧを配線の一端から供給するときには、図１５に示
すように、先方のセンサ回路ほど配線抵抗ｒが大きく影
響するようになる。そのため、そのラインにおける各セ
ンサ回路の出力特性がその設置箇所に応じて変動してし
まう。

【００４５】その影響は、特に、各センサ回路にゲート
電圧ＶＧを供給する配線に抵抗の大きな材料によるもの
を用いる場合に顕著となる。

【００４６】配線抵抗ｒが大きく影響する箇所にある光
センサ回路では、その出力特性が変動して、図１６に示
すように、入射光量が少ない領域では対数特性が失われ
て、直線的な出力特性になってしまう。図中、ＯＡ，Ｏ
Ｂ，ＯＣの各出力特性は、図１３のＡ，Ｂ，Ｃの各位置
にある光センサ回路の出力特性をそれぞれ示している。
ＯＢ，ＯＣの各出力特性のうち、ＯＢ−Ｌ，ＯＣ−Ｌの
部分が直線領域となる。

【００４７】このような配線抵抗ｒが大きく影響する箇
所にある光センサ回路の出力特性が変動する要因として
は、以下のとおりである。

【００４８】図１７は、１ライン分配設された各光セン
サ回路におけるトランジスタＱ１とフォトダイオードＰ
Ｄの部分を抜き出して並列接続したときの等価回路を示
している。ここで、ｒｄは各センサ回路にドレイン電圧
ＶＤを供給する配線の抵抗分を、ｒｇはセンサ回路にゲ
ート電圧ＶＧを供給する配線の抵抗分をそれぞれ示して
いる。また、ＣｇｄはトランジスタＱ１のゲート・ドレ
イン間の結合容量を示している。

【００４９】この図１７に示す回路系統にあって、図１
８に示すように、初期化時にドレイン電圧ＶＤを所定期
間ｔ２のあいだハイレベルＨからローレベルＬに切り換
えると、トランジスタＱ１のゲート・ドレイン間の結合
容量Ｃｇｄによって、そのスイッチングの立下りおよび
立上り時にゲート電圧ＶＧが瞬間的に振られて変動して
しまう。

【００５０】そのドレイン電圧ＶＤのスイッチングにと
もなうゲート電圧ＶＧの瞬間的な振れは、ゲート電圧Ｖ
Ｇの配線抵抗ｒｇが充分に小さければ無視できる。

【００５１】しかし、ゲート電圧ＶＧの配線抵抗ｒｇが
高い（ｐｏｌｙ−Ｓｉ等）と、いったんゲート電圧ＶＧ
が振られるともとの設定値に復帰するまでにある程度の
時間を要してしまう。また、この振れの程度は、ドレイ
ン電圧ＶＤのスイッチング時における立下り、立上りの
特性によっても異なる。

【００５２】このように初期化時のドレイン電圧ＶＤの
スイッチングによってゲート電圧ＶＧが振られた場合、
図１９に示すように、ゲート電圧ＶＧが一時的に規定値
よりも低い値（立下り時）および高い値（立上り時）に
設定されるのと同じ効果が生じてしまうことになる。

【００５３】その場合、スイッチングの立上り時にゲー
ト電圧ＶＧが規定値よりも高くなると、トランジスタＱ
１はより導通状態となって、フォトダイオードＰＤの寄
生容量Ｃには正規にはＶＤ−Ｖｔｈ（しきい値電圧）の
電圧値で充電されるところが、それ以上の電圧値Ｖｘ
（ＶＤ−Ｖｔｈ≧Ｖｘ≧ＶＤ）で充電されることにな
る。そして、次の瞬間にはゲート電圧ＶＤは規定値に戻
るので、寄生容量ＣはＶｘ電圧で充電されたままの状態
になる。

【００５４】この充電電圧が入射光による放電でＶＤ−
Ｖｔｈの正規の充電状態となるまで、その光センサ回路
の出力特性は直線的となってしまう。

【００５５】図１６の出力特性図にあって、ゲート電圧
ＶＧの入力端にある光センサ回路では規定のゲート電圧
ＶＧが供給されているのに対して、ＯＢ−Ｌ，ＯＣ−Ｌ
の各特性部分は光センサ回路の位置がゲート電圧ＶＧの
入力端から離れて配線の抵抗値が増大していき、トラン
ジスタＱ１の寄生容量Ｃの充放電に時間がかかってしま
うためである。

【００５６】そのため、本発明では、光センサ回路にお
ける対数特性変換用のトランジスタＱ１のドレイン電圧
ＶＤを定常のハイレベルＨからローレベルＬに切り換え
て初期化を行わせたのち、もとのハイレベルＨに戻す際
に、トランジスタＱ１のドレイン電圧ＶＤとゲート電圧
ＶＧとの配線を平行にしたときのゲート・ドレイン間の
結合容量Ｃｇｄによってゲート電圧ＶＧが振られて一時
的に規定値よりも高くなることがないように、図２０に
示すように、トランジスタＱ１のドレイン電圧ＶＤの電
源配線１ｄとゲート電圧ＶＧの電源配線１ｇとが直交す
るように配設している。

【００５７】図２１は、イメージセンサの各画素Ｄ１１
〜Ｄ４４に供給するドレイン電圧ＶＤの電源配線１ｄと
ゲート電圧ＶＧの電源配線１ｇとが直交するように配設
したものを示している。

【００５８】その際、特にゲート電圧ＶＧの瞬間的な振
れによる変動の要因となるゲート電圧ＶＧの電源配線１
ｇをアルミニウムなどによる低抵抗の金属配線とするこ
とにより、より効果的にゲート電圧ＶＧの安定化を図る
ことができるようになる。

【００５９】なお、ドレイン電圧ＶＤの電源配線１ｄを
もアルミニウムなどによる低抵抗の金属配線とするよう
にしてもよいことはいうまでもない。

【００６０】いま、例えば、６４０×４８０の画素構成
によるＶＧＡ規格のイメージセンサの場合、各画素に供
給するドレイン電圧の電源配線とゲート電圧の電源配線
とを平行にしたときには、初期化後にゲート電圧をロー
レベルＬからハイレベルＨに戻したときにゲート電圧が
６４０個の画素によって振られて変動してしまう。それ
に対して、各画素に供給するドレイン電圧の電源配線と
ゲート電圧の電源配線とを直交させたときには、ゲート
電圧の変動分が単純計算で１／６４０になる。実際に
は、配線長も短くなるので、さらに２５％減の１／８５
０程度になる。また、ドレイン電圧の電源配線とゲート
電圧の電源配線とを直交させたときのゲート電圧の電源
配線をアルミニウムなどの低抵抗の金属配線にすれば、
ドレイン電圧の電源配線とゲート電圧の電源配線とを平
行にしたときのゲート電圧の電源配線に比較的抵抗の大
きいポリシリコン等を用いた場合に比べて、ゲート電圧
の変動分を２５％程度減少させることができる。したが
って、トータル的に１０００倍近いゲート電圧の安定性
が得られるようになる。

【００６１】図２２は、本発明の他の実施例を示してい
る。

【００６２】この場合には、ゲート電圧ＶＧの電源配線
１ｇが互いに接続された主配線Ｍ−１ｇと副配線Ｓ−１
ｇとからなり、その主配線Ｍ−１ｇがドレイン電圧ＶＤ
の電源配線１ｄと直交し、その副配線Ｓ−１ｇがドレイ
ン電圧ＶＤの電源配線１ｄと平行になるようにしてい
る。

【００６３】そして、この場合、ゲート電圧ＶＧを供給
する主配線Ｍ−１ｇをアルミニウムなどによる低抵抗の
金属配線とすることにより、より効果的にゲート電圧Ｖ
Ｇの安定化を図ることができるようになる。

【００６４】図２３は、本発明のさらに他の実施例を示
している。

【００６５】この場合には、ゲート電圧ＶＧの電源配線
１ｇが互いに接続された主配線Ｍ−１ｇと副配線Ｓ−１
ｇとからなり、その副配線Ｓ−１ｇがドレイン電圧ＶＤ
の電源配線１ｄと直交し、その主配線Ｍ−１ｇがドレイ
ン電圧ＶＤの電源配線１ｄと平行になるようにしてい
る。

【００６６】そして、この場合、ゲート電圧ＶＧを供給
する主配線Ｍ−１ｇをアルミニウムなどによる低抵抗の
金属配線とすることにより、より効果的にゲート電圧Ｖ
Ｇの安定化を図ることができるようになる。

【００６７】

【効果】以上、本発明によれば、撮影時の入射光量に応
じて光電変換素子に流れるセンサ電流をトランジスタの
サブスレッショルド領域の特性を利用した弱反転状態で
対数特性をもってセンサ信号を出力するとともに、撮影
に先がけてそのトランジスタのドレイン電圧を定常値よ
りも低い値に切り換えて初期化するようにした光センサ
回路を画素単位とするイメージセンサにあって、各画素
における対数特性変換用のトランジスタのドレイン電源
の配線とゲート電源の配線とが直交するように配設する
ことにより、何ら複雑な電圧制御や遮蔽手段を講ずるよ
うなことなく、初期化完了後にドレイン電圧を低電圧状
態からもとの定常電圧に戻す際にゲート・ドレイン間の
結合容量によって各画素のゲート電圧が変化しないよう
にすることが可能になる。

【００６８】したがって、撮影に際して、イメージセン
サにおける光センサ回路の設置箇所の如何にかかわら
ず、電源系統の配線抵抗の影響を受けることなく対数出
力特性が得られて、入射光量の少ないときにあっても対
数出力特性が失われることなく、常にダイナミックレン
ジの広いイメージセンサを保障できるという利点を有し
ている。

【図面の簡単な説明】

【図１】本発明によるイメージセンサに用いられる１画
素分の光センサ回路を示す電気回路図である。

【図２】光センサ回路における各部信号のタイムチャー
トである。

【図３】光センサ回路の初期化時におけるトランジスタ
Ｑ１の電荷ｑの流れによる動作状態を模擬的に示す図で
ある。

【図４】光センサ回路の光信号検出時におけるトランジ
スタＱ１の電荷ｑの流れによる動作状態を模擬的に示す
図である。

【図５】光センサ回路におけるフォトダイオードＰＤの
センサ電流が変化したときの各電圧信号Ｖｐｄの変化特
性を示す図である。

【図６】光センサ回路において所定のタイミングで光信
号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄ
の増幅信号の特性を示す図である。

【図７】光センサ回路においでフォトダイオードＰＤへ
の入射光Ｌｓの光量を変化させたときの画素信号Ｖｏの
出力特性を示す図である。

【図８】初期化を行わないときの光センサ回路における
入射光量が少ないときに所定のタイミングで読み出され
る画信号の出力特性を示す図である。

【図９】本発明によるイメージセンサの具体的な構成例
を示すブロックである。

【図１０】その構成例におけるイメージセンサの各部信
号のタイムチャートである。

【図１１】イメージセンサにおける全ての画素の初期化
を同時に行わせるようにしたときの各部信号のタイムチ
ャートである。

【図１２】１ライン分配設された各センサ回路にゲート
電圧とドレイン電圧とを供給する配線を平行に配して、
ゲート電圧を配線の両側から供給するようにしたときの
電気的結線図である。

【図１３】図１２に示す１ライン分配設された各センサ
回路における位置に応じた配線抵抗の大きさを示す特性
図である。

【図１４】１ライン分配設された各センサ回路にゲート
電圧とドレイン電圧とを供給する配線を平行に配して、
ゲート電圧を配線の一側から供給するようにしたときの
電気的結線図である。

【図１５】図１４に示す１ライン分配設された各センサ
回路における位置に応じた配線抵抗の大きさを示す特性
図である。

【図１６】図１２に示す１ライン分配設された各センサ
回路における配線抵抗の影響によって出力特性が変動し
た状態を示す特性図である。

【図１７】１ライン分配設された各光センサ回路におけ
る対数特性変換用のトランジスタとフォトダイオードの
部分を抜き出して並列接続したときの等価回路図であ
る。

【図１８】光センサ回路の初期化時にドレイン電圧ＶＤ
を定常のハイレベルＨからローレベルＬに切り換えたと
きのスイッチングの立下りおよび立上り時におけるゲー
ト電圧ＶＧの変動状態を示す各部信号のタイムチートで
ある。

【図１９】光センサ回路の初期化時にゲート電圧ＶＧが
立下り時に一時的に規定値よりも低い値に設定され、立
上り時に一時的に規定値よりも高い値に設定されたとき
の各部信号のタイムチャートである。

【図２０】光センサ回路における対数特性変換用トラン
ジスタのドレイン電圧の電源配線とゲート電圧の電源配
線とが直交するように配設した状態を示す電気回路図で
ある。

【図２１】各画素における対数特性変換用トランジスタ
のドレイン電圧の電源配線とゲート電圧の電源配線とが
直交するように配設した本発明によるイメージセンサの
一実施例を示すブロック構成図である。

【図２２】本発明によるイメージセンサの他の実施例を
示すブロック構成図である。

【図２３】本発明によるイメージセンサのさらに他の実
施例を示すブロック構成図である。

【符号の説明】

１ 画素列選択回路 ２ 画素選択回路 ３ 画信号出力用スイッチ群 ４ ゲート電圧用電源 ５ 電圧切換回路 ６ ドレイン電圧用電源 Ｑ１ 対数特性変換用トランジスタ ＰＤ フォトダイオード １ｄ ドレイン電圧の電源配線 １ｇ ゲート電圧の電源配線 Ｍ−１ｇ ゲート電圧の主配線 Ｓ−１ｇ ゲート電圧の副配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 笛木 信宏 埼玉県狭山市新狭山１丁目10番地１ ホン ダエンジニアリング株式会社内 (72)発明者 古川 誠 埼玉県狭山市新狭山１丁目10番地１ ホン ダエンジニアリング株式会社内 Ｆターム(参考） 4M118 AA02 AB01 BA14 CA02 FA06 FA33 FA50

Claims (5)

【特許請求の範囲】
1. 【請求項１】 撮影時の入射光量に応じて光電変換素子
   に流れるセンサ電流をトランジスタのサブスレッショル
   ド領域の特性を利用した弱反転状態で対数特性をもって
   電圧信号に変換して、その変換された電圧信号に応じた
   センサ信号を出力するとともに、撮影に先がけて前記ト
   ランジスタのドレイン電圧を定常値よりも低い値に切り
   換えて、光電変換素子の寄生容量に蓄積された電荷を排
   出して初期化するようにした光センサ回路を画素単位に
   用いたイメージセンサにおいて、前記トランジスタにお
   けるドレイン電源の配線とゲート電源の配線とが直交す
   るように配設したことを特徴とするイメージセンサ。
2. 【請求項２】 ゲート電源の配線をアルミニウムなどに
   よる低抵抗の金属配線としたことを特徴とする請求項１
   の記載によるイメージセンサ。
3. 【請求項３】 ゲート電源の配線が互いに接続された主
   配線と副配線とからなり、その主配線がドレイン電源の
   配線と直交し、その副配線がドレイン電源の配線と平行
   になるように配設したことを特徴とする請求項１の記載
   によるイメージセンサ。
4. 【請求項４】 ゲート電源の配線が互いに接続された主
   配線と副配線とからなり、その副配線がドレイン電源の
   配線と直交し、その主配線がドレイン電源の配線と平行
   になるように配設したことを特徴とする請求項１の記載
   によるイメージセンサ。
5. 【請求項５】 ゲート電源の主配線をアルミニウムなど
   による低抵抗の金属配線としたことを特徴とする請求項
   ３または請求項４の記載によるイメージセンサ。