JPS634750B2

JPS634750B2 -

Info

Publication number: JPS634750B2
Application number: JP56007328A
Authority: JP
Inventors: Dekurameeru Aran; Misheru Peruno Jan
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-01-25
Filing date: 1981-01-22
Publication date: 1988-01-30
Also published as: CA1152634A; FR2474794B1; DE3170082D1; EP0033172A1; JPS56112183A; AU6657081A; ATE13000T1; EP0033172B1; AU537972B2; US4351002A; FR2474794A1

Description

【発明の詳細な説明】本発明は、テレビジヨン受像機の線偏向駆動信
号・線同期信号間位相偏移修正回路に関するもの
である。

現在のテレビジヨン受像機については、良好な
画質の画像が得られる。反面、その構成の複雑さ
と、その構成が再生し得る画像の画質と製造技術
上の可能性と就中製造価格との間の妥協の結果で
あるという明白な事実よりすれば、疑いもなく、
広範囲の改良乃至簡単化が可能である。一方、情
報のアナログ処理が困難であることおよびあらゆ
る種類の誤差、偏移あるいは歪みに敏感であるこ
とは、アナログ−デイジタル変換器を用いてその
情報をデイジタル形式で取扱うことに対する絶好
の刺戟となる。しかしながら、デイジタル技術の
現状においては、この種アナログ−デイジタル変
換器は、テレビジヨン受像機における情報のデイ
ジタル処理に用いるにはその変換速度が遅過ぎる
か、あるいは、消費電力が比較的大きく構成が複
雑となるがために高価なものになる、という問題
があつた。

本発明の目的は、上述した従来の問題を解決
し、上述した修正回路を実現するためにその修正
回路を改良してほぼ完全にデイジタル形式にし得
るようにするとともにアナログ−デイジタル変換
器を全く用いずに済ますようにした解決策を提供
することにある。

すなわち、本発明修正回路装置は、線周波数よ
り高い繰返し周波数のパルス列を形成する基準発
振器、その基準発振器の出力端子に接続して線偏
向駆動信号を形成する分周器、および、その分周
器の出力信号を第１の入力端子に供給するととも
に、受信入力線同期信号を第２の入力端子に供給
して、それら供給した信号相互間の位相偏移の値
および正負の符号を表わす信号を形成する位相比
較器を備えてテレビジヨン受像機における線偏向
駆動信号と線同期信号との間の位相偏移を修正す
る回路装置において、前記位相比較器の出力信号
を受け入れて、前記線同期信号と前記分周器の出
力信号との間の位相偏移が所定値より小さい同期
状態もしくは当該位相偏移が前記所定値より小さ
くない非同期状態を検出する同期非同期状態検出
器、および、前記位相比較器の出力信号および前
記同期非同期状態検出器からの情報を受け入れ
て、前記同期非同期状態検出器が前記非同期状態
を検出しているときに前記分周器の分周比を制御
するとともに、前記同期状態においては前記分周
器に修正信号を供給しないようにすることを特徴
とするものである。

以下に図面を参照して、本発明の範囲を限定す
るものではない実施例につき、本発明を詳細に説
明する。

本発明偏移修正回路は、第１図に示す構成例か
ら明らかなように、２個の基本的デイジタル回路
すなわち、位相比較段１および同期制御段２を有
している。

しかして、位相比較段１はつぎの各構成要素か
らなつている。

(a) テレビジヨン受像機の線周波数より高い繰返
し周波数を有する周期的パルス列を形成する基
準発振器１０。（図示の例では、発振周波数は
40MHzであり、したがつて、パルス列の繰返し
周期が25ナノ秒であるが、これらの数値は、実
際に所望の量子化ステツプに合わせて選定した
ものであり、その量子化ステツプは発振周波数
が高くなる程細かくなる。） (b) カウンタ１１、加算器１２およびデコーダ１
３を有して線偏向駆動信号を形成する周波数分
周器。

(c) 第１の入力端に上述した周波数分周器の出力
信号を供給するとともに、第２の入力端にテレ
ビジヨン受像機の一部をなす映像信号分離同期
段３からの線同期信号を供給し、それらの信号
相互間について検出した位相偏移に基づいて、
後述するようにその位相偏移の大きさおよび正
負の符号に直接関連した大きさおよび符号を有
するデイジタル信号を送出する位相比較器。な
お、この位相比較器については以下に詳述す
る。

上述した周波数分周器中のカウンタ１１は、基
準発振器１０の出力端に接続してあり、12ビツト
の計数出力を送出する。また、一定値よりなる分
周比Ｎと後述するように同期制御段２により形成
する代数的修正値dNとの加算を行なう加算器１
２も12ビツトの加算出力を送出する。さらに、デ
コーダ１３は、カウンタ１１の12ビツトのデイジ
タル計数出力と加算器１２の12ビツトのデイジタ
ル加算出力Ｎ＋dNとを受入れて、12個の排他的
オア回路の助けにより、それらの計数出力と加算
出力との互いに対応するビツトを２ビツトずつ順
次に結び付け、復号回路により、それらの順次に
対応する各ビツトがすべて一致したときにのみ、
例えば上述した25ナノ秒のパルス幅を有する出力
パルスＳを形成するが、かかる全対応ビツトの一
致が得られないときには、デコーダ１３の出力端
には何ら信号が現われない。一方、上述したよう
にして両デイジタル出力の一致を検出したときに
デコーダ１３の出力端に現われる出力パルスＳ
は、カウンタ１１を零にリセツトすると同時に、
上述した位相比較器の第１の入力端にも供給され
る。

この位相比較器は論理回路１４およびカウンタ
１５を有するカウンタ回路を備えており、その論
理回路１４に設けた前述の第１の入力端に25ナノ
秒のパルス幅を有するデコーダ１３の出力パルス
Ｓを供給するとともに、同じく論理回路１４に設
けた前述の第２の入力端にほぼ５マイクロ秒のパ
ルス幅を有する映像信号分離同期段３からの線同
期パルスＶを供給してある。

上述した論理回路１４の第２図に示す構成例に
おいて、双安定回路２１の第１入力端に上述した
出力パルスＳを供給するとともに、双安定回路２
２の第１入力端に上述した線同期パルスＶを供給
してあり、さらに、出力パルスＳよりほぼ32マイ
クロ秒遅らせて形成した走査線中心パルスＭをそ
れら双安定回路２１，２２の第２入力端に供給し
てある。しかして、双安定回路２１から得られる
２種類の出力信号をB₁および₁とし、双安定回
路２２から得られる２種類の出力信号をB₂およ
び₂としたとき、それらの出力信号をそれぞれ
送出する各出力端B₁，₁，B₂，₂のうち、２
個の出力端B₁および₂をアンドゲート２３の２
個の入力端にそれぞれ接続するとともに、２個の
出力端B₂および₁をアンドゲート２４の２個の
入力端にそれぞれ接続する。さらに、それらのア
ンドゲート２３，２４の出力端はオアゲート２５
の２個の入力端にそれぞれ接続してあり、このオ
アゲート２５の出力端には、上述した出力パルス
Ｓと線同期パルスＶとの位相偏移に対応する時間
に等しいパルス幅を有するパルスTCが現われる。

回路構成を第２図に示すとともにその各部動作
波形を第３図に示した論理回路１４の上述したよ
うな構成を考慮すると、オアゲート２５の出力パ
ルスTCは次の式によつて表わすことができる。

TC＝B₁・₂＋₁・B₂ 例えば、出力パルスＳが到来した後に線同期パ
ルスＶが到来した場合には、第３図に示すように
Ｂ₁・B₂の項が零となるので、出力パルスTCは
B₁・₂によつて与えられ、これとは反対に、線
同期パルスＶが到来した後に出力パルスＳが到来
した場合には、B₁・₂の項が零となつて、₁・
B₂の項が双方のパルス間の位相偏移を与えるこ
とになる。また、アンドゲート２３および２４の
各出力信号を２個の入力端にそれぞれ供給した第
３の双安定回路２６は、零に等しくない信号が２
個の出力端のいずれに現われるかによつて上述し
た位相偏移の正負の符号を与える。

論理回路１４に組合わせて動作させるカウンタ
１５は、図示の構成例においては６ビツトのカウ
ンタとするが、このカウンタ１５には、出力パル
スＳと線同期パルスＶとの間の上述した位相偏移
TCを供給するとともに、基準発振器１０により
形成した繰返し周波数40MHzの連続した周期パル
ス列SCをも供給し、さらに、デコーダ１３によ
り形成した零リセツト用の走査線中心パルスＭを
も供給してある。そのデコーダ１３においては、
そのデコーダ１３の出力パルスＳによりカウンタ
１１が零にリセツトされる度毎に、そのリセツト
から約32マイクロ秒の時間の経過後に一定の復号
動作が行なわれる。なお、この約32マイクロ秒の
時間は、デイジタルフイルタ回路の修正周期であ
り、線偏向周期の半分より短かく、また、実際
に、この修正周期によつて、カウンタ１５の零復
帰動作が行なわれる時点を決めることが可能とな
る。そのカウンタ１５は、論理回路１４から供給
する位相偏移TCに対応した計数期間中に連続し
て発生するパルス幅２５ナノ秒のパルス列のパル
ス数を表わす６ビツトのデイジタル出力信号を形
成する。しかして、論理回路１４中の双安定回路
２６は、出力パルスＳと線同期パルスＶとのいず
れが先に到来したかによつて決まる位相偏移TC
の符号に関する情報をカウンタ１５に与えるので
あるから、論理回路１４からは、６ビツトプラス
１符号ビツト、計７ビツトの信号が実際にいつで
も得られる。この双安定トリガ回路２６の出力信
号が“０”のときには、カウンタ１５の計数出力
の絶対値が直接に、また、双安定トリガ回路２６
の出力信号が“１”のときには、その絶対値の２
の余数が、それぞれ、同期制御段２に送出される
ようにしてあり、この同期制御段２については以
下に詳述する。

しかして、位相比較段１から上述した７ビツト
のデイジタル信号を供給した同期制御段２は、状
態検出器３０と図示の構成例においてはデイジタ
ルフイルタ回路３１とした修正信号発生器とを備
えており、それら状態検出器３０およびデイジタ
ルフイルタ回路３１の構成例を第４図および第５
図にそれぞれ示す。実際問題として、位相比較段
１にて検出した位相偏移が所定の限度内にある限
りは、同期状態にあるということができ、位相偏
移がその限度値を超えたときには非同期状態にあ
るということができる。第４図に示す状態検出器
３０の構成例においては、同期状態と非同期状態
との境界が説明の便宜上論理回路１４とともに併
わせて図示する位相比較段１内のカウンタ１５の
最大計数容量によつて決まり、状態検出器３０
は、かかる機能を果すためには、以下に詳述する
ように、位相偏移がその限度値を超えてはいない
ことを検出し、あるいは、位相偏移が恒久的にそ
の限度値を超えているのか否かを検出しなければ
ならない。

この状態検出器３０は、カウンタ１５のデイジ
タル出力信号の値を構成する６ビツトを各入力端
にそれぞれ供給したナンドゲート４０を備えてお
り、非同期状態にあるときには、すなわち、カウ
ンタ１５の最大計数容量に達してしまつていると
きには、それらの６ビツトがいずれも“１”とな
るので、そのときにのみナンドゲート４０の出力
が“０”となる。このナンドゲート４０の出力端
は第４図に破線で囲んで示すようにアンドゲート
41およびカウンタ１５よりなるカウンタ回路１５
ａにおけるアンドゲート４１の一方の入力端に接
続してあり、そのアンドゲート４１の他方の入力
端には論理回路１４の出力端TCが接続してあり、
また、そのアンドゲート４１の出力端はカウンタ
１５の入力端に接続してある。したがつて、かか
る構成によりナンドゲート４０の出力をアンドゲ
ート４１を介してカウンタ１５に帰還してあるの
で、アンドゲート４１によつてカウンタ１５の飽
和状態を維持することができる。さらに、ナンド
ゲート４０の出力端は、直列入力および並列出力
に構成したシフトレジスタ４２の入力端にも接続
してあり、このシフトレジスタ４２によつてナン
ドゲート４０の出力端に現われた状態、したがつ
てカウンタ１５の状態を８本の連続した並列出力
線に記録する。なお、この並列出力線数８本は一
例として選定したものであり、妨害に対して一層
不感にする必要がある場合にはこの本数を増すこ
とになる。このシフトレジスタ４２の並列出力の
８ビツトを、ノアゲート４３の８個の入力端にそ
れぞれ供給するとともに、アンドゲート４４の８
個の入力端にもそれぞれ供給するが、かかるノア
ゲート４３とアンドゲート４４との組合わせをナ
ンドゲートとインバータとの組合わせに替えても
同様の作用効果が得られる。しかして、これらの
各ゲート４３および４４の各出力端は、双安定回
路４５の２個の入力端にそれぞれ接続してある。

カウンタ１５の計数容量が飽和すると、シフト
レジスタ４２の出力端における８本の連続した並
列出力線には８個の“０”が記録されて検出され
る。したがつて、これに対応して、ノアゲート４
３の入力端には８個の“０”が加わることにな
り、かかる場合にのみ、このノアゲート４３の出
力端に“１”が現われる。一方、アンドゲート４
４の入力端に同様に８個の“０”が加わると、こ
れに対応して、その出力端には“０”が現われ、
かかる状態においては、双安定回路４５は、その
第１入力端にノアゲート４３からの“１”出力が
加わるとともに、その第２入力端にアンドゲート
４４からの“０”出力が加わるので、その第１出
力端DSから“０”出力を送出するとともに、そ
の第２出力端から“１”出力を送出する。し
たがつて、かかる場合には、テレビジヨン受像機
が非同期状態にある、といえる。

これに反し、カウンタ１５の計数容量が上述し
た８本の出力線のうちの数本についてのみ、すな
わち、間欠的に飽和し、最小８本の連続した並列
出力線については飽和していない場合には、“０”
出力と“１”出力とが混在し、カウンタ１５の計
数容量が飽和している出力線には“０”出力が対
応するとともに、カウンタ１５の計数容量が飽和
していない出力線には“１”出力が対応している
シフトレジスタ４２の８ビツト出力に対応して、
ノアゲート４３の出力端からは“０”出力を送出
することになる。したがつて、双安定回路の各出
力は、DS＝１および＝０となり、テレビジヨ
ン受像機の同期状態が得られていることになる。
テレビジヨン受像機のかかる同期状態において
は、カウンタ１５の計数容量が不規則に飽和して
も、双安定回路４５はその状態を変えず、ノアゲ
ート４３およびアンドゲート４４の出力が同時に
変化した場合にのみ、その状態を変えることにな
る。

上述したようにして状態検出器３０が同期状態
を検出したか、あるいは、非同期状態を検出した
かに応じて、互いに異なる２種類の機能が修正信
号発生器を構成するデイジタルフイルタ回路３１
によつて確保される。すなわち、同期状態におい
ては、このデイジタルフイルタ回路３１は、従来
のアナログ処理に慣用され、フライホイールとし
て作用させるために緩慢な変化に対してのみ応動
するように設計してあるので積分回路として動作
する低域通過フイルタと等価になる。いま、順位
ｎの出力線に対してカウンタ１５の出力端に現わ
れる６ビツトのデイジタル信号をX_(o)とし、同じ
順位ｎの出力線に対するデイジタルフイルタ回路
３１の出力信号をy_(o)とすると、同期状態が検出
されている場合には、出力信号y_(o)は次式によつ
て表わされる。

y_(o)＝ａ・X_(o)＋ｂ・y_(o-1) ここに、ａおよびｂは、デイジタルフイルタ回
路３１を所望の低域通過フイルタとして動作させ
るためにあらかじめ算出した係数であり、それら
の係数ａおよびｂの値は所望のフイルタ特性およ
びその特性の傾斜によつて決まり、図示の構成例
においては、つぎの値が用いられている。

ａ＝１／2048 およびｂ＝2047／2048 なお、これらの値は、計算を簡単にするため
に、適値に最も近い２の幕を考慮して選定してあ
る。したがつて、 y_(o)＝X_(o)／2048＋2047 ・y_(o-1)／2048 すなわち、2048・y_(o)＝X_(o)＋2047・y_(o-1) しかして、X_(o)およびy_(o)はデイジタル信号で
あり、また、2048は２の幕であるから、2048・
y_(o)から出発してy_(o)を得るためには、デイジタル
値2048・y_(o)を右に11桁シフトさせて2048＝2¹¹で
割れば十分である。このようにしてy_(o)の値を決
定するには、つぎの３段階の演算を行なうことに
なる。

ａ 2047・y_(o-1)を得るために、上述のようにし
てすでに計算してある2048・y_(o-1)からy_(o-1)を
減算する。なお、2048・y_(o-1)にその数値に対
する２の余数を加算しても同様の結果が得られ
る。

ｂ X_(o)を2047・y_(o-1)に加算する。

ｃ 2048・y_(o)を右に10桁シフトさせることによ
つてデイジタル値２・y_(o)を得る。すなわち、
上述したように右に11桁シフトさせる替わりに
10桁シフトさせる方が実行上好ましく、このよ
うにしてy_(o)の替わりに２・y_(o)を求めれば、静
的利得が増大したに等しく、一層強力な位相修
正を行つて一層忠実に復元させることができ
る。かかる演算と同時に、算出した２・y_(o-1)
にX_(o)の分数、すなわち、図示の例ではX_(o)／
32を加算する。なお、この分数は、その加算の
目的からして、上述した(a)および(b)の段階の演
算で実現したデイジタルフイルタ回路に等価の
アナログ低域通過フイルタの静電容量に対して
直列となる抵抗値を表わすものでなければなら
ない。また、そのアナログフイルタの静電容量
は、y_(o)とy_(o-1)との差はほんの僅かであるとい
う事実から明らかなように無視し得ないフイル
タ回路３１の慣性となつて現われる。また、こ
の静電容量はある周波数を超えた周波数の信号
を完全に短絡するのであるから、誤つた信号が
全然生じないようにして位相修正を行なうこと
は不可能である。したがつて、等価のアナログ
フイルタについていえば、上述のようにy_(o)の
値にX_(o)の分数を加算することは、そのフイル
タ回路に重畳して分圧器を設け、位相修正を施
すに足る大きさのわずかな残留電圧を送出し得
るようにすることと同じである。それと同時
に、この加算処理は、フイルタ回路の作用を弱
め、そのフイルタ回路の存在によつて生ずる信
号波形の跳ね上りを平滑化することによつて、
そのフイルタ回路の動作を安定化することにな
る。しかして、上述した３段階(a)，(b)および(c)
の演算を経て最終的に得られた信号を第１図示
の構成における加算器１２に供給する。なお、
この信号は前述した信号dNである。

上述したのとは反対に、テレビジヨン受像機が
非同期状態にあるときには、位相偏移X_(o)を何ら
かのフイルタ作用を施す前に２分割して、その位
相偏移X_(o)をカウンタ１５の計数容量に適合した
値にする。かかる２分割作用は、第５図に示した
デイジタルフイルタ３１の詳細構成の例における
シフトレジスタ５０によつて行なうが、このシフ
トレジスタ５０は、前述したように加算器１２に
供給する信号y_(o)＝X_(o)／２を送出するものであ
る。しかして、y_(o)の値がカウンタ１５の計数容
量に適合しない場合には、上述した２分割作用
を、カウンタ１５の計数容量より低い値のデイジ
タル値y_(o)が得られるまで何回でも繰返して行な
う。かかる結果が達成され、さらに、連続して少
なくとも連続８線期間に亘りデイジタル値y_(o)が
カウンタ１５の計数容量の限度内に留まつている
場合には、再び同期状態が得られているとみなす
ことができ、その場合には、フイルタ回路を同期
位置に切換えるのであるが、その切換えの時点に
おいては、このフイルタ回路は、同期状態で連続
８線期間が経過した後の信号dNが達する値にほ
ぼ等しい値にプリセツトされており、アナログフ
イルタの使用に伴つて生ずる信号波形の跳ね上り
による過渡現象を消去することができる。したが
つて、フイルタ回路３１は、再び、前述したよう
な低域通過フイルタとしての機能を果し得るよう
になる。

第５図に示したフイルタ回路３１からなる修正
信号発生器の構成例は、スイツチ回路３２、加算
器３３、スイツチ段３４、累積器３５、レジスタ
３６、クロツク回路３８および上述のシフトレジ
スタ５０を備えている。なお、第５図には、すで
に説明した加算器１２、カウンタ１５および状態
検出器３０を点線のブロツクで示してある。しか
して、テレビジヨン受像機が同期状態にあるか、
あるいは、その反対の状態すなわち非同期状態に
あるかに応じて、状態検出器３０の制御のもと
に、前述した３段階(a)，(b)および(c)の演算処理に
よつて得られる特性が、それぞれ、３種類の期間
T₁，T₂およびT₃にのみ順次に形成され、あるい
は、反対の状態においては、デイジタル値y_(o)を
カウンタ１５の計数容量の限度内に復帰させるた
めの２分割作用によつて得られる特性のみが期間
T_DS中に形成され、第５図に記号T₁，T₂，T₃あ
るいはT_DSを付して示すスイツチ段３２および３
４の接続は、それぞれ対応する上述した期間中に
のみ行なわれるものであり、また、その他の回路
接続は恒久的になされているものである。

前述した３段階(a)，(b)，(c)の演算処理は、同期
状態においては、つぎのように制御して行なわれ
る。

ａ３段階(a)，(b)，(c)の演算処理における前段周
期の終りに累積器３５の出力端に現われるデイ
ジタル値Ｑである2048・y_(o-1)を加算器３３に
供給すると同時に、そのデイジタル値2048・
y_(o-1)に対する２の余数すなわちＱ′を、同じく
累積器３５の出力端から取出して、スイツチ段
３２の入力端に供給し、そのスイツチ段３２
は、クロツク回路３８の制御のもとに、その入
力デイジタル値をそのまま加算器３３に供給す
る。なお、これらの信号処理は期間中T₁中に
行なわれ、その期間T₁の終りには、加算器３
３の出力端に現われてスイツチ回路３４を通過
するデイジタル値2047・y_(o-1)が累積器３５に
蓄積される。

ｂカウンタ１５から供給するデイジタル値の
X_(o)をスイツチ回路３２に供給し、そのスイツ
チ回路３２は、クロツク回路３８の制御のもと
に、その入力デイジタル値を直ちに加算器３３
に供給する。なお、これらの信号処理は期間
T₂中に行なわれ、その期間T₂の終りには、加
算器３３の出力端に現われたデイジタル値
2048・y_(o)＝X_(o)＋2047・y_(o-1)が、スイツチ回
路３４を通過して、累積器３５に蓄積される。

ｃ期間T₂の終りに累積器３５の出力端に現わ
れるデイジタル値の2048・y_(o)をレジスタ３６
に供給し、そのレジスタ３６においては、その
入力デイジタル値を右に10桁シフトさせること
によつてデイジタル値２・y_(o)を得、加算器３
３によりそのデイジタル値２・y_(o)に分数
X_(o)／32を加算する。このようにして得たデイ
ジタル値を、期間T₃中に、クロツク回路３８
の制御のもとに、スイツチ回路３４を通過させ
て最終出力信号として加算器１２に供給し、修
正信号dNを形成する。

一方、非同期状態においては、スイツチ回路
３４における上述した図示の接続T₁，T₂，T₃
は最早行なわれず、第４図に示した状態検出器
３０中の双安定回路４５の出力端DSからの接
続T_DSのみが行なわれてシフトレジスタ５０に
よるデイジタル値X_(o)の２分割演算処理が進め
られ、フイルタ回路３１の計数出力信号をカウ
ンタ１５の計数容量の範囲内に復帰させて、テ
レビジヨン受像機を再び同期状態にする。

上述したように、状態検出器３０をデイジタル
フイルタ回路３１に接続してなる同期制御段２
は、カウンタ１５の計数容量によつて十分に設定
された一定のロツク範囲を保証するために設けた
ものである。なお、そのデイジタルフイルタ回路
３１にはシフトレジスタ５０が含まれているが、
そのシフトレジスタ５０は、非同期状態が検出さ
れない限り全く動作しない。位相偏移の検出に伴
つて必要となる位相修正に加えて周波数修正も行
なわなければならない場合には、第６図に示すよ
うに、同期化過程の進行に伴つて順次の走査線毎
に変化する位相偏移の量φを走査線数ｎについて
表わした曲線φ＝は、横軸φ＝０に対して最早
漸近的に接近せず、横軸に平行の位相偏移検出周
期φ₁を表わす漸近線に平行となる。かかる特性
曲線によれば、位相偏移量がカウンタ１５の計数
容量Q_Cを超えた検出周期については、その検出
周期の位相偏移量を低減させ得ず、その計数容量
Q_C以下の位相偏移量を検出した検出周期につい
ては、常に、その位相偏移量を低減させ得ること
が判る。

フイルタ回路３１の出力信号dNは加算器１２
に供給するのであるが、その加算器１２には固定
値信号dNをもその適切な入力端に供給してあり、
その固定値信号dNは、基準発振器１０の発振周
波数とテレビジヨン受像機の線周波数との比に等
しい値、図示の例では40MHz／15.625KHzすなわ
ち2560を２進数の形に表わしたものである。しか
して、dN＝０の場合には、基準発振器１０の発
振出力の周期的パルス列に施した分周によつて得
られる線偏向駆動信号とテレビジヨン受像機中の
映像信号分離同期段３から供給する線同期信号と
が正確に同相になつていることになる。これとは
反対に、dNが正もしくは負の値である場合には、
それらの２信号が同相ではなく、それらの２信号
の位相偏移を惹起したドリフトを補償するため
に、固定値Ｎの修正を行なわなければならないこ
とになる。また、第１図示の構成におけるデコー
ダ１３の出力端に最終的に得られる信号は、Ｔ
（Ｎ±dN）に等しい可変繰返し周期を有するパル
ス列であり、そのうち周期Ｔは基準発振器１０か
らなるクロツク回路のクロツク周期であつて、上
述のパルス列が、第１図に示すデコーダ１３の出
力端子SCBから取出すようにした本発明回路の
出力信号としての有用な線偏向駆動信号をなすも
のである。このパルス列のデユーテイサイクル
は、このパルス列を供給する線偏向駆動段によつ
て決まるが、その線偏向駆動段は本発明回路の一
部をなすものではなく、その線偏向駆動段がトラ
ンジスタにより構成されている場合には、上述し
たパルス列のデユーテイサイクルをほぼ50％に設
定して、線偏向駆動パルスのパルス幅を十分に確
保するようにするが、線偏向駆動段がサイリスタ
により構成されている場合には、このパルス列の
デユーテイサイクルをもつと低い値に設定する。

しかして、ここで注目すべきことは、本発明位
相偏移修正回路においては、量子化してデイジタ
ル化すべき値を、基準発振器１０の発振周波数に
よつて決まる量子化ステツプの正確な倍数になる
必然性がないことである。したがつて、その量子
化してデイジタル化すべき値は、実際に必要とす
る値より下もしくは上の近似値として表わされ、
例えば量子化すべき真の値のすぐ下もしくはすぐ
上に位置する２つのかかる近似値の間には、量子
化ステツプ数の連続的な変化が生じ、その結果と
して、像偏向の始端が不安定となり、したがつ
て、特に、縦の線を表示するような映像信号に関
しては調整の不足が目立つことになる。

かかる線偏向始端の不安定性は、第７図および
第８図につきつぎに述べるような安定化段をデコ
ーダ１３と出力端子SCBとの間に配置すれば、
完全に抑圧することができる。すなわち、第７図
に示す構成の安定化段においては、実際の線偏向
駆動信号から出発して、周知の態様で発生させた
方形波信号をデコーダ１３の出力端SDからこの
安定化段に供給するのであるが、その方形波パル
ス信号のパルス幅は、基準発振器１０の発振出力
パルス列からなる一定数のクロツクパルスを表わ
しており、したがつて、第８図の波形８ａに示す
ように、一定のパルス幅となるが、その方形波パ
ルスのエツジは、量子化すべき真値の上もしくは
下で不規則に量子化したことによるジツタの影響
を受け、その結果として、その方形波パルス信号
のパルス幅ではなく、その繰返し周期の残余の部
分の方がそのジツタの影響を受けて一定しなくな
る。かかる方形波パルス信号をデコーダ１３から
積分器６０に供給して波形８ｂに示すような鋸歯
状波信号を形成すると、その鋸歯状波形の直線性
は良好であるので、波形８ａに示した方形波パル
ス信号の一定したパルス幅に対応する上昇辺はす
べて互いに平行になり、また、下降辺も同様であ
り、さらに、上述したジツタの影響を受けてい
る。そのうえ、上昇辺に対応する方形波パルス信
号は一定のパルス幅を有しているのであるから、
図示の四辺形ABCDは平行四辺形となり、その
平行四辺形の辺BCとDAとは等長でそれぞれ対
応する下降辺と一線になつている。それ故に、実
際の線偏向駆動信号に如何なる不安定性が影響し
ていても、波形８ｂから判るように、積分器６０
の出力信号波形はその大部分が互いに重なり合つ
ており、不安定性が影響するのは下降辺の終端部
分および上昇辺のみとなる。

したがつて、下降辺の明らかに一定した重なり
合つた部分にトリガ用閾値を適用すれば、絶対に
安定な方形波信号を形成するに十分であり、かか
る信号処理を２個の比較器６１および６２により
行なつており、それらの比較器６１，６２は、互
いに並列に接続して積分器６０からの鋸歯状波出
力信号を供給してあり、例えば、一方の比較器６
１にはその非反転入力端にその鋸歯状波出力信号
を供給するのに対し、他方の比較器６２にはその
反転入力端にその鋸歯状波出力信号を供給してあ
る。これらの比較器６１および６２の出力信号
は、波形８ｃおよび８ｄにそれぞれ示すように、
ナンドゲート６３の２個の入力端に供給してあ
り、そのナンドゲート６３の第３の入力端には、
デコーダ１３からの波形８ｅに示すような出力信
号をインバータ６４を介して供給してある。した
がつて、ナンドゲート６３の出力信号は、波形８
ｆに示すように、今度は絶対に安定になつた実用
の線偏向駆動信号となつて、第１図および第７図
に示した出力端子SCBから取出される。なお、
第８図に示した波形８ｆを波形８ｂと対比すれば
判るように、波形８ｂにおける下降辺上のトリガ
用閾値を、比較器６１および６２の他方の入力端
に印加する電圧値を調整することによつてシフト
させれば、実際に使用する波形８ｆに示した線偏
向駆動信号のパルス幅を調整することができ、そ
の結果として、線偏向駆動信号のデユーテイサイ
クルを変化させることができる。

第７図示の構成による安定化段においては、積
分器６０の鋸歯状波出力信号の平均値を結合コン
デンサ６５によつて零レベルに設定することがで
き、これとは反対に、その平均値を連続的に制御
し得るように回路構成を変形することもできる。
かかる回路構成によれば、トリガ閾値は固定した
ままでも、鋸歯状出力信号の平均値を変化させれ
ば、出力端子SCBから取出す線偏向駆動信号の
位相をシフトさせることができる、という利点が
得られる。

つぎに、第７図につき上述した積分器６０と結
合コンデンサ６５との組合わせの替りに用いて線
偏向駆動信号の位相を制御し得るようにした安定
化段の他の構成例を第９図に示す。図示の構成に
よる安定化段は、デコーダ１３の出力信号に対す
る二重積分器７０をなしており、その上半部７０
ａは、弱積分を行なつて、前述したように鋸歯状
波形信号を形成し、また、その下半部７０ｂは、
強積分を行なつて、積分器７０の出力端に現われ
る鋸歯状波形信号に重畳する直流分信号の形成を
請合つている。その直流分信号のレベル調整は、
例えば、テレビジヨン受像機の線偏向出力段（図
示せず）からの線偏向帰線パルスと基準発振器に
よつて決まる一定の基準位相との間の位相偏移
Δに相当したパルス幅を有する例えば零復帰パ
ルスを図示の入力端子CVMに供給して制御する。
したがつて、出力端子SCBから取出して実用す
る線偏向駆動信号のパルス位相位置は、その位相
偏移量の関数となつて変化する。さらに、ここで
注目すべきことは、第９図示の回路構成は、第７
図示の回路構成において対応する部分としての積
分器６０と結合コンデンサ６５との組合わせより
も、点線で囲んで示す集積回路部分よりも入出力
端子の数が少ないので、集積回路技術によつて製
作するうえで極めて有利である。

なお、本発明は、図面につき前述した実施例に
限られるものではなく、本発明の範囲を逸脱しな
い限り、幾多の変更を施して実施し得ること勿論
であり、例えば、第８図の波形８ｂに示した鋸歯
状波形信号を上昇辺の方が格段に長く、下降辺の
方が格段に短かいような波形とすることができ
る。なお、その場合には、下降辺の傾斜が緩くな
るほど、波形８ｆに示した出力信号波形のトリガ
用閾値に対する直線性のずれに基づく寄生の位相
偏移が少なくなる。

また、上述した各構成例において用いた２種類
のトリガ閾値による２個の比較器の替わりに、単
一のトリガ閾値による単一の比較器６１もしくは
６２のみを使用するようにすることができ、その
単一のトリガ用閾値は、第８図示の波形８ｂにお
ける上昇辺が偏向駆動段の駆動素子たるトランジ
スタもしくはサイラトロンに作用する場合には、
その上昇辺に対応し、これとは反対の場合には、
下降辺に対応する。しかして、いずれの場合にお
いても、方形波出力パルス信号のエツジの位相位
置は、単一のトリガ用閾値には対応しないのであ
るから、クロツクパルスの計数および前述したデ
ユーテイサイクルの問題を考慮に入れて決定する
ことができる。かかる単一のトリガ用閾値の使用
により、そのトリガ用閾値を、一つの鋸歯状波形
の終端から次の鋸歯状波形の始端までの間の下降
辺部分に位置させる自由度が著しく大きくなる、
という利点が得られる。

【図面の簡単な説明】

第１図は本発明位相偏移修正回路の構成例を示
すブロツク線図、第２図は同じくその位相比較段
における位相比較論理回路の構成例を示すブロツ
ク線図、第３図は同じくその位相比較論理回路の
各部信号波形を示す波形図、第４図は同じくその
同期制御段における状態検出器の構成例を示すブ
ロツク線図、第５図は同じくその同期制御段にお
ける修正信号発生器の構成例を示すブロツク線
図、第６図は同じくその同期探査期間中の走査線
数に対する位相偏移の関係を示す特性曲線図、第
７図は同じくその有用信号安定化段の構成例を示
すブロツク線図、第８図は同じくその有用信号安
定化段の各部信号波形を示す波形図、第９図は同
じくその有用信号安定化段の他の構成例を示すブ
ロツク線図である。１……位相比較段、２……同期制御段、３……
映像信号分離同期段、１０……基準発振器、１
１，１５……カウンタ、１５ａ……カウンタ回
路、１２……加算器、１３……デコーダ、１４…
…論理回路、２１，２２，２６……双安定回路、
２３，２４……アンドゲート、２５……オアゲー
ト、３０……状態検出器、３１……デイジタルフ
イルタ回路、３２，３４……スイツチ回路、３３
……加算器、３５……累積器、３６……レジス
タ、３８……クロツク回路、４０……ナンドゲー
ト、４１，４４……アンドゲート、４２……シフ
トレジスタ、４３……ノアゲート、４５……双安
定回路、５０……シフトレジスタ、６０……積分
器、６１，６２……比較器、６３……ナンドゲー
ト、６４……インバータ、７０……二重積分器、
７０ａ……上半部、７０ｂ……下半部。

Claims

【特許請求の範囲】１線周波数より高い繰返し周波数のパルス列を
形成する基準発振器、その基準発振器の出力端子
に接続して線偏向駆動信号を形成する分周器、お
よび、その分周器の出力信号を第１の入力端子に
供給するとともに、受信入力線同期信号を第２の
入力端子に供給して、それら供給した信号相互間
の位相偏移の値および正負の符号を表わす信号を
形成する位相比較器を備えてテレビジヨン受像機
における線偏向駆動信号と線同期信号との間の位
相偏移を修正する回路装置において、前記位相比
較器の出力信号を受け入れて、前記線同期信号と
前記分周器の出力信号との間の位相偏移が所定値
より小さい同期状態もしくは当該位相偏移が前記
所定値より小さくない非同期状態を検出する同期
非同期状態検出器、および、前記位相比較器の出
力信号および前記同期非同期状態検出器からの情
報を受け入れて、前記同期非同期状態検出器が前
記非同期状態を検出しているときに前記分周器の
分周比を制御するとともに、前記同期状態におい
ては前記分周器に修正信号を供給しないようにす
ることを特徴とするテレビジヨン受像機の線偏向
駆動信号・線同期信号間位相偏移修正回路装置。２前記分周器は、前記基準発振器の出力端子に
接続したカウンタ、一定値よりなる前記分周比に
前記修正信号発生器にて形成した代数的修正値を
加算する加算器、並びに、前記カウンタからのデ
イジタル出力信号および前記加算器からのデイジ
タル出力信号を供給して、それらのデイジタル出
力信号が互いに等しいときにのみ、前記線偏向駆
動信号を構成する一連の出力信号を送出するデコ
ーダを備えていることを特徴とする特許請求の範
囲第１項記載のテレビジヨン受像機の線偏向駆動
信号・線同期信号間位相偏移修正回路装置。３前記位相比較器は、それぞれの第１の入力端
子に前記分周器の出力信号および前記線同期信号
をそれぞれ供給するとともにそれぞれの第２の入
力端子を零にリセツトするパルスを供給した２個
の双安定回路、それら２個の双安定回路の各出力
信号をそれぞれ供給した第１および第２のゲート
回路、並びに、それら第１および第２のゲート回
路の出力信号を供給した第３のゲート回路よりな
る論理回路を備えて、前記分周器の出力信号と前
記線同期信号との間について検出した位相偏移の
値に等しい時間長を有する信号を前記２個の双安
定回路および３個の前記ゲート回路により形成す
るとともに、さらに、前記位相比較器は、前記第
１および第２のゲート回路の出力信号を供給して
前記位相偏移の正負の符号に対応した信号を検出
する第３の双安定回路、並びに、第１の入力端子
に検出した前記位相偏移の値を表わす信号を供給
するとともに第２の入力端子に前記基準発振器の
出力信号を供給して、前記位相偏移の値に対応し
たデイジタル信号を送出する第２のカウンタを備
えていることを特徴とする特許請求の範囲第１項
記載のテレビジヨン受像機の線偏向駆動信号・線
同期信号間位相偏移修正回路装置。４前記同期非同期状態検出器は、前記第２のカ
ウンタの計数値が所定の閾値より低いときに前記
同期状態を検出し、もしくは、前記計数値が少な
くとも前記閾値に等しいときに前記非同期状態を
検出する閾値装置よりなることを特徴とする特許
請求の範囲第１項記載のテレビジヨン受像機の線
偏向駆動信号・線同期信号間位相偏移修正回路装
置。５前記閾値装置は、前記第２のカウンタからの
前記デイジタル信号を継続して記録する装置、お
よび、前記修正信号発生器を同期を維持する状態
または前記記録の内容に応じて同期を模索する状
態に切換える装置を備え、さらに、前記修正信号
発生器は、同期を維持する状態に対しては妨害を
排除するためのデイジタル低域通過フイルタ回路
を備えるとともに、同期を模索する状態に対して
は前記第２のカウンタの計数値を引続き割り算し
て前記同期非同期状態検出器における前記閾値よ
り低い値にするためのデイジタル割算器を備えて
いることを特徴とする特許請求の範囲第１項記載
のテレビジヨン受像機の線偏向駆動信号・線同期
信号間位相偏移修正回路装置。６前記分周器は、前記デコーダの有用出力信号
に対する積分器、互いに並列に配置してそれぞれ
に前記積分器からの鋸歯状波出力信号を供給した
２個の比較器、および、入力端子のうち２個の入
力端子に前記２個の比較器の出力信号をそれぞれ
供給するとともに第３の入力端子に前記分周器か
らの出力信号に対するインバータの反転出力信号
を供給した第４のゲート回路を設けて前記有用出
力信号を安定化する安定化段を備えていることを
特徴とする特許請求の範囲第１項記載のテレビジ
ヨン受像機の線偏向駆動信号・線同期信号間位相
偏移修正回路装置。７前記積分器は、前記鋸歯状波信号を発生させ
る弱積分路および前記鋸歯状波信号の平均値を調
整するために制御可能にした強積分路を備えてい
ることを特徴とする特許請求の範囲第６項記載の
テレビジヨン受像機の線偏向駆動信号・線同期信
号間位相偏移修正回路装置。