JP3379585B2 - 同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的に言えばビデオ
信号から同期信号を回復または再生する回路に、詳しく
はディジタル水平位相ロックド・ループ（ＰＬＬ）回路
に関するものである。

【０００２】

【発明の背景】位相ロック・ループ回路は、テレビジョ
ン受信機において到来ビデオ信号の水平同期成分に同期
した局部水平同期信号の発生用に使用される。位相ロッ
ク・ループは、一般に同期信号を再生する電圧制御発振
器と、再生した同期信号の位相を入力信号と比較して誤
差または修正信号を発生する位相検波器と、発振器に対
する制御電圧を発生する低域ろ波器を含んでいる。ディ
ジタル位相ロック・ループの位相検波器および発振器は
クロック信号で駆動されるカウンタで構成することもで
きる。

【０００３】ろ波器は、ラッチ、累算器、加算回路およ
び乗算器等の組合せで構成できる。ディジタル位相ロッ
ク・ループの正確度は部分的には位相誤差の測定と発振
器周波数の制御に際してのディジタル計算の精度によっ
て決まる。一方その精度はカウンタを駆動するクロック
周波数と、ディジタル回路のもし有るとすればクロック
周期の何分の１まで計算できるかの能力の関数である。
一般的にいえばディジタル位相ロック・ループの複雑性
は、同期信号を再生する際に要求される精度によって決
まる。

【０００４】ある用途においてはクロック周波数を高く
してクロック周期の数分の１の精度を要求される。これ
は到来信号をトラッキングする場合に必要なタイミング
あるいは位相の高い精度に起因したジッタの発生を最小
限にするためである。他の用途では精度はそれほど要求
されないが、ジッタを少なくすることが重要なる設計上
の判断基準となっている。

【０００５】ある種のビデオ表示装置では、例えば“画
面中の画面”を挿入する場合、利用できるビデオ情報の
全てを補助的なあるいは小さい挿入画面にまで提供する
ことは実用的でない。利用可能な小さい面積に対応する
にはビデオ情報が余りにも多すぎることが有り得る。

【０００６】そのような場合ビデオ情報は２次標本化さ
れる。すなわちビデオ情報の１６分の１だけが利用され
る。これにより水平走査線の数は少なくなると共に各走
査線の情報も少なくなる。このような２次標本化された
情報を用いた画像では水平同期信号の再生精度を低下さ
せてもよい、またある考案による装置ではこのような場
合複雑なディジタル同期回路を簡易化できる。しかし、
その場合といえどもジッタは最小限にしなければならな
い。

【０００７】同期回路は信号の２つの部分周期あるいは
パルス部分に相当する２つの時間期間を発生させること
により同期信号を再構成あるいは再生することができ
る。この２つの部分周期あるいはパルス部分は結合され
て再生信号を形成する。多くのディジタル同期回路はそ
れぞれの時間期間の期間、最終的にはそれぞれの部分周
期あるいはパルス部分を調整することにより最大の正確
度が達成可能となる。この技術は、２つの時間期間ある
いは部分周期が再構成された信号の各周期について、そ
れぞれ位相測定を行なって調整することを要求してい
る、即ち結果的には位相測定結果を処理し、カウンタあ
るいは発振器を構成するカウンタを調整する回路必要と
している。

【０００８】クロック周波数を与える非常に都合のよい
信号はカラー副搬送波ｆsc を基準とするもので、特に
４×ｆscの周波数をもつ信号である。４×ｆsc 即ち約
１４．３ＭＨｚのクロックパルスの９１０クロック周期
分の時間期間はＮＴＳＣ方式における通常のビデオ信号
の水平同期信号の正規の周期に相当する。

【０００９】

【発明の概要】以下に開示されるこの発明に基づく種々
の同期回路は、クロック周波数として４×ｆscを用いた
場合再生された同期信号のジッタが１クロック周期の時
間という少ないものであり、また１クロック周期の精度
で動作する。この同期回路は１クロック周期の精度を要
求される状況下で有効であるが、特に２次標本化された
ビデオ信号の水平同期信号を再生するのに最適である。
更にこの精度は入力ビデオ信号の同期信号がただ１個の
ビット、例えば最上位桁（ＭＳＢ）だけで表わされてい
る場合でも達成される。

【００１０】この発明の一特徴によれば、水平同期信号
は２つの部分周期あるいはパルス部分として再生され
る、しかしながらその内１つの部分周期あるいはパルス
部分だけが調整可能であり、他方の部分周期あるいはパ
ルス部分は一定である。例えばＮＴＳＣ方式ではこの一
定の部分周期あるいはパルス部分を、４×ｆscクロック
周波数で４５５クロック周期の時間期間に設定する。こ
れは水平同期信号の正規周期の２分の１に相当する。

【００１１】この発明のまた別の特徴として、位相の測
定はビデオ信号の同期成分に相当する入力パルスと、再
生された各同期パルスの一方の部分周期あるいはパルス
部分との間のみで行なわれる。例えば調整可能なる部分
周期の後端縁が位相測定の場合のタイミング端縁とな
る。

【００１２】各位相測定によって、調整可能なる部分周
期あるいはパルス部分の周期を変えるのに必要な周期補
正値が計算の結果得られる。更に他の発明的な特徴とし
て位相測定に関係した周期補正値の計算は、一定の部分
周期あるいはパルス部分の終了後に始まり調整可能な部
分周期あるいはパルス部分の終了と共に終わる。

【００１３】従って各周期補正値は部分周期あるいはパ
ルス部分を決定する次に到来する調整可能なる時間期間
を制御することになる。周期補正を必要としない場合に
は、適正なる調整はその前の部分周期と同一の時間期間
とすることになるのは諒解されよう。各同期パルスの一
方の部分周期は調整可能であるが、一連の同期パルスの
それぞれについてその部分周期を変更することは必ずし
も必要でない。

【００１４】この発明の上記およびその他の特徴による
同期回路は、位相測定とその測定結果による発振器の新
しい周期との間の遅延を最小限にすることによりジッタ
を最小限にするのに有効である。この実効的な遅延は新
しい発振周期の作用が充分に位相検波器によって検出さ
れ処理されるのに必要なるすべての時間を含むものであ
る。その遅延は、全ての場合位相ロック・ループの僅か
一周期分であり、これはまた再生された同期信号の一周
期に相当する。

【００１５】この発明の上記およびその他の特徴による
同期回路は、固定および調整可能なるパルス部分を発生
する第１の手段と；第１の手段に応じて上記の固定およ
び調整可能パルス部分の連続したセットにより定まる周
期を持つ同期パルスを発生する第２の手段と；および連
続せる同期パルスとの個々のものと連続した入力パルス
の個々のものとの位相差を測定することにより調整可能
なパルス部分を制御する周期補正値を発生する第３の手
段とを含んで成る。各周期補正値は各位相差に対応し調
整可能なるパルス部分を制御する。

【００１６】第１の手段は、周期補正値と一定値との差
を決めるための加算手段；クロック周波数で動作する計
数手段；および計数手段の出力値が上記の差の値と等し
くなったとき計数手段をリセットする出力信号を発生す
る比較手段とを含んでいる。第２の手段は、たとえば、
固定および調整可能のパルス部分のそれぞれの終端にお
いて出力状態を変える２安定手段で構成される。

【００１７】第３の手段は、同期パルスの引続き現われ
る個々の調整可能なパルス部分と入力パルスとの位相差
を計測する。第３の手段は、たとえば、またアップダウ
ンカウンタ（加算／減算カウンタ）で構成できる。即ち
このカウンタは入力パルスの存在する期間計数するよう
に可動化され、同期信号のレベルに応じて加算計数およ
び減算計数を行い、固定パルス部分の終端部に対応する
各同期パルスの端縁部でリセットされる。

【００１８】同期回路用の低域通過ループろ波器は、た
とえば、到来ビデオ信号の同期成分の周期の短期間およ
び長期間の変動に対してより正確に補償するため、各位
相測定の処理における遅延を大きくすることなしに、重
み付けされた周期補正値を発生する回路で構成できる。
その回路は、位相差の測定結果を順次加算して当座の合
計を示す累算回路、それぞれの累算された当座の合計を
引き続いて発生する個々の重み付けされた位相差測定結
果に加算して調整された位相差測定値を決定する加算
器、上記の位相差測定結果と当座の合計の相対的寄与分
に重み付けして調整された位相差測定値を得るスケーリ
ング回路で構成できる。累算された当座の合計値と周期
補正値の範囲は限定されている。

【００１９】

【実施例】本発明の特徴を有し、ディジタル水平位相ロ
ック・ループの形に構成された同期回路をブロック図の
形で図１に示す。回路１０は位相ロック・ループの主要
構成要素、即ち位相検波器、低域ろ波器、および電圧制
御発振器のディジタル装置で構成されている。

【００２０】本回路の目的は入力ビデオ信号より水平同
期信号を再生あるいは回復することにある。ライン３９
上の再生された水平同期信号はフリップフロップ３８の
Ｑ出力端子に現れる。再生された同期信号は単に位相ロ
ック・ループを閉じる出力信号となるのみならず、回路
中の数個の素子に対する制御信号となる。

【００２１】再生された同期信号はパルス発生回路４０
の入力となり、このパルス発生回路は図２にパルス回路
４０と付記されたリセット信号をライン４１に発生す
る。再生された同期信号はまたラッチ１４、２０の負
荷、あるいはセット制御信号となり、またマルチプレク
サ３０の入力選択制御信号となる。

【００２２】アップダウンカウンタ１２は位相検波器を
形成し、ライン３９よりの再生同期信号の位相とライン
１１上の入力信号、例えばビデオ信号源よりの水平同期
信号とを比較する。これらの信号は図２においてそれぞ
れＱ（Ｆ／Ｆ３８）および反転ＳＹＮＣとして示されて
いる。Ｑ（Ｆ／Ｆ３８）の正から負への転移部は調整可
能なタイミングの端部となり反転ＳＹＮＣパルス期間に
生じる。

【００２３】カウンタ１２は反転ＳＹＮＣパルスの期
間、計数動作ができるように可動化される。カウンタが
可動化されると、カウンタはＱ（Ｆ／Ｆ３８）が論理レ
ベルＨＩ（論理値１）のとき加算計数を行い、Ｑ（Ｆ／
Ｆ３８）が論理レベルＬＯ（論理値０）のとき減算計数
を行う。従ってカウンタの出力は反転ＳＹＮＣパルス期
間内での調整可能なるタイミング端縁の相対的な位相、
あるいは位置の目安となる。カウンタ１２はライン１３
よりのクロック信号により決まるクロック周波数で計数
を行なう。クロック周波数は図示の実施例では周波数４
×ｆscを用いる。

【００２４】カウンタ１２の利得は２倍である。もし信
号が同相であるならばアップ（加算）カウント数はダウ
ン（減算）カウント数と等しく、出力は正味ゼロとな
る。位相測定において、例えば出力波形が入力に比して
遅延していて１クロック周期ずれがあるとアップカウン
ト数は１だけ増加し、ダウンカウント数は１だけ減数さ
れる。正味の出力は＋２となりこれは位相差の２倍であ
る。

【００２５】位相測定で例えば出力波形が入力より進ん
でいて３クロック周期分ずれているとアップカウント数
は３だけ減数され、ダウンカウント数は３だけ増加す
る。正味出力は−６となり、位相差の２倍となる。

【００２６】カウンタ１２の出力はラッチ１４の入力と
なる。カウント数は再生同期信号の各ＬＯからＨＩへの
転移位置でラッチ１４にロードされる。ＬＯからＨＩへ
の転移位置は固定パルス部分あるいは時間期間の終端に
相当する。ラッチ１４は低域ろ波器を形成する回路への
入力バッファと考えてもよい。

【００２７】ラッチ１４の出力は加算回路１６の第１の
入力となる。加算回路１６の出力はリミター１８に入力
され、ここで加算回路１６からの絶対値は図に示されて
いる範囲内の値に制限される。リミッタ１８の出力はラ
ッチ２０に入力される。リミッタ１８の出力カウント数
は再生同期信号のＬＯからＨＩへの転移位置と同一の時
点でラッチ２０にロードされる。ラッチ２０の出力は加
算回路１６の第２の入力となる。

【００２８】加算回路１６、リミッタ１８、ラッチ２０
は累算回路を形成し、生のままの位相測定値の当座の合
計値を保持している。この当座の合計値の範囲はリミッ
タ１８の制約により決まる。この低域ろ波器回路の部分
は入力パルス周波数の長時間での変化を追跡する。これ
については図３、図４および図５を用いて更に詳しく説
明する。

【００２９】ラッチ１４の出力はまたスケーリング回路
２２に入力される。スケーリング回路２２は、図示の実
施例では、ラッチ１４の計数値を８倍する。スケーリン
グ回路２２の出力は加算回路２４の第１の入力となる。
リミッタ１８の出力、即ち累算された当座の合計値ある
いは長時間での変移値は加算回路の第２の入力となる。
スケーリング回路２２を含む信号路は過渡的なあるいは
短時間の位相偏差を追跡する。これは更に詳しく図２に
より説明する。この長短２つの偏差要素は加算回路２４
で加算結合される。過渡的な対応に対してはスケーリン
グ回路２２の８倍の乗算率によってより大きな重み付け
をして対処している。

【００３０】他の構成をとるスケーリング回路でも同様
な効果が得られることは理解できよう。図１に示す２つ
のスケーリング回路２２と２６のラッチ１４の値に対す
る正味の作用は、乗算作用すなわち“８”ד１／６
４”＝“１／８”である。一方リミッタ１８の値に対す
る正味の作用は“１／６４”の乗算である。他の方法と
して例えばスケーリング回路２６をリミッタ１８の出力
と加算回路２４の入力との間に入れ、加算回路２４の出
力をリミッタ２８の入力とした場合を仮定する。もしス
ケーリング回路２２のスケーリング率を“１／８”とす
るとループろ波器の正味効果は同一である。ラッチ１４
の値は“１／８”倍され、リミッタ１８の値は“１／６
４”倍される。

【００３１】調整された位相差測定値に対する位相差測
定値と当座合計値の寄与分に相対的な重み付けをするス
ケーリング回路を備えた、種々の異なる回路構成は多数
考えられる。

【００３２】ループろ波器は多くの利点を持っている。
第１に位相ロック・ループは過渡的な偏差に対しては長
期間の偏差よりもより迅速に対応する、しかもリミッタ
１８の累算された値によってノイズに対して充分な余裕
度がある。第２に反転ＳＹＮＣパルスが全く検知できな
い場合でもその影響は位相測定を“０”とするだけであ
る。

【００３３】換言すれば、１つまたはそれ以上の反転Ｓ
ＹＮＣパルスが不存在の場合でも位相ロック・ループは
リミッタ１８に累積された長期偏差要素に基づいて同期
の検知が再度確立するまで充分接近せる同期信号の再生
を継続することになる。第３に短期および長期の追跡に
対して付与する相対的な重み係数を、スケーリング回路
２２の係数を変更する事により容易に調整できることで
ある。

【００３４】加算回路２４の出力は、重み付けした計数
値を“１／６４”倍するスケーリング回路２６に入力さ
れる。累算回路とスケーリング回路２２の効果による位
相誤差を誇張しないために削減が必要になる。スケーリ
ング回路２６は２の補数を用いた２進数除算で動作する
除算器である。この除算は下位ビットを切り捨てて残る
ビットが出力値を表わすようシフトすることにより行な
われる。

【００３５】この出力は図６に示すように全数字の入力
と出力について不連続なる振幅関数となる。各階段の大
きさはカウント数６４となっている。もし入力値が
“０”から“６３”までであれば（両端を含む、以下同
様）出力は“０”である。もし入力値が“＋６４”から
“＋１２７”までであれば出力は“＋１”である。もし
入力値が“＋１２８”から“＋１９１”までであれば出
力は“＋２”であり、以下同様。もし入力値が“−１”
から“−６４”までであれば出力は“−１”である。も
し入力値が“−６５”から“−１２８”までであれば出
力は“−２”であり、以下も同様となる。

【００３６】この出力関数は“０”入力軸に関して対称
ではない。スケーリング回路２６の出力はリミッタ２８
の入力となる。リミッタ２８は重み付けされた補正値の
範囲を図示の両値内に制限する。新しい値は、固定され
た転移端の後であるが、次の補正値が適用される可変転
移端より充分前にリミッタ２８の出力部に生成する。リ
ミッタ２８の出力はマルチプレクサ３０のＨ入力とな
る。

【００３７】固定および可変パルス部分はカウンタ３６
で交互に且つ連続的に発生する固定および可変時間期間
に相当する。カウンタ３６はカウンタ１２と同一のクロ
ック率あるいは周波数、即ち４×ｆscで動作する。その
時間期間はマルチプレクサ３０の出力値の関数である。
マルチプレクサ３０の出力はその時点でリミッタ２８に
入っている周期補正値かあるいは決められた一定値のい
ずれかである。

【００３８】この一定値は、マルチプレクサ３０のＬ入
力部が接地されている図示の実施例では“０”である。
Ｈ入力部の周期補正値は再生同期信号がＨＩレベルの時
に出力として選択される。Ｌ入力部の“０”値は再生同
期信号がＬＯレベルの時の出力として選択される。

【００３９】マルチプレクサ３０の出力は加算回路３２
の第１の入力となる。加算回路３２の第２の入力は数値
“４５５”であり、これは４×ｆscクロック周波数に当
たるＮＴＳＣ信号の水平同期成分の正規周期の２分の１
に相当する。加算回路３２の出力は“４５５”とマルチ
プレクサ３０の出力との差となる。マルチプレクサ３０
の出力値は引き続き発生する周期補正値と一定値“０”
との間で交番する。

【００４０】周期補正値は正、負、あるいは“０”とな
り得る。従って周期補正値はカウンタ３６によって計数
される１つおきのパルス部分あるいは時間期間の一方の
セットに影響を与える。このセットとは論理値ＨＩのパ
ルス部分である。１つおきのパルス部分あるいは時間期
間のうちの他方のセットは一定値“０”により決定され
る。この他方のセットは論理値ＬＯのパルス部分であ
る。

【００４１】従って、一定値によって決まる固定のパル
ス部分あるいは固定の時間期間は、“４５５”−“０”
＝“４５５”のクロック周期となり一定の時間である。
周期補正値によって決まる調整可能なるパルス部分ある
いは時間期間は、“４５５”−“＋３１”＝“４２４”
のクロック周期と、“４５５”−“−３２”＝“４８
７”のクロック周期との範囲内の調整可能なる時間とな
る。この範囲はリミッタ２８の上限と下限を反映してい
る。

【００４２】加算回路３２の出力は比較器３４の一方の
入力となる。カウンタ３６の出力カウント数は３４の他
方の入力となる。カウンタ３６の出力カウント数が加算
回路３２の出力値と等しいときは比較器３４よりライン
３５に出力パルスが発生する。この出力パルスはカウン
タ３６をリセットし、フリップフロップ３８のトグル入
力端子Ｔに加えられてこのフリップフロップをトグルさ
せる。

【００４３】カウンタ３６の出力は再生同期信号の周波
数の２倍の周波数をもつ信号である、これは、カウンタ
３６が再生同期信号の各完全な１周期の間に２度リセッ
トされるためである。フリップフロップ３８の出力端子
Ｑは各トグル入力毎に状態を変える。カウンタ３６の出
力カウント数と比較器３４の出力は図２に示されてい
る。

【００４４】入力反転ＳＹＮＣ信号の位相のステップ
（階段）関数変化に対する図１の回路の動作は、図２に
示す数値の動きを追うことによって理解することができ
る。反転ＳＹＮＣ信号の周波数は一定であると仮定す
る。また、ラッチ２０とリミッタ１８には、同期条件を
再確立するまでに必要な反復操作回数を減らすためにあ
る初期値を仮定している。

【００４５】フリップフロップ３８の出力波形の立ち上
がりに応じてパルス発生回路４０で発生されたリセット
パルスであるパルスＪは、アップダウンカウンタ１２を
リセットする。リセットパルスの実際のパルス幅は４×
ｆscクロック周波数信号の１クロックパルス分に相当す
る。この幅は図２および図３、図４および図５のスケー
ルで示すと余りにも狭いので、リセットパルスの幅はこ
のスケールとは関係なく図示している。出力波形の同一
の立ち上がりでラッチ１４と２０がセットされ、マルチ
プレクサ３０のＨあるいはＬ出力が選択される。

【００４６】出力波形Ｑ（Ｆ／Ｆ３８）はリセットパル
スＪの印加時に入力信号に同期しているものと仮定す
る。カウンタ１２の出力はそれ以前の入力反転ＳＹＮＣ
パルスの数パルス分については“０”であったと仮定し
ている。従ってラッチ１４の内容は“０”となってい
る。ラッチ２０とリミッタ１８は実例を簡単するために
それぞれその中に“＋３０”が納められていると仮定し
ている。

【００４７】以上の選択は任意のもので、図３、図４お
よび図５で示すように“０”でもよい。この場合、結果
としては図３、図４および図５のように非常に長い実例
となる。これらの初期値は図２ではリセットパルスＪの
すぐ下に数字列で示している。これは再生された同期信
号が反転ＳＹＮＣパルスと位相が一致して、進みも遅れ
もないことを示している。

【００４８】厳密に言えば各位相測定はパルス発生回路
４０からのリセットパルス終了後に始まり、次のリセッ
トパルスまで継続する。これはカウンタ１２の出力がラ
ッチ１４に与えられる期間と一致する。カウンタ１２は
真の反転ＳＹＮＣパルスのみならずノイズによっても可
動化される。しかし、例示の目的上、カウンタは反転Ｓ
ＹＮＣパルスの存在している期間のみアップダウン計数
機能が可動化されると仮定している。更にこの実例の説
明では反転ＳＹＮＣパルスの正規の幅は４×ｆscの６０
クロック周期分と仮定している。

【００４９】しかしながら本回路ではその精度は１クロ
ック周期の範囲であることを記憶しておくべきである。
従ってアップおよびダウンでの計数値の合計は常に６０
クロック周期となるのではなく、５９あるいは６１クロ
ック周期となり得ることが予想される。この変動は図２
の実例には含まれているが図３、図４および図５の実例
には示していない。ノイズのことを考慮すると合計値は
正規値とは異なったものとなり得る。事実、反転ＳＹＮ
Ｃパルスが検知されないときはカウンタ１２の出力はノ
イズのみを反映したものとなる。

【００５０】図２の実例での最初の位相測定は反転ＳＹ
ＮＣパルスＡで起こる。カウンタが可動化されている期
間、カウンタは(+) “３６”を計数し、そして(-) “２
４”を計数する。アップダウンカウンタの出力は、反転
ＳＹＮＣパルスＡの終了時点では“＋１２”である。こ
のことは反転ＳＹＮＣ信号は６クロック周期分の位相変
化があったことを示している。再生同期信号は今反転Ｓ
ＹＮＣパルスより６クロック周期分位相が遅れているこ
とになる。

【００５１】この位相測定をしている期間内にＱ（Ｆ／
Ｆ３８）はＬＯに移行し、マルチプレクサの“０”出力
が選択される。加算回路３２で計算された差値は“４５
５”であり、これが次の固定時間間隔とパルス部分の期
間を決める。リセットパルスＫはアップダウンカウンタ
１２をリセットし、また出力波形は“＋１２”をラッチ
１４にロードし、リミッタ１８の内容である“＋３０”
をラッチ２０にロードする。そのときリミッタ１８の新
しい値としては、ラッチ２０の値、即ち“＋３０”とラ
ッチ１４の出力、即ち“＋１２”とを加えた“＋４２”
となる。

【００５２】スケーリング回路２２の出力は“８”×
“＋１２”＝“＋９６”となる。加算回路２４の出力は
“＋９６”＋“＋４２”＝“＋１３８”となる。スケー
リング回路２６の出力は前に説明せるごとく、２の補数
のディジタル計算より“＋１３８”ד１／６４”＝
“＋２”となる。カウンタ３６はこれらの計算が行なわ
れている間カウントを続けている。再生同期信号は論理
値ＨＩであるので、マルチプレクサ３０のＨ入力である
“＋２”がこのマルチプレクサ３０の出力となる。加算
回路３２の出力は“４５５”−“＋２”＝“４５３”と
なる。従って次の調整可能な時間期間およびパルス部分
は“４５３”クロック周期となる。

【００５３】従って、次の調整可能な時間期間とパルス
部分は２クロック周期分正規の値より短くなり、これに
よって次の反転ＳＹＮＣパルスＢの期間に起こる位相測
定端縁は位相遅れを減少させるように矢印の方向左向き
に動く。

【００５４】反転ＳＹＮＣパルスＢの期間に始まる次の
時間期間あるいはパルス部分は、マルチプレクサ３０で
はＬ入力が選択されるので“４５５”クロック周期の固
定値である。

【００５５】反転ＳＹＮＣパルスＢ期間中の次の位相測
定は、前の反転ＳＹＮＣパルスＡ期間中の測定結果によ
る補正により位相遅れが減少していることを示してい
る。アップダウンカウンタ１２の出力は“＋８”であ
る。リセットパルスＬのときラッチ１４には“＋８”が
ロードされる。ラッチ２０にはリミッタ１８の前の値
“＋４２”が出力波形によってロードされる。リミッタ
１８には加算回路１６の出力が入る、その値はその時の
ラッチ１４の値とラッチ２０の値の合計、即ち“＋４
２”＋“＋８”＝“＋５０”となる。

【００５６】スケーリング回路２２の出力は“＋６４”
である。加算回路２４の出力は“＋６４”＋“＋５０”
＝“＋１１４”となる。スケーリング回路２６の出力は
“＋１１４”ד１／６４”＝“＋１”となる。マルチ
プレクサ３０のＨ出力は“＋１”である。加算回路３２
の出力は“４５５”−“＋１”＝“４５４”となる。調
整可能なる時間期間あるいはパルス部分は１クロック周
期だけ正規値より短くなり、次の反転ＳＹＮＣパルスＣ
の期間に起こる調整可能タイミングの端縁部は位相遅れ
を減少させるように矢印の方向左向きに動く。

【００５７】次の時間期間あるいはパルス部分はパルス
Ｃの期間に始まり、マルチプレクサ３０はＬ入力選択と
なるので“４５５”クロック周期に固定される。

【００５８】次の、反転ＳＹＮＣパルスＣの期間の位相
測定では、位相測定が、３クロックパルス改善されて
“＋５”に減少したことを示す。その内２カウント分の
改善はＢでの測定結果による補正による。それ以外のカ
ウント分の改善は同期パルス幅がクロック周期の整数倍
の時間に合致しないことに起因する。従って総カウント
数は６０でなく６１となる。正規の総カウント数６０よ
りのずれは問題ない。

【００５９】アップダウンカウンタ１２の出力は“＋
５”となる。カウンタ１２はパルスＭによりリセットさ
れる。出力波形により、ラッチ１４には“＋５”がロー
ドされ、ラッチ２０にはリミッタ１８の以前の値“＋５
０”がロードされる。リミッタ１８には加算回路１６の
出力が加わる、その値はラッチ１４の現在値とラッチ２
０の値の合計、即ち“＋５”＋“＋５０”＝“＋５５”
である。スケーリング回路２２の出力は“＋４０”とな
る。加算回路２４の出力は“＋４０”＋“５５”＝“＋
９５”となる。

【００６０】スケーリング回路２６の出力は“＋９５”
ד１／６４”＝“＋１”である。マルチプレクサ３０
のＨ出力は“＋１”である。加算回路３２の出力は“４
５５”−“＋１”＝“４５４”となる。調整可能なる時
間期間あるいはパルス部分は正規値より１クロック周期
が短く、次の反転ＳＹＮＣパルスＤの期間に起こる調整
可能パルス部分の位相測定端縁部は位相遅れを更に減少
させるように矢印方向に更に左向きに動く。

【００６１】次の時間間隔あるいはパルス部分はパルス
Ｄの期間に始まり、マルチプレクサ３０はＬ入力選択と
なるので“４５５”クロック周期と固定である。

【００６２】反転ＳＹＮＣパルスＤ期間中の次の位相測
定は、前の測定結果による補正により位相遅れが減少し
ていることを示している。アップダウンカウンタ１２の
出力は“＋４”である。カウンタ１２はリセットパルス
Ｎによりリセットされる。出力波形によって、ラッチ１
４は“＋４”がロードされ、ラッチ２０にはリミッタ１
８の前の値“＋５５”がロードされる。。リミッタ１８
は加算回路１６の出力が入る、その値はその時のラッチ
１４の値とラッチ２０の値の合計、即ち“＋４”＋“＋
５５”＝“＋５９”となる。

【００６３】スケーリング回路２２の出力は“＋３２”
である。加算回路２４の出力は“＋３２”＋“＋５９”
＝“＋９１”となる。スケーリング回路２６の出力は
“＋９１”ד１／６４”＝“＋１”となる。マルチプ
レクサ３０のＨ出力は“＋１”である。加算回路３２の
出力は“４５５”−“＋１”＝“４５４”となる。次の
調整可能なる時間期間あるいはパルス部分は１クロック
周期だけ正規値より短くなり、次の反転ＳＹＮＣパルス
Ｅの期間に起こる測定端縁部は左向きに動く。

【００６４】次の時間期間あるいはパルス部分はパルス
Ｅの期間に始まり、マルチプレクサ３０はＬ入力選択と
なるので、“４５５”クロック周期に固定されている。

【００６５】次の、反転ＳＹＮＣパルスＥ期間中の位相
測定は、前の測定結果による補正により位相遅れが減少
していることを示している。アップダウンカウンタ１２
の出力は“＋２”である。カウンタ１２はパルスＯによ
りリセットされる。ラッチ１４には“＋２”がロードさ
れ、ラッチ２０にはリミッタ１８の前の値“＋５９”
が、出力波形によりロードされる。リミッタ１８は加算
回路１６の出力が入る、その値はその時のラッチ１４の
値とラッチ２０の値の合計、即ち“＋２”＋“＋５９”
＝“＋６１”となる。

【００６６】スケーリング回路２２の出力は“＋１６”
である。加算回路２４の出力は“＋１６”＋“＋６１”
＝“＋７７”となる。スケーリング回路２６の出力は
“＋７７”ד１／６４”＝“＋１”となる。マルチプ
レクサ３０のＨ出力は“＋１”である。加算回路３２の
出力は“４５５”−“＋１”＝“４５４”となる。次の
調整可能なる時間期間あるいはパルス部分は１クロック
周期だけ正規値より短くなり、次の反転ＳＹＮＣパルス
Ｆの期間に起こる測定端縁部は左向きに動く。

【００６７】次の時間期間あるいはパルス部分はパルス
Ｆの期間に始まり、マルチプレクサ３０はＬ入力選択と
なるので、“４５５”クロック周期に固定される。

【００６８】次の、反転ＳＹＮＣパルスＦ期間中の位相
測定は、前の測定結果による補正により位相遅れが減少
していることを示している。アップダウンカウンタ１２
の出力は、カウント期間が５９クロック周期と短いので
その値は“＋１”である。カウンタ１２はパルスＰによ
りリセットされる。ラッチ１４には“＋１”がロードさ
れ、ラッチ２０にはリミッタ１８の前の値“＋６１”
が、出力波形によりロードされる。リミッタ１８には加
算回路１６の出力が入る、その値はその時のラッチ１４
の値とラッチ２０の値の合計、即ち“＋１”＋“＋６
１”＝“＋６２”となる。

【００６９】スケーリング回路２２の出力は“＋８”で
ある。加算回路２４の出力は“＋８”＋“＋６２”＝
“＋７０”となる。スケーリング回路２６の出力は“＋
７０”ד１／６４”＝“＋１”となる。マルチプレク
サ３０のＨ出力は“＋１”である。加算回路３２の出力
は“４５５”−“＋１”＝“４５４”となる。次の調整
可能なる時間期間あるいはパルス部分は１クロック周期
だけ正規値より短くなり、次の反転ＳＹＮＣパルスＧの
期間に起こる測定端縁部は左向きに動く。

【００７０】次の時間期間あるいはパルス部分は、パル
スＧの期間に始まり、マルチプレクサ３０はＬ入力選択
となるので、“４５５”クロック周期と固定である。

【００７１】次の、反転ＳＹＮＣパルスＧ期間における
位相測定は、前の測定結果による補正により位相誤差が
最終的に除去されていることを示している。アップダウ
ンカウンタ１２の出力は“０”である。カウンタ１２は
パルスＱによりリセットされる。ラッチ１４には“０”
がロードされ、ラッチ２０にはリミッタ１８の前の値
“＋６２”が、出力波形によりロードされる。リミッタ
１８には加算回路１６の出力が入る、その値はその時の
ラッチ１４の値とラッチ２０の値の合計、即ち“０”＋
“＋６２”＝“＋６２”となる。

【００７２】スケーリング回路２２の出力は“０”であ
る。加算回路２４の出力は“０”＋“＋６２”＝“＋６
２”となる。スケーリング回路２６の出力は“＋６２”
ד１／６４”＝“０”となる。マルチプレクサ３０の
Ｈ出力は“０”である。加算回路３２の出力は“４５
５”−“０”＝“４５５”となる。次の調整可能なる時
間期間あるいはパルス部分は正規の値となり、次の反転
ＳＹＮＣパルス（図示せず）の期間に起こる測定端縁部
では位相は一致している。

【００７３】入力反転ＳＹＮＣ信号の周波数変化に応じ
た図１回路の動作は、図３、図４および図５に示した数
値の進行を追うことにより理解することができる。反転
ＳＹＮＣ信号の周波数が突然に僅か増加したと仮定す
る。従ってその周期、Ｔ反転ＳＹＮＣが、クロックを４
×ｆscとしたとき正規の９１０クロック周期より９０９
クロック周期に減少したとする。更に各反転ＳＹＮＣパ
ルスの幅は同一で６０クロック周期と仮定する。

【００７４】図３において、再生同期信号は、リセット
パルスａの下に“０”の列で表示されているリセットパ
ルスａの時点で、入力信号反転ＳＹＮＣ信号と同相であ
るものとする。本実施例では、タイミングマークの基準
線として定められた、反転ＳＹＮＣパルスＡの期間にお
ける位相測定端縁では補正が行なわれない。この基準線
は、９１０クロック周期の相当するＴ反転ＳＹＮＣの周
期をもち、一定の正規周波数を維持するとした仮定のタ
イミング信号の基準を示すものである。

【００７５】図３、図４および図５に表示される反転Ｓ
ＹＮＣ ＰＨＡＳＥ欄の数字、及びＱ（Ｆ／Ｆ３８）Ｐ
ＨＡＳＥ欄の数字で示す位相測定は上記の仮定の信号に
対するものである。与えられた時刻での反転ＳＹＮＣ信
号とＱ（Ｆ／Ｆ３８）信号との位相測定の差は、反転Ｓ
ＹＮＣ信号とＱ（Ｆ／Ｆ３８）信号の相対的な位相を示
すことになる。上記の様な基準線信号を利用することに
より次のような説明が可能となる。

【００７６】反転ＳＹＮＣパルスＡより始めて、反転Ｓ
ＹＮＣ信号の周波数はその周期が１クロック周期分減少
するまで増加するとする。これによって反転ＳＹＮＣ信
号が出力波形Ｑ（Ｆ／Ｆ３８）よりも進み始める。基準
線信号に関して言うと、各連続した反転ＳＹＮＣパルス
は反転ＳＹＮＣ信号が更に１クロック周期分進むことに
なる。このことは図３、図４および図５で示す反転ＳＹ
ＮＣ ＰＨＡＳＥ欄の値によって示される。

【００７７】出力波形の位相と基準線信号との関係はＱ
（Ｆ／Ｆ３８）ＰＨＡＳＥ欄に記載された値で示され
る。この例では位相ロック・ループの動作は、出力波形
が入力信号に追いつくようにされ、その後少し高い周波
数を維持するようにされねばならない。各信号が基準線
信号に対して同位相となったときには、２つの信号は互
いに同相状態に戻る。

【００７８】各周期補正値の発生は図２の場合と同様で
あるので、同期を再確立するための繰り返し動作をそれ
ぞれ詳しくは説明しない。リセットパルスｅの時点で反
転ＳＹＮＣ信号は基準線より４クロック周期進んでい
る。反転ＳＹＮＣパルスＥでの位相測定により、最初の
周期補正値は“０”とは異なる値となる。

【００７９】リセットパルスｆの後反転ＳＹＮＣパルス
は５クロック周期分だけ基準線より進み、出力波形は基
準線より１クロック周期だけ進む。そこで位相誤差は最
大値となり、図４の反転ＳＹＮＣパルスＫまでの間リミ
ッタ１８での累算された値によりこのレベル値を維持す
る。

【００８０】反転ＳＹＮＣパルスＫでの位相測定によ
り、リミッタ１８での累算値が大きくなっているので、
周期補正値は“＋２”となる。反転ＳＹＮＣパルスＬで
の位相測定は、反転ＳＹＮＣ信号が基準線よりも１１ク
ロック周期進み、出力波形は基準線よりも８クロック周
期進んでいることを示す。それで位相誤差は３クロック
周期に減少したことになる。反転ＳＹＮＣパルスＭでの
位相測定は、周期補正値を“＋２”として、それにより
反転ＳＹＮＣパルスＮで測定された位相誤差は２クロッ
ク周期に減少する。リミッタ１８の値が増大すると共に
“＋２”の周期補正値は、位相誤差が減少しているの
に、その頻度が高くなり、また加算回路２４に対する過
渡的影響を与える回路の寄与分が減少する。

【００８１】反転ＳＹＮＣパルスＱでの位相測定によ
り、周期補正値は“＋２”となる。反転ＳＹＮＣパルス
Ｒでは、反転ＳＹＮＣ信号は基準線よりも１７クロック
周期進み、出力波形は基準線より１６クロック周期進
む。位相誤差は僅か１クロック周期に減少する。この位
相誤差は図５の反転ＳＹＮＣパルスＹまで継続する。

【００８２】反転ＳＹＮＣパルスＹでの位相測定で、周
期補正値は“＋２”となる。反転ＳＹＮＣパルスＺで
は、出力波形は完全に入力反転ＳＹＮＣ信号と同期す
る、即ちそれぞれの信号が基準線に対して２５クロック
周期進む。反転ＳＹＮＣパルスＺでの位相測定よって、
位相誤差が０クロック周期となる。過渡回路の加算回路
２４に対する寄与分はなくなる。しかしながらリミッタ
１８で累算された値は非常に大きくなっているので、測
定された位相誤差がゼロであっても周期補正値は“＋
１”となる。従って反転ＳＹＮＣパルスＡ′において両
信号はそれぞれ基準線より２６クロック周期進みなお同
相関係にある。従ってリミッタ１８で累算された値は、
入力信号の長期間の周波数偏差を追跡するのに有効であ
る。

【００８３】入力信号のステップ関数の変化、周波数変
化、あるいは両者の結合せる変化の後、同期を再確立す
るのに必要な繰り返しの実際の回数はリミッタ１８で累
算される値と共に偏差の程度とその性格によって決ま
る。

【００８４】アップダウンカウンタ１２による位相測定
は負の数値をとることもあり、この場合再生同期信号は
反転ＳＹＮＣパルスよりも位相が進んでいることを示
す。リミッタ２８とマルチプレクサ３０に伝達される負
の数は調整可能な時間期間あるいはパルス部分を増加さ
せる。もし周期補正値を“−２”とすると、加算回路３
２の出力は“４５５”−“−２”＝“４５７”となる。
調整可能な時間期間あるいはパルス部分は２クロック周
期分正規値より長くなる。これは位相測定端縁、即ち調
整可能の部分周期、あるいはパルス部分の後端縁を基準
線に対して図３、図４および図５では右方向に動かす。

【００８５】到来信号の周波数は、反転ＳＹＮＣパルス
Ｂ′において９１０クロック周期でＴ反転ＳＹＮＣの周
期を持つ正規周波数に戻る。位相ロック・ループはそれ
以前の測定とリミッタ１８の値を基準とするので位相誤
差を大きくする。その差は１クロック周期であり位相誤
差測定は“−２”である。結局同期はリミッタ１８で累
算された値が減少すると共に再確立され、調整可能パル
ス部分は４５５クロック周期よりも長くなる。

【００８６】この同期回路１０を組込んだビデオ処理回
路５０は、図７にブロック図形式で示されている。合成
ビデオ信号はアナローグ／ディジタル変換器５２により
ディジタル形式に変換される。ビデオ信号は、例えば
“画面中の画面”のような複数画面表示における小さい
挿入画面のような補助表示用の信号源を規定してよい。
同期信号とビデオ信号は色及び同期プロセッサ５４で互
いに分離される。

【００８７】例えばＹ、Ｕ、Ｖ形式のビデオ情報はビデ
オＲＡＭ６４に蓄積するため回路６２において二次標本
化される、そこでは補助画面の各フィールドあるいは各
フレーム毎にラスタ図が、主信号と共に表示される前に
連続的に蓄積される。このビデオＲＯＭは多くの信号に
より制御される。書込みアドレスは書込みアドレス発生
器６６から供給される。読出しアドレスは読出しアドレ
ス発生器６８から供給される。他の制御信号としては読
出し及び書込み、可動化信号がある。

【００８８】水平同期信号は、回路５６によって切り詰
められて最上位桁（ＭＳＢ）としてもよい。しかしこれ
は全ての場合に必要ではない。最上位桁はインバータ５
８によってアップダウンカウンタの反転ＥＮＡＢＬＥ入
力として適当なる極性に変換されることが必要である。
反転ＭＳＢは位相ロック・ループ回路１０の２つの入力
のうちの１つである。４×ｆscクロックが他の入力とな
る。

【００８９】補助ビデオ信号の水平同期信号に位相ロッ
クされた再生水平同期信号は書込みタイミング制御回路
６０の一方の入力となる。書込みタイミング制御回路６
０は書込み可動化信号とタイミング制御信号を書込みア
ドレス発生器に送る。書込み可動化信号は２次標本化さ
れたビデオと適切にタイミングが合わされ、書込みアド
レス発生器は正しいアドレスを発生する、従ってビデオ
２次標本はビデオＲＡＭ６４中に定められたラスタ図の
適正なる位置に常に蓄積される。読出し可動化信号と読
出しアドレス信号はラスタ図のビデオ２次標本を主画像
表示と同期して読み出すことを制御する。

【００９０】本発明の位相ロック・ループ回路は、入力
同期信号を充分早く追跡するのに適切なバンド幅を持っ
ていると共に同時に良好なノイズ余裕度を示す。このよ
うにして位相ロック・ループ回路１０の精度は、主画像
と補助画像との境界で生ずる僅かなジッタがあったとし
てもそれを最小限とすることが可能である。

【図面の簡単な説明】

【図１】ディジタル水平位相ロック・ループとして構成
された、この発明による同期回路のブロック図である。

【図２】入力信号のステップ関数の位相シフトに応じ
た、図１に示す位相ロック・ループの動作を説明する第
１のタイミング図である。

【図３】図１に示す位相ロック・ループの、入力信号の
周波数変化に応じた動作を説明する第２の複合タイミン
グ図である。

【図４】図１に示す位相ロック・ループの、入力信号の
周波数変化に応じた動作を説明する第２の複合タイミン
グ図である。

【図５】図１に示す位相ロック・ループの、入力信号の
周波数変化に応じた動作を説明する第２の複合タイミン
グ図である。

【図６】図２のスケーリング回路２６の動作を説明する
のに役立つ線図である。

【図７】図１の同期回路を含むビデオ処理回路のブロッ
ク図である。

【符号の説明】

１２ 第３の手段（カウンタ） ３２、３４、３６ 第１の手段（それぞれ加算回路、比
較器、カウンタ） ３８ 第２の手段（フリップフロップ） ２２、２８ 低域ろ波器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド ヘンリイ ウイリス アメリカ合衆国 インデイアナ州 イン デイアナポリス イースト・セブンテイ フオース・プレース 5175 (56)参考文献 特開 平２−14618（ＪＰ，Ａ) 特開 昭61−61308（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 固定及び調整可能な時間期間を発生する
   第１の手段（３２，３４，３６）と、 前記第１の手段に応じて、各々のパルスが前記固定の時
   間期間の１つ及び前記調整可能な時間期間の１つの連続
   したセットによって決定される１周期を連続してもつ同
   期パルスの信号を生成する第２の手段（３８）と、 更に前記同期パルスの連続したもののそれぞれと入力パ
   ルスの連続したもののそれぞれとの位相差を測定するこ
   とにより前記調整可能な時間期間を制御する周期補正値
   を発生する第３の手段（１２）とを具備して成る同期回
   路。
2. 【請求項２】 クロック信号の連続する時間期間を計数
   する手段（３６）と、 前記計数する手段をリセットし且つ第１の周波数をもつ
   タイミング信号を発生する、前記計数する手段の出力カ
   ウント数と周期補正値とを比較する手段（３４）と、 前記時間期間の終わりに前記タイミング信号によりフリ
   ップフロップがトグルされ、前記第１の周波数よりも低
   い第２の周波数を有し且つ各期間内に測定端縁を有する
   同期信号を発生するために前記タイミング信号を分周す
   る手段（３８）と、 前記測定端縁と入力信号との間の位相差の測定結果を発
   生する手段（１２）と、 更に前記比較する手段が発生する前記タイミング信号の
   タイミングを制御するため前記位相測定結果に関連する
   前記周期補正値を発生する低域ろ波器手段（１６，１
   ８，２０，２２，２４，２６，２８，３０，３２）とを
   具備して成る同期信号を再生するためのディジタル位相
   ロック・ループ回路。