KR920009184A - 동기화 회로 - Google Patents

동기화 회로 Download PDF

Info

Publication number
KR920009184A
KR920009184A KR1019910017394A KR910017394A KR920009184A KR 920009184 A KR920009184 A KR 920009184A KR 1019910017394 A KR1019910017394 A KR 1019910017394A KR 910017394 A KR910017394 A KR 910017394A KR 920009184 A KR920009184 A KR 920009184A
Authority
KR
South Korea
Prior art keywords
synchronization
period
phase difference
pulse
generating
Prior art date
Application number
KR1019910017394A
Other languages
English (en)
Other versions
KR100274527B1 (ko
Inventor
헨리 월리스 도날드
Original Assignee
조셉 제이. 락스
톰슨 콘슈머 일렉트로닉스 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 락스, 톰슨 콘슈머 일렉트로닉스 인코오포레이티드 filed Critical 조셉 제이. 락스
Publication of KR920009184A publication Critical patent/KR920009184A/ko
Application granted granted Critical
Publication of KR100274527B1 publication Critical patent/KR100274527B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음

Description

동기화 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 디지탈 수평 위상 동기 루프로 실시되는 동기화 회로를 나타낸 블럭도,
제2도는 제1도에 나타낸 위상 동기 루프 회로의 동작 설명을 위한 제1타이밍도,
제3(a), 3(b) 및 3(c)도는 입력 신호의 주파수 변화에 따라 제1도에 나타낸 위상 제어 루프 회로의 동작 설명을 위한 제2복합 타이밍도.

Claims (25)

  1. 고정 및 조정 가능한 펄스 부분을 발생시키는 제1수단(32,34,35)과; 상기; 제1수단에 응답하여 상기 고정 및 조정 가능한 펄스 부분의 연속적인 세트로 결정되는 주기를 지닌 동기화 펄스를 전개시키는 제2수단(38)과; 연속적인 상기 동기화 펄스중 하나와 연속적인 입력 펄스중 하나 사이의 위상차를 측정하여 상기 조정 가능한 펄스 부분을 제어하기 위한 주기 보정치를 발생시키는 제3수단(12)을 구비하는 것을 특징으로 하는 동기화 회로.
  2. 제1항에 있어서, 상기 제1수단(32,34,36)이 카운트 수단을 구비하는 것을 특징으로 하는 동기화 회로.
  3. 제1항에 있어서, 상기 제2수단은 상기 각 고정 및 조정 가능한 펄스 부분의 단부에서 상태를 변화시키는 출력(Q)를 갖는 이중 안정 수단(38)인 것을 특징으로 하는 동기화 회로.
  4. 제1항에 있어서, 상기 제3수단(12)이 상기 동기화 펄스내의 조정 가능한 펄스 부분중 하나와 상기 입력 펄스 사이의 위상차를 측정하는 것을 특징으로 하는 동기화 회로.
  5. 제1항에 있어서, 상기 제3수단(12)이 연속적인 상기 조절 가능한 펄스 부분중 하나를 제어하기 위해 상기 각 위상차에 대한 주기 보정치를 발생하는 것을 특징으로 하는 동기화 회로.
  6. 제1항에 있어서, 상기 동기화 펄스에 응답하여 교대로 각 주기 보정치를 지닌 소정값을 상기 제1수단(32,34,36)에 출력으로 공급하는 멀티플렉스 수단을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  7. 제1항에 있어서, 상기 제1수단은 상기 주기 보정치 및 상수값 사이의 차를 결정하는 가산수단(32)과; 클럭속도로 동작 가능한 카운트수단(36)과; 상기 카운트수단(36)이 상기 차와 동일한 출력값을 가질 경우 카운트수단(36)이 상기 차와 동일한 출력값을 가질 경우 카운트 수단(36)을 리세트 시키기 위한 출력 신호를 발생시키는 비교수단(34)을 구비하는 것을 특징으로 하는 동기화 회로.
  8. 제1항에 있어서, 상기 위상 측정치와 관련된 가중 주기 보정치를 발생시키는 저역통과 필터 수단(22,28)을 추가로 구비하는 것을 특징으로 동기화 회로.
  9. 제1항에 있어서, 가산 동작을 실행함으로서 상기 위상차 측정치를 연속적으로 더하는 합산 수단(16,20)과; 위상차 측정치를 조정하기 위해 각 합산 실행 가산지를 연속적인 가중 위상차 측정치에 더하는 수단(24)과; 상기 위상차 측정치와 상기 조정된 위상차 측정치에 대한 실행 가산치의 상대적 가중 기여도를 나타내는 스케일 수단(22,26)을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  10. 제9항에 있어서, 상기 합산 실행 가산치를 제한하는 수단(18)과; 상기 주기 보정치를 제한하는 수단(28)을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  11. 제1항에 있어서, 제3수단이 상기 입력 펄스동안 카운트를 실시 가능하고, 상기 동기화 펄스의 준위에 따라 업/다운 카운트 하고, 고정 펄스 부분의 단부에서 리세스 되는 업/다운 카운트(12)를 구비하는 것을 특징으로 하는 동기화 회로.
  12. 조정 가능한 부분 주기를 가지며, 위상 측정 에지에 의해 결정되고, 고정된 부분 주기를 갖는 동기화 펄스를 재생하기 위한 제1수단(38)과; 상기 연속적인 위상 측정 에지중 하나와 연속적인 입력 펄스중 하나 사이의 위상차 측정에 의해 상기 조정 가능한 부분 주기를 변화시키기 위해 주기 보정치를 발생하는 제2수단(12)과 상기 주기 보정치 및 선정값에 따라 상기 조정 가능하며 고정된 부분 주기를 발생하는 제3수단(32,34,36)을 구비한 것을 특징으로 하는 동기화 회로.
  13. 제12항에 있어서, 제1수단이 상기 고정 및 조정 가능한 부분 주기의 단부에서의 상태를 변화시키는 출력을 지닌 이중 안정수단(38)을 구비하는 것을 특징으로 하는 동기화 회로.
  14. 제12항에 있어서, 제2수단이 각각의 상기 위상차에 따른 주기 보정치를 발생함으로서 상기 조정 가능한 부분 주기의 연속적인 다음 부분주기를 제어하는 것을 특징으로 하는 동기화 회로.
  15. 제12항에 있어서, 상기 동기화 펄스에 응답하여 교대로 각 주기 보정치를 지닌 소정값을 상기 제3수단(32,34,36)에 출력으로 공급하는 멀티플렉서 수단을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  16. 제12항에 있어서, 상기 제3수단이 상기 주기 보정치 및 상수값 사시의 차를 판별하는 가산수단(32)과; 클럭 속도로 동작 가능한 카운트 수단(36)과; 상기 카운트 수단이 상기 차와 동일한 출력값을 가지는 경우 카운트 수단을 리세트 시키기 위한 출력신호를 발생시키는 비교수단(34)을 구비하는 것을 특징으로 하는 동기화 회로.
  17. 제12항에 있어서, 상기 위상 측정치와 관련된 가중 주기 보정치를 발생시키는 저역통과 필터 수단(22,28)을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  18. 제12항에 있어서, 가산 동작을 실행함으로서 상기 위상차 측정치를 연속적으로 더하는 합산 수단(16,20)과; 위상차 측정치를 조정하기 위해 각 합산 실행 가산치를 연속적인 가중 위상차 측정치에 더하는 수단(24)과; 상기 위상차 측정치와 상기 조정된 위상차 측정치에 대한 실행 가산치의 상대적 가중 기여도를 나타내는 스케일 수단(22,26)을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  19. 제18항에 있어서, 상기 합산 실행 가산치를 제한하는 수단(18)과; 상기 주기 보정치를 제한하는 수단(28)을 추가로 구비하는 것을 특징으로 하는 동기화 회로.
  20. 제12항에 있어서, 상기 제2수단(12)이 상기 입력 펄스동안 카운트를 실시 가능하고, 상기 동기화 펄스의 준위에 따라 업/다운 카운트 하고, 고정 펄스 부분의 단부에서 리세트 되는 업/다운 카운트를 구비하는 것을 특징으로 하는 동기화 회로.
  21. 동기화 신호를 재생하는 디지탈 위상 동기 루프 회로에 있어서, 연속적인 시간 간격으로 카운트 함으로써 제1주파수를 지닌 타이밍 신호를 발생시키는 카운트 수단(36)과; 상기 제1주파수 보다 적은 제2주파수를 지닌 동기화 신호를 발생시키기 위해 상기 타이밍 신호를 분할하는 수단(38)과; 상기 카운트 수단(36)을 리세트 하고 상기 시간 구간의 단부에서 분할 수단을 클럭하며 각 주기에서 상기 동기화 신호가 측정 에지를 지니도록 하는 수단(34)과; 상기 측정에지와 제2주파수를 갖는 입력 신호간의 위상차를 측정하는 수단(12)과; 상기 리세트 수단을 제어하기 위해 상기 위상 측정에 따른 주기 보정치를 발생하는 저역 통과 필터 수단(22,28)을 구비하는 것을 특징으로 하는 디지탈 위상 동기 루프 회로.
  22. 제21항에 있어서, 상기 동기화 신호가 위상 측정치를 발생하는 상기 수단(12)을 리세트 및 제어하기 위해 각 주기마다 제어 에지를 갖도록 하는 것을 특징으로 하는 디지탈 위상동기 루프회로.
  23. 제21항에 있어서, 상기 제1주파수는 상기 제2주파수의 정수배인 것을 특징으로 하는 디지탈 위상 동기 루프회로.
  24. 제21항에 있어서, 상기 제2주파수가 비디오 신호에 대한 수평 주사 주파수인 것을 특징으로 하는 디지탈 위상 동기 루프 회로.
  25. 제21항에 있어서, 상기 연속적인 시간 구간중 교대로 하나는 상기 주기 보정치에 의한 구간내에서 제어되고, 상기 시간 구간중 다른 하나는 고정된 구간인 것을 특징으로하는 디지탈 위상동기 루프회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910017394A 1990-10-03 1991-10-02 동기화 회로 KR100274527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/592,393 US5162910A (en) 1990-10-03 1990-10-03 Synchronizing circuit
US592,393 1990-10-03

Publications (2)

Publication Number Publication Date
KR920009184A true KR920009184A (ko) 1992-05-28
KR100274527B1 KR100274527B1 (ko) 2000-12-15

Family

ID=24370471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017394A KR100274527B1 (ko) 1990-10-03 1991-10-02 동기화 회로

Country Status (11)

Country Link
US (1) US5162910A (ko)
EP (1) EP0479142B1 (ko)
JP (1) JP3379585B2 (ko)
KR (1) KR100274527B1 (ko)
CN (1) CN1040602C (ko)
DE (1) DE69119345T2 (ko)
ES (1) ES2086451T3 (ko)
MY (1) MY109239A (ko)
PT (1) PT99141B (ko)
SG (1) SG89223A1 (ko)
TR (1) TR28000A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327397B2 (ja) * 1991-03-12 2002-09-24 ソニー株式会社 偏向補正波形発生回路
US5610560A (en) * 1993-04-20 1997-03-11 Rca Thomson Licensing Corporation Oscillator with switched reactive elements
US5574406A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error measurement and correction in alternate periods
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
KR960012921B1 (ko) * 1993-10-06 1996-09-25 현대전자산업 주식회사 위상 록 루프 회로
US5444743A (en) * 1993-11-18 1995-08-22 Hitachi America, Ltd. Synchronous pulse generator
JPH0818817A (ja) * 1994-06-30 1996-01-19 Mitsubishi Denki Semiconductor Software Kk 水平同期信号生成回路
US5754251A (en) * 1995-12-12 1998-05-19 Trw Inc. Digital video vertical synchronization pulse detector
US6316974B1 (en) 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
WO2006120000A1 (de) * 2005-05-11 2006-11-16 Hirschmann Car Communication Gmbh Verfahren zur verbesserung der bildstabilität bei mobilem analogen tv-empfang
JP2007165955A (ja) * 2005-12-09 2007-06-28 Oki Electric Ind Co Ltd 垂直同期信号生成装置
US7414448B2 (en) * 2006-08-14 2008-08-19 Etron Technology Inc. Duty cycle correction circuit
US8809759B2 (en) * 2011-10-11 2014-08-19 Omnivision Technologies, Inc. Multiple-row concurrent readout scheme for high-speed CMOS image sensor with backside illumination
DE102015211260A1 (de) 2015-06-18 2016-12-22 Robert Bosch Gmbh Verfahren und Vorrichtung zur Bestimmung eines Sensorsignals

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE414104B (sv) * 1978-10-13 1980-07-07 Ellemtel Utvecklings Ab Digital faslast slinga
US4280099A (en) * 1979-11-09 1981-07-21 Sperry Corporation Digital timing recovery system
DE3025356A1 (de) * 1980-07-04 1982-01-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung
DE3027828A1 (de) * 1980-07-23 1982-03-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Frequenz/phasenregelschleife
US4380742A (en) * 1980-08-04 1983-04-19 Texas Instruments Incorporated Frequency/phase locked loop circuit using digitally controlled oscillator
US4396991A (en) * 1981-04-07 1983-08-02 Honeywell Information Systems Inc. Long term response enhancement for digital phase-locked loop
US4462110A (en) * 1981-04-07 1984-07-24 Honeywell Information Systems Inc. Digital phase-locked loop
US4400664A (en) * 1981-05-26 1983-08-23 Motorola, Inc. Digital phase detector
NL8103437A (nl) * 1981-07-21 1983-02-16 Philips Nv Synchroniseerschakeling voor een televisie-ontvanger.
US4466111A (en) * 1981-11-27 1984-08-14 Gte Products Corporation Synchronization apparatus and method
US4639780A (en) * 1985-04-01 1987-01-27 Rca Corporation Television synchronizing apparatus
US4636861A (en) * 1985-04-01 1987-01-13 Rca Corporation Two-loop line deflection system
US4769704A (en) * 1985-06-04 1988-09-06 Matsushita Electric Industrial Co., Ltd. Synchronization signal generator
IT1184024B (it) * 1985-12-17 1987-10-22 Cselt Centro Studi Lab Telecom Perfezionamenti ai circuiti ad aggancio di fase numerici
US4680780A (en) * 1986-05-01 1987-07-14 Tektronix, Inc. Clock recovery digital phase-locked loop
EP0254763B1 (de) * 1986-07-31 1991-01-23 Deutsche ITT Industries GmbH Digitale Horizontalablenkschaltung
US4689582A (en) * 1986-10-27 1987-08-25 Rca Corporation Phase-lock-loop circuit for a television apparatus
US4775890A (en) * 1987-06-11 1988-10-04 Rca Licensing Corporation Phase detector
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus

Also Published As

Publication number Publication date
PT99141B (pt) 1999-01-29
CN1060942A (zh) 1992-05-06
DE69119345T2 (de) 1996-12-05
EP0479142B1 (en) 1996-05-08
SG89223A1 (en) 2002-06-18
EP0479142A3 (en) 1992-05-27
PT99141A (pt) 1993-10-29
EP0479142A2 (en) 1992-04-08
CN1040602C (zh) 1998-11-04
MY109239A (en) 1996-12-31
JPH0522624A (ja) 1993-01-29
US5162910A (en) 1992-11-10
ES2086451T3 (es) 1996-07-01
KR100274527B1 (ko) 2000-12-15
DE69119345D1 (de) 1996-06-13
JP3379585B2 (ja) 2003-02-24
TR28000A (tr) 1995-11-07

Similar Documents

Publication Publication Date Title
KR920009184A (ko) 동기화 회로
JP3406439B2 (ja) 可変遅延回路の遅延時間測定装置
KR970706571A (ko) 동기 부분 응답 기록을 위한 개선된 타이밍 복원(Improved Timing Recovery for Synchronous Partial Response Recording)
KR930011444A (ko) 위상 고정 루프(pll)
JP2749325B2 (ja) 同期装置
KR950700665A (ko) 광범위한 위상 허용도를 갖는 보조 비디오 데이타 디코더(auxiliary video data decoder with large phase tolerance)
KR890001350A (ko) 위상 검출기
CA2076960A1 (en) Frequency scaler for synchronous digital clock
SU918873A1 (ru) Цифровой частотомер
KR860003517A (ko) 위상비교회로
SU531245A1 (ru) Устройство дл автоматической подстройки частоты
SU1698987A1 (ru) Устройство автоматической подстройки частоты
KR940701623A (ko) 비디오 수신기의 안정화를 위한 수평 라인 카운터
JP2833844B2 (ja) 位相保持回路
JPH05167439A (ja) 位相同期ループ回路
SU1065785A1 (ru) Устройство дл определени знака разности фаз
JP2885494B2 (ja) クロックパルス発生回路
SU907580A1 (ru) Устройство дл синхронизации воспроизведени цифровой информации
GB2120878A (en) Phase-locked-loops
JPS5696526A (en) Timing signal generating system
SU554625A1 (ru) Устройство дл контрол состо ни радиолиний
JPH01284077A (ja) 同期信号発生器
SU459759A1 (ru) Устройство дл стабилизации суммарной частоты дифференциального струнного датчика
JPS57161666A (en) Circuit for detecting interval of signal inversion
JPS5452436A (en) Bit-phase synchronization system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee