KR960008392B1 - 텔레비젼 수상기 위상 고정 루프 회로 - Google Patents

Abstract

내용 없음.

Description

텔레비젼 수상기 위상 고정 루프 회로

제1도는 본 발명의 한 측면을 구체화하는 회로의 블록도.

제2a도 내지 2g도는 제1도의 회로와 연관된 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

20 : 위상 고정 루프 21 : 카운터

23 : 디코더 33 : 저역 통과 필터

120 : 루프 필터 바이패스 장치 201 : 가산기

306 : 마이크로프로세서

본 발명은 동기화된 위상 루프 회로에 관한 것이다.

특히, 본 발명은 예를들어, 다중 헤드 비데오 테이프 레코더(VTR)로부터 얻어진 신호에 의해 텔레비젼 수상기의 수평 발진기를 동기화시키는 것에 관한 것이다.

예를들어, 헤드가 두개인 자기 기록 및 재생 장치에 있어서, 비데오 신호는 자기 테이프의 종축 방향에 대해 비스듬한 트랙으로부터 두 개의 회전 헤드에 의해 교대로 기록 및 재생된다. 두 개의 헤드 서로 180°각도로 떨어져 배치된다.

1수직 필드 주기 동안 1/2만 회전하도록 회전 헤드의 회전이 제어된다. 제2a도에 도시된 바와 같이 제1헤드가 화상 필드 F₁에 연관되는 비데오 신호를 재생할 때, 제2헤드로부터는 어떠한 비데오 정보도 얻지 못한다. 반면에, 제2b도에 도시된 바와같이, 제2헤드가 바로 다음의 화상 필드 F₂의 비데오 신호를 재생할 때, 제1헤드로부터는 어떠한 비데오 정보도 얻지 못한다. 두 개의 비데오 신호는 결합되어 제2c도의 TV 또는 비데오 신호 100을 형성하는데, 여기서 제2a도의 대응 동기 펄스 hs₁는 도식적으로 가는 실선으로 도시되고 제2b도의 대응 동기 펄스 hs₂는 굵은 실선으로 도시된다. 제2a도, 제2b도, 제2c도의 각 주기 H동안, 대응 비데오 신호는 또한 도시되지 않는 화상 정보를 포함하는 대응 활성 비데오 부분을 포함한다는 것이 이해되어야 한다.

예를들어, VTR의 헤드 및 테이프의 기계적 장치 때문에, 제2헤드에 의해 재생된 수평 동기 펄스 hs₂는 위상 이동량 ψ만큼 위상 이동된다. 위상 이동량 ψ은 제2c도에 도시된 바와 같이 예를 들어 제1헤드에 의해 재생된 수평 동기 펄스 F₁에 대해 수평 주기 H의 일부분에 해당한다. 각 헤드에 연관된 각 동기 펄스 hs₁, hs₂의 주파수 f_H는 실질상 동일하다.

예를들어, VTR의 비데오 신호로부터 얻어진 화상 정보를 표시하는데 사용되는 텔레비젼 수상기에 있어서, 교대 화상 필드 F₁, F₂에 연관된 제2a도 및 제2b도의 수평 동기 펄스는 제2c도의 신호 100을 통해 위상 고정 루프 회로(PLL)의 동기 입력 단자에 교대로 결합된다. PLL은 예를 들어 동기 펄스에 의해 동기화되는 수상기의 수평 편향 회로의 수평 발진기를 포함한다. 각 대응 수직 구간 V의 대부분에서 발진기의 출력 신호는 대응 동기 펄스 hs₁, hs₂와 동상이다.

상기 PLL은 전형적으로 비교적 큰 시상수를 갖는 루프 필터를 사용함으로써 수평 동기 펄스 hs₁또는 hs₂에 대해 비교적 느린 추적 응답 시간을 갖도록 설계된다. 큰 시상수는 제2c도의 신호 100의 수평 동기 펄스에 포함될 수도 있는 잡음 관련 신호가 PLL 출력 신호의 위상에 실제적으로 영향을 미치는 것을 방지한다. 그러나, 상기 큰 시상수는 PLL이 상술된 위상 이동량 ψ에서의 급격한 변화를 추적하는 것을 막는다는 단점을 가진다. 위상 이동량 ψ는 예를들어 제2c도의 시간 T₁후, 신호 100에서 제1헤드에 연관된 동기 펄스 hs₁가 예를들어 스위치-아웃(switch-out)되고, 제2헤드에 연관된 펄스 hs₂가 스위치-인(switch-in)될 때 발생한다.

만약 그런 느린 응답 시간이 시간 T₁후에 가속되지 않으면, TV 비데오 신호 100에 의해 형성된 화상에 왜곡이 발생할 수도 있다. 예를들어, 직선 수직 바를 포함하리라 생각되는 화상은 느린 추적의 결과 예를들어 화상의 상단에서 약간 구부러지거나 휘는 수직 바를 포함할 것이다. 그러한 구부러짐은 PLL 수평 발진기의 출력 신호 주파수의 과도 변화 때문에 발생한다. 시간 T₁후 주파수의 변화는 발진기의 출력 신호 위상에 대해 위상 이동량 ψ만큼 위상 이동된 제2c도의 신호 100에서의 펄스 hs₂를 추적하기 위해 발생한다.

동기 펄스의 위상 이동량 ψ은 예를들어 T₁이전의 약 0°인 정상 상태 값으로부터 T₁이후 값 ψ₀로 변화한다.

주지된 바와같이, 과도 발진기 응답은 출력 신호에서 대응 위상 이동량 ψ을 추적하거나 달성하기 위해 PLL에 의해 발생된다.

응답 처리의 일부로서, 발진기 출력 신호의 주파수는 정상 상태 값 f_H에서 잠시 동안 벗어난 후 상기 이탈 이전의 값 f_H로 되돌아올 수도 있다.

종래 기술의 한 회로에 있어서, 발진기의 출력 신호에 의해 위상 이동량 ψ을 추적하는데 연관된 문제점을 PLL의 루프 필터에서 가변 시상수를 사용함으로써 제거되거나 감소된다. 비데오 신호가 VTR로부터 얻어질 때, 사용자는 PLL의 루프 필터의 시상수를 감소시키는 수동 동작 스위치를 작동시킬 것이다. 상기 해결책의 단점은 스위치를 동작시키는 것을 사용자가 기억해야 한다는 것이다.

종래 기술의 또다른 회로에 있어서, PLL의 루프 필터의 시상수는 수직 리트레이스 동안만 자동적으로 감쇠되어, 대응하는 동기 펄스 hs₁, hs₂의 군이 스위치-인되고 스위치-아웃되는 때에 PLL응답 시간을 가속시킨다. 그러나, 상기 회로는 수직 리트레이스 동안 잡음의 영향을 받는다.

본 발명의 한 측면에 따라, 텔레비젼 장치의 위상 고정 루프 회로는 소정 위상의 동기 입력 신호의 신호원을 포함한다.

입력 신호에 응답하는 제거 가능 발생기는 입력 신호의 주파수에 연관되는 주파수와 입력 신호의 소정의 위상에 따라 제어되는 위상을 갖는 주기적인 출력 신호를 발생한다. 출력 신호 및 입력 신호에 응답하는 위상검출기는 그들간 위상차를 표시하는 신호를 발생한다. 위상차 표시 신호에 응답하는 저역 통과 필터는 출력 신호와 위상을 제어하기 위한 피드백 루프 경로를 형성하도록 발생기에 결합되는 제1신호를 발생한다. 입력 신호의 소정 위상과 출력 신호의 위상간 변화가 발생될 때, 제1신호가 변화하여, 입력 및 출력 신호간 위상차가 감소되도록 출력 신호의 위상에서 대응하는 변화를 가져온다. 이런 방식으로 출력 신호가 입력 신호에 동기화된다. 위상차 표시 신호에서 소정의 기준을 충족시키는 변화가 발생할 때 제2신호가 발생된다. 제2신호는 발생기에 결합되어 출력을 입력신호에 동기화시키는 출력 신호 위상 변화의 적어도 일부를 가져온다.

본 발명의 또다른 측면에 따라, 헤드 스위칭이 일어난 후 VTR로부터 입력 신호가 인출될 때, 제2신호에 의해 야기되는 출력 신호 위상의 변화 부분은 저역 통과 필터를 바이패스(bypass)하도록 순식간에 행해진다. 저역 통과 필터를 바이패스함으로써, 느려질 수도 있는 피드백 루프 경로의 응답 시간으로 인해 출력신호가 입력 신호에 동기화되는데 소요되는 시간이 실제적으로 증가되는 것이 효과적으로 방지된다.

이하, 도면을 참조하면서 본 발명을 더욱 상세히 설명하기로 한다.

제1도는 본 발명을 구체화하는 위상 고정 루프(PLL)(20)와 루프 필터 바이패스 장치(120)의 블록도이다.

PLL(20)은 카운터(21)의 부분(21b)에서 카운트 또는 출력 워드 CT를 발생하는 카운터(21)를 포함한다. 워드 CT는 수평 편향 회로(401)에 결합되어, 대응 수평 편향 사이클릭의 타이밍을 제어한다. 장치(120)와 PLL(20)은 동기화가 요구되는 상황에서 수평 편향 회로 이외의 텔레비젼 회로에서 이용될 수도 있다.

카운터(21)는 예를들어 주파수 f_H에서 출력 신호를 발생하고 수평 동기 신호에 종래의 아나로그형 PLL의 VCO와 유사한 기능을 갖는다. 카운터(21)의 출력 워드 CT는 주기 t_CK를 갖는 클럭 CK의 각선행 엣지 후 증가된다. 카운터(21)는 매 클럭이 발생될 때마다, 예를들어 CT=1에 해당하는 초기 상태로 부터 다시 초기 상태로 리셋될 때까지 상태를 변화 즉, 카운트를 증가시킨다.

워드 CT는 또한 가산기(201)의 입력부(201c)에 결합되며, 가산기(201)는 워드 CT를 위상 수정 워드 VCRMOD에 더하여 워드 VCRMOD에 의해 수정된 카운터(21)의 상태를 나타내는 워드 CTA를 가산기(201)의 출력 포트(201a)에 생성된다. 종래의 PLL의 VCO의 제어 전압과 유사한 워드 PERIOD는 비교기(200)에 결합되고, 비교기(200)는 워드 CTA의 현재값을 워드 PERIOD의 현재값과 비교하여, 워드 PERIOD가 워드 CTA와 동일할 때 카운터(21)의 입력 단자(21a)에 카운터(21)를 초기화하는 펄스 RESET를 발생시킨다. 펄스 RESET에 의해 카운터(21)는 예를들어 워드 CT=1에 해당하는 초기치로 리셋된다. 각 워드 CT은, 연속 펄스 RESET 사이에서 일어나는 소정의 순서 N로 카운터(21)의 현재 카운트 즉, 상태를 공급한다. 예를들어 워드 CT=1이 순환하는 비율은 종래의 PLL의 VCO의 출력 신호 주파수와 유사한 워드 CT의 주파수를 규정한다. 그러므로, 워드 PERIOD는 펄스 RESET를 통해 워드 CT의 주기, 주파수 및 위상을 제어한다. 워드 PERIOD에 의해 제어되는 워드 CT 주기의 길이는, 연속적으로 발생되는 펄스 RESET 사이에 포함되는 클럭 CK 주기 t_CK수에 의해 규정된다. 후술되는 바와같이 VTR에서 헤드스위칭이 발생될 때, 워드 VCRMOD값이 변화되어 워드 CT의 위상이 급격히 변화된다.

다양한 텔레비젼 신호 포맷중 하나인 제2C도의 기저대 텔레비젼신호 100은 제1도의 다나로그 디지탈 컨버터(61)에서 디지탈화되며, 그후, 저역 통과 필터(25)에서 저역 통과 필터 처리된다. 저역 통과 필터 처리된 신호는 수평 동기 펄스 Hs를 포함하는 디지탈화 신호 100를 발생시키는 동기 분리기(60)에 결합된다.

주기 H를 갖는 수평 동기 펄스 Hs는 제1도의 위상 검출기(202)의 입력부에 결합된다. 다지탈 PLL에 포함되는 상기 위상 검출기의 예는 1987년 1월 27일 디. 에이취, 윌리스에게 부여된 발명의 명칭이 텔레비젼 동기 장치인 미합중국 특허 제4,639,780호에 기재되어 있다.

디코더(23)는 워드 CT의 소정의 대응값이 검출될 때 타이밍 및 제어 신호 DCn 및 펄스 MS를 발생시킨다. 펄스 MS는 워드 CT의 위상을 표시한다. 윌리스에게 부여된 특허에 기재된 바와같이, PLL(20)이 동기 펄스 Hs에 위상 고정될 때, 위상 검출기(202)에 결합되는 각 펄스 Ms의 선행 엣지는, 예를들어 대응 동기 펄스 Hs의 중심전에 발생되는 마지막 클럭 CK 엣지와 거의 동시에 발생된다.

위상 검출기(202)는 동기 펄스 Hs와 워드 CT간 위상차에 따라 위상차 워드 DH를 발생시킨다. 종래의 PLL의 위상 검출기의 출력과 유사한 위상차 워드 PH는 종래의 PLL의 루프 필터의 유사한 저역 통과 또는 루프 필터(33)에 결합된다.

루프 필터(33)는 연속적으로 발생된 위상 워드 PH를 합산함으로써, 워드 CT의 위상과 주파수를 제어하는 워드 PERIOD를 발생시킨다.

디지탈 기술을 이용하는 검출기(202)와 필터(33)는 각각 펄스 Ms와 같이 워드 CT로부터 얻어진 타이밍 정보에 따라 발생되는 대응제어 신호 DCn에 의해 제어된다. 예를들어, 검출기(202)에 결합되는 대응 제어 신호 DCn는 워드 PH가 갱신되는 시간을 결정한다.

PLL(20)의 정상 상태 동작에 있어서, 위상 검출기(202)의 각 위상차 워드 PH는 실제적으로 0이다. 이것에 의해 정상 상태에서 워드 PERIOD가 실제적으로 일정하게 유지된다. 도면에 도시되지 않는 본 발명의 다른 실시예에 있어서, PLL은 정상 상태 동작시 워드 PERIOD가 일정하게 유지되도록 하기 위해 위상 검출기 출력 워드가 0이 아니도록 설계될 수도 있음이 이해되어야 한다.

과도 동작 동안, 위상차 워드 PH가 변한다. 워드 PH의 변화로 인해 워드 PERIOD가 변하고, 그에따라 워드 CT의 위상 이동이 초래한다. 위상 이동은 워드 CT를 동기 펄스 Hs에 동기화시킨다.

제2a도 내지 2g도는 제1도의 루프 필터 바이패스 장치(120)와 PLL(20)의 동작을 설명하는데 유용한 타이밍도이다.

제1도 및 2a도 내지 2g도에서 동일한 기호 및 숫자는 동일한 아이템 및 기능을 나타낸다.

이전에 언급된 제2C도는 또한 신호 100이 도면에 도시되지 않는 VTR에서 발생하는 때의 제1도의 동기펄스 Hs의 동기 펄스 hs₁및 hs₂를 나타낸다. 시간 T₁이전에, 제2C도의 펄스 hs₁가 VTR의 제1헤드에 의해 발생될 때, 소정의 펄스 hs₁는 그 다음 펄스 hs₁와 주기 H와 동일한 간격으로 떨어져 있다.

제2C도의 시간 T₁직후, VTR의 제2헤드로부터 발생되는 제2C도에서 굵은 실선으로 도시된 소정의 펄스 hs₂는, 예를들어 그 다음 펄스 hs₂와 주기 H와 동등한 간격으로 떨어져 있다. 그러나, 시간 T₁직후 발생하는 펄스 hs₂는 위상 이동된다. 위상 이동량 ψ은 예를들어 시간 T₁직전에 발생하는 펄스 hs₁에 대한 값 ψ₀와 동일하다.

제2d도는 소정의 값을 소정의 워드 CT₁의 타이밍을 도시한다. 예를들어, 각 시간 워드 CT₁가 발생될 때마다, 제1도의 카운터(21)의 워드 CT의 대응 사이클에 연관되는 소정의 순차 N이 종료되며, 다음 연속순차가 시작된다.

시간 T₁이전에 발생하는 제2d도의 각 워드 CT₁은 제2c도의 대응 펄스 hs₁과 동상이다. 그러므로, 제2g도의 위상차 워드 PH는 0이다. 시간 T₁이후, 펄스 hs₂는 제2d도의 대응 워드 CT₁에 대해 위상 이동된다. 제1도의 PLL(20)과 장치(12)의 동작으로 인해 워드 CT₁이 펄스 hs₂와 다시 동상이 되는 시간 T₄까지, 제2g도의 워드 PH는 ψ₀값을 포함한다. 그러므로, 제2g도의 워드 PH는 예를들어 시간 T₁이후 시간 T₂에서 발생하는 선행 에지와 워드 PH의 크기에 해당하는 진폭을 갖는 펄스로 도시될 수도 있다. 워드 PH는 PLL(20)의 느린 응답 시간으로 인해 시간 T₂로부터 시간 T₄까지 값이 느리게 변한다.

후술되는 바와같이, VTR 헤드 스위칭이 발생되는 짧은 구간을 제외하고는, 제1도의 워드 VCRMOD는 예를들어 0과 같은 상수를 포함한다. 만약 워드 VCRMOD가 0이면, 카운터(21)의 워드 CT가 워드 PERIOD와 동일할 때, 카운터(21)가 리셋되고 카운터(21)의 다음 워드 CT가 최기 카운트 상태인 1과 같아진다.

그러므로, 상술된 바와같이, 워드 PERIOD는 카운터(21)의 순차 N의 길이를 클럭 CK주기 t_CK의 배수로 표시한다. 순차 N의 길이는 주기 t_CK의 정수배가 아닐 수도 있음이 이해되어야 한다. VTR 헤드 스위칭이 발생될 때, 워드 VCRMOD는 워드 CT에 크기 ψ₀를 갖는 급격한 위상 이동을 야기하는 0이 아닌 값으로 가정된다.

워드 PERIOD의 소정의 값에 대하여, 워드 CT의 위상은 0인 정상 상태 값으로부터 워드 VCRMOD의 값을 변화시킴으로써 변화될 수 있다. 후술되는 바와같이, 0이 아닌 워드 VCRMOD는 VTR 헤드 스위칭이 일어날 때 발생한다. 워드 VCRMOD는 0이 아닐 때에 워드 CTA의 값의 변화를 야기시켜 이 값이 워드 PERIOD의 값과 같아질 때까지의 기간인 카운터(21)의 순차 N의 기간을 변화시킨다. 이러한 환경에 있어서, 워드 CTA가 워드 PERIOD와 같아질 때 발생되는 펄스 RESET는, 워드 VCRMOD가 값에 따라 워드 CT에 급격한 위상 이동을 발생시킨다.

본 발명의 다른 측면에 따라, 후술되는 바와같이, ψ₀값을 표시하는 제2e도의 위상 수정 VCRMOD의 값은 루프 필터 바이패스 장치(120)에 의해 가산기(201)의 포트(201b)에 인가되어, 예를들어 시간 T₄이후 일어나는 제2d도의 워드 CT₁같은 워드 CT의 위상을 급격하게 변화시킨다. 예를들어, 워드 CT가 제2C도의 대응 펄스 hs₂와 즉시 동상이 되도록 워드 CT₁의 위상 변화는 ψ₀값과 동일하다. 수직 주사구간 동안의 짧은 구간을 제외하고, 워드 VCRMOD가 워드 CT₁의 위상 변화를 야기할 때, 워드 VCRMOD가 0이다. 장치(120)의 동작없이, 펄스 Hs의 위상이 변할 때, PLL(20)은, PLL(20)의 응답시간의 함수이고 필터(33)에 의해 결정되는 비교적 느린 과도 방식으로 제1도의 워드 PERIOD를 변화시킴으로써, 제2d도의 워드 CT₁의 위상을 예를들어 제2C도의 대응 펄스의 위상과 동일하게 되도록 조정한다. 워드 PERIOD에서 느린 과도 변화의 제거 또는 감소는 상술된 바와같이 화상 왜곡을 야기하는 PLL(20)의 긴 안정화 시간을 방지하는데 바람직하다. 워드 PERIOD에서 과도 변화가 감소될 때, 예를들어 제2d도의 워드 CT₁의 위상은 VTR에서 헤드 스위칭에 의해 야기된 ψ₀값을 갖는 상기 위상 이동량 ψ을 고속으로 추적한다. 양호하게는, 제2e도의 워드 VCRMOD를 0 아닌 값으로 인가함으로써 야기되는 ψ₀값에 의한 위상변화는 제1도의 워드 PERIOD에서 바람직하지 못하게 긴 과도 변화의 발생을 방지한다.

제1도의 워드 VCRMOD는 지금부터 기술될 본 발명의 또다른 측면을 구체화하는 루프 필터 바이패스 장치(120)에서 발생된다. 장치(120)에서, PLL(20)의 위상 검출기(202)의 위상차 워드 PH는, 종래의 방식으로 각 수평 주기 H에서 하나의 대응 워드 PH_AV를 발생시키는 평균기(300)의 입력부(300a)에 결합된다. 워드 PH_AV는 예를들어 대응하는 세 개의 선행 주기 H에서 발생되는 마지막으로 수신된 세 개의 워드 PH의 가동 평균(running average)를 표시한다. 그러므로, 평균기(300)는 저역 통과 필터로서 동작하는데, 단, 필터(33)의 차단 주파수 보다 실제적으로 더 높은 차단 주파수를 갖는다.

각 워드 PH_AV는 대응 주기 H에서 대응 제어 신호 DCn의 제어하에 레지스터(301)에 저장되어, 워드 DIFF_D1을 발생한다. 바로 이어지는 주기 H에서, 워드 DIFF_D1가 레지스터(302)로 전송되고 저장되어, 대응 제어 신호 DCn의 제어하에서 저장되는 워드 DIFF_D2를 발생한다. 그러므로, 워드 DIFF_D1및 DIFF_D2는 소정의 시간에서 수평 주기 H에 의해 분리되는 한쌍의 워드 PH의 가동 평균을 표시한다. 워드 DIFF_D1및 DIFF_D2는 상기 쌍 사이의 차를 표시하는 워드(303a)를 발생하는 감산기(303)의 대응 입력부에 결합된다.

위상 워드 PH에서의 변화 발생을 나타내는 워드(303a)는 워드(303a)의 절대치를 발생하는 장치(304)에 결합된다. 위상 변화의 크기 또는 워드 PH의 변화율을 나타내는 워드(303a)의 절대치가 임계 레벨 표시신호 REF를 초과할 때, 비교기(305)는 TRUE상태의 논리 신호 PHCNGE를 발생한다. 신호 PHCNGE는 VTR의 헤드 스위칭의 결과 제2d도의 워드 CT1의 위상 이동을 야기하도록 0 아닌 값을 갖는 워드 VCRMOD가 발생되는 시간인 수직 주사 구간내의 시간을 검출하는 데에 사용된다.

신호 PHCNGE는 신호 PHCNGE=TRUE의 발생을 테스트하는 제1도의 마이크로프로세서(306)에 결합된다. 제2f도의 시간 T₂후 발생하는 신호 PHCNGE=TRUE의 상태는 제1도의 신호 REF에 의해 표시된 임계 레벨을 초과하는 크기를 갖는 위상 이동량 ψ을 표시한다. 위상 이동량 ψ의 변화가 더 작으면 장치(120)를 작동시키지 못한다. 이런 상황에서는 필터(33)에 의해 결정되는 응답에 따라, PLL(20)이 신호 Hs에 동기화되도록 하는 워드 PERIOD에 과도 변화가 존재한다. 만약 신호 PHCNGE=TRUE에 이어 신호 PHCNGE=FALSE가 되면, 안정한 위상 이동의 표시이다. 신호 PHCNGE=TRUE라는 상태의 검출후, 마이크로프로세서(306)는 신호 PHCNGE=FALSE의 발생을 검출하기 위해 신호 PHCNGE를 테스트한다. 신호 PHCNGE=FALSE는 제2임계 레벨보다 낮은 변화율을 갖는 안정한 위상 이동량 ψ을 표시한다. 제2임계 레벨은 신호 REF로 표시된 임게 레벨보다 작거나 같다.

제2g도의 위상 이동량 ψ은 시간 T₂에서의 변화직후 안정화된다고 가정한다. 따라서, 제1도의 평균기(300)에 의해 결정되는 대응하는 다수의 주기 H 후에 워드 PHA_V는 일정한 값을 가질 것이다. 워드(303a)가 워드 PH_AV에서 변화를 표시하기 때문에, 워드 PH_AV가 일정하게 된 후 발생되는 워드(303a)는 제2f도의 시간 T₃에서와 같이 0이 될 것이다. 그러므로, 시간 T₃후 발생되는 신호 PHCNGE=TRUE의 상태는 일정한 즉, 안정한 위상 이동량 ψ을 표시한다. 실제적으로 일정한 위상 이동량 ψ은 예를들어 상술된 바와같이 VTR 헤드 스위칭에 의해 야기된다. 펄스 Hs의 추적에서와 같이, 위상 이동량의 변화는 제1도의 PLL(20)이 정상 상태 동작을 하지 않을 때 발생될 수도 있다.

제2f도의 시간 T₃후, 신호 PHCNGE=FALSE인 상태가 검출될 때, 제1도의 마이크로프로세서(306)는 가산기(201)의 포트(201b)에 워드 VCRMOD를 공급하여, 루프 필터(33)를 바이패스할 것이다. 워드 VCRMOD는 후술되는 바와같이 제2d도의 워드 CT₁의 위상을 시간 T₄에서 ψ₀값 만큼 변화시키는 값을 갖는다. 그러므로, 위상이 변한 후, PLL(20)의 피드백 루프 외부에 있는 제1도의 장치(120)의 동작으로 인하여 워드 CT₁는 다시 제2C도의 위상 hs₂과 동상이 될 것이다.

제1도의 마이크로프로세서(306)는 지금부터 기술되는 방식으로 워드 VCRMOD값을 공급한다. 정상 상태 동작 동안, 마이크로프로세서(306)는 신호 CNT를 발생시켜 레지스터(400)에 저장되는 워드 PH로 인해 워드 PASTDIFF가 생성되도록 한다.

워드 PASTDIFF는 PLL(20)이 정상 상태에서 동작할 때의 워드 PH 값을 포함한다. 위상 이동량 ψ을 표시하는 워드 DIFFD1과, 워드 PASTDIFF는 감산기(308)의 대응 포트에 결합되고, 감산기(308)는 워드 DIFFD1과 PASTDIFF간의 차와 동일한 워드 VCRMODA를 출력부(308a)에 발생시킨다. 워드 VCRMODA는 디코더(23)의 제어하에서 레지스터(307)에 저장되어 워드 VCRMODB를 발생한다. 워드 VCRMODB는 과도 상태의 워드 PH의 값과 정상 상태의 워드 PH의 값간의 차를 표시한다. PLL(20)의 전형적인 설계에 있어서, 워드 PASTDIFF는 예를들어 정상상태 동작시 0에 근접한다. 그러므로, 워드 VCRMODB는 제2g도의 위상 이동량 ψ의 크기 및 극성을 나타낸다.

PHCNGE=TRUE인 상태에 이어 신호 PHCNGE=FALSE인 상태가 발생되는 것을 검출한 직후, 워드 VCRMODB에 포함되는 위상 정보는 마이크로프로세서(306)에 의해 사용되어 제1도의 워드 VCRMOD를 발생시킨다. 워드 VCRMOD는 마이크로프로세서(306)에 결합되는 워드 CT의 타이밍에 따라 마이크로프로세서에 의해 결정되는 구간 동안 가산기(201)에 결합된다. 마이크로프로세서(306)에 의해 발생되는 워드 VCRMOD는 예를들어 ψ₀값과 동일한 제2d도의 워드 CT₁에 급속히 위상 이동을 야기한다. 그러므로, 시간 T₄직후, 각 워드 CT₁은 제2e도의 위상 수정 워드 VCRMOD의 동작에 의해 제2c도의 대응 펄스 hs₂와 동상이 된다.

시간 T₄에서 발생하는 제2d도의 워스 CT₁에 급속한 위상 이동 ψ₀을 제공한 후, 제2e도의 워드 VCRMOD는 다시 0이 된다. 각 수직 주사 구간 V의 잔여 부분에서, 제1도의 PLL(20)의 동작에 영향을 미치지 않도록 위상 이동량 ψ은 0으로 유지된다.

본 발명의 또다른 측면에 따라, VTR 헤드 스위칭에 즉시 잇따르며 제2e도의 워드 VCRMOD에 의해 야기되는 시간 T₄에서의 제2d도의 워드 CT₁의 위상 이동은, 제2g도의 위상 워드 PH가 즉시 0에 근접되도록 한다. 장치(120)에 의해 워드 CT의 위상이 동기 펄스 Hs의 위상과 즉시 동일하게 되므로 제1도의 워드 PH는 즉시 0에 근접하게 된다. 장치(120)의 동작에 의해 즉시 0로 근접하게 되는 제1도의 워드 PH는, 상술된 바와같이 워드 PERIOD에서 바람직하지 못한 오랜 과도 상태가 발생되는 것을 방지한다.

대안적으로, 워드 CT의 위상 변화는 몇주기 H에 걸쳐 불연속적인 단계로 서서히 이루어질 수도 있다. 상기 위상 변화가 점진적인 방식으로 행해질 때, 워드 VCRMOD는 몇주기 H동안 대응값으로 공급된다. 몇주기 H의 각각 동안 워드 VCRMOD의 값 및 타이밍에 걸친 제어는 마이크로프로세서(306)에 의해 이루어진다.

제2d도의 시간 T₄에서의 워드 CT₁의 위상 변화후, 각 워드 CT₁는 제1도의 대응 펄스 hs₂와 동상이 된다. 제2d도의 각 워드 CT₁는 시간 Ts 이후 다음 VTR 헤드 스위칭이 일어날 때까지 동상으로 유지된다. 시간 Ts 후, 제2c도의 대응 펄스 hs₁에 관련된 제2d도의 워드 CT₁의 위상에는 시간 T₁이후 발생되는 것과 유사하지만 방향이 반대인 변화가 발생된다. 따라서, 제1도의 장치(120)는 상술된 장치와 유사한 방법으로 제2d도의 워드 CT₁에서 위상 이동을 야기하는 값을 갖는 워드 VCRMOD를 공급한다.

제1도의 마이크로프로세서(306)는 분리기(60)에 의해 발생된 수직 신호 Vs에 응답하여 VTR의 헤드 스위칭이 일어나는 수직 블랭킹 동안만 워드 VCRMOD를 수정할 수도 있다.

장치(120)에 있어서, 디코더(23)는 평균기(300)와 레지스터(301,302,307)를 제어하는 대응 제어 신호 DCn를 발생한다. 제어 신호 DCn의 타이밍은 워드 CT의 타이밍에 따라 결정된다. 도면에 도시되지 않은 본 발명의 또다른 실시예에서는 수평 동기 펄스 Hs를 수신하기 위해 결합되는 마이크로프로세서가 장치(120)의 전체 동작을 행하고 PLL를 제어하는 제어 신호를 발생시킬 수도 있다.

제1도의 펄스 Hs의 위상이 일정하지만 PLL(20)이 예를들어 시동(start up)시와 같이, 펄스 Hs에 고정(looked-in)되지 않는 경우, PLL(20)이 고정되지 않는 한, 신호 PHCNGE=TRUE인 상태가 마이크로프로세서(306)에 의해 검출될 수 있다.

고정이 일어날 때, 신호 PHCNGE=FALSE인 상태가 검출된다.

그러나, 그때, 상술된 상황과는 달리, 정상 상태 위상차를 표시하는 워드 VCRMODB는 이미 0이 되어 있다. 그러므로, 워드 VCRMOD는 수정되지 않고 계속 0의 값이 될 것이다.

그러므로 양호하게는, 장치(120)는 안정된 위상 이동이 펄스 Hs에서 일어나지 않는 한 PLL(20)에 영향을 미치지 않도록 설계될 수 있다. 상기 안정된 위상 이동은 예를들어 VTR에서의 헤드의 스위칭에 의해 야기될 수도 있다.

Claims (22)

1. 소정 위상의 동기 입력 신호(Hs)의 소스(60)와, 상기 입력 신호에 응답하여, 상기 입력 신호의 주파수에 관련된 주파수와, 상기 입력 신호의 상기 소정 위상에 따라 제어되는 위상에서 주기적인 출력 신호(CT)를 발생시키는 제어가능 발생기(21)와; 상기 출력 신호(CT) 와 입력 신호(Hs)에 응답하여, 이들 두 신호간의 위상를 표시하는 신호(PH)를 발생시키는 위상 검출기(202)와; 상기 위상차 표시 신호에 응답하여, 이 신호에 따라, 상기 신호 발생기(21)에 공급되는 제1신호(PERIOD)를 발생시키는 저역 통과 필터(33)로서, 상기 입력 신호(Hs)의 상기 소정 위상과 상기 출력 신호(CT)의 상기 위상간에 변화가 발생할 때, 상기 제1신호(PERIOD)가 변화됨으로써, 상기 입력 신호와 출력 신호간의 위상차가 감소되어 상기 출력 신호가 상기 입력 신호에 동기되는 형태로, 대응하는 변화를 상기 출력 신호(CT)의 상기 위상에 발생시키도록 상기 출력 신호(CT)의 상기 위상을 제어하는 피드백 루프 경로(20)를 형성하는 상기 저역 통과 필터(33)를 구비하는 텔레비젼 수상기의 위상 고정 루프 회로에 있어서, 상기 위상 검출기(202)와 상기 저역 통과 필터(33)간의 상기 피드백 루프 경로에 결합되어, 상기 위상차 표시 신호(PH)에 포함되는 위상차에 따라, 상기 위상차 표시 신호(PH)의 상기 변화가 소정의 기준에 부합될 때, 상기 발생기(21)에 공급되는 제2신호(VCRMOD)로서, 상기 출력 신호(CT)를 상기 입력 신호(Hs)에 동기시키는 상기 출력 신호(CT)의 위상 변호의 적어도 일부를 가져오는 상기 제2신호(VCRMOD) 를 발생시키는 수단(120)을 더 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프회로.
2. 제1항에 있어서, 상기 위상차 표시 신호(PH)의 변화율이 제1의 소정값보다 클 때 상기 제2신호(VCRMOD)가 발생됨으로써, 상기 위상차 표시 신호에서 상기 변화가 발생된 후 상기 위상차 표시 신호(PH)의 상기 변화율은 제2의 소정값보다 작아지는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프회로.
3. 제1항에 있어서, 상기 기준이 부합될 때, 상기 제2신호 발생 수단(120)이 상기 제2신호(VCRMOD)를 위상차의 크기를 표시하는 대응하는 값으로 설정함으로써, 상기 제2신호의 상기 값이 설정된 후 상기 제2신호에 의해 발생되는 상기 출력 신호의 상기 위상의 변화부분의 크기는 상기 피드백 루프경로에 의해 실질상 영향받지 않는 것을 특징으로 하는 텔레비젼 수상기의 위상 고정 루프 회로.
4. 제1항에 있어서, 상기 입력 신호(Hs)는 수평 편향 주파수에서 존재하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
5. 제4항에 있어서, 상기 제2신호 발생 수단(120)은 수직 레이트(vertical rate)의 신호(Vs)에 응답하여, 수직 블랭킹 동안만 상기 제2신호(VCRMOD)를 발생시키는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
6. 제1항에 있어서, 상기 제2신호 발생수단(120)은 상기 위상 검출기(202)에 의해 발생되는 상기 신호(PH)에 응답하여, 상기 저역 통과 필터(33)를 바이패스(bypass)하는 식으로 상기 발생기(21)에 결합되는 상기 제2신호(VCRMOD)를 발생시키는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
7. 제1항에 있어서, 상기 제1신호(PERIOD) 및 제2신호(VCRMOD)에 응답하여, 상기 출력 신호의 상기 위상이 상기 제1신호(PERIOD) 및 제2신호(VCRMOD) 각각의 대응값에 의해 동시에 영향을 받도록 상기 출력 신호(CT)의 상기 위상을 제어하기 위해, 상기 제1 및 제2신호를 결합시켜 상기 발생기(21)에 공급되는 제3신호(RESET)를 발생시키는 결합 수단(201)을 더 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
8. 제1항에 있어서, 상기 제2신호 발생 수단(120)은, 상기 입력 신호(Hs)가 안정된 위상을 갖도록 하고 상기 출력 신호(CT)의 위상에 비례하도록 이동되는 상기 입력 신호(Hs)의 상기 소정 위상에서의 변화가 발생된 후 상기 제2신호(VCRMOD)를 발생시키는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
9. 제1항에 있어서, 상기 제어 기능 발생기(21)는 클럭 신호(CK)에 동기하여 순차적으로 변화하는 순차 상태에 따라 상기 출력 신호(CT)를 발생하는 순차 수단을 구비하고, 상기 제2신호(VCRMOD)는 상기 입력 신호(Hs)의 대응 주기와 일치하는 상기 순차 상태가 상기 제2신호(VCRMOD)에 따라 변하도록 하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
10. 제9항에 있어서, 상기 제2신호(VCRMOD)에 의해 야기되는 상기 출력 신호(CT)의 상기 위상 변화가 발생할 때, 상기 변화는 상기 클럭신호(CK)에 동기하여 급속히 발생되는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
11. 제1항에 있어서, 위상차가 정상 상태의 위상차값과 다른 정도 만큼의 양에 관련된 양에 의해 상기 소정의 기준이 검출될 때, 상기 제2신호(VCRMOD)는 상기 출력 신호(CT)의 상기 위상 변화를 야기하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
12. 제1항에 있어서, 상기 제1신호(PERIOD)는 상기 출력 신호(CT)의 소정 주기의 길이를 나타내며, 상기 위상차 표시 신호(PH)에서 상기 변화가 상기 소정이 기준과 부합되도록 발생할 때 상기 제1신호(PERIOD)는 사실상 영향받지 않고 유지되는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
13. 편향 주파수에 관련된 주파수와 소정의 위상을 갖는 동기 입력 신호(Hs)의 소스(60)와; 클럭 신호(CK) 소스와; 상기 클럭 신호(CK)에 응답하여, 주기적인 출력 신호(CT)를 발생시키는데, 상기 출력 신호는 소정의 주기에서 순차 상태를 포함하되, 상기 순차 상태의 변화가 상기 클럭 신호에 동기되어 발생하도록 하는 순차 수단(21)과; 상기 출력 신호(CT) 및 입력 신호(HS)에 응답하여, 이들 두 신호간의 위상차를 나타내는 신호(PH)를 발생시키는 위상 검출기(202)와; 상기 위상 검출기(202)에 의해 발생되는 상기 신호(PH)에 응답하여, 상기 순차 수단(21)에 결합되고 위상차 신호(PH)에 따라 상기 출력 신호(CT)의 상기 순차에서 상기 상태수를 변하게 하는 제1신호(PERIOD)를 발생시키는 저역 통과 필터(33)로서, 상기 연속 수단(21), 위상 검출기(202)와 함께 상기 출력 신호(CT)를 상기 입력 신호(Hs)에 동기시키는 피드백 루프 장치(20)를 형성하는 저역 통과 필터(33) 및; 상기 위상 검출기(202)에 의해 발생되는 상기 신호(PH)에 응답하여, 상기 입력 신호(Hs)의 위상 변화가 소정의 기준에 부합되도록 발생할 때, 상기 순차 수단(21)에 공급되어 상기 입력 신호(Hs)에 대한 상기 출력 신호(CT)의 동기화를 가속시키는 식으로위상차 신호(PH)에 따라 상기 출력 신호(CT)의 상기 위상을 변화시키는 제2신호(VCRMOD)를 발생시키는 수단(120)을 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
14. 제13항에 있어서, 상기 제2신호 발생 수단(120)은 상기 제2신호(VCRMOD)를 발생시킴으로써, 상기 소정 주기의 상기 순차에서 상태의 수가 위상차 신호(PH)에 따라 결정되는 양에 의해 변하도록 하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
15. 제13항에 있어서, 상기 제2신호(VCRMOD)는 상기 제1신호(PERIOD)이 과도 변화를 감소시키는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
16. 제13항에 있어서, 상기 제2신호(VCRMOD)에 의해 야기되는 상기 출력신호(CT) 의 상기 위상 변화는 상기 필터(33)를 바이패스(bypass)하는 식으로 발생하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
17. 제13항에 있어서, 상기 제2신호 발생 수단(120)은 마이크로프로세서(306)를 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
18. 제13항에 있어서, 상기 제2신호 발생 수단(120)은 상기 위상차 표시 신호(PH)에 응답하여 상기 입력 신호(Hs)의 상기 위상 변화로부터 기인하는 위상차와 상기 위상차이 정상 상태값간의 차에 따라 존재하는 값에서 상기 제2신호를 발생시키는 수단을 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
19. 제13항에 있어서, 상기 제2신호 발생 수단(120)은, 상기 위상차 표시 신호(PH)에 응답하여, 상기 위상차 표시 신호(PH)의 변화율이 소정의 제1크기보다 클 때 제3신호(TRUE)를 발생시키고 상기 위상차 표시 신호(PH)의 상기 변화율이 소정의 제2크기보다 작을 때 제4신호(FALSE)를 발생시키는 수단(305)과, 상기 제3신호(TRUE)와 제4신호(FALSE)에 응답하여 상기 제4신호(FALSE)가 상기 제3신호(TRUE) 발생후 발생할 때 상기 제2신호(VCRMOD)를 발생시키는 수단(306)을 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
20. 제13항에 있어서, 상기 제2신호 발생 수단(120)은 상기 위상차 표시 신호(PH)의 가동 평균(running average)을 표시하는 제3신호(PH_AV)를 발생시키는 수단(300)을 구비하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
21. 제13항에 있어서, 상기 제2신호(VCRMOD)는 상기 소정의 기준이 부합된 후 상기 출력이 상기 입력 신호(Hs)에 동기되도록 상기 출력 신호(CT)에서 급격한 위상 이동을 야기하여 상기 제1신호(RERIOD)의 긴 과도 상태를 방지하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.
22. 제19항에 있어서, 상기 제2신호(VCRMOD)에 의해 야기되는 상기 출력신호(CT)의 상기 위상 변화하는 상기 출력 신호(CT)와 입력 신호(HS) 사이에서 과도 상태 동안 발생되는 위상차가 정상 상태의 위상차 값과 동일하게 되도록 하는 것을 특징으로 하는 텔레비젼 수상기 위상 고정 루프 회로.

Images