DE3785143T2 - Phasenregelschleifenschaltung fuer ein fernsehgeraet. - Google Patents

Description

• Die Erfindung bezieht sich auf synchronisierte PLL- Schaltungen (phase-lock-loop) Die Erfindung ist insbesondere hilfreich bei der Synchronisation eines Horizontal- Oszillators eines Fernseh-Empfängers über ein Signal, das - beispielhaft - von einem Mehrkopf-VTR (video tape recorder) gewonnen wird.
• In einem - beispielhaften - Zweikopf-Gerät zum magnetischen Aufzeichnen und Wiedergeben wird das Videosignal wechselweise (alternierend) von zwei rotierenden Köpfen auf - bezüglich der Längsrichtung des Magnetbandes schrägen - Spuren aufgezeichnet und wiedergegeben. Die beiden Köpfe sind durch einen Winkel von 180º voneinander beabstandet angeordnet. Die Rotation der rotierenden Köpfe wird so gesteuert, daß sie einen halbe Umdrehung für ein vertikales Halbbild (field period) rotieren. Wenn der erste Kopf ein Videosignal wiedergibt (reproduziert), das mit einem Bild-Halbbild F&sub1; assoziiert ist - wie in Fig. 2a dargestellt - wird keine Videoinformation von dem zweiten Kopf gewonnen. Andererseits wird, wenn der zweite Kopf ein Videosignal eines unmittelbar darauffolgenden Halbbildes F&sub2; wiedergibt - wie dies in Fig. 2b dargestellt ist - von dem ersten Kopf keine Videoinformation gewonnen. Die zwei Videosignale werden kombiniert, um ein TV- oder Videosignal 100 zu bilden - wie in Fig. 2c dargestellt -, wobei die korrespondierenden Synchronpulse hs1 - von Fig. 2a - in ununterbrochenen schmalen Linien und korrespondierende Synchronpulse hs2 - von Fig. 2b - in durchgehenden dicken Linien schematisch dargestellt sind. Es versteht sich, daß während jeder Periode H der Fig. 2a, 2b und 2c das korrespondierende Videosignal auch einen korrespondierenden aktiven Videoabschnitt beinhaltet, der - nicht dargestellte - Bildinformation enthält.
• Beispielsweise wegen der mechanischen Anordnung der Köpfe und des Bandes in dem VTR können die Horizontal-Synchronpulse hs2, die von dem zweiten Kopf wiedergegeben werden, um eine Phasenverschiebung Φ phasenverschoben sein. Die Phasenverschiebung Φ korrespondiert mit einem Bruchteil der Horizontalperiode H - wie in Fig. 2c dargestellt - bezogen auf - beispielhaft - die Horizontal-Synchronpulse hs1, die von dem ersten Kopf wiedergegeben werden. Die Frequenz fH jedes der Synchronpulse hs1 und hs2, die mit jedem der Köpfe assoziiert sind, ist im wesentlichen dieselbe.
• In beispielhaft einem Fernsehempfänger, der zur Anzeige von Bildinformation verwendet wird, die aus einem Videosignal eines VTR gewonnen wird, werden die Horizontal-Synchronpulse der Fig. 2a und 2b, die mit den abwechselnden Halbbildern (picture fields) F&sub1; und F&sub2; assoziiert sind, abwechselnd über das Signal 100 der Fig. 2c zu einem Synchron-Eingangsanschluß einer Phasenregelschaltung (PLL) gekoppelt. Die PLL beinhaltet - beispielhaft - einen Horizontal-Oszillator einer Horizontal-Ablenkschaltung des Empfängers, die von den Synchronpulsen synchronisiert ist/wird. Während des größeren Abschnitts jedes korrespondierenden Vertikalintervalls V ist das Ausgangssignal des Oszillators in Phase mit den korrespondierenden Synchronpulsen hs1 und hs2.
• Eine solche PLL kann - in typischer Weise - so entworfen werden, daß sie eine relative langsame Nachführ-Antwortzeit (tracking response time) auf die Horizontal-Synchronpulse hs1 oder hs2 hat, und zwar durch Verwenden eines Schleifenfilters (loop filter) mit einer relativ großen Zeitkonstante. Die relativ große Zeitkonstante vermeidet, daß ein rauschverwandtes Signal (noise related signal), das in den Horizontal-Synchronpulsen des Signales 100 - gemäß Fig. 2c - enthalten sein kann, die Phase des PLL-Ausgangssignals wesentlich beeinflußt. Solch große Zeitkonstanten verhindern jedoch - nachteilig - das Nachführen schneller Änderungen in der vorgenannten Phasenverschiebung Φ durch die PLL. Die Phasenschiebung Φ tritt z. B. nach der Zeit T&sub1; gemäß Fig. 2c auf, wenn die - mit dem ersten Kopf assoziierten - Synchronpulse hs1 beispielhaft abgeschaltet werden und die
• - mit dem zweiten Kopf assoziierten - Pulse hs2 in das Signal 100 eingeschaltet werden. Wenn die langsame Antwortzeit nach dem Zeitpunkt T&sub1; nicht beschleunigt wird, kann eine Störung in dem Bild auftreten, das von dem TV-Videosignal 100 gebildet wird. Ein Bild, das beispielhaft einen geraden vertikalen Balken beinhalten soll, wird als Folge des langsamen Nachführens einen Balken beinhalten, der zwar vertikal, jedoch leicht gekrümmt oder gebogen ist, z. B. am oberen Ende des Bildes. Ein solches Biegen oder Krümmen tritt wegen eines transienten Wechsels in der Frequenz des Ausgangssignales des Horizontal-Oszillators der PLL auf. Der Frequenzwechsel nach dem Zeitpunkt T&sub1; entsteht, um die Pulse hs2 in Signal 100 der Fig. 2c nachzuführen, die um die Phasenverschiebung Φ relativ zur Phase des Ausgangssignales des Oszillators phasenverschoben sind.
• Die Phasenverschiebung Φ der Synchronpulse wechselt von einem stationären Wert, der beispielhaft etwa 0º vor dem Zeitpunkt T&sub1; ist, auf einen Wert Φ&sub0; nach dem Zeitpunkt T&sub1;. Wie gut bekannt ist, wird von der PLL eine transiente Oszillatorantwort erzeugt, um die korrespondierende Phasenverschiebung Φ in dem Ausgangssignal nachzuführen oder zu bewerkstelligen. Als Teil dieses Antwort-Prozesses kann die Frequenz des Oszillator-Ausgangssignales momentan von dem stationären Wert fH abweichen und dann auf seinen Wert fH zurückkehren, der vor dieser Abweichung vorlag.
• In einer Schaltung im Stand der Technik wird das Problem der Nachführung der Phasenverschiebung Φ durch das Ausgangssignal des Oszillators beseitigt oder abgeschwächt durch Verwenden einer variablen Zeitkonstante in dem Schleifenfilter der PLL. Wenn das Videosignal von dem VTR gewonnen wird, kann ein Benutzer einen handbetriebenen Schalter aktivieren, der eine Reduktion in der Zeitkonstante des Schleifenfilters der PLL bewirkt. Ein Nachteil dieser Lösung ist, daß der Benutzer daran denken muß, den Schalter zu betätigen.
• In einer anderen Schaltung im Stand der Technik wird die Zeitkonstante des Schleifenfilters der PLL nur während des Vertikal-Rücklaufes automatisch reduziert, um die PLL- Antwortzeit zu beschleunigen, wenn das Einschalten und Ausschalten der korrespondierenden Gruppen von Synchronpulsen hs1 und hs2 auftritt. Diese Schaltung kann jedoch einem Rauschen während des Vertikal-Rücklaufes unterworfen werden.
• Die erfindungsgemäße Lösung schlägt vor, daß ein Phasenregelkreis (PLL) eines Fernsehgerätes eine Quelle eines Synchron-Eingangssignals mit vorgegebener Phase beinhaltet. Ein steuerbarer Generator, der von dem Eingangssignal abhängt, erzeugt ein periodisches Ausgangssignal mit einer Frequenz, die bezogen ist auf die Frequenz des Eingangssignales und mit einer Phase, die in Übereinstimmung mit einer vorgegebenen Phase des Eingangssignales gesteuert wird. Ein Phasendetektor - der von dem Ausgangssignal und den Eingangssignalen abhängig ist - erzeugt ein Signal, das eine Phasendifferenz zwischen diesen anzeigt. Ein Tiefpass (-Filter) hängt von dem Signal ab, das die Phasendifferenz anzeigt, und erzeugt ein erstes Signal, das an den Generator gekoppelt wird, um einen Rückkopplungsschleifen-Pfad (feedback loop path) zum Steuern der Phase des Ausgangssignales zu bilden. Wenn ein Wechsel zwischen der vorgegebenen Phase des Eingangssignales und der Phase des Ausgangssignales auftritt, variiert das erste Signal, um eine entsprechende Änderung in der Phase des Ausgangssignales in einer Weise zu bewirken, um die Phasendifferenz zwischen Eingangs- und Ausgangssignal(en) zu senken. Auf diese Weise wird das Ausgangssignal mit dem Eingangssignal synchronisiert. Ein zweites Signal wird erzeugt, wenn der Wechsel in dem Signal für die Anzeige der Phasendifferenz auftritt, das ein vorgegebenes Intervall lang Bestand hat. Das zweite Signal wird zu dem Generator gekoppelt, um zumindest einen Teil des Wechsels in der Phase des Ausgangssignales zu bewirken, was das Ausgangssignal mit dem Eingangssignal synchronisiert.
• In der Zeichnung:
• Fig. 1 veranschaulicht ein Blockschaltbild eines Ausführungsbeispiels der Erfindung;
• Fig. 2 veranschaulicht Zeitdiagramme, die zur Schaltung von Fig. 1 gehören.
• Fig. 1 veranschaulicht ein Blockdiagramm einer Phasenregelschleife 20 (PLL) und einer Schleifenfilter-Bypass-Anordnung 120 - als Ausführungsbeispiel der Erfindung. Die PLL 20 beinhaltet einen Zähler 21, der einen Zählstand oder ein Ausgangswort CT am Port 21b des Zählers 21 erzeugt. Das Wort CT wird an eine Horizontal-Ablenkschaltung 401 gekoppelt, um den Zeitablauf (timing) des korrespondierenden Horizontal-Ablenkzyklusses zu steuern. Die Anordnung 120 und die PLL 20 können in Fernseh-Schaltungen verwendet werden, die anders sind, als die Horizontal-Ablenkschaltung, wenn Synchronisation erforderlich ist. Der Zähler 21 hat die Funktion vergleichbar einem VCO einer konventionellen analogen PLL, die ein Ausgangssignal mit einer
• - beispielhaften - Frequenz fH erzeugt, welches mit einem Horizontal-Synchronsignal synchronisiert ist. Das Ausgangswort CT des Zählers 21 wird inkrementiert nach jeder Vorderflanke (leading edge) eines Taktes CK mit einer Taktperiode tCK. Der Zähler 21 zählt aufwärts oder wechselt seinen Zustand (state) von einem Anfangswert (initial state), der - beispielhaft - mit dem Wort CT = 1 korrespondiert, jedesmal, wenn der CK auftritt, bis er auf den Anfangszustand zurückgesetzt wird (reset).
• Das Wort CT wird auch an einen Eingangsport 201c des Addierers 201 gekoppelt, der das Wort CT zu einem Phasen- Modifikations-Wort VCRMOD summiert, um an einem Ausgangsport 201a des Addierers 201 ein Wort CTA zu erzeugen, das den Zustand (state) des Zählers 21 repräsentiert, so wie durch das Wort VCRMOD modifiziert. Ein Wort PERIOD, das analog einer Steuerspannung eines VCO einer konventionellen PLL ist, wird zu einem Komparator 200 gekoppelt, der den aktuellen Wert des Wortes CTA mit dem des Wortes PERIOD vergleicht und ein RESET-Puls an einem Eingangsanschluß 21a des Zählers 21 erzeugt, der den Zähler 21 initialisiert, wenn das Wort PERIOD gleich dem Wort CTA ist. Der Puls RESET bewirkt, daß der Zähler 21 auf seinen Initialwert zurückgesetzt wird, der - beispielhaft - mit dem Wort CT=1 korrespondiert. Jedes Wort CT liefert in einer gegebenen Sequenz N, die auftritt zwischen aufeinanderfolgenden Pulsen RESET, den aktuellen Zählstand oder Zustand des Zählers 21. Die Rate, mit der
• - beispielsweise - das Wort CT=1 wiederauftritt, definiert die Frequenz des Wortes CT, das der Frequenz eines Ausgangssignales eines VCO einer konventionellen PLL analog ist. So steuert das Wort PERIOD über den Puls RESET die Periode, die Frequenz und Phase des Wortes CT. Die Länge der Periode des Wortes CT, die von dem Wort PERIOD gesteuert wird, wird von der Zahl der Perioden tCK des Taktes CK definiert, die zwischen aufeinanderfolgend auftretenden Pulsen RESET liegen. Wie später beschrieben werden wird, wird der Wert des Wortes VCRMOD geändert, wenn im VTR ein Umschalten der Köpfe auftritt, um eine abrupte Änderung in der Phase der Wortes CT zu erzeugen.
• Das Basisband-Fernsehsignal 100 der Fig. 2c - welches von jeder der verschiedenen Fernsehsignal-Formate sein kann - wird in einem AD-Umsetzer 61 der Fig. 1 digitalisiert und dann in einem Tiefpass 25 (tiefpass-) gefiltert. Das tiefpassgefilterte Signal wird auf einen Synchrontrenner 60 gekoppelt, der ein digitalisiertes Signal 100a erzeugt, das Horizontal-Synchronpulse Hs beinhaltet.
• Horizontal-Synchronpulse Hs mit einer Periode H werden an einen Eingangsanschluß des Phasendetektors 202 der Fig. 1 gekoppelt. Ein Beispiel eines solchen Phasendetektors, der in einer Digital-PLL beinhaltet ist, wird in US 4,639,780 beschrieben, die den Titel "Fernseh-Synchronisier- Einrichtung" trägt und an D.H. Willis am 27. Januar 1987 erteilt wurde.
• Ein Dekoder 23 erzeugt das Timing und die Steuersignale DCn und einen Puls MS, wenn vorbestimmte korrespondierende Werte des Wortes CT erfaßt werden. Der Puls MS zeigt die Phase des Wortes CT an. Wie in dem Willis-Patent beschrieben, wird die Vorderflanke jedes Pulses MS, die an den Phasendetektor 202 gekoppelt wird, dann beispielhaft im wesentlichen zeitgleich mit der letzten Taktflanke CK auftreten, die vor der Mitte des korrespondierenden Synchronpulses Hs auftritt, wenn die PLL 20 phasenstarr zu den Synchronpulsen Hs ist.
• Der Phasendetektor 202 erzeugt ein Phasendifferenz-Wort PH in Übereinstimmung mit einer Phasendifferenz zwischen Synchronpulsen Hs und dem Wort CT. Das Phasendifferenz- Wort PH, das einem Ausgangssignal eines Phasendetektors einer konventionellen PLL analog ist, wird an einen Tiefpass oder Schleifenfilter 33 gekoppelt, der dem Schleifenfilter einer konventionellen PLL analog ist. Das Schleifenfilter 33 erzeugt ein Wort PERIOD, das die Phase und Frequenz des Wortes CT durch Aufaddieren aufeinanderfolgend erzeugter Phasenworte PH steuert. Jeder, der Detektor 202 und das Filter 33, die Digitaltechniken verwenden, wird von einem korrespondierenden Steuersignal DCn gesteuert, das wie der Puls MS in Übereinstimmung mit Timing-Information erzeugt wird, die aus dem Wort CT gewonnen wird. Zum Beispiel bestimmt das korrespondierende Steuersignal DCn, das zu dem Detektor 202 gekoppelt ist, die Zeit, wann das Wort PH aktualisiert (updated) wird.
• Im stationären Zustand der PLL 20 ist jedes Phasendifferenz- Wort PH des Phasendetektors 202 im wesentlichen Null. Dieses hält das Wort PERIOD im stationären Zustand im wesentlichen konstant. Daraus ersichtlich ist, daß in anderen Ausführungsbeispielen der Erfindung, die nicht in den Figuren dargestellt sind, die PLL so entworfen sein kann, daß im stationären Zustand das Phasendetektor-Ausgangswort nicht Null ist, um das Wort PERIOD konstant beizubehalten.
• Während transientem Betrieb (dynamischem Zustand), variiert das Phasendifferenz-Wort PH. Die Variation des Wortes PH bewirkt eine Änderung in dem Wort PERIOD so, daß als Folge eine Phasenverschiebung in dem Wort CT bewirkt wird. Die Phasenverschiebung synchronisiert das Wort CT auf den Synchronpuls Hs.
• Die Fig. 2a bis 2g veranschaulichen Zeitdiagramme, die hilfreich bei der Erläuterung der Betriebsweise der Schleifenfilter-Bypass-Anordnung 120 und der PLL 20 der Fig. 1 sind. Ähnliche Symbole und Bezugszeichen in den Fig. 1 und 2a bis 2g veranschaulichen ähnliche Gegenstände oder Funktionen.
• Fig. 2c, die zuvor erwähnt war, veranschaulicht auch die Synchronpulse hs1 und hs2 der Synchronpulse Hs der Fig. 1, wenn das Signal 100 aus einem nicht in den Figuren dargestellten VTR stammt. Wenn die Pulse hs1 der Fig. 2c von dem ersten Kopf des VTR erzeugt werden, was vor dem Zeitpunkt T&sub1; geschieht, wird ein gegebener Puls hs1 von dem nächsten um ein Intervall getrennt, das gleich der Periode H ist.
• Unmittelbar nach dem Zeitpunkt T&sub1; der Fig. 2c wird ein gegebener Puls hs2 - in durchgezogenen dicken Linien in Fig. 2c dargestellt -, der aus dem zweiten Kopf des VTR stammt, von dem - beispielhaften - folgenden Puls hs2 um ein Intervall getrennt, das auch gleich der Periode H ist. Die Pulse-hs2, die unmittelbar nach dem Zeitpunkt T&sub1; auftreten, sind jedoch phasenverschoben. Der Betrag der Phasenverschiebung Φ ist beispielhaft gleich dem Wert Φ&sub0;, relativ zu dem Puls hs1, der unmittelbar vor dem Zeitpunkt T&sub1; auftritt.
• Die Fig. 2d veranschaulicht schematisch das Timing eines vorgegebenen Wortes CT&sub1; mit einem vorbestimmten Wert. Anschaulich endet eine gegebene Sequenz N jedes Mal, wenn das Wort CT1 auftritt, die mit einem korrespondierenden Zyklus des Wortes CT des Zählers 21 der Fig. 1 in Zusammenhang steht und die nächstfolgende Sequenz beginnt. Jedes Wort CT&sub1; der Fig. 2d, das vor dem Zeitpunkt T&sub1; auftritt, ist in Phase mit dem korrespondierenden Puls hs1 der Fig. 2c. Das Phasendifferenz-Wort PH der Fig. 2g ist deshalb Null. Nach dem Zeitpunkt T&sub1; sind die Pulse hs2 phasenverschoben relativ zu den korrespondierenden Worten CT&sub1; der Fig. 2d. Bis zum Zeitpunkt T&sub4;, wenn bewirkt wird, daß das Wort CT&sub1; wieder in Phase mit den Pulsen hs2 ist, und zwar aufgrund des Arbeitens der PLL 20 und der Anordnung 120 gemäß Fig. 1, dann beinhaltet das Wort PH der Fig. 2g den Wert Φ&sub0;. Deshalb kann das Wort PH der Fig. 2g beispielhaft als Puls mit einer Vorderflanke 350 veranschaulicht werden, die auftritt zu einem Zeitpunkt T&sub2; nach dem Zeitpunkt T&sub1; und einer Amplitude, die korrespondiert mit der Größe (Magnitude) des Wortes PH. Das Wort PH verändert sich langsam in seinem Wert von einer Zeit T&sub2; zu einer Zeit T&sub4; aufgrund der langsamen Antwortszeit der PLL 20.
• Wie später beschrieben, enthält - mit Ausnahme eines kurzen Intervalls, wenn die VTR-Kopfumschaltung auftritt - das Wort VCRMOD von Fig. 1 eine Konstante, wie anschaulich Null. Wenn das Wort VCRMOD Null ist, wird der Zähler 21 zurückgesetzt und das nächste Wort CT von Zähler 21 ist gleich 1, dem initalen Zählzustand, wenn das Wort CT von Zähler 21 gleich dem Wort PERIOD ist. So drückt das Wort PERIOD - wie zuvor erläutert - in Vielfachen der Perioden tCK des Taktes CK die Länge der Sequenz N des Zählers 21 aus. Daraus ersichtlich ist, daß die Länge der Sequenz N ein nicht-ganzzahliges (noninteger) Vielfaches der Periode tCK sein kann. Wenn die VTR-Kopfumschaltung auftritt, wird das Wort VCRMOD einen Nichtnull-Wert (nonzero) annehmen, der eine abrupte Phasenverschiebung des Wortes CT bewirkt, mit der Phasenverschiebung, die eine Größe Φ&sub0; hat.
• Für einen gegebenen Wert des Wortes PERIOD kann die Phase des Wortes CT durch Variieren des Wertes des Wortes VCRMOD von seinem stationären Wert, der Null ist, geändert werden. Das Wort VCRMOD, das von Null verschieben ist, tritt - wie später beschrieben wird - auf, wenn die VTR-Kopfumschaltung auftritt. Der Nichtnull-Wert des Wortes VCRMOD wird eine entsprechende Änderung des Wertes des Wortes CTA bewirken und daher der Zeit innerhalb der Sequenz N des Zählers 21, wenn das Wort CTA gleich dem Wort PERIOD wird. In solchen Umständen erzeugt der Puls RESET, der erzeugt wird, wenn das Wort CTA gleich dem Wort PERIOD ist, eine abrupte Phasenverschiebung in dem Wort CT, die in Übereinstimmung mit dem Wert des Wortes VCRMOD ist.
• In Übereinstimmung mit einem weiteren Vorteil der Erfindung
• - wie später beschrieben - wird ein Wert des phasenmodifizierenden Wortes VCRMOD der Fig. 2e, das repräsentativ für den Wert Φ&sub0; ist, an Port 201b des Addierers 201 über die Schleifenfilter-Bypass-Anordnung 120 angelegt, um eine abrupte Änderung in der Phase des Wortes CT zu erreichen, so zum Beispiel das Wort CT&sub1; der Fig. 2d, das nach dem Zeitpunkt T&sub4; auftritt. Die Änderung der Phase des Wortes CT&sub1; wird anschaulich gleich dem Wert Φ&sub0;, so daß bewirkt wird, daß das Wort CT sofort in Phase mit dem entsprechenden Puls hs2 der Fig. 2c ist. Ausgenommen für ein kurzes Intervall während des Vertikal-Abtastintervalls, wenn das Wort VCRMOD die Änderung in der Phase des Wortes CT&sub1; bewirkt, ist das Wort VCRMOD Null. Ohne diesen Eingriff (operation) der Anordnung 120, wenn die Phase der Pulse Hs sich ändern, müßte die PLL 20 die Phase der Worte CT&sub1; der Fig. 2d angleichen, um sie beispielsweise gleich denjenigen der korrespondierenden Pulse hs2 der Fig. 2c zu machen durch Ändern des Wortes PERIOD der Fig. 1 in einer relativ langsam übergehenden Weise (slow transient manner), die eine Funktion der Antwortzeit der PLL 20 ist und die von Filter 33 bestimmt wird. Die Elimination oder Reduktion der langsamen transienten Änderung in dem Wort PERIOD ist wünschenswert, um eine lange Einschwingzeit (settling time) der PLL 20 zu vermeiden, die Bildstörungen verursachen kann, wie zuvor beschrieben wurde. Wenn die transiente Veränderung (variation) in dem Wort PERIOD reduziert wird, führt die Phase von zum Beispiel dem Wort CT&sub1; von Fig. 2d die zuvor erwähnte Phasenschiebung Φ in einer schnellen Weise nach, die den Wert Φ&sub0; hat, der von dem Kopf-Umschalten im VTR bewirkt wird. Vorteilhaft vermeidet die Phasenänderung um den Wert Φ&sub0;, die durch Anlegen des Nichtnull-Wertes des Wortes VCRMOD von Fig. 2e bewirkt wird, das Auftreten der unerwünschten langen transienten Veränderung im Wort PERIOD von Fig. 1.
• Das Wort VCRMOD von Fig. 1 wird erzeugt in der Schleifenfilter-Bypass-Anordnung 120, die als andere Ausgestaltung der Erfindung nun beschrieben wird. In der Anordnung 120 wird das Phasendifferenz-Wort PH des Phasendetektors 202 der PLL 20 an einen Eingangsport 300a eines Mittelwertbildners 300 gekoppelt, der in konventioneller Weise ein korrespondierendes Wort PHAV erzeugt, und zwar in jeder Horizontalperiode H. Das Wort PHAV ist repräsentativ für einen laufenden Mittelwert (running average) von beispielsweise drei zuletzt erhaltenen Worten PH, die in korrespondierenden drei vorhergehenden Perioden H aufgetreten waren. So arbeitet der Mittelwertbildner 300 als Tiefpass, jedoch als solcher mit einer Grenzfrequenz (cutoff frequency), die wesentlich größer ist als die des Filters 33.
• Jedes Wort PHAV wird in der korrespondierenden Periode H in einem Register 301 gespeichert, und zwar unter der Steuerung des korrespondierenden Steuersignales DCn, um ein Wort DIFFD1 zu erzeugen. In der unmittelbar folgenden Periode H wird das Wort DIFFD1 an ein Register 302 übertragen und darin gespeichert, um ein Wort DIFFD2 zu erzeugen, das unter der Steuerung des entsprechenden Steuersignales DCn gespeichert wird. So repräsentieren die Worte DIFFD1 und DIFFD2 zu einem gegebenen Zeitpunkt ein Paar von laufenden Mittelwerten von Worten PH, die um eine Horizontalperiode H auseinanderliegen. Die Worte DIFFD1 und DIFFD2 werden an entsprechende Eingangsports eines Subtrahierers 303 gekoppelt, der ein Wort 303a erzeugt, das repräsentativ für den Unterschied zwischen dem Paar ist. Das Wort 303a, das das Auftreten einer Änderung in dem Phasenwort PH anzeigt, wird an eine Anordnung 304 gekoppelt, die den Absolutwert des Wortes 303a bildet. Wenn der Absolutwert des Wortes 303a, der die Größe der Phasenänderung anzeigt oder die Änderungsrate des Wortes PH, ein Schwellenpegel-Anzeigesignal REF überschreitet, erzeugt ein Komparator 305 ein Logiksignal PHCNGE in einem "TRUE" Zustand. Das Signal PHCNGE wird verwendet für das Erfassen der Zeit innerhalb des Vertikal-Abtastintervalls, wenn - als Folge des Kopfschaltens in dem VTR - das Wort VCRMOD mit einem Nichtnull-Wert zu erzeugen ist, um die abrupte Phasenverschiebung des Wortes CT&sub1; der Fig. 2d zu bewirken.
• Das Signal PHCNGE wird an einen Mikroprozessor 306 der Fig. 1 gekoppelt, der das Auftreten des Signales PHCNGE=TRUE testet. Die Bedingung (condition) für das Signal PHCNGE=TRUE, die nach dem Zeitpunkt T&sub2; der Fig. 2f auftritt, zeigt die Phasenschiebung Φ mit einer Größe an, die den Schwellenpegel, repräsentiert durch das Signal REF von Fig. 1, überschreitet. Eine Änderung der Phasenschiebung Φ, die geringer ist, wird die Anordnung 120 nicht aktivieren. Unter diesen Umständen ist es die transiente Änderung in dem Wort PERIOD, die bewirken wird, daß die PLL 20 auf das (zu dem) Signal Hs synchronisiert wird, in Übereinstimmung mit der Antwort, die von Filter 33 bestimmt wird. Wenn das Signal PHCNGE=TRUE von dem Signal PHCNGE=FALSE gefolgt wird, liegt die Anzeige einer stabilen Phasenschiebung vor. Nach Erfassen der Bedingung des Signales PHCNGE=TRUE testet der Mikroprozessor 306 das Signal PHCNGE zum Erkennen des Auftretens des Signales PHCNGE=FALSE. Das Signal PHCNGE=FALSE zeigt eine stabile Phasenverschiebung Φ an mit einer Änderungsrate, die geringer ist als ein zweiter Schwellenpegel. Der zweite Schwellenpegel kann geringer als oder gleich dem Schwellenpegel sein, der von dem Signal REF repräsentiert wird.
• Es wird angenommen, daß sich die Phasenverschiebung von Fig. 2g sofort nach der Änderung zum Zeitpunkt T&sub2; stabilisiert. Folglich wird das Wort PHAV nach einer entsprechenden Zahl von Perioden H, die vom Mittelwertbildner 300 der Fig. 1 bestimmt werden, einen konstanten Wert haben. Weil das Wort 303a eine Änderung in dem Wort PHAV repräsentiert, wird das Wort 303a, das auftritt, nachdem das Wort PHAV konstant wird, Null sein, so zum Zeitpunkt T&sub3; der Fig. 2f. Daher ist die Bedingung, daß das Signal PHCNGE=FALSE ist, die nach dem Zeitpunkt T&sub3; auftritt, anzeigend für eine stabile oder konstante Phasenschiebung Φ. Die Phasenschiebung Φ, die im wesentlichen konstant ist, wird beispielsweise bewirkt von dem VTR-Kopfumschalten, wie zuvor erläutert. Eine variierende Phasenschiebung kann auftreten, wenn die PLL 20 der Fig. 1 nicht in einem stationären Betriebszustand ist, wie während des Nachführens (track) der Pulse Hs.
• Nach dem Zeitpunkt T&sub3; der Fig. 2f, wenn die Bedingung erfaßt wird, daß das Signal PHCNGE=FALSE ist, wird der Mikroprozessor 306 der Fig. 1 das Wort VCRMOD an Port 201b des Addierers 201 abgeben, womit der Schleifenfilter 33 umgangen (bypassed) wird. Das Wort VCRMOD hat einen Wert, der
• - wie später beschrieben - bewirken wird, daß die Phase des Wortes CT&sub1; der Fig. 2d sich ändert um den Wert Φ&sub0; zum Zeitpunkt T&sub4;. Nach der Phasenänderung wird das Wort CT&sub1; daher wieder in Phase mit den Pulsen hs2 der Fig. 2c sein, aufgrund des Betriebes (Eingriffs) der Anordnung 120 von Fig. 1, die außerhalb der Rückkopplungs-Schleife der PLL 20 ist.
• Mikroprozessor 306 der Fig. 1 gibt den Wert des Wortes VCRMOD in einer Weise ab, die nun beschrieben wird. Während des stationären Betriebes erzeugt der Mikroprozessor 306 ein Signal CNT, das bewirkt, daß das Wort PH in ein Register 400 gespeichert wird, um ein Wort PASTDIFF zu erzeugen. Das Wort PASTDIFF enthält den Wert des Wortes PH, wenn PLL 20 in einem stationären Betriebszustand arbeitet. Das Wort DIFFD1, das repräsentativ für die Phasenverschiebung Φ ist, und das Wort PASTDIFF werden an korrespondierende Ports eines Subtrahierers 308 gekoppelt, der an einem Ausgangsport 308a ein Wort VCRMODA erzeugt, das gleich der Differenz zwischen den Worten DIFFD1 und PASTDIFF ist. Das Wort VCRMODA wird in einem Register 307 unter der Steuerung des Dekoders 23 gespeichert, um ein Wort VCRMODB zu erzeugen. Das Wort VCRMODB ist anzeigend für die Differenz zwischen dem Wert des Wortes PH während des transienten Zustandes und dem Wert des Wortes PH während des stationären Zustandes. Für einen typischen Entwurf der PLL 20 ist das Wort PASTDIFF anschaulich nahe Null in einem stationären Betriebszustand. Also ist das Wort VCRMODB anzeigend für die Größe und Polarität der Phasenschiebung Φ der Fig. 2g.
• Unmittelbar nach Erfassen der Bedingung, daß das Signal PHCNGE=FALSE ist, die dem Auftreten der Bedingung, daß das Signal PHCNGE=TRUE ist, folgt, wird die Phaseninformation, die in Wort VCRMODB enthalten ist, von dem Mikroprozessor 306 verwendet, um das Wort VCRMOD von Fig. 1 zu erzeugen. Das Wort VCRMOD wird zum Addierer 201 gekoppelt während eines Intervalls, das vom Mikroprozessor 306 in Übereinstimmung mit den Timings des Wortes CT bestimmt wird, welches zum Mikroprozessor 306 gekoppelt wird. Das Wort VCRMOD, das von dem Mikroprozessor 306 erzeugt wird, bewirkt in einer abrupten Weise eine Phasenverschiebung in
• - veranschaulichend - dem Wort CT&sub1; der Fig. 2d, die gleich dem Wert Φ&sub0; ist. Daher wird sofort nach dem Zeitpunkt T&sub4; jedes Wort CT&sub1; in Phase mit den korrespondierenden Pulsen hs2 von Fig. 2c sein durch den Betrieb des phasenmodifizierenden Wortes VCRMOD der Fig. 2e.
• Nach dem Bewirken der abrupten Phasenverschiebung Φ&sub0; in dem Wort CT&sub1; der Fig. 2d, die zum Zeitpunkt T&sub4; auftritt, wird das Wort VCRMOD der Fig. 2e wieder Null werden. Während des verbleibenden Abschnittes jedes Vertikal-Abtastintervalls V bleibt die Phasenverschiebung Φ anschaulich Null, um nicht den Betrieb der PLL 20 von Fig. 1 zu beeinflussen.
• In Übereinstimmung mit einem anderen Vorteil der Erfindung bewirkt die Phasenschiebung im Wort CT&sub1; der Fig. 2d zum Zeitpunkt T&sub4;, der sofort dem VTR-Kopfumschalten folgt und der von dem Wort VCRMOD der Fig. 2e bewirkt wird, daß das Phasenwort PH der Fig. 2d sofort nahezu Null wird. Das Wort PH von Fig. 1 wird sofort nahe bei Null sein, weil die Anordnung 120 bewirkt, daß die Phase des Wortes CT sofort gleich der des Synchronpulses Hs wird. Das Wort PH der Fig. 1, das sofort nahe bei Null liegt durch den Eingriff der Anordnung 120, vermeidet das Auftreten eines langen transienten Zustandes, der im Wort PERIOD unerwünscht ist, wie zuvor erläutert.
• Die Änderung der Phase der Worte CT kann alternativ in diskreten Stufen nach und nach über einige Perioden H erreicht werden (gradually indiscrete steps). Wenn solche Phasenänderung in einer graduellen Weise ausgeführt wird, wird das Wort VCRMOD mit korrespondierenden Werten während einiger Perioden abgegeben. Die Steuerung über den Wert und das Timing des Wortes VCRMOD während jedes der mehreren Perioden H wird durch den Mikroprozessor 306 erreicht.
• Nach dem Ändern in der Phase des Wortes CT&sub1; zum Zeitpunkt T&sub4; der Fig. 2d, ist jedes Wort CT&sub1; in Phase mit den korrespondierenden Pulsen hs2 der Fig. 2c. Jedes Wort CT&sub1; von Fig. 2d bleibt in Phase bis nach dem Zeitpunkt T&sub5;, wenn die nächste VTR-Kopfschaltung (Kopf-Umschaltung) auftritt. Nach dem Zeitpunkt T&sub5; ändert die Phase des Wortes CT&sub1; der Fig. 2d sich relativ zu dem korrespondierenden Puls hs1 der Fig. 2c in einer Weise, die ähnlich zu dem Auftreten nach dem Zeitpunkt T&sub1; ist, allerdings in entgegengesetzter Richtung. Die Anordnung 120 der Fig. 1 gibt folglich das Wort VCRMOD mit einem Wert ab, der eine Phasenverschiebung in dem Wort CT&sub1; der Fig. 2d in einer Weise bewirkt, die ähnlich zu der zuvor beschriebenen ist.
• Es ist daraus ersichtlich, daß der Mikroprozessor 306 von Fig. 1 abhängig von einem Vertikalsignal Vs sein kann, das von dem Trenner 60 erzeugt wird, zum Modifizieren des Wortes VCRMOD nur während des Vertikal-Austastens, wenn das VTR-Kopfumschalten auftreten kann.
• In der Anordnung 120 erzeugt der Dekoder 23 entsprechende Steuersignale DCn, die den Mittelwertbildner 300 und die Register 301, 302 und 307 steuern. Die Timings der Steuersignale DCn werden bestimmt in Übereinstimmung mit den Timings des Wortes CT. Daraus erkennbar ist, daß in einem anderen Ausführungsbeispiel der Erfindung, das in den Figuren nicht dargestellt ist, ein Mikroprozessor - der so gekoppelt ist, daß er Horizontal-Synchronpulse Hs erhält - den gesamten Betrieb der Anordnung 120 ausführen kann und/oder die Steuersignale erzeugen kann, welche die PLL steuern.
• Für den Fall, daß die Phase der Pulse Hs von Fig. 1 konstant ist, die PLL 20 allerdings nicht mit den Pulsen Hs verriegelt (locked-in) ist, so zum Beispiel beim Starten, kann vom Mikroprozessor 306 die Bedingung, daß das Signal PHCNGE=TRUE ist, erfaßt werden, solange die PLL nicht verriegelt ist. Wenn ein Verriegeln eintritt, wird die Bedingung, daß das Signal PHCNGE=FALSE ist, erfaßt. Zu diesem Zeitpunkt ist das Wort VCRMODB allerdings bereits Null, welches eine stationäre Phasendifferenz repräsentiert, ungleich der zuvor beschriebenen Situation. Daher wird das Wort VCRMOD unmodifiziert beim Wert Null bleiben. Die Anordnung 120 kann deshalb vorteilhaft in einer Weise entworfen werden, die nicht die PLL 20 beeinflußt, es sei denn, eine stabile Phasenverschiebung tritt in den Pulsen Hs auf. Eine solche stabile Phasenschiebung kann beispielsweise verursacht sein durch das Schalten der Köpfe in dem VTR.

Claims (11)

1. Phasenregel-Schaltung (PLL) für ein Fernsehgerät

- mit einer Quelle (60) eines Synchron-Eingangssignales (Hs) einer vorgegebenen Phase;

- mit einem steuerbaren Generator (21), der abhängig von dem Eingangssignal ist, zum Erzeugen eines periodischen Ausgangssignales (CT) mit einer Frequenz, die Bezug hat zu der Frequenz des Eingangssignales, und mit einer Phase, die steuerbar ist in Übereinstimmung mit der gegebenen Phase des Eingangssignales;

- mit einem Phasendetektor (202), der abhängig von Ausgangs-(CT) und Eingangs- (Hs) Signalen ist, zum Erzeugen eines Signales (PH), das eine Phasendifferenz zwischen diesen anzeigt;

- mit einem Tiefpass(-Filter) (33), das abhängig von dem Signal (PH) zur Anzeige der Phasendifferenz ist, zur Erzeugung - in Übereinstimmung damit - eines ersten Signales (PERIOD), das zu dem Generator (21) gekoppelt wird, um einen Rückkopplungsschleifen-Pfad (20) zum Steuern der Phase des Ausgangssignales (CT) zu bilden, und zwar so, daß bei Auftreten eines Wechsels zwischen der gegebenen Phase des Eingangssignales (Hs) und der Phase des Ausgangssignales (CT) das erste Signal (PERIOD) variiert, um eine entsprechende Änderung in der Phase des Ausgangssignales (CT) in einer Weise zu bewirken, die die Phasendifferenz zwischen den Eingangs- und Ausgangssignalen reduziert, zur Synchronisation des Ausgangs- auf das Eingangssignal;

gekennzeichnet durch

- Mittel (120), die mit dem Rückkopplungsschleifen-Pfad (20) zwischen dem Phasendetektor (202) und dem Tiefpass (33) gekoppelt sind, zur Erzeugung - in Übereinstimmung mit der Phasendifferenz, die in dem Signal (PH) zur Anzeige der Phasendifferenz enthalten ist - eines zweiten Signales (VCRMOD), wenn die Änderung in dem Signal (PH) zur Anzeige der Phasendifferenz, für ein vorgegebenes Intervall Bestand hat,

- wobei das zweite Signal (VCRMOD) an den Generator (21) gekoppelt wird, um die Phase des Ausgangssignales zu ändern, womit zumindest ein Teil der Änderung in der Phase des Ausgangssignales (CT) bewirkt wird, die benötigt wird, um das Ausgangssignal (CT) auf das Eingangssignal (Hs) zu synchronisieren.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Signal (VCRMOD) erzeugt wird, wenn die Änderungs-Rate in dem Signal (PH), das die Phasendifferenz anzeigt, größer ist als ein erster vorbestimmter Wert (REF), so daß nach dem Auftreten der Änderung in dem Signal, das die Phasendifferenz anzeigt, der Teil des Signales (PH), das Phasendifferenz anzeigt, geringer wird, als ein zweiter vorbestimmter Wert.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangssignal (Hs) die Horizontal-Ablenkfrequenz aufweist.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel (120) zur Erzeugung des zweiten Signales abhängig sind von einem Signal (Vs) mit einer Vertikalrate zur Erzeugung des zweiten Signales (VCRMOD) nur während der Vertikalaustastung (vertical blanking).

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel (120) zur Erzeugung des zweiten Signales abhängig sind von dem Signal (PH) zur Anzeige der Phasendifferenz, welches von dem Phasendetektor (202) erzeugt wird, zur davon ausgehenden Erzeugung des zweiten Signales (VCRMOD), in einer Weise mit dem Generator (21) gekoppelt sind, die den Tiefpass (33) umgeht (bypasses).

6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß Kombiniermittel (201) vorgesehen sind, die abhängig sind von dem ersten (PERIOD) und zweiten (VCRMOD) Signal zur Kombination der ersten und zweiten Signale, um ein drittes Signal (RESET) zu erzeugen, das an den Generator (21) gekoppelt wird, um die Phase des Ausgangssignales (CT) so zu steuern, daß die Phase des Ausgangssignales gleichzeitig von korrespondierenden Werten jedes des ersten (PERIOD) und zweiten (VCRMOD) Signale beeinflußt wird.

7. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel (120) zur Erzeugung des zweiten Signales das zweite Signal (VCRMOD) erzeugen, nachdem ein Wechsel in der gegebenen Phase des Eingangssignales (Hs) auftritt, was darin resultiert, daß das Eingangssignal (Hs) eine Phase aufweist, die stabil ist und die relativ zu der Phase des Ausgangssignales (CT) verschoben ist.

8. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Generator (21) sequentielle Mittel aufweist zur Erzeugung des Ausgangssignales (CT) in Übereinstimmung mit einer Sequenz von Zuständen (sequence of states), die synchron mit einem Taktsignal (CK) wechseln, und wobei das zweite Signal (VCRMOD) bewirkt,

daß die Sequenz von Zuständen und die Periode des Eingangssignales (Hs) - die damit korrespondiert - in Übereinstimmung mit dem zweiten Signal (VCRMOD) variiert.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß, wenn die Änderung (Wechsel) in der Phase des Ausgangssignals (CT), die von dem zweiten Signal (VCRMOD) bewirkt wird, auftritt, sie/er abrupt und synchron mit dem Taktsignal (CK) auftritt.

10. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Signal (VCRMOD) die Änderung in der Phase des Ausgangssignales (CT) bewirkt, wenn das vorbestimmte Kriterium erfaßt wird, und zwar um einen Betrag, der bezogen ist auf einen Betrag, um den die Phasendifferenz sich von einem stationären Wert der Phasendifferenz unterscheidet.

11. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Signal (PERIOD) eine Länge/Breite einer gegebenen Periode des Ausgangssignales (CT) anzeigt und wobei das erste Signal (PERIOD) im wesentlichen unbeeinflußt davon bleibt, wenn die Änderung des die Phasendifferenz anzeigenden Signals (PH) auftritt, die das vorbestimmte Kriterium erfüllt.