KR960016381B1 - 자동주파수 제어회로 - Google Patents

자동주파수 제어회로 Download PDF

Info

Publication number
KR960016381B1
KR960016381B1 KR1019900002828A KR900002828A KR960016381B1 KR 960016381 B1 KR960016381 B1 KR 960016381B1 KR 1019900002828 A KR1019900002828 A KR 1019900002828A KR 900002828 A KR900002828 A KR 900002828A KR 960016381 B1 KR960016381 B1 KR 960016381B1
Authority
KR
South Korea
Prior art keywords
signal
output
phase
circuit
afc
Prior art date
Application number
KR1019900002828A
Other languages
English (en)
Other versions
KR900015469A (ko
Inventor
히데오 사도미
Original Assignee
산요오 덴끼 가부시끼가이샤
이우에 사또시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요오 덴끼 가부시끼가이샤, 이우에 사또시 filed Critical 산요오 덴끼 가부시끼가이샤
Publication of KR900015469A publication Critical patent/KR900015469A/ko
Application granted granted Critical
Publication of KR960016381B1 publication Critical patent/KR960016381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

요약 없음

Description

자동주파수 제어회로
제1도는 본 발명의 일실시예인 AFC 회로를 도시한 블록도,
제2도는 제6도에 도시한 AFC 회로를 상세히 도시한 블록도,
제3도, 제4도 및 제5도는 제1도에 도시한 AFC 회로의 동작을 설명하는 타이밍차아트,
제6도는 종래의 VTR의 기록계의 색신호처리회로를 도시한 개략 블록도.
본 발명은 동기인입시간의 단축이 도모된 자동주파수 제어회로(이하, AFC 회로)에 관하여, 보다 특정적으로는 예컨대 비디오 테이프 레코더(이하, VTR)의 기록계의 색신호처리회로에 사용되는데 적합한 AFC 회로에 관한 것이다.
종래, VTR의 색신호처리회로에 있어서는 기록시에는 주파수 3.58MHz의 반송색신호를 주파수 fa=629KHz의 저역변환신호로 주파수변환하여 자기테이프상에 기록하고, 재생시에는 자기테이프에서 재생된 저역변환색신호를, 주파수 fc=3.58MHz의 재생반송색신호로 주파수변환하도록 구성되어 있다. 이와같은 색신호의 기록방법에 의해서 기록에 필요한 주파수 대역의 확대를 방지할 수가 있다.
상기한 바와 같은 기록시에 있어서 반송색신호의 저역변환 색신호로의 주파수변환은 전압제어형 발진(이하, VCO)회로의 발진주파수를 입력비디오신호에서 분리하여 얻어진 수평동기신호에 의거하여 제어하고, 즉 자동주파수 제어하고, 그 결과 VCO 회로에서 얻어지는 출력신호에 의거하여 행하여진다. 즉, 수평동기신호의 주파수에 인입되어 위상록크된, AFC 회로중의 VCO 회로의 발진주파수신호에 의거하여 상기 색신호의 주파수변환이 행하여진다.
그런데, 이와 같이 VCO 회로를 사용하여 입력수평동기신호의 주파수에 록크된 신호에 의해 색신호의 주파수 변환을 행하는 경우에는 다음과 같은 문제가 생긴다. 즉, 만일 VCO 회로의 발진주파수의 변화범위가 넓으면, 예컨대 AFC 회로의 기동시와 같은 VCO 회로의 발진주파수와 수평동기신호의 주파수가 크게 떨어져 있을때에, VCO 회로의 발진주파수를 수평동기신호의 주파수에 인입하는데 시간이 걸리게 된다. 한편, VCO 회로의 발진주파수의 변화범위를 좁게하는 것은 VCO 회로의 파라미터의 편차에 의해서 곤란하다.
그래서 그와 같은 문제를 해소하기 위해 수평동기신호의 변동시에 VCO 회로를 포함한 AFC 루우프의 루우프게인을 상승시키도록 한 주파수변환회로가 제안되어 있고, 예컨대 일본국 특개소 60-66590호 공보)에 개시되어 있다.
제6도는 이와같은 주파수변환회로를 포함한 종래의 VTR의 기록계의 색신호처리회로를 도시한 개략 블록도이다. 제6도를 참조하면 입력단자(101)에는 기록될 비디오신호중의 반송색신호가 인가되어 3.58MHz의 밴드패스필터(이하, BPF)(103)로 주어진다. BPF(103)을 통과한 반송색신호는 ACC 증폭기(104)에 주어지고, ACC 증폭기(104)와, 버스트(burst) 증폭기(105)와, ACC 검출기(106)로 이루어진 ACC 루우프에 의한 자동 크로머제어에 의해서 그의 ACC 레벨이 일정하게 된다. ACC 증폭기(104)의 출력은 버스트증폭기회로(107)에 의하여 그의 버스트레벨이 6dB 강조된 후, 메인콘버어터(108)로 주어진다. 이 메인콘버어터(108)는 BPF(109)에서 공급되는 4.21MHz의 캐리어신호에 의거하여, 3.58MHz의 반송신호를 629KHz의 저역변환색신호에 변환하는 주파수변환기이다. 이와같이 4.21MHz의 캐리어신호는 서브콘버어터(110)에서 BPF(109)를 통하여 공급이 된다. 서브콘버어터(110)는 입력색신호의 3.58MHz의 서브캐리어신호에 위상록크한 3.58MHz의 신호와, 입력비디오신호의 수평동기신호에 위상록크한 40fH(fH는 수평동기신호주파수)의 신호를 승산함으로써 제작된다.
이 3.58MHz의 신호는 VCO 회로(111)와 위상비교회로(112)로 이루어진 APC 루우프에 의하여 발생한다. 즉, VCO(111)는 그 발진신호가 버스트증폭기(105)로부터 공급되는 버스트신호에 위상록크하도록 위상비교회로(112)에 의하여 그 발진주파수가 제어된다.
한편 서브콘버어터(110)에 주어지는 40fH의 신호는, AFC 회로(113)에서 공급되는 주파수(320fH)의 신호를 이상회로(114)에 의하여 주파수(40fH)의 신호로 변환함으로써 얻어진다. AFC 회로(113)는 후기하는 바와 같이 입력비디오신호에서 추출되어 단자(119)를 통하여 공급된 수평동기신호(HSYNC)에 위상록크된 320fH의 신호를 발생한다.
또한 킬러회로(116)는 입력신호중의 크로머신호 레벨이 여러가지의 원인에 의해서 소정레벨 이하로 저하한 것을 킬러검출회로(115)가 검출한 때에, 색신호성분을 삭제하기 위해 설치되어 있다.
메인콘버어터(108)에 의하여 저역변환된 색신호는 LPF(117) 및 단자(118)를 통하여 629KHz의 저역변환색신호로서 출력되며 또한 도시하지 않은 자기헤드에 의해서 자기테이프상에 기록된다.
다음에 제2도는 제6도에 도시한 AFC 회로(113)를 상세히 도시한 블록도이고, 예컨대 상기 특개소 60-66590호 공보에 개시되어 있다. 제2도를 참조하면, 수평동기신호주파수(fH)의 소정배의 주파수로 발진하면 VCO(1)의 출력신호는 출력단자(4)로부터 외부로 공급되는 동시에, 분주기(2)에서 분주된 후, 위상비교회로(3)에 공급된다. 한편 단자(119)를 통하여 주어진 수평동기신호(HSYNC)도 또한 위상비교회로(3)에 주어진다. 위상비교회로(3)는 이들 양 신호의 위상비교를 행하며, 양자의 위상오차를 검출하고 대응하는 오차출력을 가산기(8)를 통하여 AFC 전류원(6)에 공급한다. AFC 전류원(6)으로부터는 이 오차출력에 따른 제어전류가 공급되어, 평활회로(5)에서 평활이 된 후, VCO(1)의 제어입력에 인가된다. 이 결과 VCO(1)은 수평동기신호에 위상동기하면서 안정하게 발진한다.
이 상태로부터 수평동기신호 주기가 일시적으로 크게 변동하였다고 한다. 그러면 상술한 바와 같이 위상비교회로(3)에서, AFC 루우프를 안정시키기 위한 제어신호가 가산기(8)를 통하여 AFC 전류원(6)에 공급된다. 동시에 AFCID 회로(7)는 분주회로(2)의 출력과, 단자(119)로부터의 수평동기신호를 받아서, 수평동기신호의 변동이 특히 큰 것을 검출하여, 이것에 따라서 더욱이 제어신호를 가산회로(8)에 공급한다. 이 제어신호는 가산기(8)에서 상기의 위상비교회로(3)의 제어신호에 가산되며 또한 AFC 전류원(6)에 공급된다. 이와같이 하여 수평동기신호의 변동이 특히 큰 경우에는 VCO(1)에 공급되는 제어전류의 값이 크게 되고, VCO(1)의 주파수제어는 보다 신속하게 행하여지게 된다. 이와같이 하여 종래의 AFC 회로에서는, 수평동기신호 주기의 변동이 특히 큰 경우에는 AFC 루우프의 루우프게인을 일시적으로 상승시킴으로써, AFC 루우프의 인입시간의 단축을 도모하고 있다.
그런데 혹은 VTR에 기록한 비디오테이프를 다른 VTR로 재생하는 경우에는 A 채널의 회전헤드에 의한 재생에서 B 채널의 회전헤드에 의한 재생의 전환타이밍에 있어서, 즉 각 필드의 차이에 있어서, 수평동기신호가 최초의 1주기에 있어서 위상이 변동하거나 최초의 수평동기신호가 누락하거나 한다. 즉, 기록재생시에 회전헤드가 테이프에 압접된 때에 테이프텐션에 의해서 테이프폭이 변동하나, 이와같은 테이프텐션의 정도가 VTR마다 다르기 때문에, 다른 VTR로 재생한 경우에 각 필드의 차이에 있어서 수평동기신호의 변동이나 누락을 초래하는 것이다. 이와같이 이상한 수평동기신호를 각 필드에 포함된 영상신호를 다시 다른 VTR로 기록하면 이 VTR에 내장된 색신호처리회로내의 AFC 회로에서는, 상기한 바와 같은 이상한 수평동기신호를 위해 각 수직주기마다 AFC 루우프가 교란되고 이것에 의해 신호의 색상이 교란되게 된다. 이와 같은 경우,수평동기신호이 변동이나 누락등의 이상이 생긴것은 각 필드의 최초의 1주기분만이기 때문에 이 1주기분의 이상만에 대처하도록 하면 상기 색상의 교란을 방지할 수가 있다. 이와같은 경우에, 상기의 제2도에 표시한 AFC 회로를 채용하면 각 필드의 수평동기신호의 이상을 검출하여 큰 AFC 제어전류가 VCO에 공급이 되고, AFC 회로를 채용하면 각 필드의 수평동기신호의 이상을 검출하여 큰 AFC 제어전류가 VCO에 공급이 되고, AFC 루우프게인이 증대되어, 인입동작이 급속하게 행하여진다. 그러나 이와같이 과잉한 AFC 전류가 VCO에 공급되면, VCO의 발진주파수의 큰 변동은 각 피일드의 제2주기 이후에도 지속하며, 본래는 하등의 조처도 필요없는 정상상태인데도 불구하고 AFC 루우프가 영향을 받고 불필요하게 위상록크가 벗기어져서 색상이 흐트러진다.
또 수신한 텔레비젼 방송을 제2도의 AFC 회로를 사용하여 자기테이프에 직접 기록한 경우를 생각한다. 이 경우, 약전계에 있어서 수직동기신호기간중의 수평동기신호(등가펄스를 포함)가 변동하면 상술한 바와 같이 AFC 제어전류가 증대하여 AFC 루우프의 루우프게인이 상승하나, 이 수직동기신호기간중의 노이즈는 통상의 수평동기신호기간중의 노이즈에 비하여 레벨이 크기 때문에, 이와같은 수직동기신호기간중의 노이즈는 증대된 루우프게인에 의하여 더욱이 증대되어 AFC 루우프의 AFC 동작이 크게 흐트러지게 된다. 즉, 이와같은 경우에 AFC 루우프의 루우프게인을 상승시키면, AFC 루우프가 흐트러지고, 반대로 AFC 루우프의 인입시간은 길게 되기 때문에 이 테이프를 재생하면 텔레비젼 화면상부에서의 색상이 흐트러지는 문제가 있었다.
그 까닭에, 본 발명의 목적은 AFC 회로의 동기인입시간의 단축을 도모하는 것이다.
본 발명의 다른 목적은 AFC 루우프의 루우프게인을 상승시킴이 없이 동기인입시간의 단축을 실현할 AFC 회로를 제공하는 것에 있다.
본 발명의 또다른 목적은 입력수평동기신호 위상이 일시적으로 변동한 경우에도, 루우프게인과는 무관계하게 변동전의 위상관계를 복원할 수 있는 AFC 회로를 제공하는 것에 있다.
본 발명의 또다른 목적은 입력비디오신호중의 수평동기신호에 일시적으로 변동이나 누락이 있거나, 노이즈를 포함한 경우에도, 화면상부의 색상의 흐트러짐을 방지할 수가 있는 VTR의 색신호회로에 적합한 AFC 회로를 제공하는 것에 있다.
본 발명은 요약하면, 제어입력에 따라서 발진주파수가 변화하는 전압제어발진기와, 전압제어발진기의 발진출력신호를 분주하는 분주기와, 외부에서 공급되는 입력기준신호와 분주기의 출력신호를 위상비교하여, 양 신호가 소정의 위상관계를 가지는 위상록크상태로 되도록 오차출력을 발생하여 전압제어발진기의 제어입력에 제공하는 위상비교회로와, 입력기준신호와 분주기의 출력신호와의 위상관계가 미스록크상태로 된 것을 검출하는 미스록크검출회로와, 미스록크검출회로에서의 검출신호에 따라서, 분주기의 분주동작을 소정의 타이밍으로 일단 중단시킨후, 후속의 입력기준신호에 따라서 분주동작을 재개시킴으로써 입력기준신호와 분주기출력신호와의 위상록크상태를 강제적으로 회복하는 수단과, 전압제어발진기의 출력을 꺼내기 위한 출력단자를 갖춘 자동주파수 제어회로이다.
본 발명의 다른 국면에 따르면, 자동주파수 제어회로는 미스록크검출회로에서의 검출신호에 따라서 위상비교회로의 오차출력의 전압제어발진기에서 공급을 즉시 중단하여, 후속의 입력기준신호에 따라서 공급을 재개하는 마스크 수단을 또한 갖춘다. 그 까닭에, 본 발명의 주된 이점은 AFC 회로의 루우프게인을 상승시킴이 없이, AFC 회로의 인입시간을 단축할 수 있다는 점이다.
본 발명의 다른 이점은 다른 VTR을 사용하여 더빙하는 경우나, 약전계에 있어서 영상신호를 수신하여 테이프에 기록하는 경우에도, 화면상의 색상의 흐트러짐을 방지할 수 있다는 점이다.
본 발명의 상기한 목적 및 기타의 목적은 첨부도면을 참고로 한 다음의 설명으로부터 명백하게 될 것이다.
제1도는 본 발명의 일실시예인 AFC 회로를 도시한 블록도이다. 제1도를 참조하면 320fH의 주파수로 발진하는 VCO(9)의 발진출력은, 단자(32)를 통하여 외부에 출력되는 것과 동시에, 스위치(25)를 통하여 1/8 분주기(10)에 주어져 1/8 분주된다. 1/8 분주기(10)는 직렬접속된 4개의 D형 플립플롭인 D-FF1 내지 D-FF4로 구성된다. 이 1/8 분주기(10)의 출력은 직렬접속된 3개의 D-FF5 내지 D-FF7로 구성된 1/5 분주기(11)에 주어지고, 1/5 분주된다. 이 1/5 분주기(11)의 출력은, 직렬접속된 2개의 D-FF8 및 D-FF9로 구성된 1/4 분주기(12)에 주어져 1/4 분주된다. 이 1/4 분주기(12)의 출력은 1개의 D-FF로 구성된 1/2 분주기(13)에 의하여 1/2 분주된다.
이들 D-FF5, 8, 9 및 13의 각각의 출력
Figure kpo00001
, Q8, Q9및 Q13은 AFC 게이트 펄스용 디코더(14)에 주어지고, 이 디코더(14)는 이들의 출력에 따라서 후술하는 AFC 게이트 펄스를 발생하여 위상비교회로(17)의 일입력에 주어진다. 또 D-FF5, 8, 9및 13의 각각의 출력(Q5, Q8, Q9및 Q13)은, 제1미스록크검출용 디코더(18)에 주어지고, 이 디코더(18)는 이들의 출력에 따라서 후술하는 제1의 미스록크검출용 펄스를 발생하여, 미스록크검출회로(20)내의 AND 게이트(28)의 일입력에 주어지다. 또한 D-FF5, 8, 9 및 13의 각각의 출력(Q5,
Figure kpo00002
, Q9및 Q13)은, 제2미스록크검출용 디코더(19)에 주어지고, 이 디코더(19)는 이들의 출력에 따라서 후술하는 제2미스록크검출용 펄스를 발생하여, 미스록크검출회로(20)내의 AND 게이트(29)에 일입력에 주어진다.
한편 입력단자(15)에는 도시하지 않는 동기분리회로에 의하여 입력비디오신호에서 추출된 수평동기신호가 공급되어, 파형정형회로(16)에 주어진다. 파형정형회로(16)는 주어진 수평동기신호의 파형정형을 행하고, 듀유티 50%의 연속된 신호를 작성하여, 위상비교회로(17)의 타입력 및 상술한 AND 게이트(28)의 타입력에 공급하는 동시에, 인버어터(27)를 통하여 상술한 AND 게이트(29)의 타입력 및 후술하는 카운터(22)에 인가한다.
위상비교회로(17)는 상술한 AFC 게이트 펄스용 디코더(14)에서 출력되는 AFC 게이트와 펄스와, 파형정형회로(16)에서 출력되는 신호와의 위상비교를 행하고, 그 위상차에 따른 제어신호를 발생하여 스위치(26)를 통하여 VCO(9)의 제어입력에 인가하여, VCO(9)의 발진주파수를 제어한다.
한편 미스록크검출회로(20)는 상술의 AND 게이트(28 및 29)와, OR 게이트(30)로 구성되어, 후에 상세하게 설명하는 바와 같이, 파형정형회로(16)의 출력신호 및 이것을 인버어터(27)에서 반전한 신호와, 제1 및 제2미스록크검출용 디코더 18 및 19)의 출력신호에 따라서, AFC 회로가 미스록크상태인 것을 검출한다.
이 미스록크검출회로(20)의 검출출력은 RS형 플립플롭(이하, RS-FF)(21)에 주어지며, 이 RS-FF(21)은 상기 검출출력에 따라서 세트되어서 후술하는 AFC 마스크 펄스를 발생한다. 즉, RS-FF(21)의 출력(Q21)은 AFC 마스크 펄스로서 스위치(26)에 인가되어 그 개폐를 제어한다. 또 2개의 D-FF(10 및 11)로 된 카운터(22)는 RS-FF(21)의 출력(
Figure kpo00003
)에 따라서 파형정형회로(16)의 출력신호의 계수를 행한다.
한편 D-FF(1, 6, 7, 8, 9 및 13)의 출력(
Figure kpo00004
, Q7, Q8, Q9및 Q13)은, 분주기 스톱용 디코더(23)에 주어지며, 이 디코더(23)는 이들의 출력에 따라 후술하는 분주기 스톱펄스를 발생하여, 후술하는 게이트신호 작성회로(24)중의 AND 게이트(31)의 일입력에 제공한다. 또한 이 AND 게이트(31)의 타입력에는, RS-FF(21)의 출력(Q21), 즉 AFC 마스크 펄스가 인가된다. 게이트신호 작성회로(24)는 이들의 신호에 따라서 게이트신호를 제작한다. 즉, AND 게이트(31)의 출력은, AND 게이트(35)의 일입력에 그대로 주어지는 동시에, 인버어터(33)에서 반전되고 또한 지연회로(34)에서 소정시간 지연된 후, AND 게이트(35)의 타입력에 주어진다. AND 게이트(35)의 출력은 RS-FF(12)의 S 입력에 주어지며, RS-FF(12)의 R 입력에는 RS-FF(21)의
Figure kpo00005
이 주어진다. 이 RS-FF(12)의 출력(Q12)은 게이트신호로서 스위치(25)에 인가되어 그 개폐를 제어한다.
다음에 제3도, 제4도 및 제5도는, 제1도에 도시한 AFC 회로의 동작을 설명하는 타이밍차아트이다. 이하에 제1도, 제3도 내지 제5도를 참조하여 본 발명의 일실시예인 AFC 회로의 동작에 대하여 설명한다.
먼저 VCO(9)의 320fH의 발진주파수를 가지는 출력신호(제3도(a))는 1/8 분주기(10)에서 1/8 분주된다. 이때 1/8 분주기를 구성하는 D-FF1의 Q1출력은 제3도(b)에서 도시한 바와 같게 되고, 제3도(c)는 이 신호(Q1)을 축소하여 도시한 것이다. 또 D-FF1의
Figure kpo00006
출력(제3도(b)의 Q1과는 역상)은 1/5 분주기(11)에 인가된다.
이
Figure kpo00007
출력이 1/5 분주기(11)의 각 D-FF5, 6 및 7에 인가되면, 이들의 D-FF의 Q 출력인 Q5, Q6, Q7은 각각 제3도(d, e 및 f)에 도시한 바와 같게 된다. 이때 1/5 분주기(11)를 구성하는 D-FF5의
Figure kpo00008
출력이 1/4 분주기(12)에 인가된다. 이
Figure kpo00009
출력이 1/4 분주기(12)의 각 D-FF8 및 9에 인가되면, 이들의 D-FF의 Q 출력인 Q8및 Q9는 제3도(g 및 h)에 도시한 바와 같게 된다. 이때 1/4 분주기(12)를 구성하는 D-FF8의
Figure kpo00010
출력이 D-FF13에 인가되어 그의 Q13출력은 제3도(i)에 도시한 바와 같게 된다.
AFC 게이트 펄스용 디코더(14)에는 D-FF5, 8, 9 및 13의
Figure kpo00011
, Q8, Q9및 Q13출력이 인가되며, 이 디코더(14)는 제3도(j)에 도시한 AFC 게이트 펄스를 발생하여 위상비교회로(17)의 일입력에 주어진다. 이 AFC 게이트 펄스는 제3도(j)에 도시한 바와 같이 1 수평기간을 구성하는 VCO(9)의 발진펄스출력중 56번째 펄스로부터 80번째 펄스까지의 기간을 규정하고 있다.
한편 분주기 스톱용 디코더(23)에는 D-FF1, 6, 7, 8, 9 및 13의
Figure kpo00012
, Q7, Q8, Q9및 Q13출력이 인가되며 이 디코더(23)는 제3도(k)에 도시한 분주기 스톱용 펄스를 발생하여, 게이트신호 작성회로(24)에 주어진다. 이 분주기 스톱용 펄스는 제3도(k)에 도시한 바와 같이 VCO(9)의 펄스출력중 68번째 펄스에서 72번째 펄스까지의 기간을 규정하고 있다. 또 제1미스록크검출용 디코더(18)에는 D-FF5, 8, 9 및 13의 Q5, Q8, Q9및 Q13출력이 인가되어 이 디코더(18)는 제3도(l)에 도시한 제1미스록크검출펄스를 발생하여 미스록크검출회로(20)에 제공한다. 이 제1미스록크검출펄스는 제3도(l)에 도시한 바와 같이 VCO(9)의 펄스출력중 40번째 펄스에서 56번째 펄스까지의 기간을 규정하고 있다. 또한 제2미스록크검출용 디코더(19)에는 D-FF5, 8, 9 및 13의 Q5,
Figure kpo00013
, Q9및 Q13출력이 인가되며, 이 디코더(19)는 제3도(m)에 도시한 제2미스록크검출펄스를 발생하여 미스록크검출회로(20)에 제공한다. 이 제2의 미스록크검출펄스는 제3도(m)에 도시한 바와 같이, VCO(9)의 펄스출력중 80번째 펄스에서 96번째 펄스까지의 기간을 규정하고 있다.
다음에 제1도의 AFC 회로에 있어서, VCO(9)의 발진신호가 입력수평동기신호에 대하여 안정하게 록크되어 있는 경우의 동작에 대하여 제4도의 타이밍차아트를 참조하여 설명한다.
입력단자(15)로부터 입력된 수평동기신호는 파형정형회로(16)에 의하여, 제4도(a)에 도시한 바와 같이 듀우티비가 50%로 되도록 파형정형된 후, 위상비교회로(17)의 타입력에 인가된다. 이 위상비교회로(17)의 일입력단자에는, 상술한 바와 같이 제3도(j)에 표시한 AFC 게이트 펄스가 인가되며, 제4도(b), 위상비교회로(17)는 양 신호의 위상비교를 행한다. 그 결과, 양 신호의 위상차에 따른 출력이 스위치(26)를 통하여 VCO(9)에 주어지고, 양 신호가 소정의 위상관계를 가지도록 즉, AFC 게이트펄스기간중에 있어서, 68번째 VCO 발진펄스의 타이밍이 수평동기신호(제4도(a))의 상승에지에 록크되도록 VCO(9)의 발진주파수가 제어된다.
한편 파형정형회로(16)에서 얻어지는 수평동기신호(제4도(a))는, 미스록크검출회로(20)에 직접 인가됨과 동시에 인버어터(27)에 의하여 반전되어서 인가된다. 제4도(c) 및 (d)는 각각, 제3도(l) 및 (m)에 도시한 제1 및 제2미스록크검출용 펄스에 대응하고 있다. 제4도(c)의 제1미스록크검출용 펄스는 제4도(a)의 수평동기신호와 함께 미스록크검출회로(20)내의 AND 게이트(28)에 공급되어 위상비교된다. 한편 제4도(d)의 제2미스록크검출용 펄스는 제4도(a)의 신호를 반전한 신호(도시하지 않음)와 함께 미스록크검출회로(20)내의 AND 게이트(29)에 주어져 위상비교된다. 즉, 제4도에 도시한 위상관계에 있어서는, AND 게이트(28 및 29)의 출력은 동시에 항상 "L"레벨로 되고, 따라서 OR 게이트(30)의 출력도 "L"레벨로 된다. 이 때문에 제4도의 위상관계가 성립되는 한, RS-FF(21)는 리세트상태를 유지하고, 그의
Figure kpo00014
출력에 의하여, 카운터(22)를 구성하는 D-FF10 및 11과, 게이트신호 작성회로(24)내의 RS-FF12는 리세트상태로 된다.
더욱이, RS-FF(21)의 Q21출력에 의하여, 게이트신호 작성회로(24)내의 AND 게이트(31)는 닫히는 동시에 스위치(26)가 닫혀지고, 더욱이 D-FF12의 Q12출력에 의하여 스위치(25)도 닫힌다. 이 결과, 위상비교회로(17)의 출력신호가 스위치(26)를 통하여 VCO(9)에 인가되며, VCO(9)의 반전출력신호는 스위치(25)를 통하여 1/8 분주회로(10)에 인가된다.
따라서 제1도의 AFC 회로는 안정된 동작을 계속하여, 수평동기신호에 동기한 VCO(9)의 발진출력신호를 출력단자(32)를 통하여 공급한다.
다음에 입력수평동기신호의 위상이 제4도에 도시한 상태로부터 변동한 경우에 대하여, 제5도를 참조하여 설명한다.
즉, 입력단자(15)에서 입력된 수평동기신호의 주기가 변동하여, 파형정형회로(16)에서 얻어지는 신호가 제5도(a)에 도시한 바와 같이 기간(T0)에 있어서 변동한 것으로 가정한다. 또, 제5도(b)는 제3도(j)에 도시한 AFC 게이트 펄스용 디코더(14)로부터의 AFC 게이트 펄스에 대응하여 위상비교회로(17)는 이들 제5도(a) 및 (b)에 도시한 양 신호의 위상비교를 행한다.
제5도(a) 신호 및 그의 반전신호(도시하지 않음)은 미스록크검출회로(20)에 인가되어, 각 제1 및 제2미스록크검출용 디코더(18 및 19)로부터 얻어지는 제1 및 제2미스록크검출용 펄스와 비교된다. 그러면 제5도(b)의 2개째의 AFC 게이트 펄스는 제5도(a)의 수평동기신호에 위상이 진상되어 있기 때문에, 미스록크검출회로(20)는 AFC 회로가 미스록크상태에 있는 것을 검출하여, 제5도(c)에 도시한 미스록크펄스를 발생하여 RS-FF(21)에 인가한다.
이 미스록크펄스에 응하여, RS-FF(21)가 세트되면, 그의 Q21출력이 제5도(g)에 도시한 바와 같이 "H" 레벨로 되고,
Figure kpo00015
출력이 제5도(d)에 도시한 바와 같이 "L"레벨로 된다. 이
Figure kpo00016
출력이 "L"레벨로 되면, 카운터(22)를 구성한 D-FF10 및 11의 리세트가 해제되고, 이 결과 카운터(22)는 제5도(a)의 신호의 상승에지를 계수한다. 그리고 카운터(22)가 제5도(a)의 신호의 상승에지를 2회 계수하면, D-FF11의 Q11출력이 "H"레벨로 되고, RS-FF(21)이 리세트된다. 그리고, RS-FF(21)의
Figure kpo00017
출력은, 제5도(d)에 도시한 바와 같이 되고, D-FF10의 Q10출력은 제5도(e)에 도시한 바와 같이, 그리고 D-FF11의 Q11출력은 제5도(f)에 도시한 바와 같게 된다.
동시에 RS-FF(21)의 Q21출력은 제5도(g)에 도시한 바와 같게 되고, AFC 마스크 펄스로서 스위치(26)에 인가된다. 스위치(26)는 이 AFC 마스크 펄스에 따라서 열고, 위상비교회로(17)의 출력은 VCO(9)에 인가되지 않게 된다.이 결고, 제5도(b)의AFC 게이트 펄스의 2개째 펄스와, 제5도(a)의 주기가 변동한 수평동기신호와의 위상비교에 의해 위상비교회로(17)에서 발생하는 이상한 제어신호출력은 차단되어 VCO (9)에는 공급되지 않는다.
또한 RS-FF(21)의 Q21출력은 게이트신호 작성회로(24) 내지 AND 게이트(31)에도 주어진다. 이 AND 게이트(31)에는 분주기 스톱용 디코더(23)로부터 제5도(h)(제4도(k)에 대응한다)의 분주기 스톱용 펄스도 공급되고, 이 결과 AND 게이트(31)의 출력은 제5도(i)에 도시한 바와 같게 된다. 제5도(i)의 신호는 인버터(33)에서 반전되고 또한 지연회로(34)에서 소정시간만큼 지연되어 제5도(j)에 도시된 바와 같게 된다. 그리고 AND 게이트(35)에는 제5도(i) 및 (j)에 도시한 신호가 인가되어 그의 출력은 제5도(k)에 도시한 바와 같이 되고, 이 출력펄스는 RS-FF(12)를 셋트한다. 이 RS-FF12는 이와 같이 하여 셋트된 후, RS-FF(21)의
Figure kpo00018
출력(제5도(d))에 의해 리세트되므로, RS-FF12의 출력은 제5도(l)에 도시한 바와 같게 된다.
이 때문에 게이트신호 작성회로(24)에서 제5도(l)의 게이트신호가 스위치(25)에 공급되며 이것에 의해 스위치(25)는 열린다. 이 스위치(25)가 열리면, VCO(9)의 출력신호가 1/8 분주기(10)에 공급되지 않게 되고, 1/8 분주기(10), 1/5 분주기(11), 1/4 분주기(12) 및 1/2 분주기(13)은 각각 분주동작을 당해 수평기간에 있어서 VCO의 발진출력펄스(클록)을 68개(AFC 회로가 록크상태에 있을때의 소정의 계수치) 계수한 상태에서 정지한다. 그후 제5도(l)의 게이트신호가 "L"레벨로 복귀하면, 스위치(25)는 다시 닫히고, 클록을 68개 계수한 상태에서 분주기의 동작이 재개된다. 그리고 제5도(b)의 AFC 게이트 펄스는 분주기가 68개에서 다시 클록펄스를 12개 계수하여 80개에 달하면, "L"레벨로 복귀한다. 이와같이 클록을 80개 계소한 상태는 제5도(a)의 수평동기신호에 대하여 제5도(b)의AFC 게이트 펄스가 바르게 록크한 상태와 같은 상태를 복원한 것이다. 따라서 다음의 수평주기에 있어서 제5도(a) 및 (b)의 양 신호의 위상관계는 변동전의 정상적인 관계와 전혀 같은 관계로 복원할 수가 있다.
이와같이 하여 상술한 실시예에 의하면 수평동기신호의 주기가 변동하여, AFC 회로의 록크상태가 벗어나도, 2주기째에는 AFC 회로를 원래의 록크상태로 다시 인입할 수가 있다.
또한 상술한 실시예의 설명에 있어서는 카운터(22)의 계수치를 2로 설정하였기 때문에 가장 빠른 2주기째에 인입동작을 행하는 것이 되나, 이 카운터(22)의 계수치는 2에 한하지 않고 자유로이 설정할 수가 있다.
또 상술한 실시예에 있어서는 분주기의 클록계수치가 68에 달한 타이밍에서 수평동기신호의 상승이 동기하도록 규정한 것이기 때문에 수평동기신호의 변동발생시에는 분주기를 이 계수치(68)일 때에 정지시키도록 구성하였으나, 록크상태에 있어서 분주기의 계수치를 다른 값으로 규정하면 그것에 따라서 분주기를 정지시킬때의 계수치도 바꾸면 좋다. 단, 분주기를 정지시킬때의 계수치는 상술한 실시예의 경우와 같이 록크시의 계수치와 같은 값으로 설정할 필요는 반드시 없고, 그 근방의 값으로 설정하여도 좋다. 예컨대 제1도의 실시예에서는 69에서 71의 사이의 값이라면 어느 값으로 설정하여도 같은 동작을 한다. 그러나, 68에서 멀어지게 됨에 따라서 완전한 록크상태(계수치 68)에 인입까지에 요하는 시간이 길게 된다.
이상과 같이 본 발명의 실시예에 의하면 AFC 회로의 루우프게인을 상승시키는 일없이, AFC 회로의 인입시간을 단축할 수가 있다. 이것에 의해 다른 VTR을 사용하여 더빙하는 경우나, 약전계에 있어서 영상신호를 수신하여 테이프에 기록하는 경우에도, 화면상부의 색상의 흐트러짐을 방지할 수가 있다.
본 발명은 상기한 실시예에 제한되지 않으며 본 발명의 정신 및 범위내에서 다양한 변형 및 수정이 이루어질 수 있다.

Claims (6)

  1. 제어입력에 따라서 발진주파수가 변화하는 전압제어형 발진기수단(9) ; 상기 전압제어형 발진기수단의 발진출력신호를 소정의 분주비로 분주하는 분주수단(10, 11, 12, 13) ; 외부에서 공급되는 입력기준신호와 상기 분주수단의 출력신호를 위상비교하여, 상기 입력기준신호와 상기 분주수단의 출력신호가 소정의 위상관계를 가지는 위상록크상태로 되도록 오차출력을 발생시켜 상기 전압제어형 발진기수단의 제어입력에 제공하는 위상비교수단(17) ; 상기 입력기준신호와 상기 분주수단의 출력신호와의 위상관계가 상기 소정의 위상관계에서 벗어나 미스록크상태로 된 것을 검출하는 미스록크검출수단(18, 19, 20) ; 미스록크검출수단으로부터 미스록크상태의 검출신호에 따라서 상기 분주수단의 분주동작을 소정의 타이밍에서 일단 중단시킨 후, 후속의 상기입력기준신호에 따라 분주동작을 재개시킴에 의해, 상기 입력기준신호와 상기 분주수단의 출력신호와의 위상록크상태를 강제적으로 회복시키는 분주중단수단(21, 22, 23, 24, 25) ; 상기 분주중단수단은 상기 미스록크검출수단의 출력에 따라서 후속의 상기 입력기준신호를 소정수만큼 계수하는 카운터수단(22) ; 상기 미스록크검출후의 상기 소정의 타이밍에서 상기 카운터에 의한 계수의 종료까지의 제1기간을 규정하는 수단(21, 22, 23) ; 상기 제1기간중에 걸쳐서 상기 전압제어형 발진기수단의 발진출력신호의 상기 분주수단으로의 공급을 차단하는 제1스위치(25)를 포함하며 ; 및 상기 전압제어형 발진기수단의 출력을 꺼내기 위한 출력단자(32)를 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  2. 제1항에 있어서, 상기 미스록크검출수단으로부터의 미스록크상태의 검출신호에 따라서 상기 위상비교수단의 오차출력의 상기 전압제어형 발진기수단으로의 공급을 즉시 중단하고, 후속의 상기 입력기준신호에 따라서 공급을 재개하는 마스크수단(21, 22, 26)을 또한 갖춘 것을 특징으로 하는 자동주파수 제어회로.
  3. 제2항에 있어서, 상기 마스크수단은 상기 미스록크검출수단 출력에 따라서 후속의 상기 입력기준신호를 소정수만큼 계수하는 카운터수단(22)과, 상기 미스록크검출수단에 의한 미스록크 검출의 타이밍으로부터 상기 카운터에 의한 계수의 종료까지의 제2기간을 규정하는 수단(21)과, 상기 제2기간중에 걸쳐서 상기 위상비교수단의 오차출력의 상기 전압제어형 발진기수단으로의 공급을 차단하는 제2스위치(26)를 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  4. 제1항에 있어서, 상기 분주수단의 분주동작을 중단시키는 소정의 타이밍은, 위상록크상태에 있는 상기 입력기준신호의 에지에 대응하는 타이밍인 것을 특징으로 하는 자동주파수 제어회로.
  5. 제1항에 있어서, 상기 분주수단의 분주동작을 중단시키는 소정의 타이밍은, 위상록크상태에 있는 상기 입력기준신호의 에지 근방의 타이밍인 것을 특징으로 하는 자동주파수 제어회로.
  6. 제1항에 있어서, 상기 입력기준신호는 입력비디오신호중의 수평동기신호인 것을 특징으로 하는 자동주파수 제어회로.
KR1019900002828A 1989-03-16 1990-03-05 자동주파수 제어회로 KR960016381B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-65528 1989-03-16
JP1065528A JP2975607B2 (ja) 1989-03-16 1989-03-16 Ａｆｃ回路

Publications (2)

Publication Number Publication Date
KR900015469A KR900015469A (ko) 1990-10-27
KR960016381B1 true KR960016381B1 (ko) 1996-12-09

Family

ID=13289603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002828A KR960016381B1 (ko) 1989-03-16 1990-03-05 자동주파수 제어회로

Country Status (7)

Country Link
US (1) US5005079A (ko)
EP (1) EP0389894B1 (ko)
JP (1) JP2975607B2 (ko)
KR (1) KR960016381B1 (ko)
CA (1) CA2012280C (ko)
DE (1) DE69024687T2 (ko)
ES (1) ES2084609T3 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260812A (en) * 1991-11-26 1993-11-09 Eastman Kodak Company Clock recovery circuit
EP0555569B1 (en) * 1992-02-11 1997-01-08 International Business Machines Corporation Signal processing apparatus
GB2268656B (en) * 1992-07-03 1995-10-18 British Broadcasting Corp Synchronising signal separator
FR2704373B1 (fr) * 1993-04-20 1995-06-30 Bouvier Jacky Procede pour favoriser l'activation d'une boucle a verrouillage de phase et boucle correspondante.
US5418573A (en) * 1993-07-22 1995-05-23 Philips Electronics North America Corporation Apparatus and method for producing periodic synchronization references forming a synchronization signal
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
JP3523069B2 (ja) * 1998-06-30 2004-04-26 株式会社東芝 遅延型位相同期回路
EP1999147A1 (en) * 2006-03-27 2008-12-10 Ablynx N.V. Medical delivery device for therapeutic proteins based on single domain antibodies

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092672A (en) * 1976-11-15 1978-05-30 Rca Corporation Master oscillator synchronizing system
DE2856211A1 (de) * 1978-12-27 1980-07-03 Licentia Gmbh Digitale phasenregelschaltung mit einer hilfsschaltung
DE2932049A1 (de) * 1979-08-07 1981-02-12 Rohde & Schwarz Frequenz- und phasengeregelter hochfrequenzoszillator
JPH0746770B2 (ja) * 1983-09-21 1995-05-17 ソニー株式会社 ビデオ信号の周波数変換回路
US4812783A (en) * 1986-08-26 1989-03-14 Matsushita Electric Industrial Co., Ltd. Phase locked loop circuit with quickly recoverable stability
US4843469A (en) * 1987-04-13 1989-06-27 The Grass Valley Group, Inc. Rapid signal acquisition and phase averaged horizontal timing from composite sync

Also Published As

Publication number Publication date
ES2084609T3 (es) 1996-05-16
EP0389894A1 (en) 1990-10-03
US5005079A (en) 1991-04-02
EP0389894B1 (en) 1996-01-10
CA2012280C (en) 1999-08-31
DE69024687T2 (de) 1996-09-19
KR900015469A (ko) 1990-10-27
JP2975607B2 (ja) 1999-11-10
CA2012280A1 (en) 1990-09-16
JPH02244892A (ja) 1990-09-28
DE69024687D1 (de) 1996-02-22

Similar Documents

Publication Publication Date Title
US5025310A (en) Clock pulse generator capable of being switched to process both standard and non-standard television signals
US4520394A (en) Horizontal scanning frequency multiplying circuit
US5982239A (en) Phase locked loop circuit and a picture reproducing device
EP0122752B1 (en) Digital video tape recorder apparatus
KR960016381B1 (ko) 자동주파수 제어회로
JP3562815B2 (ja) 同期回路及び方法
GB2084415A (en) Apparatus for regenerating a clock pulse signal from a stream of data
EP0676866B1 (en) Phase-lock-loop circuit
KR960008392B1 (ko) 텔레비젼 수상기 위상 고정 루프 회로
US4562394A (en) Motor servo circuit for a magnetic recording and reproducing apparatus
EP0091102B1 (en) Color signal processing circuit for video tape recorders
JP2880187B2 (ja) デジタルテレビジョン受像機
US4291335A (en) Vertical synchronizing signal detector
JP2511858B2 (ja) 色信号処理装置
JPH10228730A (ja) クロック生成回路
KR100207633B1 (ko) 위상동기루프회로
JP2884643B2 (ja) 位相同期クロック生成装置
JPS602710Y2 (ja) 自動位相制御装置
JP3515391B2 (ja) 水平ａｆｃ処理回路
JP2975807B2 (ja) Ｖｔｒの映像信号処理回路
JP2570383B2 (ja) デジタル信号挿入装置
JPH0547905B2 (ko)
JPH03245679A (ja) 水平同期信号のゲート方法
JPH0151120B2 (ko)
JPH08251445A (ja) 弱電界検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee