JP3515391B2 - 水平ａｆｃ処理回路 - Google Patents
水平ａｆｃ処理回路Info
- Publication number
- JP3515391B2 JP3515391B2 JP31112998A JP31112998A JP3515391B2 JP 3515391 B2 JP3515391 B2 JP 3515391B2 JP 31112998 A JP31112998 A JP 31112998A JP 31112998 A JP31112998 A JP 31112998A JP 3515391 B2 JP3515391 B2 JP 3515391B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- vertical
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、外部から入力され
てくる水平同期信号に同期した内部の水平タイミング信
号を発生する水平ＡＦＣ処理回路、特に水平同期信号に
含まれるマクロビジョン信号に対する処理に関する。
てくる水平同期信号に同期した内部の水平タイミング信
号を発生する水平ＡＦＣ処理回路、特に水平同期信号に
含まれるマクロビジョン信号に対する処理に関する。
【０００２】
【従来の技術】テレビジョン受像機などで使用される映
像信号の水平同期信号を処理する回路として水平ＡＦＣ
回路が知られている。この水平ＡＦＣ回路は、位相比較
器と電圧制御発振器と、水平カウントダウン回路と、ロ
ーパスフィルタを含むＰＬＬ（フェーズ・ロックド・ル
ープ）回路からなり、水平同期信号に同期して水平タイ
ミング信号（水平ドライブなどを制御する内部における
水平同期信号）を出力する。
像信号の水平同期信号を処理する回路として水平ＡＦＣ
回路が知られている。この水平ＡＦＣ回路は、位相比較
器と電圧制御発振器と、水平カウントダウン回路と、ロ
ーパスフィルタを含むＰＬＬ（フェーズ・ロックド・ル
ープ）回路からなり、水平同期信号に同期して水平タイ
ミング信号（水平ドライブなどを制御する内部における
水平同期信号）を出力する。
【０００３】ここで、ビデオテープに記録されている映
像信号には、違法コピー防止用のマクロビジョン信号が
含まれる場合がある。このマクロビジョン信号は、水平
同期パルスが存在する水平同期信号期間と映像信号期間
の間に挿入されるもので、水平ＡＦＣ回路にとっては、
ノイズとして作用する。すなわち、マクロビジョン信号
は大きな振幅変化を有しており、これを誤って水平同期
パルスとして検出し、これに対し水平タイミング信号を
同期させるおそれがある。
像信号には、違法コピー防止用のマクロビジョン信号が
含まれる場合がある。このマクロビジョン信号は、水平
同期パルスが存在する水平同期信号期間と映像信号期間
の間に挿入されるもので、水平ＡＦＣ回路にとっては、
ノイズとして作用する。すなわち、マクロビジョン信号
は大きな振幅変化を有しており、これを誤って水平同期
パルスとして検出し、これに対し水平タイミング信号を
同期させるおそれがある。
【０００４】従来より、マクロビジョン信号が存在する
所定水平期間（マクロビジョン信号期間）においては、
水平同期信号期間にのみ水平ＡＦＣ動作が行われるよう
に、外部からの水平同期パルスの検出にゲートをかけ、
マクロビジョン信号による悪影響を防止している。
所定水平期間（マクロビジョン信号期間）においては、
水平同期信号期間にのみ水平ＡＦＣ動作が行われるよう
に、外部からの水平同期パルスの検出にゲートをかけ、
マクロビジョン信号による悪影響を防止している。
【０００５】また、テレビジョン受像機においては、外
部からの垂直同期信号を検出して垂直同期をとる。ＮＴ
ＳＣ方式の映像信号では、１フィールドは２６２．５Ｈ
（Ｈは１水平ライン）であり、一定である。そこで、ノ
イズの影響を避けるため、垂直同期信号が２６２．５Ｈ
周期で検出されているときには、内部の垂直カウントダ
ウン回路によって水平ライン数をカウントしておき、垂
直タイミング信号（垂直ドライブなどを制御する内部に
おける垂直同期信号）を発生している。このようなモー
ドを標準モードと呼ぶ。一方、外部からの垂直同期信号
が２６２．５Ｈ周期で検出されない場合には、入力され
てくる垂直同期信号を検出してこれに同期して動作する
しかない。このようなモードを非標準モードという。例
えば、家庭用ＶＴＲ等の早送りや巻き戻しという特殊再
生時には、疑似垂直同期信号が発生されこれに同期する
場合は非標準モードで動作している。
部からの垂直同期信号を検出して垂直同期をとる。ＮＴ
ＳＣ方式の映像信号では、１フィールドは２６２．５Ｈ
（Ｈは１水平ライン）であり、一定である。そこで、ノ
イズの影響を避けるため、垂直同期信号が２６２．５Ｈ
周期で検出されているときには、内部の垂直カウントダ
ウン回路によって水平ライン数をカウントしておき、垂
直タイミング信号（垂直ドライブなどを制御する内部に
おける垂直同期信号）を発生している。このようなモー
ドを標準モードと呼ぶ。一方、外部からの垂直同期信号
が２６２．５Ｈ周期で検出されない場合には、入力され
てくる垂直同期信号を検出してこれに同期して動作する
しかない。このようなモードを非標準モードという。例
えば、家庭用ＶＴＲ等の早送りや巻き戻しという特殊再
生時には、疑似垂直同期信号が発生されこれに同期する
場合は非標準モードで動作している。
【０００６】
【発明が解決しようとする課題】上述のように、水平Ａ
ＦＣ回路においては、マクロビジョン信号期間におい
て、水平同期パルスの検出を行わないようにゲートをか
け、マクロビジョン信号の悪影響を抑制している。
ＦＣ回路においては、マクロビジョン信号期間におい
て、水平同期パルスの検出を行わないようにゲートをか
け、マクロビジョン信号の悪影響を抑制している。
【０００７】しかし、ＶＴＲの特殊再生時（非標準モー
ドで動作している時）においては、垂直同期信号後にお
いて、水平同期信号をなるべく早く引き込みたいという
要求があり、水平同期信号の引き込みが遅れると位相誤
差が映像信号期間に入ってからも残り、ＴＶ画面の上部
の画像が歪むという弊害が発生する。
ドで動作している時）においては、垂直同期信号後にお
いて、水平同期信号をなるべく早く引き込みたいという
要求があり、水平同期信号の引き込みが遅れると位相誤
差が映像信号期間に入ってからも残り、ＴＶ画面の上部
の画像が歪むという弊害が発生する。
【０００８】マクロビジョン信号期間において、水平Ａ
ＦＣ回路におけるゲインを下げる処理が行われている
と、それだけ水平同期信号の引き込みが遅れ、画面上部
にゆがみが発生しやすくなる。
ＦＣ回路におけるゲインを下げる処理が行われている
と、それだけ水平同期信号の引き込みが遅れ、画面上部
にゆがみが発生しやすくなる。
【０００９】本発明は上記課題に鑑みなされたものであ
り、非標準モードにおける画面上部の画像歪み発生を防
止できる水平ＡＦＣ処理回路を提供することを目的とす
る。
り、非標準モードにおける画面上部の画像歪み発生を防
止できる水平ＡＦＣ処理回路を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、外部から入力
されてくる水平同期信号と、内部の水平タイミング信号
との位相比較を行い、内部の水平タイミング信号を外部
からの水平同期信号に同期させるＡＦＣ動作を行う水平
ＡＦＣ回路と、標準モードにおいて、自己のカウント結
果に従って垂直タイミング信号を発生し、非標準モード
において、外部から入力されてくる垂直同期信号に応じ
て垂直タイミング信号を発生する垂直タイミング発生回
路と、垂直カウントダウン回路が標準モードで動作して
いるときには、水平同期信号中にマクロビジョン信号が
存在するマクロビジョン信号期間におけるＡＦＣ動作の
ゲインをそれ以外の期間と比較して抑制し、垂直カウン
トダウンシステムが非標準モードで動作しているときに
は、前記マクロビジョン信号期間のＡＦＣ動作のゲイン
の抑制を解除することを特徴とする。
されてくる水平同期信号と、内部の水平タイミング信号
との位相比較を行い、内部の水平タイミング信号を外部
からの水平同期信号に同期させるＡＦＣ動作を行う水平
ＡＦＣ回路と、標準モードにおいて、自己のカウント結
果に従って垂直タイミング信号を発生し、非標準モード
において、外部から入力されてくる垂直同期信号に応じ
て垂直タイミング信号を発生する垂直タイミング発生回
路と、垂直カウントダウン回路が標準モードで動作して
いるときには、水平同期信号中にマクロビジョン信号が
存在するマクロビジョン信号期間におけるＡＦＣ動作の
ゲインをそれ以外の期間と比較して抑制し、垂直カウン
トダウンシステムが非標準モードで動作しているときに
は、前記マクロビジョン信号期間のＡＦＣ動作のゲイン
の抑制を解除することを特徴とする。
【００１１】垂直同期がとれている標準モードにおいて
は、水平ＡＦＣ動作に抑制をかけ、マクロビジョン信号
による水平同期に対する悪影響を排除する。一方、垂直
同期がとれていない非標準モードにおいて、早く同期信
号を引き込みたいという要求がある。そこで、マクロビ
ジョン信号期間においても水平ＡＦＣ動作に抑制をかけ
ないことにして、水平同期信号の引き込みを早くする。
これによって、映像信号期間までに水平同期信号を引き
込むことができ、画面上部の歪み発生を効果的に防止で
きる。
は、水平ＡＦＣ動作に抑制をかけ、マクロビジョン信号
による水平同期に対する悪影響を排除する。一方、垂直
同期がとれていない非標準モードにおいて、早く同期信
号を引き込みたいという要求がある。そこで、マクロビ
ジョン信号期間においても水平ＡＦＣ動作に抑制をかけ
ないことにして、水平同期信号の引き込みを早くする。
これによって、映像信号期間までに水平同期信号を引き
込むことができ、画面上部の歪み発生を効果的に防止で
きる。
【００１２】なお、水平ＡＦＣ動作の抑制の手段として
は、水平同期パルスが存在すると推定される所定の期間
のみＡＦＣ動作を行うようにゲートをかけるものがある
が、水平ＡＦＣのゲインを低くすることも採用できる。
これによって、家庭用ＶＴＲの特殊再生時などにおい
て、水平同期信号の引き込みを早くし、画面上部のゆが
みの発生を防止することができる。
は、水平同期パルスが存在すると推定される所定の期間
のみＡＦＣ動作を行うようにゲートをかけるものがある
が、水平ＡＦＣのゲインを低くすることも採用できる。
これによって、家庭用ＶＴＲの特殊再生時などにおい
て、水平同期信号の引き込みを早くし、画面上部のゆが
みの発生を防止することができる。
【００１３】また、本発明は、マクロビジョン信号期間
の終了後の数水平期間において、前記ＡＦＣ回路のゲイ
ンをそれ以外の期間に上昇することを特徴とする。
の終了後の数水平期間において、前記ＡＦＣ回路のゲイ
ンをそれ以外の期間に上昇することを特徴とする。
【００１４】マクロビジョン信号期間と、映像信号期間
の間には、数水平期間がある。この数水平期間は、マク
ロビジョン信号がなく水平同期パルスを確実に検出でき
る。そこで、この期間のＡＦＣ回路のゲインを大きくす
ることによって、映像信号期間に入るまでに水平同期信
号を引き込める確率を上昇することができる。そこで、
画面上部の歪み発生を防止することができる。
の間には、数水平期間がある。この数水平期間は、マク
ロビジョン信号がなく水平同期パルスを確実に検出でき
る。そこで、この期間のＡＦＣ回路のゲインを大きくす
ることによって、映像信号期間に入るまでに水平同期信
号を引き込める確率を上昇することができる。そこで、
画面上部の歪み発生を防止することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。
実施形態という）について、図面に基づいて説明する。
【００１６】図１は、本実施形態に係る水平同期信号処
理回路を示すブロック図である。家庭用ＶＴＲの再生な
ど得られた水平同期信号ａは、位相比較器１２に入力さ
れる。水平同期信号ａは、図２（イ）に示すように１水
平期間毎に所定期間Ｈレベルになる信号である。位相比
較器１２は、後述する水平カウントダウン回路１８から
供給されるＡＦＣリファレンス信号ｃと水平同期信号ａ
の位相比較を行い、位相差についての信号を出力する。
ＡＦＣリファレンス信号ｃは、図２（ロ）に示すよう
に、水平同期信号ａのＨレベルの期間（水平同期パル
ス）において、Ｌレベルになる信号であり、例えば１／
２水平期間が経過した時点でＨレベルに戻る。位相比較
器１２は、水平同期信号ａと、ＡＦＣリファレンス信号
ｃとを比較し、図２（ニ）、（ホ）に示す信号ｄ１及び
ｄ２を得る。信号ｄ１は、水平同期パルスの立ち上がり
からＡＦＣ信号の立ち下がりまでの期間Ｔ１だけＨレベ
ルとなる信号であり、信号ｄ２は、ＡＦＣ信号の立ち下
がりから水平同期パルスの立ち上がりまでの期間Ｔ２だ
けＨレベルとなる信号である。従って、水平同期パルス
のＨレベルの期間のちょうど真ん中に、ＡＦＣリファレ
ンス信号の立ち下がりがある状態で、Ｔ１＝Ｔ２とな
る。
理回路を示すブロック図である。家庭用ＶＴＲの再生な
ど得られた水平同期信号ａは、位相比較器１２に入力さ
れる。水平同期信号ａは、図２（イ）に示すように１水
平期間毎に所定期間Ｈレベルになる信号である。位相比
較器１２は、後述する水平カウントダウン回路１８から
供給されるＡＦＣリファレンス信号ｃと水平同期信号ａ
の位相比較を行い、位相差についての信号を出力する。
ＡＦＣリファレンス信号ｃは、図２（ロ）に示すよう
に、水平同期信号ａのＨレベルの期間（水平同期パル
ス）において、Ｌレベルになる信号であり、例えば１／
２水平期間が経過した時点でＨレベルに戻る。位相比較
器１２は、水平同期信号ａと、ＡＦＣリファレンス信号
ｃとを比較し、図２（ニ）、（ホ）に示す信号ｄ１及び
ｄ２を得る。信号ｄ１は、水平同期パルスの立ち上がり
からＡＦＣ信号の立ち下がりまでの期間Ｔ１だけＨレベ
ルとなる信号であり、信号ｄ２は、ＡＦＣ信号の立ち下
がりから水平同期パルスの立ち上がりまでの期間Ｔ２だ
けＨレベルとなる信号である。従って、水平同期パルス
のＨレベルの期間のちょうど真ん中に、ＡＦＣリファレ
ンス信号の立ち下がりがある状態で、Ｔ１＝Ｔ２とな
る。
【００１７】位相比較器１２の出力である位相差につい
ての信号であるｄ１、ｄ２は、ローパスフィルタ（ＬＰ
Ｆ）１４に供給され、ここで積分される。すなわち、信
号ｄ１がＨレベルの期間ＬＰＦ１４は充電され、信号ｄ
２がＨレベルの期間ＬＰＦ１４が放電される。従って、
Ｔ１＝Ｔ２の時にＬＰＦ１４からの出力が０となり、Ａ
ＦＣリファレンス信号が水平同期信号ａに対しずれた場
合にそのずれに従った電圧信号がＬＰＦ１４から出力さ
れる。
ての信号であるｄ１、ｄ２は、ローパスフィルタ（ＬＰ
Ｆ）１４に供給され、ここで積分される。すなわち、信
号ｄ１がＨレベルの期間ＬＰＦ１４は充電され、信号ｄ
２がＨレベルの期間ＬＰＦ１４が放電される。従って、
Ｔ１＝Ｔ２の時にＬＰＦ１４からの出力が０となり、Ａ
ＦＣリファレンス信号が水平同期信号ａに対しずれた場
合にそのずれに従った電圧信号がＬＰＦ１４から出力さ
れる。
【００１８】このＬＰＦ１４の出力信号は、電圧制御発
振器（ＶＣＯ）１６に供給され、ＶＣＯ１６の発振周波
数が制御される。従って、このＶＣＯ１６の発振周波数
は、位相比較器１２で検出した水平同期信号ａとＡＦＣ
リファレンス信号ｃの位相差によって制御される。
振器（ＶＣＯ）１６に供給され、ＶＣＯ１６の発振周波
数が制御される。従って、このＶＣＯ１６の発振周波数
は、位相比較器１２で検出した水平同期信号ａとＡＦＣ
リファレンス信号ｃの位相差によって制御される。
【００１９】ＶＣＯ１６の出力は、水平カウントダウン
回路１８に供給され、ここでカウントがされる。水平カ
ウントダウン回路１８は、予め設定されている１水平期
間のカウントアップに対応して、ＡＦＣリファレンス信
号ｃを発生し、これを位相比較器１２に供給する。この
ため、位相比較器１２、ＬＰＦ１４、ＶＣＯ１６及び水
平カウントダウン回路１８によりフェーズ・ロックド・
ループ（ＰＬＬ）回路が形成されることになり、ＡＦＣ
リファレンス信号ｃが水平同期信号ａに同期するように
ＶＣＯ１６が制御される。このＰＬＬを水平ＡＦＣ回路
と呼ぶ。
回路１８に供給され、ここでカウントがされる。水平カ
ウントダウン回路１８は、予め設定されている１水平期
間のカウントアップに対応して、ＡＦＣリファレンス信
号ｃを発生し、これを位相比較器１２に供給する。この
ため、位相比較器１２、ＬＰＦ１４、ＶＣＯ１６及び水
平カウントダウン回路１８によりフェーズ・ロックド・
ループ（ＰＬＬ）回路が形成されることになり、ＡＦＣ
リファレンス信号ｃが水平同期信号ａに同期するように
ＶＣＯ１６が制御される。このＰＬＬを水平ＡＦＣ回路
と呼ぶ。
【００２０】水平カウントダウン回路１８は、ＶＣＯ１
６からの信号のカウント結果に基づいて、複数のタイミ
ング信号を発生する。すなわち、水平カウントダウン回
路１８は、１水平期間を示す信号を水平偏向回路２０に
供給する。水平偏向回路２０は、ＣＲＴ２２の水平偏向
電流を発生し、これをＣＲＴ２２の水平偏向コイルに供
給する。これによって、ＣＲＴ２２において水平走査が
行われる。
６からの信号のカウント結果に基づいて、複数のタイミ
ング信号を発生する。すなわち、水平カウントダウン回
路１８は、１水平期間を示す信号を水平偏向回路２０に
供給する。水平偏向回路２０は、ＣＲＴ２２の水平偏向
電流を発生し、これをＣＲＴ２２の水平偏向コイルに供
給する。これによって、ＣＲＴ２２において水平走査が
行われる。
【００２１】また、水平カウントダウン回路１８は、カ
ウント結果に基づく２ｆＨクロック（ｆＨが水平同期信
号周波数を示す）を発生し、これを垂直カウントダウン
回路２４に供給する。垂直カウントダウン回路２４は、
２ｆＨクロックをカウントし、複数のタイミング信号を
発生する。すなわち、垂直カウントダウン回路２４は、
１垂直期間について信号を得、これを垂直偏向回路２６
に供給する。垂直偏向回路２６は、垂直偏向電流を発生
し、これをＣＲＴ２２の垂直偏向コイルに供給する。こ
れによって、ＣＲＴ２２において、垂直走査が行われ
る。
ウント結果に基づく２ｆＨクロック（ｆＨが水平同期信
号周波数を示す）を発生し、これを垂直カウントダウン
回路２４に供給する。垂直カウントダウン回路２４は、
２ｆＨクロックをカウントし、複数のタイミング信号を
発生する。すなわち、垂直カウントダウン回路２４は、
１垂直期間について信号を得、これを垂直偏向回路２６
に供給する。垂直偏向回路２６は、垂直偏向電流を発生
し、これをＣＲＴ２２の垂直偏向コイルに供給する。こ
れによって、ＣＲＴ２２において、垂直走査が行われ
る。
【００２２】また、水平カウントダウン回路１８は、図
２（ハ）に示すように、水平同期パルスが得られると推
定される期間についてのゲート信号ｂを発生し、これを
水平同期検出回路２８に供給する。この水平同期検出回
路２８には、水平同期信号ａが供給されており、水平同
期検出回路２８はゲート信号ｂにより特定された期間に
水平同期パルスが存在するか否かを判定する。そして、
水平同期パルスが存在すれば同期状態と判定し、存在し
なければ非同期状態と判定する。そして、同期状態であ
るか否かについてのゲート制御信号を位相比較器１２に
供給する。なお、水平同期検出回路２８は、例えば複数
回（例えば４回）連続で、ゲート信号ｂで特定される期
間内に水平同期パルスを検出した時に同期状態と判定
し、１回でも期間内に水平同期パルスを検出できなかっ
た時に非同期状態と判定する。
２（ハ）に示すように、水平同期パルスが得られると推
定される期間についてのゲート信号ｂを発生し、これを
水平同期検出回路２８に供給する。この水平同期検出回
路２８には、水平同期信号ａが供給されており、水平同
期検出回路２８はゲート信号ｂにより特定された期間に
水平同期パルスが存在するか否かを判定する。そして、
水平同期パルスが存在すれば同期状態と判定し、存在し
なければ非同期状態と判定する。そして、同期状態であ
るか否かについてのゲート制御信号を位相比較器１２に
供給する。なお、水平同期検出回路２８は、例えば複数
回（例えば４回）連続で、ゲート信号ｂで特定される期
間内に水平同期パルスを検出した時に同期状態と判定
し、１回でも期間内に水平同期パルスを検出できなかっ
た時に非同期状態と判定する。
【００２３】位相比較器１２には、水平カウントダウン
回路１８からゲート信号ｂも供給されており、水平同期
検出回路２８からのゲート制御信号ｆにより同期状態と
判定された場合には、ゲート信号ｂで特定された期間の
み水平同期信号ａとＡＦＣリファレンス信号との位相比
較を行い、非同期状態と判定されたときにはゲート信号
ｂと関係なく、位相比較を行う。
回路１８からゲート信号ｂも供給されており、水平同期
検出回路２８からのゲート制御信号ｆにより同期状態と
判定された場合には、ゲート信号ｂで特定された期間の
み水平同期信号ａとＡＦＣリファレンス信号との位相比
較を行い、非同期状態と判定されたときにはゲート信号
ｂと関係なく、位相比較を行う。
【００２４】すなわち、外部から入力されてくる水平同
期信号ａには、ノイズが存在する。そこで、同期状態に
は、ゲート信号ｂにより特定された期間のみ位相比較を
行うことで、ノイズによる悪影響の発生を防止する。
期信号ａには、ノイズが存在する。そこで、同期状態に
は、ゲート信号ｂにより特定された期間のみ位相比較を
行うことで、ノイズによる悪影響の発生を防止する。
【００２５】また、垂直カウントダウン回路２４は、マ
クロビジョン信号が存在する期間についての信号である
強制切換信号ｅを発生し、これを位相比較器１２に供給
する。すなわち、マクロビジョン信号は、同期や映像信
号に影響がない期間挿入する必要があり、図３に示すよ
うに、垂直同期信号期間及び等価パルス期間終了後であ
って、映像信号が始まるまでの期間に挿入され、その期
間は予め定められている。そこで、垂直カウントダウン
回路２４は、カウント結果に基づいて、マクロビジョン
信号が存在する期間についての強制切換信号ｅを発生す
る。
クロビジョン信号が存在する期間についての信号である
強制切換信号ｅを発生し、これを位相比較器１２に供給
する。すなわち、マクロビジョン信号は、同期や映像信
号に影響がない期間挿入する必要があり、図３に示すよ
うに、垂直同期信号期間及び等価パルス期間終了後であ
って、映像信号が始まるまでの期間に挿入され、その期
間は予め定められている。そこで、垂直カウントダウン
回路２４は、カウント結果に基づいて、マクロビジョン
信号が存在する期間についての強制切換信号ｅを発生す
る。
【００２６】この強制切換信号ｅは、位相比較器１２に
供給される。位相比較器１２は、この強制切換信号ｅに
基づき、非同期状態にあってもゲート信号ｂにより特定
された期間にのみ位相比較を行う。
供給される。位相比較器１２は、この強制切換信号ｅに
基づき、非同期状態にあってもゲート信号ｂにより特定
された期間にのみ位相比較を行う。
【００２７】これは、マクロビジョン信号は、かなり大
きなＨレベル、Ｌレベルの変動を繰り返す信号であり、
これを水平同期パルスと誤って検出する可能性がかなり
高いからである。従って、マクロビジョン信号が存在す
る期間において、強制的にゲートをかけることで、マク
ロビジョン信号に基づくノイズの悪影響を排除すること
ができる。
きなＨレベル、Ｌレベルの変動を繰り返す信号であり、
これを水平同期パルスと誤って検出する可能性がかなり
高いからである。従って、マクロビジョン信号が存在す
る期間において、強制的にゲートをかけることで、マク
ロビジョン信号に基づくノイズの悪影響を排除すること
ができる。
【００２８】ここで、マクロビジョン信号が存在する期
間において、位相比較器１２の出力に基づく、ＡＦＣ動
作のゲインを低くすることも好適である。例えば、ＶＣ
Ｏ１６における入力電圧に対する応答を小さくしたり、
ＬＰＦ１４における時定数を変更したり、位相比較器１
２からの出力のレベルを変更することで、ゲインの調整
を行うことができる。これによっても、マクロビジョン
信号による水平同期検出への悪影響を減少することがで
きる。
間において、位相比較器１２の出力に基づく、ＡＦＣ動
作のゲインを低くすることも好適である。例えば、ＶＣ
Ｏ１６における入力電圧に対する応答を小さくしたり、
ＬＰＦ１４における時定数を変更したり、位相比較器１
２からの出力のレベルを変更することで、ゲインの調整
を行うことができる。これによっても、マクロビジョン
信号による水平同期検出への悪影響を減少することがで
きる。
【００２９】さらに、本実施形態においては、垂直同期
検出回路３０を有している。この垂直同期検出回路３０
は、垂直カウントダウン回路２４から供給される垂直同
期信号検出についての垂直ゲート信号と外部から入力さ
れる垂直同期信号を比較する。ここで、この垂直ゲート
信号は、垂直カウントダウン回路２４のカウント結果か
ら推定される垂直同期信号が位置すべき期間を示すもの
であり、垂直同期検出回路３０は、この垂直ゲート信号
で特定される期間内に垂直同期信号が存在するか否かを
判定する。
検出回路３０を有している。この垂直同期検出回路３０
は、垂直カウントダウン回路２４から供給される垂直同
期信号検出についての垂直ゲート信号と外部から入力さ
れる垂直同期信号を比較する。ここで、この垂直ゲート
信号は、垂直カウントダウン回路２４のカウント結果か
ら推定される垂直同期信号が位置すべき期間を示すもの
であり、垂直同期検出回路３０は、この垂直ゲート信号
で特定される期間内に垂直同期信号が存在するか否かを
判定する。
【００３０】垂直ゲート信号で特定される期間内に垂直
同期信号が検出されていれば、回路は同期状態にあり、
垂直カウントダウン回路２４のカウント結果に従って、
垂直偏向回路２６が動作する。これを標準モードとい
う。一方、垂直ゲート信号で特定される期間に垂直同期
信号が検出されなければ、回路は非同期状態にあり、垂
直カウントダウン回路２４のカウント結果に従って、垂
直偏向回路２６が動作することはできない。そこで、非
同期状態では、垂直同期検出回路３０が外部から供給さ
れる垂直同期信号を検出して、これを垂直偏向回路２６
に供給する。そして、垂直偏向回路２６は垂直同期検出
回路３０から供給される外部からの垂直同期信号に基づ
いて動作する。これを非標準モードという。ここで、こ
の垂直カウントダウン回路２４、垂直同期検出回路３０
が垂直タイミング発生回路を構成する。なお、複数回
（８回）連続で、垂直同期信号を検出したときに、同期
状態と判定し、標準モードに移行し、複数回（４回）連
続で垂直同期信号を検出できないときに非標準モードに
移行することが好適である。
同期信号が検出されていれば、回路は同期状態にあり、
垂直カウントダウン回路２４のカウント結果に従って、
垂直偏向回路２６が動作する。これを標準モードとい
う。一方、垂直ゲート信号で特定される期間に垂直同期
信号が検出されなければ、回路は非同期状態にあり、垂
直カウントダウン回路２４のカウント結果に従って、垂
直偏向回路２６が動作することはできない。そこで、非
同期状態では、垂直同期検出回路３０が外部から供給さ
れる垂直同期信号を検出して、これを垂直偏向回路２６
に供給する。そして、垂直偏向回路２６は垂直同期検出
回路３０から供給される外部からの垂直同期信号に基づ
いて動作する。これを非標準モードという。ここで、こ
の垂直カウントダウン回路２４、垂直同期検出回路３０
が垂直タイミング発生回路を構成する。なお、複数回
（８回）連続で、垂直同期信号を検出したときに、同期
状態と判定し、標準モードに移行し、複数回（４回）連
続で垂直同期信号を検出できないときに非標準モードに
移行することが好適である。
【００３１】垂直同期検出回路３０は、標準モードで動
作しているか、非標準モードで動作しているかについて
のモード信号を発生し、このモード信号を強制切換信号
制御回路３２に供給する。そして、強制切換信号制御回
路３２は、モード信号に応じて、垂直カウントダウン回
路２４から位相比較器１２へ供給される強制切換信号ｅ
をオンオフする。
作しているか、非標準モードで動作しているかについて
のモード信号を発生し、このモード信号を強制切換信号
制御回路３２に供給する。そして、強制切換信号制御回
路３２は、モード信号に応じて、垂直カウントダウン回
路２４から位相比較器１２へ供給される強制切換信号ｅ
をオンオフする。
【００３２】すなわち、この強制切換信号制御回路３２
は、モード信号により、標準モードにあると判定された
ときには、強制切換信号ｅをそのまま位相比較器１２に
供給するが、非標準モードにあると判定されたときに
は、強制切換信号ｅを供給しない。これによって、非標
準モードでは強制切換信号ｅが位相比較器１２に供給さ
れない。従って、水平同期がとれていない状態であっ
て、非標準モードの場合において、位相比較器１２にお
いてゲート信号ｂによるゲートがかけられないことにな
る。
は、モード信号により、標準モードにあると判定された
ときには、強制切換信号ｅをそのまま位相比較器１２に
供給するが、非標準モードにあると判定されたときに
は、強制切換信号ｅを供給しない。これによって、非標
準モードでは強制切換信号ｅが位相比較器１２に供給さ
れない。従って、水平同期がとれていない状態であっ
て、非標準モードの場合において、位相比較器１２にお
いてゲート信号ｂによるゲートがかけられないことにな
る。
【００３３】そこで、非標準モードでは、マクロビジョ
ン信号が存在する期間であっても、位相比較器１２にお
いて、水平同期信号ａとＡＦＣリファレンス信号の位相
比較が行われる。非標準モードでは、疑似垂直同期信号
などが入力され、垂直同期信号がかなり大きくずれてい
る。そこで、マクロビジョン信号が存在する期間におい
ても、水平同期パルスを検出して、水平同期信号の引き
込みを早くすることができる。
ン信号が存在する期間であっても、位相比較器１２にお
いて、水平同期信号ａとＡＦＣリファレンス信号の位相
比較が行われる。非標準モードでは、疑似垂直同期信号
などが入力され、垂直同期信号がかなり大きくずれてい
る。そこで、マクロビジョン信号が存在する期間におい
ても、水平同期パルスを検出して、水平同期信号の引き
込みを早くすることができる。
【００３４】なお、強制切換信号ｅは、マクロビジョン
信号が存在する期間において、Ｌレベルとなる信号であ
る。従って、モード信号を標準モードにおいてＨレベ
ル、非標準モードにおいてＬレベルとなる信号とすれ
ば、強制切換信号制御回路３２をオアゲートで形成でき
る。また、この場合において、マクロビジョン信号が存
在する期間における水平ＡＦＣ回路のゲインを低く設定
することも好適である。
信号が存在する期間において、Ｌレベルとなる信号であ
る。従って、モード信号を標準モードにおいてＨレベ
ル、非標準モードにおいてＬレベルとなる信号とすれ
ば、強制切換信号制御回路３２をオアゲートで形成でき
る。また、この場合において、マクロビジョン信号が存
在する期間における水平ＡＦＣ回路のゲインを低く設定
することも好適である。
【００３５】さらに、本実施形態では、図３に示すよう
に、垂直カウントダウン回路２４において、マクロビジ
ョン信号の存在する期間が終了後、映像信号が始まるま
での数水平走査期間を示すゲイン制御信号ｇを発生す
る。そして、このゲイン制御信号ｇを位相比較器１２に
供給する。位相比較器１２は、このゲイン制御信号ｇに
基づき、水平ＡＦＣ回路のゲインを高くする。
に、垂直カウントダウン回路２４において、マクロビジ
ョン信号の存在する期間が終了後、映像信号が始まるま
での数水平走査期間を示すゲイン制御信号ｇを発生す
る。そして、このゲイン制御信号ｇを位相比較器１２に
供給する。位相比較器１２は、このゲイン制御信号ｇに
基づき、水平ＡＦＣ回路のゲインを高くする。
【００３６】これによって、この期間に検出した水平同
期パルスに対し、水平ＡＦＣ回路におけるＶＣＯ１６の
発振を高速に追従させることができる。従って、映像期
間に入るまでに水平同期をとることができ、画面上部に
おける乱れの発生を効果的に防止することができる。
期パルスに対し、水平ＡＦＣ回路におけるＶＣＯ１６の
発振を高速に追従させることができる。従って、映像期
間に入るまでに水平同期をとることができ、画面上部に
おける乱れの発生を効果的に防止することができる。
【００３７】なお、このゲイン制御信号ｇを利用した水
平ＡＦＣ回路のゲイン上昇の構成は、上述の強制切換信
号ｅのオンオフをしない回路においても効果がある。こ
の場合、マクロビジョン信号期間においては、水平ＡＦ
Ｃ回路のゲインを低くすることが好適である。
平ＡＦＣ回路のゲイン上昇の構成は、上述の強制切換信
号ｅのオンオフをしない回路においても効果がある。こ
の場合、マクロビジョン信号期間においては、水平ＡＦ
Ｃ回路のゲインを低くすることが好適である。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
非標準モードにおける画面上部の画像曲がり発生を防止
できる。
非標準モードにおける画面上部の画像曲がり発生を防止
できる。
【図１】 水平ＡＦＣ処理回路の構成を示すブロック図
である。
である。
【図２】 各種信号の波形図である。
【図３】 他の信号の波形図である。
１２ 位相比較器、１４ ＬＰＦ、１６ ＶＣＯ、１８
水平カウントダウン回路、２０ 水平偏向回路、２２
ＣＲＴ、２４ 垂直カウントダウン回路、２６ 垂直
偏向回路、２８ 水平同期検出回路、３０ 垂直同期検
出回路、３２強制切換信号制御回路。
水平カウントダウン回路、２０ 水平偏向回路、２２
ＣＲＴ、２４ 垂直カウントダウン回路、２６ 垂直
偏向回路、２８ 水平同期検出回路、３０ 垂直同期検
出回路、３２強制切換信号制御回路。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−46530（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/06
H04N 5/93
Claims (2)
- 【請求項１】 外部から入力されてくる水平同期信号
と、内部の水平タイミング信号との位相比較を行い、内
部の水平タイミング信号を外部からの水平同期信号に同
期させるＡＦＣ動作を行う水平ＡＦＣ回路と、 標準モードにおいて、自己のカウント結果に従って垂直
タイミング信号を発生し、非標準モードにおいて、外部
から入力されてくる垂直同期信号に応じて垂直タイミン
グ信号を発生する垂直タイミング発生回路と、 を有し、 垂直カウントダウン回路が標準モードで動作していると
きには、水平同期信号中にマクロビジョン信号が存在す
るマクロビジョン信号期間におけるＡＦＣ動作をそれ以
外の期間と比較して抑制し、 垂直カウントダウンシステムが非標準モードで動作して
いるときには、前記マクロビジョン信号期間のＡＦＣ動
作の抑制を解除することを特徴とする水平ＡＦＣ処理回
路。 - 【請求項２】 外部から入力されてくる水平同期信号
と、内部の水平タイミング信号との位相比較を行い、内
部の水平タイミング信号を外部からの水平同期信号に同
期させるＡＦＣ動作を行う水平ＡＦＣ回路と、 標準モードにおいて、自己のカウント結果に従って垂直
タイミング信号を発生し、非標準モードにおいて、外部
から入力されてくる垂直同期信号に応じて垂直タイミン
グ信号を発生する垂直タイミング発生回路と、 を有し、 マクロビジョン信号期間の終了後の数水平期間におい
て、前記ＡＦＣ回路のゲインをそれ以外の期間に比べ上
昇させることを特徴とする水平ＡＦＣ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31112998A JP3515391B2 (ja) | 1998-10-30 | 1998-10-30 | 水平ａｆｃ処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31112998A JP3515391B2 (ja) | 1998-10-30 | 1998-10-30 | 水平ａｆｃ処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138843A JP2000138843A (ja) | 2000-05-16 |
| JP3515391B2 true JP3515391B2 (ja) | 2004-04-05 |
Family
ID=18013489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31112998A Expired - Fee Related JP3515391B2 (ja) | 1998-10-30 | 1998-10-30 | 水平ａｆｃ処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183463A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ten Ltd | 映像信号処理装置及び映像信号処理方法 |
-
1998
- 1998-10-30 JP JP31112998A patent/JP3515391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138843A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729024A (en) | Synchronizing pulse signal generation device | |
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| JP3562815B2 (ja) | 同期回路及び方法 | |
| JPS6111023B2 (ja) | ||
| CA1143830A (en) | Television horizontal afpc with phase detector driven at twice the horizontal frequency | |
| JP3515391B2 (ja) | 水平ａｆｃ処理回路 | |
| JP2010200383A (ja) | 水平周波数信号発生器、同期回路、およびビデオ表示装置 | |
| KR960016381B1 (ko) | 자동주파수 제어회로 | |
| JP2517014B2 (ja) | テレビジョン装置用位相ロックル―プ回路 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| US4851910A (en) | Synchronizing pulse signal generation device | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP3417154B2 (ja) | 表示装置 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JPH1023293A (ja) | 同期発生装置と画像表示装置 | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| KR940011875B1 (ko) | 수평동기신호 분리장치 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP3785632B2 (ja) | 信号処理回路 | |
| JP4168532B2 (ja) | Ｐｌｌ信号処理回路及びデジタル・ビデオテープ記録再生装置 | |
| JP2570383B2 (ja) | デジタル信号挿入装置 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP2003348374A (ja) | 位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JPH05300399A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |