JPH07107333A - 水平同期回路およびこれを使用したテレビジョン受像機 - Google Patents

水平同期回路およびこれを使用したテレビジョン受像機

Info

Publication number
JPH07107333A
JPH07107333A JP24711193A JP24711193A JPH07107333A JP H07107333 A JPH07107333 A JP H07107333A JP 24711193 A JP24711193 A JP 24711193A JP 24711193 A JP24711193 A JP 24711193A JP H07107333 A JPH07107333 A JP H07107333A
Authority
JP
Japan
Prior art keywords
signal
horizontal
circuit
output
horizontal synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24711193A
Other languages
English (en)
Inventor
Atsushi Uejima
淳 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24711193A priority Critical patent/JPH07107333A/ja
Publication of JPH07107333A publication Critical patent/JPH07107333A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【目的】コピーガード信号が挿入されているときでも同
期乱れを少なくする。 【構成】垂直ブランキング期間に挿入されたコピーガー
ド信号が同期分離回路22に供給されてコピーガード信
号CGを含む水平同期信号SHが分離され、このコピー
ガード信号を含む水平同期信号とこれを含まない水平同
期信号がラッチ回路37の出力Laで択一的に選択され
ると共に、同期信号選択用制御回路60が設けられ、コ
ピーガード信号が検出されたときには制御回路60の出
力でコピーガード信号を含まない水平同期信号が選択さ
れる。ラッチ出力Laが得られた後はコピーガード信号
がある限り毎フィールドともコピーガード信号を含まな
い水平同期信号を選択できるので安定した映像を映し出
せる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はコピーガード信号のよ
うな映像信号と直接的あるいは間接的に関連する補助信
号が挿入されたこの映像信号から水平同期信号を分離す
る場合に適用して好適な水平同期回路およびこれを使用
したテレビジョン受像機に関する。
【0002】
【従来の技術】テレビジョン受像機などの映像機器にお
いては入力された映像信号を画面上に正しい映像として
映し出されるように出力するためには、入力映像信号に
含まれる水平同期信号や垂直同期信号と水平あるいは垂
直の各偏向回路との間で同期をとることが必要不可欠で
ある。
【0003】同期を取る手段については従来から様々な
手段が提案されている。現在では水平同期信号と偏向回
路に関しては回路の集積化が行われる場合が多く、その
ため水平同期回路と偏向回路との間に設けられる同期系
としては一般的にはPLL(Phase Locked Loop)構成
の同期出力回路が使用される。
【0004】図6はPLL構成の同期出力回路10の一
例を示す。端子11に供給された映像信号は水平同期分
離回路20に供給されてこの例では映像信号中に含まれ
る複合同期信号より水平同期信号が分離され、分離され
た水平同期信号がPLL回路12にその入力信号として
供給される。
【0005】位相比較器15では入力信号である水平同
期信号と、VCO(電圧制御発振器)13の発振出力が
分周器14で分周された信号との位相比較が行われ、位
相誤差出力が電圧に変換され、フィルタ16で平滑され
たのちVCO13にフィードバックされる。
【0006】VCO13の出力端子17からは水平同期
信号に同期した同期信号が出力され、これが水平偏向回
路(図示はしない)などの入力信号として供給され、入
力水平同期信号に同期した水平偏向や垂直偏向が行なわ
れる。
【0007】端子11に供給される映像信号の中には、
映像信号と直接的あるいは間接的に関連のある補助信号
(特殊信号)がその垂直ブランキング期間に挿入された
ものが供給される場合がある。
【0008】例えば、ビデオソフト(テープなど)の中
にはコピーを防止するための信号(コピーガード信号)
が挿入されたテープが市販されていることがある。
【0009】例えば図7Aのように垂直ブランキング期
間V・BLKであって垂直同期信号SVの後縁(バック
ポーチ)から所定の水平期間(図では6Hの期間)のそ
れぞれに、所定サイクルに亘って所定周波数のコピーガ
ード信号CGが挿入されている。
【0010】コピーガード信号CGが検出されると、こ
れによってVTRなどは自動的に記録禁止モードとなり
再生された映像信号をコピーできなくなる。
【0011】コピーガード信号が挿入された映像信号は
VTRの再生出力端子を介して、あるいは直接的にテレ
ビジョン受像機の映像入力として使用される場合もあ
る。この場合、コピーガード信号CGは垂直ブランキン
グ期間に挿入されているため、コピーガード信号が映像
として画面で視認されることはない。
【0012】しかし、このようなコピーガード信号CG
を持った映像信号が入力するとテレビジョン受像機側で
は次のような不都合な問題が発生する。テレビジョン受
像機では入力した映像信号より水平同期信号などを分離
し、これを上述した同期出力回路10に供給するように
している。
【0013】水平同期信号を分離するには水平同期回路
20(図6参照)が使用される。しかし、この水平同期
回路20ではコピーガード信号CGと水平同期信号SH
の完全な分離が困難なため、コピーガード信号CGを含
む水平同期信号SH(以下同期信号Saという)(図7
B)が出力されてしまうことが多い。
【0014】このようなコピーガード信号を含む同期信
号SaがPLL回路12に供給されると、コピーガード
信号成分も位相比較器15に入力することになるので、
これによってPLL位相ループの系が乱され、同期の乱
れた信号が出力されてしまう。この同期の乱れはPLL
位相ループ系の状態によっては画面で視認される場合が
ある。
【0015】従来この問題を解決するため、図8に示す
ような水平同期回路20が提案されている。端子21に
供給された映像信号は同期分離回路22において同期分
離処理が行なわれる。この同期分離回路22でもコピー
ガード信号と水平同期信号との分離が困難なため、図8
に示す構成でもコピーガード信号を含む同期信号Saが
出力される。
【0016】同期信号Saは積分器23で積分され、積
分値が基準値VREFと比較器24で比較される。コピー
ガード信号CGが挿入されていない通常の水平同期信号
ではこれを積分しても基準値VREFよりも大きくなるこ
とはないが、コピーガード信号CGが挿入されている状
態のときこれを1水平周期分若しくは複数の水平周期分
だけ積分することによってそのときの積分値Sbが基準
値VREFを越えるように積分時定数と基準値VREFとの関
係が選定されている(図7C)。
【0017】積分値Sbが基準値VREFを越えると比較
出力Scが「1」になる(図7D)。比較出力Scが
「1」になると、マスキング回路25が動作してこれに
入力された同期信号Saを比較出力Scが「1」の期間
だけマスキングする。その結果、図7Eに示す同期信号
Sdが得られ、これでPLL構成の同期出力回路10が
駆動される。
【0018】このようにマスキング回路25を通した同
期信号Sdによって同期出力回路10を駆動すれば、マ
スキング期間Tmの間、PLL回路12はそのVCO1
3の固有の発振周波数によって自走するので、コピーガ
ード信号CGによる水平同期出力系への影響を軽減でき
る。
【0019】
【発明が解決しようとする課題】上述したようにマスキ
ング回路25によってコピーガード信号CGの大部分が
除去されるが、コピーガード信号CGの挿入開示時点か
ら僅かの期間は、コピーガード信号CGの検出期間であ
るため、図7Eのようにコピーガード信号CGの一部が
同期信号Sd中に残存してしまう。
【0020】そのため、積分出力Sbが基準値VREFを
越えるまでの間は残存するコピーガード信号CGによっ
て水平同期系が乱されるため、PLL位相ループ系の応
答速度によっては垂直ブランキング期間を経過しても収
束できず、これため画面上部で同期乱れが視認されてし
まうことがある。
【0021】しかも、この同期の乱れはフィールドごと
に毎回発生するものであるから(なぜなら、図7Eの残
存コピーガード信号CGはフィールドごとに得られ
る)、非常に見苦しい画像となってしまう。
【0022】視聴地域によっては入力電界が弱く、S/
N比が非常に悪い信号が入力される場合もあり、このと
きは同期分離回路22の出力には図9Aに示すように多
量のノイズ成分が含まれる。コピーガード信号CGが挿
入されていない映像信号が入力した場合であっても、こ
のノイズ成分を積分することによって図9Bに示すよう
な比較出力Scが得られてしまう。
【0023】したがって、コピーガード信号CGが挿入
されている映像信号であるものとして同期信号Sd(図
9C)が生成されるため、このような弱電界下では水平
同期系の乱れを阻止することはできない。
【0024】そこで、この発明はこのような従来の課題
を解決したものであって、同期乱れを改善できる水平同
期回路およびこれを使用したテレビジョン受像機を提案
するものである。
【0025】
【課題を解決するための手段】上述した課題を解決する
ため請求項1に記載した発明では、垂直ブランキング期
間に挿入された補助信号が同期分離回路に供給されて上
記補助信号を含む水平同期信号が分離され、この補助信
号を含む水平同期信号と補助信号を含まない水平同期信
号が択一的に選択されると共に、同期信号選択用制御回
路が設けられ、上記補助信号が検出されたときには上記
制御回路の出力で上記補助信号を含まない水平同期信号
が選択されるようになされたことを特徴とするものであ
る。
【0026】請求項6に記載した発明では、映像信号が
供給される水平同期回路と、その出力が供給され、水平
偏向回路への入力信号となる同期出力回路とで構成さ
れ、水平偏向動作と水平同期信号とが同期するようにな
されると共に、上記水平同期回路は、垂直ブランキング
期間に挿入された補助信号と水平同期信号とを分離する
同期分離回路と、この補助信号を含む水平同期信号と補
助信号を含まない水平同期信号とを択一的に選択するた
めの同期信号選択用制御回路とを有し、上記補助信号が
検出されたときには上記制御回路の出力で上記補助信号
を含まない水平同期信号が選択されるようになされたこ
とを特徴とするものである。
【0027】
【作用】請求項1に記載した発明について図1を参照し
て説明すれば、カウンタ35はフィールド単位で比較出
力Scの値に応じたカウント動作がなされる。コピーガ
ード信号CGが挿入されている映像信号が入力したとき
は各フィールドごとに比較出力Scが「1」となるた
め、カウントアップ動作となりそのカウント値をデコー
ドした値が所定のスレショールドレベルを越えるとフラ
グDaが「1」となってラッチ出力Laも「1」とな
る。
【0028】ラッチ出力Laが「1」であるときは選択
スイッチ38は接点b側が選択され、コピーガード信号
CGがマスキングされた同期信号Seが同期出力回路1
0側に出力される。コピーガード信号CGが存在する限
り、各フィールドでの比較出力Scは「1」となるので
ラッチ出力Laの状態は不変である。
【0029】その結果、コピーガード信号CGの含まれ
ていない同期信号Seが常時選択されるから、ラッチ出
力Laが得られるまでの数フィールドは同期乱れが生ず
るものの、それ以後のフィールドにおける同期乱れは起
きない。
【0030】
【実施例】続いて、この発明に係る水平同期回路および
これを使用したテレビジョン受像機の一例を、補助信号
としてコピーガード信号であるときを例示しながら図面
を参照して説明する。
【0031】図1はテレビジョン受像機において使用さ
れる同期出力回路のうち、特に水平同期回路20の具体
例を示し、PLL回路10の出力端子17に得られる水
平同期信号は図示はしないが水平偏向回路の駆動信号と
して供給される。
【0032】端子21にはコピーガード信号CGが挿入
された映像信号(再生ビデオ信号など)が供給され、こ
れが同期分離回路22に供給されてコピーガード信号C
Gを含む水平同期信号SHつまり同期信号Saが分離さ
れる。同期信号Saはマスキング回路25に供給され
る。
【0033】映像信号はさらに同期分離回路31にも供
給されてこの例では垂直同期信号SVが分離される。垂
直同期信号SVはマスキングパルス生成回路32に供給
されて図7Fに示すようなマスキングパルスMPaが生
成される。
【0034】マスキングパルスMPaは少なくともコピ
ーガード信号CGが含まれる水平期間Tc(図7)をマ
スキングできるような長さに選ばれる。マスキングパル
スMPaはマスキング回路25に供給されるのでこのマ
スキング回路25からはコピーガード信号CGが全く含
まれていない同期信号Se(図7G)が出力される。
【0035】コピーガード信号CGを含む同期信号Sa
とコピーガード信号CGを全く含まない同期信号Seは
選択スイッチ38に供給され、コピーガード信号CGの
有無に応じたラッチ出力Laに基づいて択一的に選択さ
れる。ラッチ出力Laは以下のように構成された制御回
路60によって生成される。
【0036】上述したコピーガード信号CGを含む同期
信号Saは積分器23に供給され、積分出力Sbは比較
器24に供給されて基準値VREFと比較される。コピー
ガード信号CGが挿入されていない通常の水平同期信号
ではこれを積分しても基準値VREFよりも大きくなるこ
とはないが、コピーガード信号CGが挿入されていると
これを1水平期間(1H)若しくは複数の水平期間分積
分することによって、そのときの積分値Sbが基準値V
REFを越えるように積分時定数と基準値VREFとの関係が
選定されている(図7C)。図7の例では、1H期間に
挿入されたコピーガード信号CGによって積分出力Sb
が基準値VREFを越えるように設定される。
【0037】比較出力Scはカウンタ35に供給され
る。カウンタ35はフィールドごとにこれに入力する比
較出力Scの値に応じたカウント動作が行なわれる。よ
り具体的にはこのカウンタ35は出力が3ビット構成で
あって、比較出力Scが「1」のときカウントアップ動
作となり、所定値(この例では「111」)までカウン
トするとそれ以後は所定値「111」を保持する。
【0038】比較出力Scが「0」であるときはカウン
トダウン動作となり、所定値(この例では「000」)
までカウントするとそれ以後はこの所定値「000」を
保持する。したがって、コピーガード信号CGが挿入さ
れた映像信号とそうでない映像信号が入力したときは図
2A,Bに示すようなカウント動作となる。
【0039】カウント出力はデコーダ36に供給され、
カウント値がある値となるとそのときにフラグが「1」
となるデコード出力Daが得られ、このデコード出力D
aが後段のラッチ回路37でラッチされる(図2C)。
【0040】ラッチ出力Laが「0」のときはコピーガ
ード信号CGが挿入されていない通常の映像信号入力で
あるので、このときには選択スイッチ38は接点a側が
選択され、同期信号Saしたがって連続した水平同期信
号が同期出力回路10に供給される(図2D)。
【0041】これに対して、ラッチ出力Laが「1」で
あるときにはコピーガード信号CGが挿入されている映
像信号入力であるので、このときは選択スイッチ38は
接点b側に切り替えられて、図7Gに示す同期信号Se
が選択される(図2D)。
【0042】同期信号Seにはコピーガード信号CGが
含まれていないので、この同期信号Seが同期出力回路
10に供給されたときにはVCO13の基準発振周波数
で自走することになり、これによって特に極端に位相ず
れを起こした水平同期信号が出力端子17より出力され
ることはない。つまり、同期乱れによる画像の見苦しさ
は改善される。
【0043】コピーガード信号CGが検出されている限
りにおいてラッチ出力Laは常に「1」となっている。
そのため、毎フィールドともコピーガード信号CGのな
い同期信号Seが選択されるから、従来のように毎フィ
ールド、走査開始領域で画面が乱れるようなことはな
い。
【0044】図1の実施例ではマスキングパルスMPa
を使用して同期信号Seを生成し、これを同期出力回路
10に供給するようにしたが、この他に例えばコピーガ
ード信号CGのみを除去するようなマスキングパルスM
Pb(図7H)を生成回路32で生成し、これでマスキ
ングされた同期信号Sf(図7I)を使用することもで
きる。
【0045】同期信号Sfは水平同期信号の欠如がない
ため同期乱れは全く起きない。ただ、弱電界時のように
ノイズ成分が多量に混入された映像信号の場合にはマス
キングパルスMPbそのものを正確に作り出すことがで
きないのでこのようなときには適用できない。
【0046】上述したカウンタ35のビット数はコピー
ガード信号CGの有無を検知するまでの時間に影響を与
えるがシステム全体の動作には余り関係がない。
【0047】上述の説明では全てのロジックで「1」と
なったときにアクティブ状態となるように説明したが、
「0」のときアクティブ状態となるように構成しても全
体の動作に支障はなく、カウンタ35もコピーガード信
号CGが挿入されているときに「0」となるような設定
でも問題はない。
【0048】マスキングパルスMPa,MPbは水平及
び垂直同期信号をそれぞれトリガーとしてワンショット
マルチバイブレータなどを駆動することによって生成す
るようなアナログ方式で得てもよいし、内部クロックを
カウントすることによって得てもよい。
【0049】図6に示す構成ではコピーガード信号CG
をマスキングすることによって位相比較器15はその動
作を停止したが、例えば位相比較器15を駆動する電流
源を別途停止することによってこの位相比較器15の動
作を停止させるようにしてもよい。
【0050】図3はこの発明の他の実施例であって、ノ
イズに影響されない水平同期回路20の具体例である。
【0051】本例では同期分離回路22の後段にマスキ
ング回路41が設けられている。これは同期分離回路2
2の出力に垂直同期信号が含まれてしまうようなときで
も全体の動作に支障をきたさないようにするためであ
る。
【0052】垂直同期信号SVに同期し、次の垂直同期
信号を予測しながら生成される垂直同期信号SVとほぼ
同じパルス幅のマスキングパルスMPc(図4C)をマ
スキング回路41に供給すれば、垂直同期信号SVだけ
がマスキングされるので、マスキング回路41からはコ
ピーガード信号CGと水平同期信号SHのみからなる同
期信号Saが得られる。
【0053】このように構成するのは、同期分離回路2
2における同期分離動作を行なうときのクランプ時定数
の制約を大幅に緩和できるようにするためである。した
がって同期分離回路20から垂直同期信号SVが分離さ
れるような場合でも特に問題はない。
【0054】同期信号Saがマスキング回路25と積分
器23に供給されるのは同じであるが、マスキングパル
スとしては図7Hに示すマスキングパルスMPbが使用
される。図1と同じくマスキングパルスMPaを使用し
てもよい。
【0055】比較出力Scは新たに設けられたカウンタ
42に供給される。カウンタ42はカウンタ35と同じ
く3ビット構成で、上下限の各所定値でオーバーフロー
し、そして以後この所定値をそれぞれ保持するように構
成されている。カウンタ42には端子42aより図4D
に示すマスキングパルスMPdが供給される。
【0056】マスキングパルスMPdは垂直同期信号S
Vとコピーガード信号CGの全てを含むような長さのマ
スキングパルスとして生成されたもので、垂直ブランキ
ング信号(V・BLKとして示す)によってリセットさ
れるこのカウンタ42は図4のようにこのマスキングパ
ルス以外の期間Tdのときに比較出力Scによってカウ
ント動作が行なわれる。
【0057】弱電界時のようなときにはノイズ成分が頻
繁にしかもランダムに映像信号に混入するので、ノイズ
成分の混入の都度比較出力Scは「1」となる。そのた
め、1フィールド期間内でのカウンタ出力をデコーダ4
3でデコードするとこれが所定の閾値を越え、そのとき
のフラグはノイズ成分が多いとき「1」、ノイズ成分が
少ないとき若しくは非常に少ないときは「0」になる。
【0058】このデコード出力と比較出力Scをラッチ
回路45でラッチしたラッチ出力がそれぞれカウンタ4
4に供給される。デコード出力は端子Bに、ラッチ出力
は端子Aに供給されるが、これらの入力とカウンタ動作
との関係は図5に示す通りである。
【0059】ノイズ成分が少なくB入力が「0」である
ときは入力Aの内容に応じてアップダウン動作となり、
これは図1の場合と同じである。これに対して、B入力
が「1」であるときつまりノイズが多い映像信号である
ときは入力Aの内容に拘らずカウンタ44はダウン動作
となる。
【0060】その結果、ノイズ成分が多いときは仮え比
較出力Scが「1」であったとしてもカウンタ44は下
限の所定値(図2Bの「000」の値)を保持すること
になるので、この場合はラッチ出力Laは「0」になっ
て選択スイッチ38は同期信号Saを選択する。ノイズ
成分が多いときには同期信号Sf(またはSe)を選択
してコピーガード信号CGを除去したものを同期信号と
して使用しても、それによる充分な効果が得られないか
らである。
【0061】ノイズが少ないときで(B入力が
「0」)、コピーガード信号CGが含まれているときは
A入力が「1」であるために同期信号Sf(若しくはS
e)が選択され、コピーガード信号CGがないときはA
入力が「0」であるために同期信号Saが選択されるの
は上述したと同じである。
【0062】上述した実施例はコピーガード信号が挿入
された映像信号に対する水平同期回路を説明したが、こ
れは一実施例に過ぎない。コピーガード信号もNTSC
放送方式における一例にすぎないので、本発明はこれに
限ることなく水平同期回路の出力に現れる所望の同期信
号以外の全ての信号を除去する手法に適用できる。ま
た、この発明はNTSC放送方式に限ることなくPAL
放送方式、SECAM放送方式や将来的にはハイビジョ
ン信号などにも対応して実施できることは勿論である。
【0063】
【発明の効果】以上説明したように、この発明では補助
信号による影響を受けることなく同期出力が得られるの
で安定した水平同期回路を実現できる。そのため、テレ
ビジョン受像機には補助信号が挿入された映像信号が供
給されても安定した画像を映し出すことができる特徴を
有する。
【0064】また、この発明では弱電界時に受信される
映像信号に代表されるようにS/Nが劣化した入力映像
信号においてもシステムの誤動作による画質の悪化を防
止することができる。
【図面の簡単な説明】
【図1】この発明に係るテレビジョン受像機に適用した
水平同期回路の一例を示す系統図である。
【図2】その動作説明に供する波形図である。
【図3】この発明の他の例を示す水平同期回路の一例を
示す系統図である。
【図4】その動作説明に供する波形図である。
【図5】カウンタの動作例を示す図である。
【図6】同期出力回路の系統図である。
【図7】その動作説明に供する図である。
【図8】水平同期回路の系統図である。
【図9】ノイズ成分の多いときの動作説明図である。
【符号の説明】
10 同期出力回路 20 水平同期回路 22 同期分離回路 23 積分器 24 比較器 25 マスキング回路 35,42 カウンタ 37 ラッチ回路 60 制御回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 垂直ブランキング期間に挿入された補助
    信号が同期分離回路に供給されて上記補助信号を含む水
    平同期信号が分離され、 この補助信号を含む水平同期信号と補助信号を含まない
    水平同期信号が択一的に選択されると共に、 同期信号選択用制御回路が設けられ、上記補助信号が検
    出されたときには上記制御回路の出力で上記補助信号を
    含まない水平同期信号が選択されるようになされたこと
    を特徴とする水平同期回路。
  2. 【請求項2】 上記制御回路は積分器と比較器とカウン
    タを有し、水平同期信号のみの入力では積分出力が比較
    器の基準レベル以上にはならないように設定され、 所定のカウンタ出力が得られたとき上記補助信号を含ま
    ない水平同期信号が選択されるようになされたことを特
    徴とする請求項1記載の水平同期回路。
  3. 【請求項3】 上記カウンタは比較出力が「1」のとき
    カウントアップし、「0」のときカウントダウンするよ
    うになされ、カウンタ出力がある値になってからはその
    値を保持するようになされたことを特徴とする請求項2
    記載の水平同期回路。
  4. 【請求項4】 上記カウンタは1フィールドを単位とし
    てカウント動作が行なわれるようになされたことを特徴
    とする請求項3記載の水平同期回路。
  5. 【請求項5】 上記補助信号を含まない水平同期信号
    は、この補助信号が挿入された所定の水平区間にわたり
    連続して水平同期信号が欠如するようになされた信号形
    態か、若しくは上記補助信号だけが除去された信号形態
    になされたことを特徴とする請求項1記載の水平同期回
    路。
  6. 【請求項6】 映像信号が供給される水平同期回路と、
    その出力が供給され、水平偏向回路への入力信号となる
    同期出力回路とで構成され、水平偏向動作と水平同期信
    号とが同期するようになされると共に、 上記水平同期回路は、 垂直ブランキング期間に挿入された補助信号と水平同期
    信号とを分離する同期分離回路と、 この補助信号を含む水平同期信号と補助信号を含まない
    水平同期信号とを択一的に選択するための同期信号選択
    用制御回路とを有し、 上記補助信号が検出されたときには上記制御回路の出力
    で上記補助信号を含まない水平同期信号が選択されるよ
    うになされたことを特徴とするテレビジョン受像機。
JP24711193A 1993-10-01 1993-10-01 水平同期回路およびこれを使用したテレビジョン受像機 Pending JPH07107333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24711193A JPH07107333A (ja) 1993-10-01 1993-10-01 水平同期回路およびこれを使用したテレビジョン受像機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24711193A JPH07107333A (ja) 1993-10-01 1993-10-01 水平同期回路およびこれを使用したテレビジョン受像機

Publications (1)

Publication Number Publication Date
JPH07107333A true JPH07107333A (ja) 1995-04-21

Family

ID=17158604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24711193A Pending JPH07107333A (ja) 1993-10-01 1993-10-01 水平同期回路およびこれを使用したテレビジョン受像機

Country Status (1)

Country Link
JP (1) JPH07107333A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424379B1 (en) 1999-09-08 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Vertical synchronization separation circuit
US6586881B1 (en) 1998-05-27 2003-07-01 Ngk Insulators, Ltd. Light emitting container for high-pressure discharge lamp and manufacturing method thereof
US6953503B2 (en) 2001-04-17 2005-10-11 Ngk Insulators, Ltd. Method of manufacturing molded body, slurry for molding, core for molding, method of manufacturing core for molding, hollow ceramic molded body, and light emitting container
JP2010183463A (ja) * 2009-02-06 2010-08-19 Fujitsu Ten Ltd 映像信号処理装置及び映像信号処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586881B1 (en) 1998-05-27 2003-07-01 Ngk Insulators, Ltd. Light emitting container for high-pressure discharge lamp and manufacturing method thereof
US7041240B2 (en) 1998-05-27 2006-05-09 Ngk Insulators, Ltd. Method of manufacturing a high pressure discharge lamp vessel
US6424379B1 (en) 1999-09-08 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Vertical synchronization separation circuit
US6953503B2 (en) 2001-04-17 2005-10-11 Ngk Insulators, Ltd. Method of manufacturing molded body, slurry for molding, core for molding, method of manufacturing core for molding, hollow ceramic molded body, and light emitting container
US7407145B2 (en) 2001-04-17 2008-08-05 Ngk Insulators, Ltd. Core for molding hollow ceramic molded body and light emitting container
JP2010183463A (ja) * 2009-02-06 2010-08-19 Fujitsu Ten Ltd 映像信号処理装置及び映像信号処理方法

Similar Documents

Publication Publication Date Title
US4860090A (en) Digital signal processing circuit driven by a switched clock and used in television receiver for processing standard and nonstandard television signals
US5025310A (en) Clock pulse generator capable of being switched to process both standard and non-standard television signals
CA1318972C (en) Video overlay circuit
JPS649791B2 (ja)
KR960013474B1 (ko) Ntsc 방송 방식과 pal 방송 방식 겸용의 수직 구동 펄스 발생 회로
EP0418901B1 (en) Synchronizing signal generator for an image signal reproducing apparatus
US5907367A (en) Video overlay circuit for synchronizing and combining analog and digital signals
JPH07107333A (ja) 水平同期回路およびこれを使用したテレビジョン受像機
CA1143830A (en) Television horizontal afpc with phase detector driven at twice the horizontal frequency
KR960008392B1 (ko) 텔레비젼 수상기 위상 고정 루프 회로
US5469220A (en) Vertical synchronizing circuit
CA2012280C (en) Automatic frequency control circuit
US5109285A (en) Time base correction circuit for a reproduced video signal from a video tape recorder
JP2880187B2 (ja) デジタルテレビジョン受像機
JP2975807B2 (ja) Vtrの映像信号処理回路
JP3240751B2 (ja) Pll回路と映像表示装置
JPH03245679A (ja) 水平同期信号のゲート方法
JP2783609B2 (ja) 画像信号処理装置
JPH0752963B2 (ja) ビデオデイスク装置の同期回路
JPS60126972A (ja) テレビジヨン受像機
JPS6257155B2 (ja)
JP2685643B2 (ja) 同期信号選択回路
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
JPS59191970A (ja) 受像機
JPH06113166A (ja) 擬似信号除去装置及びテレビジョン受像機