JPS62274664A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62274664A
JPS62274664A JP61118760A JP11876086A JPS62274664A JP S62274664 A JPS62274664 A JP S62274664A JP 61118760 A JP61118760 A JP 61118760A JP 11876086 A JP11876086 A JP 11876086A JP S62274664 A JPS62274664 A JP S62274664A
Authority
JP
Japan
Prior art keywords
impurity diffusion
diffusion layer
resistor
conductivity type
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61118760A
Other languages
English (en)
Other versions
JPH065749B2 (ja
Inventor
Kazuhito Misu
三須 一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61118760A priority Critical patent/JPH065749B2/ja
Priority to DE8787107503T priority patent/DE3784793T2/de
Priority to EP87107503A priority patent/EP0253105B1/en
Priority to US07/052,923 priority patent/US4819046A/en
Publication of JPS62274664A publication Critical patent/JPS62274664A/ja
Publication of JPH065749B2 publication Critical patent/JPH065749B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、入力端子に加えられる静電気などの外部サー
ジから装置を保護するだめの入力保護回路を備えた半導
体装置に関する。
〔従来の技術〕
第2図は、従来のMO3型半導体装置の一例の入力保護
回路(a)、マスターパターンfblを示す。第2図に
おいて、入力保護回路(a)は多結晶シリコン又は、拡
散層から成る抵抗RとMOSトランジスタTRIから成
るもので、節点AK:存在する寄生容量Cstと抵抗R
で決まる時定数τ=C3t−Rにより、入力端子INか
らの外部サージのピーク電圧を下げると共に、MOSト
ランジスタTRr のパンチスルーを利用してサージの
電荷を逃がし、節点Aにおける電圧を低下させることに
なシ、入力トランジスタTRo  のゲート基板などに
かかる電界強度を小さくして酸化膜の破壊などを防止す
るものである。
尚、抵抗Rを拡散層で形成した場合、抵抗RのN+型不
純物領域と、P型基板で必然的に形成されるN+P  
ダイオードによって、入力端子INからの外部サージを
NAPダイオードの逆方向特性により基板へブレイクダ
ウンさせて、抵抗Rにかかる入力サージを緩和する効果
を持つ。
〔発明が解決しようとする問題点〕
上述した従来の入力保護回路は、実際にはマスクレイア
ウトに大きく依存し、マスクレイアウト上の制約となる
ことが多いという問題点がある。
たとえば、第2図(b)において、入力端子saK外部
すニジが印加されると、拡散層抵抗@とMOSトランジ
スタTR1に伝達される以前に、まず入力端子5aと拡
散層1aに接続するコンタクト3aにサージがかかシ、
コンタク)3a付近の拡散層1aの接合がブレイクダウ
ンしてしまう。この時、コンタク)3Jl近傍に他の基
準電位の拡散層1bの領域が存在すると拡散層1a−基
板(P型)−拡散層1bで形成される。NゝPN+バイ
ポーラ異常電流が拡散層1bK集中し、その接合部が瞬
時的に高温になシ、接合部の破壊や上部アルミ5dの溶
融、短絡を引き起こす。また、この場合、コンタクト3
dが1つしかない小さな拡散層の場合には、さらに問題
が顕著となる。
このように、従来の入力保護装置では、他の入力端子に
付属している入力保護装置、内部回路などの拡散層との
位置関係に注意を要し、マスクレイアウト上の制約事項
となっている。
本発明は目的は、レイアウトの自由度が高く、保護機能
の高い半導体入力保護装催ヲ提供することである。
〔問題点を解決するための手段〕
本発明は一導電型の半導体基板と逆導を型の不純物拡散
層で形成された抵抗体を有する半導体入力保護装置にお
いて前記半導体基板上に近接して平行に延在する前記逆
導電型の不純物拡散層のいずれか一方が接地端子あるい
は、電源端子に接続されており、且つ他の一方が内部回
路への外部入力端子に接続されており、前記平行に延在
する2つの不純物拡散層領域間を分離する領域上には、
導電性電極層が存在しておらず前記抵抗体が分割された
前記入力端子と前記不純物拡散層との接続部の間より延
在して設けられており、この前記抵抗体を通じて内部回
路に入力信号を伝達し得る事を特徴とする。
〔実施例〕
次に1不発明について口面を参照して説明する。
第1図(a)は、本発明の半導体入力保護装置の一実施
例を示す平面図で、第1図(b)Fi、第1図(a)の
X−Y1fM断面図を示す。
本実施例においては、ボンブイイブパッドあるいは入力
端子5a、ボンディング用スルーホール6は従来例と同
様であるが、ポンディングパッド53はコンタクト開孔
部4aを介して不純物(例えばリン)を含んだ低抵抗多
結晶シリコン層2aK接続され、さらに、他のコンタク
l孔部3aを介して基板11の上に形成さ五た不純物(
例えばヒ素)拡散層1aに接続されている。全く同様に
不純物拡散層1aと隣接する不純物拡散層1bと接地電
位あるいは、電源電位の金楓(アルミニウム)配線5b
との接続もコンタクト開孔部3b。
不純物(例えばリン)1含んだ多結晶シリコン層2b、
コンタクト開孔部4bを介して形成されている。
また、この半導体装Mはパッドスルーホール6の領域を
除いて厚い酸化膜15が被着されている。
不純物拡散層1aと1bは、間隔4μm長さ100μm
にわたって隣接している。さらに、この隣接した領域1
a、1bK常に一様な電界が加わるようにコンタクト開
孔部3a、4a、3b。
4bの形状やポンディングパッド5aおよび金属配線層
5bの端も前記隣接領域1a、1bと平行に配置されて
いる。
本人力保護装置は、ポンディングパッド5aK異常電圧
が印加されるととれに接続された不純物拡散層1′&と
、接地電位あるいは電源電位に保たれた店純物拡散層1
bが、上述の通シ極めて狭い間隔で隣接しているため異
常電圧による不純物拡散1aの空乏層が、接地電位ある
いは電源電位に接続された不純物拡散N1bに達し、パ
ンチスルーを起こし、短絡する。
この時、ポンディングパッド5aに接続された不純物拡
散層1aで形成された抵抗@が不純拡散層1aとポンデ
ィングパッド5a、との間に配置することによって、印
加された異常電圧のパンチスルーによる電流パスは不純
拡散層1bの方向に流れ、抵抗@が、異常電圧のパンチ
スルーによる電流パスと純方向に位置しているため抵抗
■方向へのピーク電圧が下がシ保護機能を果す。
また、本実施例では多結晶シリコン層2a。
2bを10μm程度とわずかに挿入することによりポン
ディングバット5&と金属配線層5bを不純物拡散層1
a、lbから垂直方向(厚さ方向)かつ水平方向にはな
す工夫がなされている。これは、異常電圧が印加された
際に、電流により瞬時的に発熱し、金属(アルミニウム
)が溶融し、短絡する現象を避けるためである。本実施
例の場合、多結晶シリコン層2a、2bの下部分くもフ
ィールドの厚い酸化膜12と重ならない領域には、不純
物拡散領域を形成しておく必要があるため、例えば多結
晶シリコン2a 、2bを形成する以前に不純物を導入
しておくとよい。
〔発明の効果〕
以上説明したように本発明は、−導tmの半導体基板上
に隣接して延在する他導電をの2つの不純物拡散層領域
間の分離領域には、導電性電極層を含まぬことによシ、
異常電圧が印加され、ブレイクダウンした際電流が集中
することを緩和でき、また、ブレイクダウンする接合の
近傍に基準電位の不純物拡散層を配置しているため、他
の入力パッドに付属している入力保護装置、内部回路な
どの不純物拡散層との位置関係に関する考慮なしに入力
保護装置のレイアウトを自由に行なうことができる。
たとえば、入力バッドの間隔上手さくできたシ、または
、内部回路特に、メモリーセルアレイ部やデコーダーア
レイ部など小さなコンタクトを多用した領域の近くにパ
ッドと入力保護装置を配置できるなど、半導体装置の高
集積化に寄与する。
【図面の簡単な説明】
第1図(alは、本発明の半導体人力保護装置の一実施
例の平面図、第1図(blは、第1図(ajのX−Y断
面図を示す。 82図(a)は、従来例の半導体入力保護等価回路図、
第2図(b)は、第2図体)の一実施例のマスクパター
ン図を示す。 la、lb・・・・・・不純物拡散層、2a、2b・−
・・・・多結晶シリコン層、3a、3b、3c・・・・
・・多結晶シリコン層と不純物拡散層とを接続するコン
タク)、4a、4b・・・・・・多結晶シリコン層と金
属配線層とを接続するコンタクト、5a−=・・・・入
力パッド、5b 、 5c・・・・・・接地電位および
電源電位を有する41J4配MM、6・・・・−・パッ
ドスルーホール、11・−・・・・半導体基板、12・
・・・・・フィールド酸化膜、13・・・・・・ゲート
酸化膜、14・−・・・・層間絶縁膜、15・・・・・
・カバー絶縁膜、IN・・・・・・入力端子、[F]・
・・・・・抵抗体、A・・・・・・節点、TRO,TR
I  ・・・・・・MOSトランジスタ、C3t・・・
・・・寄生容量。 、2 〜・: 代理人 弁理士  内 原   口   。 牢I 凹

Claims (1)

    【特許請求の範囲】
  1. 一導電型の半導体基板と逆導電型の不純物拡散層で形成
    された抵抗体を有する半導体入力保護装置において、前
    記半導体基板上に近接して平行に延在する前記逆導電型
    の不純物拡散層のいずれか一方が接地端子あるいは電源
    端子に接続されており、且つ他の一方が内部回路への外
    部入力端子に接続されており、前記平行に延在する2つ
    の不純物拡散層領域を分離する領域上には導電性電極層
    が存在しておらず、前記抵抗体が分割された前記入力端
    子と前記不純物拡散層との接続部の間より延在して設け
    られており、この前記抵抗体を通じて内部回路に入力信
    号を伝達し得る事を特徴とする半導体装置。
JP61118760A 1986-05-22 1986-05-22 半導体装置 Expired - Lifetime JPH065749B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61118760A JPH065749B2 (ja) 1986-05-22 1986-05-22 半導体装置
DE8787107503T DE3784793T2 (de) 1986-05-22 1987-05-22 Integrierte schaltung mit verbesserter schutzvorrichtung.
EP87107503A EP0253105B1 (en) 1986-05-22 1987-05-22 Integrated circuit with improved protective device
US07/052,923 US4819046A (en) 1986-05-22 1987-05-22 Integrated circuit with improved protective device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61118760A JPH065749B2 (ja) 1986-05-22 1986-05-22 半導体装置

Publications (2)

Publication Number Publication Date
JPS62274664A true JPS62274664A (ja) 1987-11-28
JPH065749B2 JPH065749B2 (ja) 1994-01-19

Family

ID=14744380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61118760A Expired - Lifetime JPH065749B2 (ja) 1986-05-22 1986-05-22 半導体装置

Country Status (4)

Country Link
US (1) US4819046A (ja)
EP (1) EP0253105B1 (ja)
JP (1) JPH065749B2 (ja)
DE (1) DE3784793T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626229B2 (ja) * 1989-10-12 1997-07-02 日本電気株式会社 半導体入力保護装置
US5066999A (en) * 1989-10-23 1991-11-19 Micron Technology, Inc. Resistor under wirebond pad
US5121179A (en) * 1990-10-08 1992-06-09 Seiko Epson Corporation Higher impedance pull-up and pull-down input protection resistors for MIS transistor integrated circuits
JPH03259561A (ja) * 1990-03-09 1991-11-19 Fujitsu Ltd 半導体装置
US5189638A (en) * 1990-04-26 1993-02-23 Mitsubishi Denki Kabushiki Kaisha Portable semiconductor memory device
JPH04332163A (ja) * 1991-05-02 1992-11-19 Sony Corp 半導体メモリ
US6002155A (en) * 1993-02-12 1999-12-14 Fujitsu Limited Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor
DE19581809B4 (de) * 1995-04-06 2008-12-24 Transpacific Ip, Ltd. MOS-Zelle, Mehrfachzellentransistor und IC-Chip
US5754380A (en) * 1995-04-06 1998-05-19 Industrial Technology Research Institute CMOS output buffer with enhanced high ESD protection capability
US5572394A (en) * 1995-04-06 1996-11-05 Industrial Technology Research Institute CMOS on-chip four-LVTSCR ESD protection scheme
US5637900A (en) * 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US5929491A (en) * 1995-07-20 1999-07-27 Siemens Aktiengesellschaft Integrated circuit with ESD protection
TW308733B (ja) * 1995-07-20 1997-06-21 Siemens Ag
US6414341B1 (en) * 1998-09-25 2002-07-02 Nec Corporation Input/output protective device
US7244992B2 (en) * 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562663A (en) * 1979-06-20 1981-01-12 Mitsubishi Electric Corp Input output protective device for semiconductor ic
JPS5715459A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor integrated circuit
JPS59107555A (ja) * 1982-12-03 1984-06-21 Fujitsu Ltd 半導体装置
JPS59224164A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd 半導体集積回路装置
JPS6010765A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
US4692781B2 (en) * 1984-06-06 1998-01-20 Texas Instruments Inc Semiconductor device with electrostatic discharge protection
JPH0691196B2 (ja) * 1984-07-25 1994-11-14 株式会社日立製作所 半導体装置
JPS6144454A (ja) * 1984-08-09 1986-03-04 Fujitsu Ltd 半導体装置
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process

Also Published As

Publication number Publication date
EP0253105B1 (en) 1993-03-17
DE3784793D1 (de) 1993-04-22
EP0253105A1 (en) 1988-01-20
DE3784793T2 (de) 1993-07-08
JPH065749B2 (ja) 1994-01-19
US4819046A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
JPS62274664A (ja) 半導体装置
KR910009041B1 (ko) 절연게이트 반도체장치
US6448589B1 (en) Single side contacts for a semiconductor device
US5909046A (en) Semiconductor integrated circuit device having stable input protection circuit
EP0494184B1 (en) Mos device with integral esd protection
JPH05505062A (ja) 低電圧でトリガされるスナップバック装置
TW471154B (en) Robust bonding pad structure for integrated circuit chips
JPH0518466B2 (ja)
JP2611639B2 (ja) 半導体装置
JPH0821630B2 (ja) 半導体装置
JPH07105495B2 (ja) 絶縁ゲート型半導体装置
JPH0629466A (ja) 半導体集積回路
JP3134443B2 (ja) 半導体入力保護装置
JP2776569B2 (ja) 半導体装置
JP2821128B2 (ja) 半導体入力保護装置
JPS6336554A (ja) 半導体装置
JPH05129529A (ja) 半導体入力保護装置
JPH06188369A (ja) 静電気破壊防止層を有する半導体回路
JPH0793361B2 (ja) 半導体入力保護装置
JPS63239972A (ja) 半導体装置の入力保護回路
JPH0329361A (ja) 半導体装置
JPS59154056A (ja) 半導体装置
JPS58186959A (ja) 半導体装置
JPH10125907A (ja) 保護回路付きmos電界効果型トランジスタ
JPH0846142A (ja) 半導体集積回路装置